KR20060089886A - Semiconductor etching device and electro static chuck therefor - Google Patents

Semiconductor etching device and electro static chuck therefor Download PDF

Info

Publication number
KR20060089886A
KR20060089886A KR1020050009972A KR20050009972A KR20060089886A KR 20060089886 A KR20060089886 A KR 20060089886A KR 1020050009972 A KR1020050009972 A KR 1020050009972A KR 20050009972 A KR20050009972 A KR 20050009972A KR 20060089886 A KR20060089886 A KR 20060089886A
Authority
KR
South Korea
Prior art keywords
wafer
electrode portion
electrostatic chuck
size
etching
Prior art date
Application number
KR1020050009972A
Other languages
Korean (ko)
Inventor
이동복
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050009972A priority Critical patent/KR20060089886A/en
Publication of KR20060089886A publication Critical patent/KR20060089886A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 반도체 식각장치에서 웨이퍼의 에지부분에 식각 시 잔류하는 막질이 남지않도록 식각할 수 있는 반도체 식각장치 및 그 정전척에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor etching apparatus and an electrostatic chuck which can be etched so that the remaining film quality does not remain during etching in the edge portion of the wafer in the semiconductor etching apparatus.

식각공정 진행 시 웨이퍼의 에지부분에 잔류된 막질이 남아있지 않도록 식각하여 불량발생을 방지하는 본 발명의 반도체 식각장치의 정전척은, 하우징 내부에 위치되어 웨이퍼를 고정하고, 상부전극부에 대향하는 고주파 파워가 인가되는 하부전극부를 갖으며, 상면 가장자리 부위가 상기 웨이퍼의 싸이즈보다 작고, 상기 상면으로부터 하측으로 소정 두께의 단차를 갖는 평탄한 면을 이루며, 상기 평탄한 면의 외주크기가 웨이퍼의 크기와 동일한 크기로 형성한다.The electrostatic chuck of the semiconductor etching apparatus of the present invention which prevents defects by etching so that the film quality remaining on the edge portion of the wafer does not remain during the etching process is positioned inside the housing to fix the wafer and face the upper electrode portion. It has a lower electrode portion to which a high frequency power is applied, the upper edge portion is smaller than the size of the wafer, and forms a flat surface having a step of a predetermined thickness from the upper surface to the lower side, the outer peripheral size of the flat surface is the same as the size of the wafer Form to size.

반도체 식각장치에서 정전척과 웨이퍼 간에 공극이 형성되도록 하여 플라즈마를 이용한 식각공정 시 웨이퍼의 에지부위에 식각이 이루어지도록 하여 잔류막질이 남지않도록 하면 후속공정에서 잔류막질이 들뜨는 현상으로 인하여 웨이퍼 표면에 전사되어 오염이 발생되는 것을 방지한다.In the semiconductor etching apparatus, the gap is formed between the electrostatic chuck and the wafer so that the etching is performed on the edge of the wafer during the etching process using plasma so that the remaining film quality does not remain. To prevent contamination.

정전척, 에지식각불량, 웨이퍼 식각, 플라즈마식각 Electrostatic chuck, Edge etching defect, Wafer etching, Plasma etching

Description

반도체 식각장치 및 그 정전척{SEMICONDUCTOR ETCHING DEVICE AND ELECTRO STATIC CHUCK THEREFOR} Semiconductor Etching Device and its Electrostatic Chuck {SEMICONDUCTOR ETCHING DEVICE AND ELECTRO STATIC CHUCK THEREFOR}             

도 1은 종래의 반도체 제조설비의 산화막 건식식쳄버 구성도1 is a configuration diagram of an oxide dry chamber of a conventional semiconductor manufacturing equipment

도 2a는 웨이퍼 상에 산화막이 도포된 상태의 구성도2A is a configuration diagram in which an oxide film is applied onto a wafer

도 2b는 플라즈마 식각에 의해 식각된 후 웨이퍼의 에지부위에 막질이 잔류하는 상태도 2B is a state diagram in which a film quality remains at an edge portion of a wafer after etching by plasma etching;

도 3은 본 발명의 일 실시 예에 따른 반도체 식각장치의 단면 구조도3 is a cross-sectional structural view of a semiconductor etching apparatus according to an embodiment of the present invention;

도 4는 본 발명의 다른 실시 예에 따른 반도체 식각장치의 단면 구조도4 is a cross-sectional structural view of a semiconductor etching apparatus according to another embodiment of the present invention;

* 도면의 주요부분에 대한 부호의 설명 *       Explanation of symbols on the main parts of the drawings

20, 40: 하우징 22, 42: 웨이퍼20, 40: housing 22, 42: wafer

24, 44: 상부전극 26, 46: 정전척24, 44: upper electrodes 26, 46: electrostatic chuck

28, 48: 포커스링 30, 50: 공극28, 48: focus ring 30, 50: void

52: 인서트링52: insert ring

본 발명은 반도체 식각장치에 관한 것으로, 특히 반도체 식각장치에서 웨이퍼의 에지부분에 식각 시 잔류하는 막질이 남지않도록 식각할 수 있는 반도체 식각장치 및 그 정전척(Electro Static Chuck:ESC)에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor etching apparatus, and more particularly, to a semiconductor etching apparatus and an electrostatic chuck (ESC) capable of etching so as not to leave a film quality remaining on an edge portion of a wafer in a semiconductor etching apparatus.

일반적으로 반도체소자는 실리콘 웨이퍼 상에 제조공정을 반복적으로 진행하여 완성되며, 반도체 제조공정은 그 소재가 되는 웨이퍼에 대하여 산화, 마스킹, 포토레지스트코팅, 식각, 확산 및 적층공정들과 이들 공정들의 전, 후에서 보조적으로 세척, 건조 및 검사 등의 여러 공정들이 수행되어야 한다. 특히, 식각공정은 실질적으로 웨이퍼 상에 패턴을 형성시키는 중요한 공정의 하나로서, 포토레지스트코팅공정과 함께 사진식각공정을 이루는 것으로서, 감광성을 갖는 포토레지스트를 웨이퍼 상에 코팅하고, 패턴을 전사한 후, 그 패턴에 따라 식각을 수행하여 상기 패턴에 따라 적절한 소자의 물리적 특성을 부여하는 것이다. In general, a semiconductor device is completed by repeatedly performing a manufacturing process on a silicon wafer, and the semiconductor manufacturing process includes oxidation, masking, photoresist coating, etching, diffusion, and lamination processes for the wafer as the material and all of these processes. Subsequently, several processes such as washing, drying, and inspection should be carried out afterwards. In particular, the etching process is one of the important processes for substantially forming a pattern on the wafer. The etching process forms a photolithography process together with the photoresist coating process. In this case, etching is performed according to the pattern to impart the physical characteristics of the device according to the pattern.

식각공정은 크게 습식식각과 건식식각으로 대별될 수 있으며, 습식식각은 제거되어야 하는 웨이퍼의 최상단층을 효과적으로 제거할 수 있는 화학물질을 담은 습식조에 웨이퍼를 담갔다가 꺼내는 방식이나, 또는 그 화학물질을 웨이퍼의 표면으로 분사하는 방식이나, 일정각도로 경사지게 고정시킨 웨이퍼 상으로 화학물질을 흘려보내는 방식 등이 개발되어 사용되고 있다.The etching process can be roughly divided into wet etching and dry etching, and wet etching is a method in which a wafer is immersed in a wet bath containing chemicals that can effectively remove the top layer of the wafer to be removed, or the chemical is removed. A method of spraying onto the surface of the wafer, a method of flowing chemicals onto the wafer fixedly inclined at an angle, and the like have been developed and used.

또한, 건식식각은 기체상의 식각가스를 사용하는 플라즈마식각, 이온빔식각 및 반응성 이온식각 등을 예로 들 수 있다. 그 중, 반응성 이온식각은 식각가스를 반응용기내로 인입시키고, 이온화시킨 후, 웨이퍼 표면으로 가속시켜 웨이퍼 표면 의 최상층을 물리적, 화학적으로 제거하며, 식각의 조절이 용이하고, 생산성이 높으며, 1μm 정도의 패턴형성이 가능하여 널리 사용되고 있다.In addition, the dry etching may include plasma etching using gaseous etching gas, ion beam etching and reactive ion etching. Among them, reactive ion etching introduces an etching gas into the reaction vessel, ionizes it, accelerates it to the wafer surface, and physically and chemically removes the top layer of the wafer surface. It is possible to form a pattern of widely used.

반응성 이온식각에서의 균일한 식각을 위하여 고려되어야 할 변수(parameter)들로는 식각할 층의 두께와 밀도, 식각가스의 에너지 및 온도, 포 토레지스트의 접착성과 웨이퍼 표면의 상태 및 식각가스의 균일성 등을 들 수 있다. 특히, 식각가스를 이온화시키고, 이온화된 식각가스를 웨이퍼 표면으로 가속시켜 식각을 수행하는 원동력이 되는 고주파(RF ; Radio frequency)의 조절은 중요한 변수가 될 수 있으며, 또한 실제 식각과정에서 직접적으로 그리고 용이하게 조절할 수 있는 변수로 고려된다.Parameters to be considered for uniform etching in reactive ion etching include the thickness and density of the layer to be etched, the energy and temperature of the etching gas, the adhesion of the photoresist and the state of the wafer surface, and the uniformity of the etching gas. Can be mentioned. In particular, the control of radio frequency (RF), which is the driving force for ionizing the etching gas and accelerating the ionized etching gas to the wafer surface, can be an important variable, and also directly and in the actual etching process. It is considered an easily adjustable variable.

상기와 같은 고주파 파워를 이용하는 종래의 반도체 제조설비의 산화막 건식식각쳄버가 도 1에 도시되어 있다.An oxide film dry etching chamber of a conventional semiconductor manufacturing facility using such a high frequency power is shown in FIG. 1.

도 1을 참조하면, 소정 공간을 구획하는 하우징(10)이 있고, 이 하우징(10)은 다른 구성과 결합 연결되는 고정 구조물을 이룬다.Referring to FIG. 1, there is a housing 10 that defines a predetermined space, and the housing 10 forms a fixed structure that is coupled and coupled with another configuration.

또한 하우징(10)의 내벽에는, 공정 수행 과정에서 생성되는 폴리머(P)가 하우징(10) 내벽에 증착되는 것을 차단하도록 그 상측에서 하측 방향 소정 영역의 내벽을 커버하는 쉴드(도시하지 않음)가 설치된다.In addition, a shield (not shown) is disposed on the inner wall of the housing 10 to cover the inner wall of a predetermined region in the lower side from the upper side thereof to prevent the polymer P generated during the process from being deposited on the inner wall of the housing 10. Is installed.

또한 하우징(10)의 상측 단부 부위에는 소정 두께의 판 형상으로 조립되어 고주파 파워가 인가되는 상부전극부(14)가 설치되고, 이 상부전극부(14)의 결합 설치에 의해 하우징(10) 내부는 밀폐된 분위기를 이루게 된다.In addition, an upper electrode portion 14, which is assembled in a plate shape having a predetermined thickness and applied with high frequency power, is installed at an upper end portion of the housing 10. The upper electrode portion 14 is coupled to and installed inside the housing 10. Becomes a closed atmosphere.

그리고, 상부전극부(14) 하측의 하우징(10) 내부에는 투입 위치되는 웨이퍼 (12)를 선택적으로 고정하고, 상부전극부(14)에 대향하는 고주파 파워가 인가되는 하부전극부를 갖는 정전척(16)를 포함하여 조립된 척 조립체가 승·하강 가능하게 설치된다.In addition, an electrostatic chuck having a lower electrode portion to which the wafer 12 to be placed is selectively fixed in the housing 10 under the upper electrode portion 14 and to which a high frequency power is applied to the upper electrode portion 14 is applied. The chuck assembly, including 16), is installed to be capable of raising and lowering.

이러한 구성에 있어서, 상술한 척 조립체의 구성을 보다 상세히 살펴보면, 도 1에 도시된 바와 같이, 웨이퍼(11)의 저면을 밀착 지지하는 정전척(16)의 상면 가장자리 부위가 웨이퍼(12)의 저면 가장자리 부위로부터 소정 간격 중심 측에 있게 되고, 정전척(16)의 상면 가장자리 외측 부위는 상면으로부터 하측으로 소정 두께의 단차를 이루며 평탄한 면을 이룬다.In this configuration, the configuration of the chuck assembly described above will be described in more detail. As shown in FIG. 1, the upper edge portion of the electrostatic chuck 16, which closely supports the bottom surface of the wafer 11, is the bottom surface of the wafer 12. It is located at the center side of the predetermined distance from the edge portion, and the outer edge portion of the upper surface of the electrostatic chuck 16 forms a flat surface with a step of a predetermined thickness from the upper surface to the lower side.

이때 정전척(16)은 그 상면에 밀착 지지되는 웨이퍼(12) 저면을 정전기력 또는 진공압을 이용하여 선택적으로 흡착 고정하게 되며, 이 정전척(16)의 단차진 부위에는 웨이퍼(12)와 동일 또는 유사한 재질로 웨이퍼(12)가 정전척(16)로부터의 고주파 파워 영역 중심 부위에 위치되도록 그 영역 분포를 확대하는 소정 형상의 포커스링(18)이 정전척(16)의 상면으로부터 노출되는 웨이퍼(12)의 저면 가장자리 부위를 밀착되게 지지하도록 위치된다.At this time, the electrostatic chuck 16 selectively adsorbs and fixes the bottom surface of the wafer 12 that is closely supported on the upper surface thereof by using electrostatic force or vacuum pressure, and the stepped portion of the electrostatic chuck 16 is the same as the wafer 12. Or a wafer in which a focus ring 18 of a predetermined shape is expanded from an upper surface of the electrostatic chuck 16 to enlarge the area distribution so that the wafer 12 is located at the center of the high frequency power region from the electrostatic chuck 16 with a similar material. It is positioned so as to closely support the bottom edge portion of (12).

상술한 구성으로부터 공정 진행 과정을 살펴보면, 웨이퍼(12)가 하우징(10) 내부로 투입되어 척 조립체 상부 즉, 정전척(16)의 상면과 포커스링(18)의 상면 내측 부위에 밀착되게 고정되면 척 조립체는 웨이퍼의 상면이 상부전극부(14)에 소정 간격을 이루며 근접하도록 승강 구동하게 된다.Looking at the process proceeding from the above-described configuration, if the wafer 12 is introduced into the housing 10 and fixed in close contact with the upper portion of the chuck assembly, that is, the upper surface of the electrostatic chuck 16 and the upper surface of the focus ring 18. The chuck assembly is driven up and down so that the upper surface of the wafer approaches the upper electrode portion 14 at a predetermined interval.

이어 하우징(10)의 측부 소정 부위로부터 상부전극부(14)와 정전척(16) 사이 즉, 웨이퍼(12) 상측으로 공정가스가 공급되고, 이러한 상태에서 상부전극부(14)와 정전척(16)에 고주파 파워가 인가되면 그 사이에 위치되는 공정가스는 플라즈마 상태로 변환된다.Subsequently, process gas is supplied between the upper electrode portion 14 and the electrostatic chuck 16, that is, above the wafer 12, from a predetermined portion of the side of the housing 10, and in this state, the upper electrode portion 14 and the electrostatic chuck ( When high frequency power is applied to 16, the process gas located therebetween is converted into a plasma state.

이렇게 플라즈마 상태로 변환된 공정가스는 웨이퍼(12) 상면 전체 또는 형성된 포토레지스트패턴에 의해 마스킹되지 않은 웨이퍼상의 산화막과 반응하여 산화막의 소정영역을 식각한다.The process gas converted into the plasma state reacts with the oxide film on the entire surface of the wafer 12 or on the wafer that is not masked by the formed photoresist pattern to etch a predetermined region of the oxide film.

상기와 같은 건식식각장치는 도 2a와 같이 막질이 형성된 웨이퍼의 반도체 식각 공정을 진행하게 될 때 도 2b와 같이 웨이퍼의 에지부위가 식각량 부족에 의해 막질의 잔류 현상이 발생되어 잔류된 막질이 후속공정에서 들뜨는 현상이 발생되면서 웨이퍼 표면으로 전사되어 오염을 발생시키는 동시에 불량이 발생하는 문제가 있었다. In the dry etching apparatus as described above, when the semiconductor etching process is performed on a wafer having a film quality as shown in FIG. 2A, as shown in FIG. As the phenomenon of lifting occurs in the process, transfer to the wafer surface causes contamination, and at the same time, there is a problem in that a defect occurs.

따라서 본 발명의 목적은 상기와 같은 문제를 해결하기 위해 식각공정 진행 시 웨이퍼의 에지부분에 잔류된 막질이 남아있지 않도록 식각하여 불량발생을 방지하는 반도체 식각장치 및 그 정전척을 제공함에 있다.
Accordingly, an object of the present invention is to provide a semiconductor etching apparatus and an electrostatic chuck to prevent defects by etching so that the film quality remaining on the edge portion of the wafer does not remain during the etching process in order to solve the above problems.

상기 목적을 달성하기 위한 본 발명의 반도체 식각장치는, 하우징 내부에 위치되어 웨이퍼를 고정하고, 상부전극부에 대향하는 고주파 파워가 인가되는 하부전극부를 갖으며, 상면 가장자리 부위가 상기 웨이퍼의 싸이즈보다 작고, 상기 상면 으로부터 하측으로 소정 두께의 단차를 갖는 평탄한 면을 이루며, 상기 평탄한 면의 외주크기가 웨이퍼의 크기와 동일한 크기로 형성함을 특징으로 한다.The semiconductor etching apparatus of the present invention for achieving the above object is located inside the housing to fix the wafer, and has a lower electrode portion to which a high frequency power is applied to the upper electrode portion, the upper edge portion is larger than the size of the wafer It is small, and forms a flat surface having a step of a predetermined thickness from the upper surface to the lower side, characterized in that the outer peripheral size of the flat surface is formed in the same size as the size of the wafer.

본 발명의 다른 양태의 반도체 식각장치의 정전척은, 하우징 내부에 위치되어 웨이퍼를 고정하고, 상부전극부에 대향하는 고주파 파워가 인가되는 하부전극부를 갖으며, 상면 가장자리 부위가 상기 웨이퍼의 싸이즈보다 작고, 상기 상면으로부터 하측으로 소정 두께의 단차를 갖는 평탄한 면을 이루며, 상기 평탄한 면의 외주크기가 웨이퍼의 크기보다 크게 형성함을 특징으로 한다.The electrostatic chuck of the semiconductor etching apparatus of another aspect of the present invention has a lower electrode portion which is positioned inside the housing to fix the wafer and is applied with a high frequency power opposed to the upper electrode portion, and an upper edge portion thereof is larger than the size of the wafer. It is small, and forms a flat surface having a step of a predetermined thickness from the upper surface to the lower side, characterized in that the outer peripheral size of the flat surface is formed larger than the size of the wafer.

상기 목적을 달성하기 위한 본 발명의 반도체 식각장치는, 소정 공간을 구획하는 하우징과, 상기 하우징의 상측 단부 부위에 소정 두께의 판 형상으로 조립되어 고주파 파워가 인가되는 상부전극부와, 상기 하우징 내부의 상기 상부전극부 하측에 위치되는 웨이퍼를 고정하고, 상부전극부에 대향하는 고주파 파워가 인가되는 하부전극부를 갖으며, 상면 가장자리 부위가 상기 웨이퍼의 싸이즈보다 작고, 상기 상면으로부터 하측으로 소정 두께의 단차를 갖는 평탄한 면을 이루며, 상기 평탄한 면의 외주크기가 웨이퍼의 크기보다 크게 형성되는 정전척을 포함함을 특징으로 한다.The semiconductor etching apparatus of the present invention for achieving the above object is a housing for partitioning a predetermined space, the upper electrode portion is assembled in a plate shape of a predetermined thickness to the upper end portion of the housing and the high frequency power is applied, and the inside of the housing A wafer positioned below the upper electrode portion of the wafer, and having a lower electrode portion to which high frequency power is applied to the upper electrode portion, and having an upper edge portion smaller than the size of the wafer, and having a predetermined thickness from the upper surface to the lower side. It comprises a flat surface having a step, the outer surface of the flat surface is characterized in that it comprises an electrostatic chuck is formed larger than the size of the wafer.

상기 목적을 달성하기 위한 본 발명의 다른 양태의 반도체 식각장치는, 소정 공간을 구획하는 하우징과, 상기 하우징의 상측 단부 부위에 소정 두께의 판 형상으로 조립되어 고주파 파워가 인가되는 상부전극부와, 상기 하우징 내부의 상기 상부전극부 하측에 위치되는 웨이퍼를 고정하고, 상부전극부에 대향하는 고주파 파워가 인가되는 하부전극부를 갖으며, 상면 가장자리 부위가 상기 웨이퍼의 싸이즈보 다 작고, 상기 상면으로부터 하측으로 소정 두께의 단차를 갖는 평탄한 면을 이루며, 상기 평탄한 면의 외주크기가 웨이퍼의 크기와 동일한 크기로 형성되는 정전척을 포함함을 특징으로 한다. According to another aspect of the present invention, there is provided a semiconductor etching apparatus comprising: a housing partitioning a predetermined space, an upper electrode portion assembled in a plate shape having a predetermined thickness to an upper end portion of the housing, and to which high frequency power is applied; The wafer positioned below the upper electrode portion inside the housing is fixed, and has a lower electrode portion to which high frequency power is applied to the upper electrode portion, and an upper edge portion is smaller than the size of the wafer, and is lower from the upper surface. By forming a flat surface having a step of a predetermined thickness, the outer peripheral size of the flat surface is characterized in that it comprises an electrostatic chuck formed in the same size as the size of the wafer.

이하 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 그리고 본 발명을 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the following description of the present invention, if it is determined that a detailed description of a related known function or configuration may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted.

도 3은 본 발명의 일 실시 예에 따른 반도체 식각장치의 단면 구조도이다. 3 is a cross-sectional structural view of a semiconductor etching apparatus according to an embodiment of the present invention.

소정 공간을 구획하는 하우징(20)과, 상기 하우징(20)의 상측 단부 부위에는 소정 두께의 판 형상으로 조립되어 고주파 파워가 인가되는 상부전극부(24)와, 상부전극부(24) 하측의 하우징(20) 내부에는 투입 위치되는 웨이퍼(22)를 선택적으로 고정하고, 상부전극부(24)에 대향하는 고주파 파워가 인가되는 하부전극부를 갖는 정전척(26)과, 상기 정전척(26)로부터의 고주파 파워 영역 중심 부위에 위치되도록 그 영역 분포를 확대하도록 상기 정전척(26)의 상면으로부터 노출되는 웨이퍼(22)의 저면 가장자리 부위를 밀착되게 지지하도록 위치하는 포커스링(28)으로 구성되어 있다.A housing 20 partitioning a predetermined space, an upper end portion 24 of the upper end portion of the housing 20 assembled into a plate shape having a predetermined thickness, to which high frequency power is applied, and a lower portion of the upper electrode portion 24. An electrostatic chuck 26 having a lower electrode portion to selectively fix the wafer 22 to be placed in the housing 20 and to be applied with a high frequency power opposed to the upper electrode portion 24, and the electrostatic chuck 26. And a focus ring 28 positioned to closely support the bottom edge portion of the wafer 22 exposed from the top surface of the electrostatic chuck 26 so as to enlarge the region distribution so as to be located at the center portion of the high frequency power region from the have.

상기 정전척(26)은 상면 가장자리 부위가 웨이퍼(22)의 싸이즈보다 작고 저면 가장자리 부위로부터 소정 간격 중심 측에 있게 되고, 상면 가장자리 외측 부위는 상면으로부터 하측으로 소정 두께의 단차를 이루며 평탄한 면을 이룬다.The electrostatic chuck 26 has an upper edge portion smaller than the size of the wafer 22 and is located at the center of a predetermined distance from the bottom edge portion, and the outer edge portion of the electrostatic chuck forms a flat step with a predetermined thickness from the upper side to the lower side. .

상기 웨이퍼(22)의 상면으로부터 하측으로 소정 두께의 단차를 이루는 평탄 한 면은 웨이퍼(22)의 크기와 동일한 크기로 형성되어 있다. The flat surface forming a step of a predetermined thickness from the upper surface of the wafer 22 to the lower side is formed in the same size as the size of the wafer 22.

상술한 구성으로부터 공정 진행 과정을 살펴보면, 웨이퍼(22)가 하우징(20) 내부로 투입되어 척 조립체 상부 즉, 정전척(26)의 상면과 포커스링(28)의 상면 내측 부위에 밀착되게 고정되면 척 조립체는 웨이퍼의 상면이 상부전극부(24)에 소정 간격을 이루며 근접하도록 승강 구동하게 된다.Looking at the process proceeding from the above configuration, if the wafer 22 is introduced into the housing 20 and fixed in close contact with the upper portion of the upper surface of the focus ring 28 and the upper surface of the chuck assembly, that is, the electrostatic chuck 26. The chuck assembly is driven up and down so that the upper surface of the wafer approaches the upper electrode portion 24 at a predetermined interval.

이어 하우징(20)의 측부 소정 부위로부터 상부전극부(24)와 정전척(26) 사이 즉, 웨이퍼(22) 상측으로 공정가스가 공급되고, 이러한 상태에서 상부전극부(24)와 정전척(26)에 고주파 파워가 인가되면 그 사이에 위치되는 공정가스는 플라즈마 상태로 변환된다.Subsequently, process gas is supplied between the upper electrode portion 24 and the electrostatic chuck 26, that is, above the wafer 22, from a predetermined portion of the side of the housing 20, and in this state, the upper electrode portion 24 and the electrostatic chuck ( When the high frequency power is applied to 26, the process gas located therebetween is converted into a plasma state.

이렇게 플라즈마 상태로 변환된 공정가스는 웨이퍼(22) 상면 전체 또는 형성된 포토레지스트패턴에 의해 마스킹되지 않은 웨이퍼상의 산화막과 반응하여 산화막의 소정영역을 식각한다. 따라서 웨이퍼(22)와 정전척(26) 간에 공극(30)이 형성되어 플라즈마가 웨이퍼(22)의 후면까지 형성되어 웨이퍼(22)의 표면과 에지부위가 동시에 식각되게 되므로 웨이퍼(22)의 에지부위에 식각되지 않고 잔류하는 막질이 발생하지 않게 된다.The process gas converted into the plasma state reacts with the oxide film on the entire surface of the wafer 22 or on the wafer not masked by the formed photoresist pattern to etch a predetermined region of the oxide film. Therefore, the gap 30 is formed between the wafer 22 and the electrostatic chuck 26 so that the plasma is formed to the rear surface of the wafer 22 so that the surface and the edge portion of the wafer 22 are simultaneously etched. It is not etched at the site and the remaining film is not generated.

도 4는 본 발명의 다른 실시 예에 따른 반도체 식각장치의 단면 구조도이다. 4 is a cross-sectional structural view of a semiconductor etching apparatus according to another embodiment of the present invention.

소정 공간을 구획하는 하우징(40)과, 상기 하우징(40)의 상측 단부 부위에는 소정 두께의 판 형상으로 조립되어 고주파 파워가 인가되는 상부전극부(44)와, 상부전극부(44) 하측의 하우징(40) 내부에는 투입 위치되는 웨이퍼(42)를 선택적으로 고정하고, 상부전극부(44)에 대향하는 고주파 파워가 인가되는 하부전극부를 갖는 정전척(46)과, 상기 정전척(46)로부터의 고주파 파워 영역 중심 부위에 위치되도록 그 영역 분포를 확대하도록 상기 정전척(46)의 상면으로부터 노출되는 웨이퍼(42)의 저면 가장자리 부위를 밀착되게 지지하도록 위치하는 포커스링(48)과, 상기 정정척(46)의 측벽과 상기 포커스링(48) 사이에 설치되어 상기 정전척(46)의 노출부분을 플라즈마로부터 보호하기 위한 인서트링(52)으로 구성되어 있다.A housing 40 partitioning a predetermined space, an upper electrode portion 44 which is assembled into a plate shape having a predetermined thickness and applied high frequency power to the upper end portion of the housing 40, and a lower portion of the upper electrode portion 44. In the housing 40, an electrostatic chuck 46 having a lower electrode portion to which a wafer 42 to be placed is selectively fixed, and to which a high frequency power is applied to the upper electrode portion 44 is applied, and the electrostatic chuck 46. A focus ring 48 positioned to closely adhere to the bottom edge portion of the wafer 42 exposed from the top surface of the electrostatic chuck 46 so as to enlarge the region distribution so as to be located at the center portion of the high frequency power region from The insert ring 52 is provided between the sidewall of the correction chuck 46 and the focus ring 48 to protect an exposed portion of the electrostatic chuck 46 from plasma.

상기 정전척(46)은 상면 가장자리 부위가 웨이퍼(42)의 싸이즈보다 작고 저면 가장자리 부위로부터 소정 간격 중심 측에 있게 되고, 상면 가장자리 외측 부위는 상면으로부터 하측으로 소정 두께의 단차를 이루며 평탄한 면을 이룬다.The electrostatic chuck 46 has an upper edge portion smaller than the size of the wafer 42 and is located at the center of a predetermined distance from the bottom edge portion, and the outer edge portion of the electrostatic chuck forms a step with a predetermined thickness from the upper surface to the lower side to form a flat surface. .

상기 웨이퍼(42)의 상면으로부터 하측으로 소정 두께의 단차를 이루는 평탄한 면의 외주크기는 웨이퍼(42)의 크기보다 크게 형성되어 있다. The outer circumferential size of the flat surface forming a step of a predetermined thickness from the upper surface of the wafer 42 to the lower side is formed larger than the size of the wafer 42.

상술한 구성으로부터 공정 진행 과정을 살펴보면, 웨이퍼(42)가 하우징(40) 내부로 투입되어 척 조립체 상부 즉, 정전척(46)의 상면과 포커스링(48)의 상면 내측 부위에 밀착되게 고정되면 척 조립체는 웨이퍼의 상면이 상부전극부(44)에 소정 간격을 이루며 근접하도록 승강 구동하게 된다.Looking at the process proceeding from the above-described configuration, if the wafer 42 is inserted into the housing 40 and fixed in close contact with the upper portion of the chuck assembly, that is, the upper surface of the electrostatic chuck 46 and the upper surface of the focus ring 48. The chuck assembly is driven up and down so that the upper surface of the wafer approaches the upper electrode 44 at a predetermined interval.

이어 하우징(40)의 측부 소정 부위로부터 상부전극부(44)와 정전척(46) 사이 즉, 웨이퍼(42) 상측으로 공정가스가 공급되고, 이러한 상태에서 상부전극부(44)와 정전척(46)에 고주파 파워가 인가되면 그 사이에 위치되는 공정가스는 플라즈마 상태로 변환된다.Subsequently, process gas is supplied between the upper electrode portion 44 and the electrostatic chuck 46, that is, above the wafer 42, from a predetermined portion of the side of the housing 40, and in this state, the upper electrode portion 44 and the electrostatic chuck ( When the high frequency power is applied to 46, the process gas located therebetween is converted into a plasma state.

이렇게 플라즈마 상태로 변환된 공정가스는 웨이퍼(42) 상면 전체 또는 형성된 포토레지스트패턴에 의해 마스킹되지 않은 웨이퍼상의 산화막과 반응하여 산화 막의 소정영역을 식각한다. 따라서 웨이퍼(42)와 정전척(46) 간에 공극(50)이 형성되어 플라즈마가 웨이퍼(42)의 후면까지 형성되어 웨이퍼(42)의 표면과 에지부위가 동시에 식각되게 되므로 웨이퍼(42)의 에지부위에 식각되지 않고 잔류하는 막질이 발생하지 않게 된다.The process gas converted into the plasma state reacts with the oxide film on the entire surface of the wafer 42 or on the wafer not masked by the formed photoresist pattern to etch a predetermined region of the oxide film. Therefore, the gap 50 is formed between the wafer 42 and the electrostatic chuck 46 so that the plasma is formed up to the rear surface of the wafer 42 so that the surface and the edge portion of the wafer 42 are simultaneously etched. It is not etched at the site and the remaining film is not generated.

상술한 바와 같이 본 발명은 반도체 식각장치에서 정전척과 웨이퍼 간에 공극이 형성되도록 하여 플라즈마를 이용한 식각공정 시 웨이퍼의 에지부위에 식각이 이루어지도록 하여 잔류막질이 남지않도록 하면 후속공정에서 잔류막질이 들뜨는 현상으로 인하여 웨이퍼 표면에 전사되어 오염이 발생되는 것을 방지할 수 있는 이점이 있다. As described above, in the semiconductor etching apparatus, a gap is formed between the electrostatic chuck and the wafer so that etching occurs at the edge of the wafer during the etching process using plasma so that residual film quality is lifted in a subsequent process. Due to this, there is an advantage in that contamination is prevented from being transferred to the wafer surface.

Claims (7)

반도체 식각장치의 정전척에 있어서,In the electrostatic chuck of the semiconductor etching apparatus, 하우징 내부에 위치되어 웨이퍼를 고정하고, 상부전극부에 대향하는 고주파 파워가 인가되는 하부전극부를 갖으며, 상면 가장자리 부위가 상기 웨이퍼의 싸이즈보다 작고, 상기 상면으로부터 하측으로 소정 두께의 단차를 갖는 평탄한 면을 이루며, 상기 평탄한 면의 외주크기가 웨이퍼의 크기와 동일한 크기로 형성함을 특징으로 하는 반도체 식각장치의 정전척. It is located inside the housing to fix the wafer, and has a lower electrode portion to which the high frequency power is applied to the upper electrode portion, the upper edge portion is smaller than the size of the wafer, the flat surface having a step of a predetermined thickness from the upper surface to the lower side And an outer circumference of the flat surface to form the same size as the size of the wafer. 제1항에 있어서, The method of claim 1, 상기 평탄한 면에 인서트링이 놓여짐을 특징으로 하는 반도체 식각장치의 정전척.An electrostatic chuck of the semiconductor etching apparatus, characterized in that the insert ring is placed on the flat surface. 반도체 식각장치의 정전척에 있어서,In the electrostatic chuck of the semiconductor etching apparatus, 하우징 내부에 위치되어 웨이퍼를 고정하고, 상부전극부에 대향하는 고주파 파워가 인가되는 하부전극부를 갖으며, 상면 가장자리 부위가 상기 웨이퍼의 싸이즈보다 작고, 상기 상면으로부터 하측으로 소정 두께의 단차를 갖는 평탄한 면을 이루며, 상기 평탄한 면의 외주크기가 웨이퍼의 크기보다 크게 형성함을 특징으로 하는 반도체 식각장치의 정전척. It is located inside the housing to fix the wafer, and has a lower electrode portion to which the high frequency power is applied to the upper electrode portion, the upper edge portion is smaller than the size of the wafer, the flat surface having a step of a predetermined thickness from the upper surface to the lower side And an outer circumferential size of the flat surface is larger than a wafer size. 제3항에 있어서, The method of claim 3, 상기 평탄한 면에 인서트링이 놓여짐을 특징으로 하는 반도체 식각장치의 정전척.An electrostatic chuck of the semiconductor etching apparatus, characterized in that the insert ring is placed on the flat surface. 반도체 식각장치에 있어서,In the semiconductor etching apparatus, 소정 공간을 구획하는 하우징과, A housing partitioning a predetermined space, 상기 하우징의 상측 단부 부위에 소정 두께의 판 형상으로 조립되어 고주파 파워가 인가되는 상부전극부와, An upper electrode portion assembled to a plate shape having a predetermined thickness at an upper end portion of the housing and to which high frequency power is applied; 상기 하우징 내부의 상기 상부전극부 하측에 위치되는 웨이퍼를 고정하고, 상부전극부에 대향하는 고주파 파워가 인가되는 하부전극부를 갖으며, 상면 가장자리 부위가 상기 웨이퍼의 싸이즈보다 작고, 상기 상면으로부터 하측으로 소정 두께의 단차를 갖는 평탄한 면을 이루며, 상기 평탄한 면의 외주크기가 웨이퍼의 크기보다 크게 형성되는 정전척을 포함함을 특징으로 하는 반도체 식각장치. A wafer positioned below the upper electrode portion inside the housing is fixed, and has a lower electrode portion to which high frequency power is applied to the upper electrode portion, and an upper edge portion thereof is smaller than the size of the wafer and moves downward from the upper surface. And an electrostatic chuck having a flat surface having a step thickness of a predetermined thickness, wherein an outer circumference of the flat surface is larger than a size of a wafer. 제5항에 있어서, The method of claim 5, 상기 평탄한 면에 인서트링이 놓여짐을 특징으로 하는 반도체 식각장치.And an insert ring is placed on the flat surface. 반도체 식각장치에 있어서,In the semiconductor etching apparatus, 소정 공간을 구획하는 하우징과, A housing partitioning a predetermined space, 상기 하우징의 상측 단부 부위에 소정 두께의 판 형상으로 조립되어 고주파 파워가 인가되는 상부전극부와, An upper electrode portion assembled to a plate shape having a predetermined thickness at an upper end portion of the housing and to which high frequency power is applied; 상기 하우징 내부의 상기 상부전극부 하측에 위치되는 웨이퍼를 고정하고, 상부전극부에 대향하는 고주파 파워가 인가되는 하부전극부를 갖으며, 상면 가장자리 부위가 상기 웨이퍼의 싸이즈보다 작고, 상기 상면으로부터 하측으로 소정 두께의 단차를 갖는 평탄한 면을 이루며, 상기 평탄한 면의 외주크기가 웨이퍼의 크기와 동일한 크기로 형성되는 정전척을 포함함을 특징으로 하는 반도체 식각장치. A wafer positioned below the upper electrode portion inside the housing is fixed, and has a lower electrode portion to which high frequency power is applied to the upper electrode portion, and an upper edge portion thereof is smaller than the size of the wafer and moves downward from the upper surface. And an electrostatic chuck having a flat surface having a step thickness of a predetermined thickness, the outer circumferential size of the flat surface being the same as the size of the wafer.
KR1020050009972A 2005-02-03 2005-02-03 Semiconductor etching device and electro static chuck therefor KR20060089886A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050009972A KR20060089886A (en) 2005-02-03 2005-02-03 Semiconductor etching device and electro static chuck therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050009972A KR20060089886A (en) 2005-02-03 2005-02-03 Semiconductor etching device and electro static chuck therefor

Publications (1)

Publication Number Publication Date
KR20060089886A true KR20060089886A (en) 2006-08-10

Family

ID=37571319

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050009972A KR20060089886A (en) 2005-02-03 2005-02-03 Semiconductor etching device and electro static chuck therefor

Country Status (1)

Country Link
KR (1) KR20060089886A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101433411B1 (en) * 2007-01-26 2014-08-26 램 리써치 코포레이션 Bevel etcher with gap control

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101433411B1 (en) * 2007-01-26 2014-08-26 램 리써치 코포레이션 Bevel etcher with gap control

Similar Documents

Publication Publication Date Title
US20100288728A1 (en) Apparatus and method for processing substrate
KR20040053774A (en) Magnetic mirror for preventing wafer edge damage during dry etching
KR100809957B1 (en) Semiconductor etching device
KR20080000112A (en) Upper electrode of dry etching apparatus and dry etching apparatus having the same
KR100737753B1 (en) Apparatus and method for treating a substrate
KR20060089886A (en) Semiconductor etching device and electro static chuck therefor
KR20050074701A (en) Equipment for fixing focus ring of semiconductor production device
KR100714896B1 (en) Focus ring of dry etching apparatus
KR20070097924A (en) Dry etch device
KR20060098969A (en) Focus ring of dry etch device
KR20050109725A (en) Gaurde ring of semiconductor production device
KR100725614B1 (en) Plasma processing apparatus
KR20060114910A (en) Focus ring of dry etch device
KR100714265B1 (en) chuck assembly of ashing equipment for fabricating semiconductor device
KR20070009159A (en) Wafer susceptor of plasma etching apparatus
KR20050104440A (en) Focus ring of dry etch device
KR20030081590A (en) Focus ring of dry etch device
KR20070120661A (en) Dry etch device
KR20030091429A (en) Tool isolating exhaust ring of semiconductor product device
KR20080075620A (en) Plasma process device
TWI810825B (en) A cleaning wafer, plasma processing device and processing method
KR101386175B1 (en) Semiconductor etching device and method and electro static chuck of the same device
KR100238943B1 (en) Stage of etching chamber for semiconductor manufacture
KR101397414B1 (en) Plasma process equipment for etching wafer backside
KR20050081926A (en) Manufacture method and upper electrode structure of semiconductor production device therefor

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination