KR101386175B1 - Semiconductor etching device and method and electro static chuck of the same device - Google Patents

Semiconductor etching device and method and electro static chuck of the same device Download PDF

Info

Publication number
KR101386175B1
KR101386175B1 KR1020070095094A KR20070095094A KR101386175B1 KR 101386175 B1 KR101386175 B1 KR 101386175B1 KR 1020070095094 A KR1020070095094 A KR 1020070095094A KR 20070095094 A KR20070095094 A KR 20070095094A KR 101386175 B1 KR101386175 B1 KR 101386175B1
Authority
KR
South Korea
Prior art keywords
electrostatic chuck
ring
wafer
edge ring
etching
Prior art date
Application number
KR1020070095094A
Other languages
Korean (ko)
Other versions
KR20090029914A (en
Inventor
김진만
김상호
양윤식
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070095094A priority Critical patent/KR101386175B1/en
Priority to US12/106,484 priority patent/US20080194113A1/en
Publication of KR20090029914A publication Critical patent/KR20090029914A/en
Application granted granted Critical
Publication of KR101386175B1 publication Critical patent/KR101386175B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32853—Hygiene
    • H01J37/32871—Means for trapping or directing unwanted particles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks

Abstract

본 발명은 반도체 식각장치에서 식각공정 진행 중에 정전척(Electro Static Chuck:ESC) 상부표면에 떨어지는 파티클을 제거함에 의해 척킹포스가 감소되지 않도록 하여 헬륨리크를 최소화하는 반도체 식각장치 및 그 식각방법에 관한 것이다.The present invention relates to a semiconductor etching apparatus and an etching method thereof to minimize helium leak by preventing the chucking force from being reduced by removing particles falling on the upper surface of the electrostatic chuck (ESC) during the etching process in the semiconductor etching apparatus. will be.

디척킹시나 웨이퍼 이송 시 정전척의 상부에 폴리머가 떨어지지 않도록 하여 웨이퍼 척킹불량에 의한 식각공정불량을 방지하기 위한 반도체 식각장치는, 챔버 내부에 투입되는 웨이퍼를 고정하는 정전척과, 상기 정전척의 단차부위에 설치되어 공정진행 시 생성되는 폴리머 등의 배출을 유도하도록 하는 에지링과, 상기 에지링의 하부에서 상기 에지링을 지지하고 상기 정전척의 단차진 부위의 측벽을 감싸고 있는 하부쿼츠링과, 상기 하부쿼츠링의 상부에 위치하고 상기 에지링과 상기 하부쿼츠링을 감싸도록 설치되는 상부쿼츠링과, 상기 정전척의 가장자리의 상부에 일체형으로 돌출되어 진공통로를 차단하는 진공통로 차단부를 포함한다. A semiconductor etching apparatus for preventing an etching process defect due to a wafer chucking failure by preventing a polymer from falling on an upper portion of an electrostatic chuck during dechucking or wafer transfer includes an electrostatic chuck for fixing a wafer introduced into a chamber and a step portion of the electrostatic chuck. An edge ring installed to induce discharge of a polymer generated during the process, a lower quartz ring supporting the edge ring at the lower part of the edge ring and surrounding the sidewall of the stepped portion of the electrostatic chuck, and the lower quartz And an upper quartz ring positioned at an upper portion of the ring and installed to surround the edge ring and the lower quartz ring, and a vacuum passage blocking unit integrally protruding from an upper portion of an edge of the electrostatic chuck to block the vacuum passage.

반도체 식각장치에서 정전척과 정전척 측면에 접촉되는 파트들간의 공극을 통해 개스가 플로우되지 않도록 하여 공정진행 중에 발생된 폴리머가 정전척의 측면에 흡착되지 않게 되어 공정이 완료된 후 디척킹(Dechucking)시나 웨이퍼 이송 시 와류가 발생되어도 폴리머가 정전척의 상부로 올라오지 않으므로, 공정진행 시 헬륨리크 에러에 의한 공정불량 발생을 방지할 수 있고, 또한 헬륨리크 에러발생에 따른 설비의 PM횟수가 줄어 설비가동률이 향상되어 생산성을 증대시킨다.In the semiconductor etching apparatus, the gas is not flowed through the gap between the electrostatic chuck and the parts in contact with the side of the electrostatic chuck, so that the polymer generated during the process is not adsorbed on the side of the electrostatic chuck. Since the polymer does not rise to the top of the electrostatic chuck even when the vortex is generated during transfer, it is possible to prevent process defects caused by helium leak error during the process, and also improve the facility operation rate by reducing the number of PMs of the facility caused by the helium leak error. To increase productivity.

정전척, 에지링, 웨이퍼 식각, 플라즈마식각, 고주파 전원 Electrostatic chuck, edge ring, wafer etching, plasma etching, high frequency power supply

Description

반도체 식각장치 및 방법과 그 식각장치의 정전척{SEMICONDUCTOR ETCHING DEVICE AND METHOD AND ELECTRO STATIC CHUCK OF THE SAME DEVICE}Semiconductor Etching Device and Method and Electrostatic Chuck of the Etching Device {SEMICONDUCTOR ETCHING DEVICE AND METHOD AND ELECTRO STATIC CHUCK OF THE SAME DEVICE}

본 발명은 반도체 식각장치에 관한 것으로, 특히 반도체 식각장치에서 식각공정 진행 중에 정전척(Electro Static Chuck:ESC) 상부표면에 떨어지는 파티클을 제거함에 의해 척킹포스가 감소되지 않도록 하여 헬륨리크를 최소화하는 반도체 식각장치 및 그 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor etching apparatus, and more particularly to a semiconductor that minimizes helium leaks by eliminating chucking force by removing particles falling on the upper surface of an electrostatic chuck (ESC) during an etching process. An etching apparatus and a method thereof are provided.

일반적으로 반도체소자는 실리콘 웨이퍼 상에 제조공정을 반복적으로 진행하여 완성되며, 반도체 제조공정은 그 소재가 되는 웨이퍼에 대하여 산화, 마스킹, 포토레지스트코팅, 식각, 확산 및 적층공정들과 이들 공정들의 전, 후에서 보조적으로 세척, 건조 및 검사 등의 여러 공정들이 수행되어야 한다. 특히, 식각공정은 실질적으로 웨이퍼 상에 패턴을 형성시키는 중요한 공정의 하나로서, 포토레지스트코팅공정과 함께 사진식각공정을 이루는 것으로서, 감광성을 갖는 포토레지스트를 웨이퍼 상에 코팅하고, 패턴을 전사한 후, 그 패턴에 따라 식각을 수행하여 상기 패턴에 따라 적절한 소자의 물리적 특성을 부여하는 것이다. In general, a semiconductor device is completed by repeatedly performing a manufacturing process on a silicon wafer, and the semiconductor manufacturing process includes oxidation, masking, photoresist coating, etching, diffusion, and lamination processes for the wafer as the material and all of these processes. Subsequently, several processes such as washing, drying, and inspection should be carried out afterwards. In particular, the etching process is one of the important processes for substantially forming a pattern on the wafer. The etching process is a photolithography process together with the photoresist coating process. The photoresist is coated on the wafer and the pattern is transferred. In this case, etching is performed according to the pattern to impart the physical characteristics of the device according to the pattern.

식각공정은 크게 습식식각과 건식식각으로 대별될 수 있으며, 습식식각은 제거되어야 하는 웨이퍼의 최상단층을 효과적으로 제거할 수 있는 화학물질을 담은 습식조에 웨이퍼를 담갔다가 꺼내는 방식이나, 또는 그 화학물질을 웨이퍼의 표면으로 분사하는 방식이나, 일정각도로 경사지게 고정시킨 웨이퍼 상으로 화학물질을 흘려보내는 방식 등이 개발되어 사용되고 있다.The etching process can be roughly classified into wet etching and dry etching. The wet etching is a method in which a wafer is dipped in and removed from a wet bath containing a chemical capable of effectively removing the uppermost layer of the wafer to be removed, A method of spraying onto the surface of a wafer or a method of flowing a chemical substance onto a wafer fixed at an inclined angle at an angle has been developed and used.

또한, 건식식각은 기체상의 식각가스를 사용하는 플라즈마식각, 이온빔식각 및 반응성 이온식각 등을 예로 들 수 있다. 그 중, 반응성 이온식각은 식각가스를 반응용기내로 인입시키고, 이온화시킨 후, 웨이퍼 표면으로 가속시켜 웨이퍼 표면의 최상층을 물리적, 화학적으로 제거하며, 식각의 조절이 용이하고, 생산성이 높으며, 1μm 정도의 패턴형성이 가능하여 널리 사용되고 있다.The dry etching can be exemplified by plasma etching using a gas phase etching gas, ion beam etching, and reactive ion etching. Among them, reactive ion etching removes the uppermost layer of the wafer surface physically and chemically by drawing the etching gas into the reaction vessel, accelerating it to the wafer surface after ionization, facilitating the etching control, And it is widely used.

반응성 이온식각에서의 균일한 식각을 위하여 고려되어야 할 변수(parameter)들로는 식각할 층의 두께와 밀도, 식각가스의 에너지 및 온도, 포토레지스트의 접착성과 웨이퍼 표면의 상태 및 식각가스의 균일성 등을 들 수 있다. 특히, 식각가스를 이온화시키고, 이온화된 식각가스를 웨이퍼 표면으로 가속시켜 식각을 수행하는 원동력이 되는 고주파(RF ; Radio frequency)의 조절은 중요한 변수가 될 수 있으며, 또한 실제 식각과정에서 직접적으로 그리고 용이하게 조절할 수 있는 변수로 고려된다. Parameters to be considered for uniform etching in reactive ion etching include the thickness and density of the layer to be etched, the energy and temperature of the etching gas, the adhesion of the photoresist and the state of the wafer surface, and the uniformity of the etching gas. Can be mentioned. In particular, the control of radio frequency (RF), which is the driving force for ionizing the etching gas and accelerating the ionized etching gas to the wafer surface, can be an important variable, and also directly and in the actual etching process. It is considered an easily adjustable variable.

최근, 0.15㎛이하의 디자인 룰(design rule)을 요구하는 반도체장치에서는 플라즈마 상태의 반응 가스를 사용하는 건식 식각 방법이 주로 사용되고 있다.Recently, a dry etching method using a reaction gas in a plasma state is mainly used in a semiconductor device requiring a design rule of 0.15 μm or less.

PECVD 장치와 건식 식각 장치는 플라즈마 상태의 가스를 사용한다는 점에서 공통점이 있으며, 장치의 내부 구성도 유사하다. 상기 가공 장치들은 반도체 기판을 가공하기 위한 챔버와, 챔버로 공급되는 반응 가스를 플라즈마 상태로 형성하기 위한 RF(radio frequency) 전원이 인가되는 전극과, 반도체 기판을 지지하기 위한 척을 갖는다.PECVD apparatuses and dry etching apparatuses have a common point in that they use gas in a plasma state, and the internal structure of the apparatus is similar. The processing apparatuses have a chamber for processing a semiconductor substrate, an electrode to which radio frequency (RF) power is applied to form a reaction gas supplied to the chamber in a plasma state, and a chuck for supporting the semiconductor substrate.

상기 가공 장치들에 대한 일 예로서, 미합중국 등록특허 제5,510,297호(issued to Telford, et al.)와 미합중국 등록 특허 제5,565,382호(issued to Tseng, et al.)에는 플라즈마 상태의 반응 가스를 사용하여 서셉터 상에 지지된 반도체 기판 상에 막을 형성하는 장치가 개시되어 있으며, 미합중국 등록특허 제 5,259,922호(issued to Yamano, et al)와 미합중국 등록특허 제6,239,036호(issued to Arita, et al)에는 RF 전원 인가에 의해 형성된 플라즈마 상태의 반응가스를 사용하여 반도체 기판 상에 막을 식각하는 장치가 개시되어 있다.As an example of the processing devices, US Pat. No. 5,510,297 issued to Telford, et al. And US Pat. No. 5,565,382 issued to Tseng, et al. An apparatus for forming a film on a semiconductor substrate supported on a susceptor is disclosed, and US Patent No. 5,259,922 (issued to Yamano, et al) and US Patent No. 6,239,036 (issued to Arita, et al) An apparatus for etching a film on a semiconductor substrate using a reaction gas in a plasma state formed by applying power is disclosed.

상기 가공 장치의 챔버 내부에 구비되어 반도체 기판을 지지하는 척의 상부면 가장자리 부위에는 챔버 내부에서 형성된 플라즈마 반응 가스를 반도체 기판으로 집중시키기 위한 에지 링(edge ring)이 구비되어 있다. 에지 링은 척에 지지된 반도체 기판의 둘레를 감싸도록 배치되어 있으며, 챔버 내부의 플라즈마 반응 가스 가 반도체 기판으로 균일하게 공급되도록 한다.An edge ring for concentrating the plasma reaction gas formed inside the chamber to the semiconductor substrate is provided at an edge portion of the upper surface of the chuck which is provided inside the chamber of the processing apparatus and supports the semiconductor substrate. The edge ring is disposed to surround the circumference of the semiconductor substrate supported by the chuck and allows the plasma reaction gas inside the chamber to be uniformly supplied to the semiconductor substrate.

이러한 반도체식각장치는 고진공하에서 에칭개스를 흘려 플라즈마를 발생시켜 공정을 진행한다. 웨이퍼에 형성된 막질을 식각할 때 필수적으로 많은 열이 발생되어 웨이퍼의 온도를 상승시키게 된다. 이런 온도상승은 에칭 유니포미 티(Etching Uniformity)에 지대한 영향을 주게되어 공정 저해요인으로 작용하게 됨에 따라 에칭공정에서는 항상 웨이퍼를 일정온도로 유지하기 위해 하부에 형성된 정전척(ESC)을 통해 쿨런트(Coolant)를 흐르게 하여 쿨링을 하게 된다. 고진공하에서 웨이퍼와 정전척 간에 열교환을 원활히 하기 위해 웨이퍼의 백싸이드(Backside)로 헬륨(He)을 플로우하게 되며 헬륨의 압력에 의한 웨이퍼 이탈을 방지하기 위해 정전척에 고주파전원(High Power)을 걸어 웨이퍼와 쿨롱포쓰(Coulomb Force)를 발생시켜 웨이퍼를 척킹하게 된다. 이때 에칭개스가 챔버 내에 들어오면 고주파전원(RF Power)을 인가하여 챔버내에 플라즈마를 형성시킨다. 플라즈마 내에는 전자와 래디컬(Radical) 및 이온이 존재하게 되며, 이러한 이온들은 강한 반응력을 가지고 정전척에 인가된 바이어스 전원에 의해 웨이퍼로 끌려오게 되고 웨이퍼에 형성된 막질과 반응하여 식각공정이 이루어진다. 이때 필수적으로 반응부산물인 폴리머가 발생되며 이 폴리머의 대부분은 챔버 하단부의 터보펌프를 통해 외부로 배출되고 일부는 챔버 내 파트에 부착된다. The semiconductor etching apparatus performs a process by generating an plasma by flowing an etching gas under high vacuum. When etching the film formed on the wafer, essentially a lot of heat is generated to increase the temperature of the wafer. This increase in temperature has a significant effect on etching uniformity, which is a process deterrent. In the etching process, the coolant is formed by an electrostatic chuck (ESC) formed at the bottom to maintain the wafer at a constant temperature. Cooling by flowing (Coolant). In order to facilitate heat exchange between the wafer and the electrostatic chuck under high vacuum, helium (He) flows to the backside of the wafer, and a high frequency power is applied to the electrostatic chuck to prevent the wafer from being released due to the pressure of helium. Wafers and coulomb forces are generated to chuck the wafers. At this time, when the etching gas enters the chamber, RF power is applied to form plasma in the chamber. In the plasma, electrons, radicals and ions are present, and these ions are attracted to the wafer by a bias power source applied to the electrostatic chuck with strong reaction force, and react with the film quality formed on the wafer to perform an etching process. At this time, a reaction byproduct polymer is generated, and most of the polymer is discharged to the outside through a turbopump at the bottom of the chamber, and a part is attached to a part in the chamber.

도 1은 종래의 정전척 어셈블리 모듈의 구조도이다.1 is a structural diagram of a conventional electrostatic chuck assembly module.

챔버 내부에는 투입 위치되는 웨이퍼를 선택적으로 고정하고, 고주파 파워가 인가되는 하부전극부를 포함하는 정전척(10)이 설치되어 정전척(10) 조립체가 승·하강 가능하도록 한다. 에지링(12)은 상기 정전척(10)의 단차부위에 설치되어 공정진행 시 생성되는 폴리머 등의 배출을 유도하도록 한다. 하부쿼츠링(14)은 에지링(12)의 하부에 정전척(18)의 단차진 부위의 외측으로 연장 돌출되도록 설치된다. 상부쿼츠링(16)은 상기 하부쿼츠링(14)의 상부에 위치하고 상기 에지링(12)을 감싸 도록 설치되어 있다. 절연링(18)은 상기 하부쿼츠링(14)를 지지하고 플라즈마 반응 시 상기 정전척(10)의 측벽을 보호하도록 상기 정전척(10)의 둘레를 감싸도록 설치되어 있다. In the chamber, the wafer to be placed at the input position is fixed selectively, and an electrostatic chuck 10 including a lower electrode portion to which high frequency power is applied is installed to enable the assembly of the electrostatic chuck 10 to move up and down. Edge ring 12 is installed on the stepped portion of the electrostatic chuck 10 to induce the discharge of the polymer generated during the process. The lower quartz ring 14 is installed to protrude outward from the stepped portion of the electrostatic chuck 18 under the edge ring 12. The upper quartz ring 16 is located above the lower quartz ring 14 and is installed to surround the edge ring 12. The insulating ring 18 is provided to support the lower quartz ring 14 and surround the electrostatic chuck 10 so as to protect sidewalls of the electrostatic chuck 10 during a plasma reaction.

이와 같은 종래의 정전척 어셈블리 모듈은 정전척(10)의 측면부에 공정 균일성(Uniformity)을 좋게 하기 위해 공정에 따라 주로 에지링(12), 하부쿼츠링(14), 상부쿼츠링(16), 절연링(18)으로 이루어진 여러 Parts가 결합되어 있다. 이러한 Parts는 정전척(10)과 결합 공차를 가지고 조립이 되는데 체결은 되지 않고 단순히 정전척(10)의 에지하단의 돌출부에 얹혀지게 되며, Al+Anodizing 재질로 되어 있는 정전척(10)과 접촉(Contact)하게 된다. 정전척(10)과 에지링(12)은 상호 조립 공차로 인해 약간의 간극을 가지고 조립이 된다. 에지링(12)의 하단부는 정전척(10)과 접촉되어 있으나 Metal to Metal Contact으로 상호 Roughness로 인해 미세한 간극들이 존재하게 되며 이를 통해 진공통로(Vacuum Path)가 형성되게 되어 공정 진행 시 발생되는 폴리머(Polymer) 중 일부는 상부쿼츠링(16)을 넘기 전에 정전척(10)의 측면부로 형성된 진공통로(Vacuum Path)를 따라 하단부로 이동한다. 이때 정전척(10)의 측면부에는 플라즈마(Plasma)에 노출되어 온도가 높은 에지링(12)보다 항시 냉각(Cooling)이 되어 있으므로 측벽부에 도 2와 같이 폴리머가 달라 붙는 현상이 발생된다. 이렇게 정전척(10)의 측벽부에 누적된 폴리머(Polymer)는 안정적이지 못하며 공정 후 웨이퍼 디척킹(Wafer Dechucking)시 또는 웨이퍼 이송 시 와류로 인해 정전척(10)의 측벽부에서 떨어진 폴리머가 정전척(10)의 상부 표면으로 올라가는 현상이 발생된다. 상기 정전척(10)의 상부표면에 폴리머가 존재하게 되면 웨 이퍼 척킹 시 정전척(10)에 웨이퍼가 밀착되지 못하게 되어 백싸이드 헬륨리크가 발생하므로 인해 에러가 발생된다. 이러한 에러가 발생되게 되면 웨이퍼는 냉각(Cooling)되지 못하고 온도가 급상승하게 되며, 챔버의 임피던스변화로 인해 플라즈마(Plasma)의 불안정을 야기시켜 식각공정 불량을 유발시킨다.The conventional electrostatic chuck assembly module is mainly the edge ring 12, the lower quartz ring 14, the upper quartz ring 16 depending on the process to improve the process uniformity (Uniformity) on the side of the electrostatic chuck 10 , Several parts consisting of insulating ring 18 are combined. These parts are assembled with the tolerance of the electrostatic chuck 10, but are not fastened, but are simply mounted on the protruding portion of the lower edge of the electrostatic chuck 10, and are in contact with the electrostatic chuck 10 made of Al + Anodizing material. (Contact). The electrostatic chuck 10 and the edge ring 12 are assembled with a slight gap due to mutual assembly tolerances. The lower end of the edge ring 12 is in contact with the electrostatic chuck 10, but there are minute gaps due to mutual roughness due to the metal to metal contact, and a vacuum path is formed through the polymer to be generated during the process. Some of the polymer moves to the lower end along the vacuum path formed as the side of the electrostatic chuck 10 before the upper quartz ring 16 passes. At this time, since the side surface of the electrostatic chuck 10 is exposed to the plasma and is cooled at all times than the edge ring 12 having a high temperature, the polymer sticks to the side wall as shown in FIG. 2. Thus, the polymer accumulated in the side wall of the electrostatic chuck 10 is not stable and the polymer away from the side wall of the electrostatic chuck 10 due to vortices during wafer dechucking or wafer transfer after the process is electrostatically charged. Ascending to the upper surface of the chuck 10 occurs. If a polymer is present on the upper surface of the electrostatic chuck 10, an error occurs because the wafer is not in close contact with the electrostatic chuck 10 during wafer chucking, and thus a backside helium leak occurs. When such an error occurs, the wafer is not cooled and the temperature rises rapidly. Plasma is unstable due to an impedance change of the chamber, causing an etching process failure.

따라서 본 발명의 목적은 상기와 같은 문제를 해결하기 위해 디척킹시나 웨이퍼 이송 시 정전척의 상부에 폴리머가 떨어지지 않도록 하여 웨이퍼 척킹불량에 의한 식각공정불량을 방지하는 반도체 식각장치 및 그 방법과 정전척을 제공함에 있다. Accordingly, an object of the present invention is to provide a semiconductor etching apparatus, a method and an electrostatic chuck for preventing an etching process defect due to a wafer chucking failure by preventing polymer from falling on top of the electrostatic chuck during dechucking or wafer transfer to solve the above problems. In providing.

본 발명의 다른 목적은 정전척 상에 폴리머가 부착되지 않도록 하여 웨이퍼 척킹불량으로 의한 헬륨리크에러를 최소화하여 에칭공정불량을 방지하는 반도체 식각장치 및 그 방법과 정전척을 제공함에 있다. Another object of the present invention is to provide a semiconductor etching apparatus, a method and an electrostatic chuck for preventing an etching process defect by minimizing helium leak error due to a wafer chucking failure by preventing a polymer from adhering on the electrostatic chuck.

상기 목적을 달성하기 위한 본 발명에 적용되는 반도체 식각장치의 정전척는, 상기 정전척과 파트의 사이에 형성되는 진공통로를 차단하기 위해 챔버 내부로 투입되는 웨이퍼를 고정하는 상기 정전척의 최외각부위에 진공통로 차단부가 형성됨을 특징으로 한다. The electrostatic chuck of the semiconductor etching apparatus applied to the present invention for achieving the above object is a vacuum in the outermost part of the electrostatic chuck to fix the wafer introduced into the chamber to block the vacuum passage formed between the electrostatic chuck and the part. Characterized in that the passage blocking portion is formed.

상기 진공통로 차단부는 상기 정전척과 일체형으로 형성됨을 특징으로 한다.The vacuum passage blocking unit is characterized in that it is formed integrally with the electrostatic chuck.

상기 진공통로 차단부는 상기 정전척의 최외곽부에 수직방향으로 돌출됨을 특징으로 한다.The vacuum path blocking unit may protrude in a vertical direction to the outermost part of the electrostatic chuck.

상기 진공통로 차단부의 상부면의 높이는 상기 정전척의 상부면의 높이와 동일하거나 상기 정전척의 상부면보다 높게 형성함을 특징으로 한다.The height of the upper surface of the vacuum passage blocking unit is characterized in that the same as the height of the upper surface of the electrostatic chuck or higher than the upper surface of the electrostatic chuck.

상기 목적을 달성하기 위한 본 발명의 반도체 식각장치는, 챔버 내부에 투입되는 웨이퍼를 고정하는 정전척과, 상기 정전척의 단차부위에 설치되어 공정진행 시 생성되는 폴리머 등의 배출을 유도하도록 하는 에지링과, 상기 에지링의 하부에서 상기 에지링을 지지하고 상기 정전척의 단차진 부위의 측벽을 감싸고 있는 하부쿼츠링과,상기 하부쿼츠링의 상부에 위치하고 상기 에지링과 상기 하부쿼츠링을 감싸도록 설치되는 상부쿼츠링과, 상기 정전척의 가장자리의 상부에 일체형으로 돌출되어 진공통로를 차단하는 진공통로 차단부를 포함함을 특징으로 한다.The semiconductor etching apparatus of the present invention for achieving the above object is, the electrostatic chuck for fixing the wafer introduced into the chamber, the edge ring is installed in the step portion of the electrostatic chuck to induce the discharge of the polymer, etc. generated during the process; A lower quartz ring supporting the edge ring at a lower portion of the edge ring and surrounding sidewalls of the stepped portion of the electrostatic chuck, and positioned to surround the edge ring and the lower quartz ring and positioned above the lower quartz ring. And an upper quartz ring and a vacuum passage blocking unit protruding integrally on the edge of the electrostatic chuck to block the vacuum passage.

상기 상부쿼츠링은 상기 에지링의 상부로부터 일정각도 경사를 갖도록 연장되는 구조임을 특징으로 한다.The upper quartz ring is characterized in that it extends to have a predetermined angle from the top of the edge ring.

상기 상부쿼츠링은 상기 정전척에 일체형으로 형성된 진공통로 차단부의 상부를 감싸도록 형성함을 특징으로 한다.The upper quartz ring is characterized in that it is formed to surround the upper portion of the vacuum passage blocking unit formed integrally with the electrostatic chuck.

상기 진공통로 차단부의 상부면의 높이는 상기 정전척의 상부면의 높이와 동일한 높이나 상기 정전척의 상부면보다 높게 형성함을 특징으로 한다.The height of the upper surface of the vacuum passage blocking portion is characterized in that it is formed at the same height as the height of the upper surface of the electrostatic chuck or higher than the upper surface of the electrostatic chuck.

상기 상부쿼츠링은 상기 에지링을 경유하여 플로우되는 폴리머를 진공라인으로 유도함을 특징으로 한다.The upper quartz ring is characterized in that the polymer flows through the edge ring to guide the vacuum line.

상기 목적을 달성하기 위한 본 발명에 적용되는 반도체 식각방법은, 챔버 내부로 웨이퍼를 투입하고 정전척에 상기 투입된 웨이퍼를 진공 흡착하는 단계와, 상기 챔버 내부를 고진공상태로 유지하고 상기 챔버 내부에 형성된 상부전극과 하부전극으로 고주파 파워를 인가하고, 플라즈마 반응 가스를 공급하여 플라즈마를 형성하는 단계와, 상기 형성된 플라즈마에 의해 상기 웨이퍼에 형성된 막질을 식각하는 단계와, 상기 웨이퍼에 형성된 막질을 식각할 시 발생되는 폴리머를 외부로 배출하는 단계와, 상기 폴리머를 외부로 배출할 시 상기 정전척의 최외각부위에 형성된 진공통로 차단부에 의해 상기 정전척과 파트사이의 공극이 형성된 진공통로로 개스가 플로우되지 않도록 차단하는 단계를 포함함을 특징으로 한다.The semiconductor etching method applied to the present invention for achieving the above object, the step of injecting the wafer into the chamber and vacuum-sucking the injected wafer in the electrostatic chuck, and maintaining the inside of the chamber in a high vacuum state formed in the chamber Applying a high frequency power to the upper electrode and the lower electrode, supplying a plasma reaction gas to form a plasma, etching the film quality formed on the wafer by the formed plasma, and etching the film quality formed on the wafer. Discharging the generated polymer to the outside, and when the polymer is discharged to the outside, gas flows through the vacuum passage formed in the outermost part of the electrostatic chuck so that the gas flows into the vacuum passage formed with the gap between the electrostatic chuck and the part. It characterized in that it comprises a step of blocking.

상술한 바와 같이 본 발명은 반도체 식각장치에서 정전척과 정전척 측면에 접촉되는 파트들간의 공극을 통해 개스가 플로우되지 않도록 하여 공정진행 중에 발생된 폴리머가 정전척의 측면에 흡착되지 않게 되어 공정이 완료된 후 디척킹(Dechucking)시나 웨이퍼 이송시 와류가 발생되어도 폴리머가 정전척의 상부로 올라오지 않으므로, 공정진행 시 헬륨리크 에러에 의한 공정불량 발생을 방지할 수 있고, 또한 헬륨리크 에러발생에 따른 설비의 PM(Preventive Maintenance)횟수가 줄어 설비가동률이 향상되어 생산성을 증대시킬 수 있는 이점이 있다. As described above, the present invention prevents gas from flowing through the gap between the parts in contact with the electrostatic chuck and the side of the electrostatic chuck in the semiconductor etching apparatus, so that the polymer generated during the process is not adsorbed to the side of the electrostatic chuck and thus the process is completed. Since the polymer does not rise to the top of the electrostatic chuck even when vortices occur during dechucking or wafer transfer, it is possible to prevent process defects caused by helium leak errors during the process, and also to prevent PMs in the facility caused by helium leak errors. (Preventive Maintenance) has the advantage of increasing productivity by reducing the frequency of facility operation.

이하 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 그리고 본 발명을 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the following description of the present invention, detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear.

도 3은 본 발명의 일 실시 예에 따른 반도체 식각장치의 단면 구조도이다. 3 is a cross-sectional structural view of a semiconductor etching apparatus according to an embodiment of the present invention.

챔버 내부에 투입되는 웨이퍼를 고정하고, 고주파 파워가 인가되는 하부전극부를 포함하는 정전척(40)과, An electrostatic chuck 40 for fixing a wafer introduced into the chamber and including a lower electrode portion to which high frequency power is applied;

상기 정전척(40)의 단차부위에 설치되어 공정진행 시 생성되는 폴리머 등의 배출을 유도하도록 하는 에지링(42)과, An edge ring 42 installed at the stepped portion of the electrostatic chuck 40 to induce discharge of a polymer generated during the process;

상기 에지링(42)의 하부에서 상기 에지링(42)을 지지하고 정전척(40)의 단차진 부위의 측벽을 감싸고 있는 하부쿼츠링(44)와,A lower quartz ring 44 supporting the edge ring 42 below the edge ring 42 and surrounding sidewalls of the stepped portion of the electrostatic chuck 40;

상기 하부쿼츠링(44)의 상부에 위치하고 상기 에지링(42)과 상기 하부쿼츠링(44)을 감싸도록 설치되어 있으며, 상기 에지링(42)의 상부로부터 일정각도 경사를 갖도록 연장되는 상부쿼츠링(46)과,The upper quartz is located on the upper portion of the lower ring 44 and is installed to surround the edge ring 42 and the lower quartz ring 44, the upper quartz extending from the top of the edge ring 42 to have a predetermined angle inclination Ring 46,

상기 정전척(40)의 가장자리의 상부에 일체형으로 돌출되어 진공통로를 차단하는 진공통로 차단부(48)로 구성되어 있다. Consists of a vacuum passage blocker 48 protruding integrally on the upper portion of the edge of the electrostatic chuck 40 to block the vacuum passage.

상술한 도 3을 참조하여 본 발명의 바람직한 실시 예의 동작을 상세히 설명한다.Referring to Figure 3 described above will be described in detail the operation of the preferred embodiment of the present invention.

챔버 내부에는 투입 위치되는 웨이퍼를 선택적으로 고정하고, 고주파 파워가 인가되는 하부전극부를 포함하는 정전척(40)이 설치되어 정전척(40) 조립체가 승· 하강 가능하도록 한다. 정전척(40)과 그 정전척(40)의 에지에 파트들이 접촉하도록 설치되어 있다. The wafer to be placed in the chamber is selectively fixed, and the electrostatic chuck 40 including the lower electrode portion to which high frequency power is applied is installed to allow the electrostatic chuck 40 assembly to move up and down. The parts are attached to the electrostatic chuck 40 and the edge of the electrostatic chuck 40.

파트는 상기 정전척(40)의 단차부위에 설치되어 공정진행 시 생성되는 폴리머 등의 배출을 유도하도록 하는 에지링(42)과, 상기 에지링(42)의 하부에서 상기 에지링(42)을 지지하고 정전척(40)의 단차진 부위의 측벽을 감싸고 있는 하부쿼츠링(44)와, 상기 하부쿼츠링(44)의 상부에 위치하고 상기 에지링(42)과 상기 하부쿼츠링(44)을 감싸도록 설치되어 있으며, 상기 에지링(42)의 상부로부터 일정각도 경사를 갖도록 연장되는 상부쿼츠링(46)으로 구성되어 있다.The part is installed at the stepped portion of the electrostatic chuck 40, the edge ring 42 to induce the discharge of the polymer, etc. generated during the process, and the edge ring 42 in the lower portion of the edge ring 42 A lower quartz ring 44 supporting the sidewalls of the stepped portion of the electrostatic chuck 40 and an upper portion of the lower quartz ring 44 and the edge ring 42 and the lower quartz ring 44 It is installed to wrap, and is composed of an upper quartz ring 46 extending to have a predetermined angle inclined from the top of the edge ring 42.

에지링(42)은 상기 정전척(40)의 단차부위에 설치되어 공정진행 시 생성되는 폴리머 등의 배출을 유도하도록 한다. 하부쿼츠링(44)은 상기 에지링(42)의 하부에 위치하며, 상기 에지링(42)을 지지하고 정전척(40)의 단차진 부위의 측벽을 감싸고 있다. 상부쿼츠링(46)은 상기 하부쿼츠링(44)의 상부에 위치하고 상기 에지링(42)과 상기 하부쿼츠링(44)을 감싸도록 설치되어 있으며, 상기 에지링(42)의 상부로부터 일정각도 경사를 갖도록 연장되어 상기 에지링(42)을 경유하여 배출되는 폴리머를 진공라인으로 배출하도록 유도한다. 이때 상기 정전척(10)의 가장자리부위(최외곽부)에 수직방향으로 돌출된 진공통로 차단부(48)를 일체형으로 형성하여 정전척(40)의 단차부위와 상기 하부쿼츠링(44)의 하단부 사이에 개스의 진공통로(Vacuum Path)가 형성되지 않도록 하여 개스가 플로우되는 것을 차단한다. 상기 진공통로 차단부(48)는 정전척(40)과 하부쿼츠링(44)간의 메탈 투 메탈 콘택(Metal to Metal contact)의 라피니스(roughness)에 의한 진공통로를 차단하였다. 상기 정전척(40)의 가장자리 부분에 돌출된 진공통로 차단부(48)는 정전척(40)의 상부면과 동일한 높이로 형성한다. 그리고 상기 상부쿼츠링(44)은 상기 진공통로 차단부(48)의 상부를 감싸고 있다. 상기 진공통로 차단부(48)는 정전척(40)과 일체형으로 형성하고 있으나, 정전척(40)의 최외곽부위에 접착하거나 스크류로 체결하는 것도 가능하다.Edge ring 42 is installed on the stepped portion of the electrostatic chuck 40 to induce the discharge of the polymer generated during the process. The lower quartz ring 44 is positioned below the edge ring 42 and supports the edge ring 42 and surrounds sidewalls of the stepped portion of the electrostatic chuck 40. The upper quartz ring 46 is positioned above the lower quartz ring 44 and is installed to surround the edge ring 42 and the lower quartz ring 44. The upper quartz ring 46 has a predetermined angle from an upper portion of the edge ring 42. It is extended to have an inclination to induce discharge of the polymer discharged through the edge ring 42 to the vacuum line. At this time, the vacuum passage blocking portion 48 protruding perpendicularly to the edge portion (outermost portion) of the electrostatic chuck 10 is integrally formed so that the stepped portion of the electrostatic chuck 40 and the lower quartz ring 44 are formed. Gas flow is prevented by preventing the formation of a gas path between the lower ends. The vacuum path blocking unit 48 blocked the vacuum path by the roughness of the metal to metal contact between the electrostatic chuck 40 and the lower quartz ring 44. The vacuum passage blocking portion 48 protruding from the edge portion of the electrostatic chuck 40 is formed at the same height as the upper surface of the electrostatic chuck 40. In addition, the upper quartz ring 44 surrounds the upper portion of the vacuum passage blocking unit 48. The vacuum passage blocking unit 48 is formed integrally with the electrostatic chuck 40, but may be attached to the outermost portion of the electrostatic chuck 40 or fastened with a screw.

웨이퍼 백사이드(Backside)에는 항상 헬륨(He)플로우가 이루어지며 웨이퍼와 정전척(40)의 에지부로 약 1Sccm미만의 헬륨리크가 발생되며, 이로인해 정전척(40)의 측면에 결합된 파트와 갭부위에는 챔버 내부 압력대비 항상 높은 압력상태를 유지하게 되어 공정진행 시 폴리머가 발생되어도 정전척(40)의 측면으로 상부쿼츠링(46)의 상부를 거쳐 하단에 형성된 터보펌프로 배출된다.Helium (He) flow is always performed on the wafer backside, and less than about 1 Sccm of helium leak occurs at the edges of the wafer and the electrostatic chuck 40, which causes parts and gaps coupled to the sides of the electrostatic chuck 40. The part is always maintained at a high pressure relative to the internal pressure of the chamber, and even though polymer is generated during the process, it is discharged to the side of the electrostatic chuck 40 through the upper portion of the upper quartz ring 46 and the turbo pump formed at the lower portion.

따라서 정전척(40)의 측면의 공극에 흡착된 폴리머가 웨이퍼 디척킹시나 웨이퍼 이송 시 와류로 인해 정전척(40)의 상부로 올라가는 현상이 발생되지 않도록 하므로 웨이퍼 백사이드 헬륨리크 에러가 발생되지 않으며, 헬륨리크 에러발생에 따른 설비의 PM(Preventive Maintenance)횟수가 줄어 설비가동률이 향상되어 생산성을 증가시킬 수 있다. Therefore, the polymer adsorbed to the pores on the side of the electrostatic chuck 40 prevents the phenomenon of rising to the top of the electrostatic chuck 40 due to vortices during wafer dechucking or wafer transfer, so that a wafer backside helium leak error does not occur. As the number of PM (Preventive Maintenance) due to helium leak error is reduced, the facility utilization rate can be improved and productivity can be increased.

이와 같은 종래의 정전척 어셈블리 모듈은 도 1에서 보는 바와 같이 정전척(10)의 측면부에 공정 균일성(Uniformity)을 좋게 하기 위해 공정에 따라 주로 에지링(12), 하부쿼츠링(14), 상부쿼츠링(16), 절연링(18)으로 이루어진 여러 Parts가 결합되어 있다. 이러한 Parts들은 정전척(10)과 결합 공차를 가지고 조립이 되는데 체결은 되지 않고 단순히 정전척(10)의 에지하단의 돌출부에 얹혀지게 되며, Al+Anodizing 재질로 되어 있는 정전척(10)과 접촉(Contact)하게 된다. 정전척(10)과 에지링(12)은 상호 조립 공차로 인해 약간의 간극을 가지고 조립이 된다. 에지링(12)의 하단부는 정전척(10)과 접촉되어 있으나 Metal to Metal Contact으로 상호 Roughness로 인해 미세한 간극들이 존재하게 된다. 상기 미세한 간극들은 진공통로(Vacuum Path)된다. 이로인해 공정 진행 시 발생되는 폴리머(Polymer) 중 일부는 상부쿼츠링(16)을 넘기 전에 정전척(10)의 측면부로 형성된 상기 진공통로(Vacuum Path)를 따라 하단부로 이동한다. In the conventional electrostatic chuck assembly module as shown in FIG. 1, the edge ring 12, the lower quartz ring 14, according to the process are mainly used to improve process uniformity on the side of the electrostatic chuck 10. The upper parts of the quartz ring 16 and the insulating ring 18 are combined. These parts are assembled with the tolerance of the electrostatic chuck 10, but are not fastened, but are simply mounted on the protruding portion of the lower edge of the electrostatic chuck 10, and are in contact with the electrostatic chuck 10 made of Al + Anodizing material. (Contact). The electrostatic chuck 10 and the edge ring 12 are assembled with a slight gap due to mutual assembly tolerances. Although the lower end of the edge ring 12 is in contact with the electrostatic chuck 10, fine gaps exist due to mutual roughness with the metal to metal contact. The minute gaps are vacuum paths. As a result, some of the polymer generated during the process moves to the lower end along the vacuum path formed as the side of the electrostatic chuck 10 before the upper quartz ring 16 passes.

그러나 본 발명에서는 정전척(40)의 가장자리 부위에 진공통로 차단부(48)가 수직방향으로 형성되어 있어 정전척(40)과 하부쿼츠링(44) 사이의 공극을 통해 개스가 플로우되지 않도록 하였다.However, in the present invention, the vacuum path blocking portion 48 is formed at the edge portion of the electrostatic chuck 40 in the vertical direction so that the gas does not flow through the gap between the electrostatic chuck 40 and the lower quartz ring 44. .

도 4는 본 발명의 다른 실시 예에 따른 반도체 식각장치의 단면 구조도이다. 4 is a cross-sectional structural view of a semiconductor etching apparatus according to another embodiment of the present invention.

챔버 내부에 투입되는 웨이퍼를 고정하고, 고주파 파워가 인가되는 하부전극부를 포함하는 정전척(60)과, An electrostatic chuck 60 for fixing a wafer introduced into the chamber and including a lower electrode portion to which high frequency power is applied;

상기 정전척(60)의 단차부위에 설치되어 공정진행 시 생성되는 폴리머 등의 배출을 유도하도록 하는 에지링(62)과, An edge ring 62 installed at the stepped portion of the electrostatic chuck 60 to induce discharge of a polymer generated during the process;

상기 에지링(62)의 하부에서 상기 에지링(62)을 지지하고 정전척(60)의 단차진 부위의 측벽을 감싸고 있는 하부쿼츠링(64)과,A lower quartz ring 64 supporting the edge ring 62 below the edge ring 62 and surrounding sidewalls of the stepped portion of the electrostatic chuck 60;

상기 하부쿼츠링(64)의 상부에 위치하고 상기 에지링(62)과 상기 하부쿼츠링(64)을 감싸도록 설치되어 있으며, 상기 에지링(62)으로부터 진공통로 차단부(68)의 상부까지 일정각도 경사를 갖도록 형성되는 상부쿼츠링(66)과,Located at the upper portion of the lower quartz ring 64 and installed to surround the edge ring 62 and the lower quartz ring 64, it is constant from the edge ring 62 to the upper portion of the vacuum passage blocking portion 68. An upper quartz ring 66 formed to have an angle inclination;

상기 정전척(60)의 가장자리의 상부에 일체형으로 돌출되어 진공통로를 차단하는 진공통로 차단부(68)로 구성되어 있다. It is composed of a vacuum passage blocking portion 68 protruding integrally on the upper portion of the edge of the electrostatic chuck 60 to block the vacuum passage.

상술한 도 4를 참조하여 본 발명의 바람직한 실시 예의 동작을 상세히 설명한다.Referring to Figure 4 described above will be described in detail the operation of the preferred embodiment of the present invention.

챔버 내부에는 투입 위치되는 웨이퍼를 선택적으로 고정하고, 고주파 파워가 인가되는 하부전극부를 포함하는 정전척(60)이 설치되어 정전척(60) 조립체가 승·하강 가능하도록 한다. 정전척(60)과 그 정전척(60)의 에지에 파트들이 접촉하도록 설치되어 있다. In the chamber, the wafer to be placed at the input position is fixed selectively, and an electrostatic chuck 60 including a lower electrode portion to which high frequency power is applied is installed to allow the electrostatic chuck 60 assembly to move up and down. The parts are provided in contact with the electrostatic chuck 60 and the edge of the electrostatic chuck 60.

파트는 상기 정전척(60)의 단차부위에 설치되어 공정진행 시 생성되는 폴리머 등의 배출을 유도하도록 하는 에지링(62)과, 상기 에지링(62)의 하부에서 상기 에지링(62)을 지지하고 정전척(60)의 단차진 부위의 측벽을 감싸고 있는 하부쿼츠링(64)와, 상기 하부쿼츠링(64)의 상부에 위치하고 상기 에지링(62)과 상기 하부쿼츠링(64)을 감싸도록 설치되어 있으며, 상기 에지링(62)의 상부로부터 일정각도 경사를 갖도록 연장되는 상부쿼츠링(66)으로 구성되어 있다.The part is installed at the stepped portion of the electrostatic chuck 60 and the edge ring 62 to induce the discharge of the polymer generated during the process, and the edge ring 62 in the lower portion of the edge ring 62 A lower quartz ring 64 supporting the sidewalls of the stepped portion of the electrostatic chuck 60, and an upper portion of the lower quartz ring 64 and the edge ring 62 and the lower quartz ring 64. It is installed to wrap, and is composed of an upper quartz ring 66 extending to have a predetermined angle inclined from the top of the edge ring 62.

에지링(62)은 상기 정전척(60)의 단차부위에 설치되어 공정진행 시 생성되는 폴리머 등의 배출을 유도하도록 한다. 하부쿼츠링(64)은 상기 에지링(62)의 하부에 위치하며, 상기 에지링(62)을 지지하고 정전척(60)의 단차진 부위의 측벽을 감싸고 있다. 상부쿼츠링(66)은 상기 하부쿼츠링(64)의 상부에 위치하고 상기 에지링(62)과 상기 하부쿼츠링(64)을 감싸도록 설치되어 있으며, 상기 에지링(62)의 상부로부터 일정각도 경사를 갖도록 연장되어 상기 에지링(62)을 경유하여 배출되는 폴리머 를 진공라인으로 배출하도록 유도한다. 이때 상기 정전척(10)의 가장자리부위(최외곽부)에 수직방향으로 돌출된 진공통로 차단부(68)를 일체형으로 형성하여 정전척(60)의 단차부위와 상기 하부쿼츠링(64)의 하단부 사이에 개스의 진공통로(Vacuum Path)가 형성되지 않도록 하여 개스가 플로우되는 것을 차단한다. 상기 진공통로 차단부(68)는 정전척(60)과 하부쿼츠링(64)간의 메탈 투 메탈 콘택(Metal to Metal contact)의 라피니스(roughness)에 의한 진공통로를 차단하였다. 상기 정전척(60)의 가장자리 부분에 돌출된 진공통로 차단부(68)는 상기 상부쿼츠링(66)의 경사면 최상단면과 동일한 높이로 형성한다. 상기 진공통로 차단부(68)는 정전척(60)과 일체형으로 형성하고 있으며, 세라믹재질로 형성할 수 있다.Edge ring 62 is installed on the stepped portion of the electrostatic chuck 60 to induce the discharge of the polymer and the like generated during the process. The lower quartz ring 64 is positioned below the edge ring 62 and supports the edge ring 62 and surrounds sidewalls of the stepped portion of the electrostatic chuck 60. The upper quartz ring 66 is positioned above the lower quartz ring 64 and is installed to surround the edge ring 62 and the lower quartz ring 64. The upper quartz ring 66 has a predetermined angle from an upper portion of the edge ring 62. It extends to have an inclination to guide the polymer discharged through the edge ring 62 to the vacuum line. At this time, the vacuum path blocking portion 68 protruding perpendicularly to the edge portion (outermost portion) of the electrostatic chuck 10 is integrally formed so that the stepped portion of the electrostatic chuck 60 and the lower quartz ring 64 are formed. Gas flow is prevented by preventing the formation of a gas path between the lower ends. The vacuum path blocking unit 68 blocked the vacuum path by the roughness of the metal to metal contact between the electrostatic chuck 60 and the lower quartz ring 64. The vacuum passage blocking portion 68 protruding from the edge portion of the electrostatic chuck 60 is formed at the same height as the top end surface of the inclined surface of the upper quartz ring 66. The vacuum path blocking unit 68 is formed integrally with the electrostatic chuck 60, and may be formed of a ceramic material.

웨이퍼 백사이드(Backside)에는 항상 헬륨(He)플로우가 이루어지며 웨이퍼와 정전척(60)의 에지부로 약 1Sccm미만의 헬륨리크가 발생되며, 이로인해 정전척(60)의 측면에 결합된 파트와 갭부위에는 챔버 내부 압력대비 항상 높은 압력상태를 유지하게 되어 공정진행 시 폴리머가 발생되어도 정전척(60)의 측면으로 상부쿼츠링(66)과 진공통로 차단부(68)의 상부를 거쳐 하단에 형성된 터보펌프로 배출된다.Helium (He) flow is always performed on the wafer backside, and less than about 1 Sccm of helium leak occurs at the edges of the wafer and the electrostatic chuck 60, which causes parts and gaps coupled to the sides of the electrostatic chuck 60. The part is always maintained at a high pressure relative to the internal pressure of the chamber, and formed at the bottom via the upper quartz ring 66 and the upper part of the vacuum passage blocking part 68 to the side of the electrostatic chuck 60 even if polymer is generated during the process. Drained by turbo pump.

따라서 정전척(60)의 측면의 공극에 흡착된 폴리머가 웨이퍼 디척킹시나 웨이퍼 이송 시 와류로 인해 정전척(60)의 상부로 올라가는 현상이 발생되지 않도록 하므로 웨이퍼 백사이드 헬륨리크 에러가 발생되지 않으며, 헬륨리크 에러발생에 따른 설비의 PM(Preventive Maintenance)횟수가 줄어 설비가동률이 향상되어 생산성을 증가시킬 수 있다. Therefore, the polymer adsorbed to the pores on the side of the electrostatic chuck 60 prevents the phenomenon of rising to the top of the electrostatic chuck 60 due to vortices during wafer dechucking or wafer transfer, so that a wafer backside helium leak error does not occur. As the number of PM (Preventive Maintenance) due to helium leak error is reduced, the facility utilization rate can be improved and productivity can be increased.

본 발명에서는 정전척(60)의 가장자리 부위에 진공통로 차단부(68)가 수직방 향으로 형성되어 있어 정전척(60)과 하부쿼츠링(64) 사이의 공극을 통해 개스가 플로우되지 않도록 하였다.In the present invention, the vacuum passage blocking portion 68 is formed in the vertical direction at the edge of the electrostatic chuck 60 so that the gas does not flow through the gap between the electrostatic chuck 60 and the lower quartz ring 64. .

상기와 같은 반도체 식각장치의 식각공정의 진행과정을 도 4를 참조하여 살펴보면, 챔버 내부(100)로 투입되는 웨이퍼(61)는 정전척(60)에 의해 진공 흡착된다. 그리고 챔버 내부(100)는 진공펌핑 동작에 의해 고진공상태로 유지된다. 그런 후 챔버 내부에서는 상부전극과 하부전극으로 고주파 파워가 인가되고, 플라즈마 반응 가스가 공급되면 플라즈마의 발생에 의해 웨이퍼(61)에 형성된 막질을 식각하게 된다. 반응부산물인 폴리머가 식각공정 중에 필수적으로 발생되며, 이 폴리머의 대부분은 챔버 하단부의 터보펌프(도시하지 않음)를 통해 외부로 배출된다. 종래에는 정전척(60)과 파트사이의 공극이 형성된 진공통로를 통해 개스가 플로우되어 상기 폴리머의 일부가 파트에 흡착된다. 그러나 본 발명에서는 정전척(60)의 최외각부위에 형성된 진공통로 차단부(68)에 의해 정전척(60)과 파트사이의 공극이 형성된 진공통로로 개스가 플로우되지 않도록 차단하므로 진공통로상에 폴리머가 흡착되지 않게 된다.Looking at the progress of the etching process of the semiconductor etching apparatus as described above with reference to FIG. 4, the wafer 61 introduced into the chamber 100 is vacuum-adsorbed by the electrostatic chuck 60. And the chamber interior 100 is maintained in a high vacuum state by the vacuum pumping operation. Thereafter, high frequency power is applied to the upper electrode and the lower electrode in the chamber, and when the plasma reaction gas is supplied, the film quality formed on the wafer 61 is etched by the generation of plasma. The reaction byproduct polymer is essentially generated during the etching process, and most of the polymer is discharged to the outside through a turbopump (not shown) at the bottom of the chamber. Conventionally, gas flows through a vacuum passage in which voids are formed between the electrostatic chuck 60 and the part, so that a part of the polymer is adsorbed onto the part. However, in the present invention, the gas path is blocked by the vacuum path blocking part 68 formed at the outermost part of the electrostatic chuck 60 so as to prevent the gas from flowing into the vacuum path in which the gap between the electrostatic chuck 60 and the part is formed. The polymer will not adsorb.

도 1은 종래의 정전척 어셈블리 모듈의 구조도1 is a structural diagram of a conventional electrostatic chuck assembly module

도 2는 도 1의 정전척 어셈블리 모듈에 폴리머가 흡착된 상태도2 is a state in which a polymer is adsorbed to the electrostatic chuck assembly module of FIG.

도 3은 본 발명의 일 실시 예에 따른 반도체 식각장치의 단면 구조도3 is a cross-sectional structural view of a semiconductor etching apparatus according to an embodiment of the present invention;

도 4는 본 발명의 다른 실시 예에 따른 반도체 식각장치의 단면 구조도 4 is a cross-sectional structural view of a semiconductor etching apparatus according to another embodiment of the present invention;

* 도면의 주요부분에 대한 부호의 설명 *              Description of the Related Art [0002]

40: 정전척 42: 에지링40: electrostatic chuck 42: edge ring

44: 하부쿼츠링 46: 상부쿼츠링44: lower quartz ring 46: upper quartz ring

48: 진공통로 차단부 48: vacuum passage blocking unit

Claims (14)

삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 반도체 식각장치에 있어서,In the semiconductor etching apparatus, 챔버 내부로 투입되는 웨이퍼를 고정하는 정전척과, An electrostatic chuck to fix the wafer introduced into the chamber, 상기 정전척의 단차부위에 설치되어 공정진행 시 생성되는 폴리머 등의 배출을 유도하도록 하는 에지링과, An edge ring installed at the stepped portion of the electrostatic chuck to induce discharge of a polymer generated during the process; 상기 에지링의 하부에서 상기 에지링을 지지하고 상기 정전척의 단차진 부위의 측벽을 감싸고 있는 하부쿼츠링과,A lower quartz ring supporting the edge ring at the bottom of the edge ring and surrounding the sidewall of the stepped portion of the electrostatic chuck; 상기 하부쿼츠링의 상부에 위치하고 상기 에지링과 상기 하부쿼츠링을 감싸도록 설치되고, 상기 정전척에 일체형으로 형성된 진공통로 차단부의 상부를 감싸도록 형성되는 상부쿼츠링과,An upper quartz ring disposed on an upper portion of the lower quartz ring and formed to surround the edge ring and the lower quartz ring, and formed to surround an upper portion of the vacuum passage blocking unit formed integrally with the electrostatic chuck; 상기 정전척의 가장자리의 상부에 일체형으로 돌출되어 진공통로를 차단하는 진공통로 차단부를 포함함을 특징으로 하는 반도체 식각장치.And a vacuum passage blocking portion protruding integrally over the edge of the electrostatic chuck to block the vacuum passage. 제10항에 있어서, 11. The method of claim 10, 상기 상부쿼츠링은 상기 에지링의 상부로부터 일정각도 경사를 갖도록 연장되는 구조임을 특징으로 하는 반도체 식각장치.The upper quartz ring is a semiconductor etching apparatus, characterized in that extending from the top of the edge ring to have a predetermined angle. 삭제delete 제10항에 있어서, 11. The method of claim 10, 상기 진공통로 차단부의 상부면의 높이는 상기 정전척의 상부면의 높이와 동일한 높이나 상기 정전척의 상부면보다 높게 형성함을 특징으로 하는 반도체 식각장치.The height of the upper surface of the vacuum passage blocking portion is a semiconductor etching apparatus, characterized in that formed at the same height as the height of the upper surface of the electrostatic chuck or higher than the upper surface of the electrostatic chuck. 삭제delete
KR1020070095094A 2006-09-20 2007-09-19 Semiconductor etching device and method and electro static chuck of the same device KR101386175B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070095094A KR101386175B1 (en) 2007-09-19 2007-09-19 Semiconductor etching device and method and electro static chuck of the same device
US12/106,484 US20080194113A1 (en) 2006-09-20 2008-04-21 Methods and apparatus for semiconductor etching including an electro static chuck

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070095094A KR101386175B1 (en) 2007-09-19 2007-09-19 Semiconductor etching device and method and electro static chuck of the same device

Publications (2)

Publication Number Publication Date
KR20090029914A KR20090029914A (en) 2009-03-24
KR101386175B1 true KR101386175B1 (en) 2014-04-17

Family

ID=40696392

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070095094A KR101386175B1 (en) 2006-09-20 2007-09-19 Semiconductor etching device and method and electro static chuck of the same device

Country Status (1)

Country Link
KR (1) KR101386175B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8689744B2 (en) 2008-08-04 2014-04-08 Hyundai Motor Company Cooling device and insert for water jacket of internal combustion engine

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030106646A1 (en) * 2001-12-11 2003-06-12 Applied Materials, Inc. Plasma chamber insert ring
KR20030051645A (en) * 2000-10-06 2003-06-25 램 리서치 코포레이션 Electrostatically clamped edge ring for plasma processing

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030051645A (en) * 2000-10-06 2003-06-25 램 리서치 코포레이션 Electrostatically clamped edge ring for plasma processing
US20030106646A1 (en) * 2001-12-11 2003-06-12 Applied Materials, Inc. Plasma chamber insert ring

Also Published As

Publication number Publication date
KR20090029914A (en) 2009-03-24

Similar Documents

Publication Publication Date Title
US20080194113A1 (en) Methods and apparatus for semiconductor etching including an electro static chuck
US8124539B2 (en) Plasma processing apparatus, focus ring, and susceptor
US20040214445A1 (en) Dry etching method
US20050105243A1 (en) Electrostatic chuck for supporting a substrate
TWI709996B (en) Processing method of processed body
KR20080101740A (en) Plasma immersion ion implantation with highly uniform chamber seasoning process for a toroidal source reactor
JP2005322903A (en) Substrate-processing apparatus and substrate-processing method
KR100809957B1 (en) Semiconductor etching device
KR20060042099A (en) Wafer stage
KR20150048134A (en) Plasma processing method and plasma processing device
JP4283366B2 (en) Plasma processing equipment
KR20080000112A (en) Upper electrode of dry etching apparatus and dry etching apparatus having the same
KR101386175B1 (en) Semiconductor etching device and method and electro static chuck of the same device
KR102016376B1 (en) Dummy single ring for refurbishment test of semiconductor etching equipment
US20200144034A1 (en) Target object processing method and plasma processing apparatus
KR20200126706A (en) A baffle and an apparatus for treating a substrate with the baffle
KR100725614B1 (en) Plasma processing apparatus
KR20130095873A (en) Large diameter esc for semiconductor equipment
KR20050074701A (en) Equipment for fixing focus ring of semiconductor production device
KR20040048540A (en) Apparatus for processing a substrate
KR20080075620A (en) Plasma process device
WO2023275958A1 (en) Method for regenerating inner wall member
KR20070097924A (en) Dry etch device
KR100632183B1 (en) Plasma processing apparatus
KR20220021501A (en) C-ring for semiconductor diffusion process that can be used semi-permanently

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee