KR20060088321A - Thermoelectric module manufacturing method - Google Patents

Thermoelectric module manufacturing method Download PDF

Info

Publication number
KR20060088321A
KR20060088321A KR1020050009173A KR20050009173A KR20060088321A KR 20060088321 A KR20060088321 A KR 20060088321A KR 1020050009173 A KR1020050009173 A KR 1020050009173A KR 20050009173 A KR20050009173 A KR 20050009173A KR 20060088321 A KR20060088321 A KR 20060088321A
Authority
KR
South Korea
Prior art keywords
electrode plate
thermoelectric
type semiconductor
thermoelectric module
lower electrode
Prior art date
Application number
KR1020050009173A
Other languages
Korean (ko)
Inventor
계정일
이승민
이병구
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050009173A priority Critical patent/KR20060088321A/en
Publication of KR20060088321A publication Critical patent/KR20060088321A/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/10Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects
    • H10N10/17Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects characterised by the structure or configuration of the cell or thermocouple forming the device
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80Constructional details

Abstract

본 발명은 각 전극 크기별로 자른 열전 유닛쌍을 반대편 전극기판에 정렬(align)하여 플립칩 본딩(flip chip bonding)하고, 열전 모듈의 각 유닛을 원하는 칩 크기대로 절단하여 형성할 수 있는 박막형 열전 모듈의 제작방법에 관한 것으로, 전기적으로 연결되는 p형 반도체와 n형 반도체의 열전쌍이 격자 형태의 배열로 부착된 상부전극판을, 소정의 배선이 프린팅된 하부 전극판에 플립칩 본딩되는 단계를 포함하는 것을 특징으로 하는 열전 모듈 제작 방법이다.The present invention is a thin-film thermoelectric module that can be formed by aligning a pair of thermoelectric units cut for each electrode size to the opposite electrode substrate and flip chip bonding, and cutting each unit of the thermoelectric module to a desired chip size. A method of fabricating a semiconductor device, the method comprising: flip chip bonding an upper electrode plate on which a thermocouple of an electrically connected p-type semiconductor and an n-type semiconductor is attached in a lattice form to a lower electrode plate on which a predetermined wiring is printed. It is a thermoelectric module manufacturing method characterized in that.

열전, 시벡, 펠티어, 열전 모듈, 반도체Thermoelectric, Seebeck, Peltier, Thermoelectric Module, Semiconductor

Description

열전 모듈 제작 방법{Thermoelectric module manufacturing method} Thermoelectric module manufacturing method             

도 1a 및 도 1b는 기판 위에 p형 반도체 및 n형 반도체를 각각 적층한 상태의 사시도1A and 1B are perspective views showing a p-type semiconductor and an n-type semiconductor stacked on a substrate, respectively

도 2a 및 도 2b는 도 1의 반도체가 적층된 기판을 수개의 바로 절단한 상태의 사시도2A and 2B are perspective views of a state in which several substrates on which the semiconductor of FIG. 1 is stacked are immediately cut;

도 3은 상부 전극판의 사시도3 is a perspective view of the upper electrode plate;

도 4는 도 3의 상부 전극판 위에 도 2의 절단된 반도체가 적층된 기판을 배열하여 본딩한 상태의 사시도4 is a perspective view illustrating a state in which the cut semiconductors of FIG. 2 are stacked and bonded on the upper electrode plate of FIG. 3.

도 5는 도 4에서 기판을 제거한 상태의 사시도5 is a perspective view of a state in which the substrate is removed from FIG.

도 6은 도 5의 반도체를 다이싱하여 열전칩 어레이를 형성한 모습의 사시도FIG. 6 is a perspective view illustrating a thermoelectric chip array formed by dicing the semiconductor of FIG. 5. FIG.

도 7은 실시예 1의 하부 전극판의 평면도7 is a plan view of a lower electrode plate of Example 1;

도 8은 도 7의 하부전극판에 도 6의 열전칩 어레이를 본딩하여 완성된 열전모듈의 평면도8 is a plan view of a thermoelectric module completed by bonding the thermoelectric chip array of FIG. 6 to the lower electrode plate of FIG.

도 9는 도 8의 전극의 연결상태를 보여주기 위해 하부 전극판의 기판을 제거한 조감도FIG. 9 is a bird's eye view of a substrate having a lower electrode plate removed to show a connection state of the electrode of FIG. 8; FIG.

도 10a 및 도 10b는 실시예 2의 하부 전극판 및 완성된 열전모듈의 평면도10A and 10B are plan views of the lower electrode plate and the completed thermoelectric module of Example 2;

도 11은 실시예 3의 하부 전극판의 평면도11 is a plan view of a lower electrode plate of Example 3;

도 12a 및 도 12b는 실시예4의 하부 전극판 및 완성된 열전모듈의 평면도12A and 12B are plan views of the lower electrode plate and the completed thermoelectric module of Example 4;

도 13은 실시예 5의 하부 전극판의 평면도13 is a plan view of a lower electrode plate of Example 5

도 14a 및 도 14b는 실시예6의 하부 전극판 및 완성된 열전모듈의 평면도14A and 14B are plan views of the lower electrode plate and the completed thermoelectric module of Example 6;

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

10, 11: 기판 20: p형 반도체10, 11: substrate 20: p-type semiconductor

21: n형 반도체 30,31,33,35: 상부전극판21: n-type semiconductor 30,31,33,35: upper electrode plate

40,41,42,43,44,45: 하부전극판 40, 41, 42, 43, 44, 45: lower electrode plate

본 발명은 박막형 열전 모듈의 제작방법에 관한 것으로, 더욱 상세하게는 각 전극 크기별로 자른 열전 유닛쌍을 반대편 전극기판에 정렬(align)하여 플립칩 본딩(flip chip bonding)하고, 열전 모듈의 각 유닛을 원하는 칩 크기 대로 절단하여 형성할 수 있는 박막형 열전 모듈의 제작방법에 관한 것이다.The present invention relates to a method of manufacturing a thin-film thermoelectric module, and more particularly, to flip chip bonding by aligning a pair of thermoelectric units cut for each electrode size to opposite electrode substrates, and to each unit of a thermoelectric module. It relates to a method for manufacturing a thin film thermoelectric module that can be formed by cutting to a desired chip size.

열전모듈은 크게 시벡(Seebeck) 효과를 이용한 발전이나, 펠티어(Peltier) 효과를 이용한 냉각의 두 가지 응용처가 있다.Thermoelectric modules have two main applications: power generation using the Seebeck effect and cooling using the Peltier effect.

시벡 효과는 양단의 온도차가 날 때 기전력이 발생하는 현상으로 이를 이용 하여 폐열발전이나 체온을 이용한 소형전자소자(예를 들어 시계)의 전원, 방사능 반감 열을 이용한 우주 탐사선의 전원 등으로 쓰이고 있다.Seebeck effect is the phenomenon that electromotive force occurs when the temperature difference between both ends is used and it is used for power of small electronic device (eg clock) using waste heat generation, body temperature, and space probe using radiation half-heat.

반대로, 양단에 전류를 흘리면 전하를 따라 열이 이동하여 한쪽은 냉각이 되고 다른 쪽은 가열이 되는 현상을 펠티어 효과라 하는데, 이를 이용하면 기계적 동작이 없는 순전히 전자만을 이용한 냉각장치를 만들 수 있다. On the contrary, when a current flows at both ends, the heat moves along the charge, and one side is cooled and the other side is heated, which is called the Peltier effect. By using this, it is possible to make a cooling device using purely electrons without mechanical operation.

이러한 열전모듈을 이용한 냉각은 전체적인 냉각효율로 보았을 때에는 기존의 컴프레서 타입(compressor type)의 냉각기에 비해 많이 떨어지나 상대적으로 기계적인 소음이 없고 그리 낮지 않은 냉온(섭씨5~10도) 유지나 소형의 냉장고에서는 비교적 높은 냉각효율을 가지므로 많이 이용되고 있다.Cooling using the thermoelectric module is much lower than the conventional compressor type cooler in terms of overall cooling efficiency, but has relatively low mechanical noise and is not low in cold or low temperature (5-10 degrees Celsius) or small refrigerators. It is widely used because of its relatively high cooling efficiency.

이렇게 쓰이는 대부분의 열전모듈은 기존의 벌크형 열전모듈이고, 박막형 열전모듈은 아직까지는 연구단계에 머물 뿐 상용화되어 있지는 못하다. Most of the thermoelectric modules used in this way are existing bulk thermoelectric modules, and thin-film thermoelectric modules are still in the research stage and are not commercialized.

그러나, 박막형은 같은 재료일 때에 벌크형에 비해 냉각밀도가 상대적으로 높아 국부적인 냉각을 필요로 하는 곳에 이용될 수 있다. However, the thin film type can be used where the cooling density is relatively high compared to the bulk type when the same material is used, and requires local cooling.

더욱이 최근에 나온 발표에 의하면 특정한 수퍼라티스(superlattice)구조로 적층되어진 박막의 경우 그 효율이 컴프레서 타입의 냉각기 효율에 거의 버금가는 결과가 나와 더욱 그 기대를 높이고 있다.In addition, a recent announcement raises expectations for thin films stacked in a specific superlattice structure, where the efficiency is nearly equal to that of a compressor-type cooler.

여기서 간단히 최대냉각파워를 살펴보면 다음 식과 같이 나타내어지므로 아 래 식에서 보듯이 같은 면적에 대해 냉각파워가 두께에 반비례함을 알 수 있다.Here, the maximum cooling power is simply expressed as the following equation, and as shown in the following equation, it can be seen that the cooling power is inversely proportional to the thickness for the same area.

Figure 112005006103526-PAT00001
Figure 112005006103526-PAT00001

여기서, K는 전체 열컨덕턴스로써

Figure 112005006103526-PAT00002
이고,Where K is the total thermal conductance
Figure 112005006103526-PAT00002
ego,

λ는 열컨덕턴스, A는 단면적, t는 열전모듈의 두께이다.λ is the thermal conductance, A is the cross-sectional area, and t is the thickness of the thermoelectric module.

따라서 냉각밀도가 박막형이 더 높음을 알 수 있다.Therefore, it can be seen that the cooling density is higher in the thin film type.

그런데 박막형 열전 모듈을 원하는 크기대로 제작하기 위해 전체 기판으로 프로세스(Process)하는 것은 다음과 같은 문제점을 낳는다.However, in order to manufacture a thin film thermoelectric module to a desired size, the process (Process) to the entire substrate causes the following problems.

첫째, 박막의 불균일성으로 전체 기판의 일부에서 생기는 불량으로 전체 모듈을 버리는 데서 수율이 현저히 감소한다.First, the nonuniformity of the thin film results in a significant decrease in yield in discarding the entire module due to defects occurring in a portion of the entire substrate.

둘째, 모듈 설계할 때 원하는 곳 이외의 나머지 부분에 있는 열전재료는 에칭되거나 버려지게 되어 이때 재료가 많이 낭비된다.Second, in the design of the module, the thermoelectric material in the remaining parts other than the desired place is etched or discarded, which wastes a lot of material.

따라서 우선 주어진 열전모듈을 구현하는 최소한의 열전모듈 유닛으로 나누어 제작하여 본 문제를 해결하고자 한다.Therefore, first of all, to solve this problem by dividing into a minimum thermoelectric module unit that implements a given thermoelectric module.

셋째, 모듈제작법과 같이 각각 p형과 n형을 전극판 위에 증착하여 각각을 열전칩 어레이(array)로 플립칩 본딩(flip chip bonding)을 할 경우, 비교적 넓은 면적의 열전박막을 전극판 위에 올림으로써 열팽창계수의 차이로 프로세스 중 열전박막이 들고 일어나는 문제가 있다.Third, in the case of flip chip bonding with thermoelectric chip array by depositing p-type and n-type on the electrode plate as in the module manufacturing method, a relatively large area of the thermoelectric film is placed on the electrode plate. As a result, there is a problem that a thermoelectric thin film is lifted during the process due to a difference in thermal expansion coefficient.

넷째, 양기판을 동시에 가열해야 하는 어려움이 있다.Fourth, there is a difficulty in heating both substrates at the same time.

상기의 문제점을 해결하기 위해 안출된 본 발명의 목적은, 각 전극 크기별로 자른 열전 유닛쌍을 반대편 전극기판에 정렬(align)하여 플립칩 본딩(flip chip bonding)하고, 열전 모듈의 각 유닛을 원하는 칩 크기 대로 절단하여 형성할 수 있는 박막형 열전 모듈의 제작방법을 제공함에 있다.
An object of the present invention devised to solve the above problems is to flip chip bonding by aligning a pair of thermoelectric units cut for each electrode size to the opposite electrode substrate, and desired each unit of the thermoelectric module The present invention provides a method of manufacturing a thin film thermoelectric module that can be formed by cutting according to chip size.

상기의 목적을 달성하기 위한 본 발명은, 열전 모듈 제작 방법에 있어서, 전기적으로 연결되는 p형 반도체와 n형 반도체의 열전쌍이 격자 형태의 배열로 부착된 상부전극판을, 소정의 배선이 프린팅된 하부 전극판에 플립칩 본딩되는 단계를 포함하는 것을 특징으로 하는 열전 모듈 제작 방법이다.In order to achieve the above object, the present invention provides a method of manufacturing a thermoelectric module, in which a predetermined wiring is printed on an upper electrode plate having a thermocouple of p-type semiconductors and n-type semiconductors electrically connected in a lattice form. The method of fabricating a thermoelectric module comprising flip chip bonding to a lower electrode plate.

상기 하부전극판은 상기 열전쌍이 상호 직렬로 연결되도록 배선이 형성되는 것을 특징으로 한다.The lower electrode plate is characterized in that the wiring is formed so that the thermocouple is connected in series with each other.

또, 상기 하부전극판은 하나 이상의 열전유닛쌍이 형성되며, 전압이 인가되는 양극 및 음극의 전극쌍이 하나 이상 형성되는 것을 특징으로 한다.The lower electrode plate may include one or more thermoelectric unit pairs, and one or more electrode pairs of a positive electrode and a negative electrode to which a voltage is applied are formed.

또, 상기 하부전극판이 2개 이상의 열전유닛쌍이 형성되고 2개 이상의 전극쌍이 형성된 경우, 각 열전유닛쌍이 분리되도록 절단하는 단계를 포함하는 것을 특징으로 한다.In addition, when the lower electrode plate is formed with two or more thermoelectric unit pairs and two or more electrode pairs are formed, cutting each thermoelectric unit pair to be separated.

또, 상기 상부전극판은 기판에 적층된 다수의 바형태의 p형 반도체와 n형 반도체가 본딩하는 단계와, 상기 기판을 식각하는 단계와, 상기 바형태의 p형 반도체와 n형 반도체의 길이방향에 수직한 방향으로 다이싱하는 단계를 포함하여 격자형태를 형성하는 것을 특징으로 한다.The upper electrode plate may include bonding a plurality of bar-shaped p-type semiconductors and n-type semiconductors stacked on a substrate, etching the substrate, and lengths of the bar-shaped p-type semiconductors and n-type semiconductors. And dicing in a direction perpendicular to the direction to form a lattice shape.

또, 다수의 바형태의 p형 반도체와 n형 반도체는 기판에 p형 반도체 또는 n형 반도체를 적층하는 단계와, 상기 반도체가 적층된 기판을 다이싱 또는 스크라이빙 하는 단계를 포함하여 형성하는 것을 특징으로 한다.In addition, a plurality of bar-type p-type semiconductors and n-type semiconductors are formed by laminating a p-type semiconductor or an n-type semiconductor on a substrate, and dicing or scribing the substrate on which the semiconductor is stacked. It is characterized by.

이하, 본 발명을 실시예 및 도면을 통하여 상세히 설명한다.Hereinafter, the present invention will be described in detail through examples and drawings.

본 발명의 제1특징은 올리려는 열전반도체과 열매칭(thermal matching)이 맞는 기판 위에 박막을 입힌 후 추후에 이 기판을 에칭해 내는 데 있다.A first feature of the present invention is to coat a thin film on a substrate that is thermally matched with the thermal semiconductor to be raised and then later etch the substrate.

본 발명의 제2특징은 각 전극 크기별로 자른 열전 유닛쌍을 반대편 전극기판에 정렬(align)하여 플립칩 본딩(flip chip bonding)하는 데 있다.A second aspect of the present invention is to flip-chip bonding by aligning a pair of thermoelectric units cut for each electrode size to the opposite electrode substrate.

본 발명의 제3특징은 전술된 모듈의 각 유닛의 기판을 에칭해 내고 원하는 칩 크기 대로 유닛을 식각 또는 절단해 내는데 있다.A third feature of the invention is to etch the substrate of each unit of the module described above and to etch or cut the unit to the desired chip size.

단위 열전 소자 칩의 크기 및 열전 박막의 두께는 용도에 따라 틀리나, 대략 100-1000 마이크론 정도의 크기에 두께는 5-50 마이크론정도의 크기이다. The size of the unit thermoelectric chip and the thickness of the thermoelectric thin film vary depending on the application, but the size is about 100-1000 microns and the thickness is about 5-50 microns.

[실시예 1]Example 1

도 1과 같이 서로 매칭이 잘 되는 기판(10,11)에 각각 p형 반도체(20)와 n형 반도체(21)의 열전유닛의 박막을 올린다.As shown in FIG. 1, the thin films of the thermoelectric units of the p-type semiconductor 20 and the n-type semiconductor 21 are placed on the substrates 10 and 11 that are well matched with each other.

그리고, 도 2와 같이 각각의 기판(10,11)을 단위 칩의 폭에 맞게 다이싱(dicing) 혹은 스크라이빙(scribing)하여 열전 유닛을 원하는 크기대로 얻는다.As shown in FIG. 2, the substrates 10 and 11 are diced or scribed to fit the width of the unit chip, thereby obtaining a thermoelectric unit having a desired size.

그리고, 도 3과 같이 상부에 금속 전극판을 입히고 에칭하여 상부전극판(30)을 제작한다.Then, the upper electrode plate 30 is manufactured by coating and etching a metal electrode plate on the upper portion as shown in FIG. 3.

그리고, 상기 상부전극판(30)의 맨 위쪽은 상기 열전박막과의 본딩(bonding)을 위해 주석(Sn)계열의 합금 혹은 주석을 입힌다.In addition, an upper portion of the upper electrode plate 30 is coated with a tin (Sn) -based alloy or tin for bonding with the thermoelectric thin film.

도 4와 같이 p형 반도체(20)의 열전 유닛과 n형 반도체(21)의 열전 유닛을 교대로 상기의 상부전극판(30) 위에 배열하여 본딩(bonding)한다.As shown in FIG. 4, the thermoelectric units of the p-type semiconductor 20 and the thermoelectric units of the n-type semiconductor 21 are alternately arranged on the upper electrode plate 30 to be bonded.

다음으로, 도 5와 같이 상기 p형 반도체(20)와 n형 반도체(21)의 열전유닛 박막을 올렸던 기판(10,11)을 에칭(etching)하여 제거한다.Next, as shown in FIG. 5, the substrates 10 and 11 on which the thermoelectric unit thin films of the p-type semiconductor 20 and the n-type semiconductor 21 are mounted are etched and removed.

그리고, 도 6과 같이 상기 p형 반도체(20)와 n형 반도체(21)의 열전유닛 박막을 다이싱(dicing)하여 원하는 열전칩 어레이가 배열된 상부전극판(30)을 만든다.Then, as illustrated in FIG. 6, the thermoelectric unit thin films of the p-type semiconductor 20 and the n-type semiconductor 21 are diced to form an upper electrode plate 30 in which a desired thermoelectric chip array is arranged.

도 7과 같이, 하부전극판(40)을 꾸민다. 이때 마찬가지로 하부전극판(40)의 최상부는 주석계열의 합금 혹은 주석을 입힌다.As shown in FIG. 7, the lower electrode plate 40 is decorated. In this case, the uppermost part of the lower electrode plate 40 is coated with tin alloy or tin.

상기 하부전극판(40)은 전압을 인가하는 양극와 음극이 한쌍 형성되며, 열전유닛쌍의 개수가 짝수이므로, 양극과 음극 모두 하부에 형성되었다.The lower electrode plate 40 has a pair of positive and negative electrodes for applying a voltage, and since the number of pairs of thermoelectric units is even, both the positive electrode and the negative electrode are formed below.

그리고, 도 8과 같이 상기 상부전극판(30)을 상기 하부전극판(40)에 플립칩 본딩(flip chip bonding)하여 열전 모듈을 완성한다.As shown in FIG. 8, the upper electrode plate 30 is flip chip bonded to the lower electrode plate 40 to complete a thermoelectric module.

도 9는 전극의 연결상태를 보여주기 위해 하부기판(40)의 전극판 부위를 제 외한 부분을 제거한 상태로 도시한 조감도이다.9 is a bird's-eye view showing a state in which a portion except for an electrode plate portion of the lower substrate 40 is removed to show the connection state of the electrode.

[실시예 2]Example 2

실시예 2는 도 10에 도시된 바와 같이, 실시예1과 달리 열전유닛쌍의 개수가 홀수이므로, 하부전극판(41)에서 양극은 상부에 음극은 하부에 각각 형성되었다. As shown in FIG. 10, in Example 2, since the number of pairs of thermoelectric units is odd, unlike in Example 1, in the lower electrode plate 41, the anode is formed at the top and the cathode is formed at the bottom, respectively.

상부전극판(31)은 실시예1과 동일하며, 하부전극판(41)과 상부전극판(31)은 역시 플립칩 본딩(flip chip bonding)하여 접합된다.The upper electrode plate 31 is the same as that of the first embodiment, and the lower electrode plate 41 and the upper electrode plate 31 are also bonded by flip chip bonding.

[실시예 3]Example 3

실시예3은 도 11에 도시된 바와 같이, 실시예1과 달리 각각의 열전유닛쌍에 각각 하부전극판(42)에 수개의 양극과 음극을 형성하였다.As shown in FIG. 11, in Example 3, unlike in Example 1, several anodes and cathodes were formed on the lower electrode plate 42 in each thermoelectric unit pair.

상부전극판은 실시예1과 동일하며, 하부전극판(41)과 상부전극판(31)은 역시 플립칩 본딩(flip chip bonding)하여 접합된다.The upper electrode plate is the same as the first embodiment, and the lower electrode plate 41 and the upper electrode plate 31 are also bonded by flip chip bonding.

[실시예 4]Example 4

실시예4는 도 12a 및 도 12b에 도시된 바와 같이, 실시예3의 각각의 열전유닛쌍을 절단하여 수개의 열전모듈을 형성한 것이다.12A and 12B, each thermoelectric unit pair of Example 3 is cut to form several thermoelectric modules.

상부전극판은 실시예1과 동일하며, 하부전극판(41)과 상부전극판(31)은 역시 플립칩 본딩(flip chip bonding)하여 접합된다.The upper electrode plate is the same as the first embodiment, and the lower electrode plate 41 and the upper electrode plate 31 are also bonded by flip chip bonding.

[실시예 5]Example 5

실시예 5는 도 13에 도시된 바와 같이, 실시예1과 달리 2개의 열전유닛쌍마다 각각 하부전극판(44)에 각각 6개의 양극과 음극을 형성하였다.As shown in FIG. 13, in Example 5, six anodes and cathodes were formed on the lower electrode plate 44 for each pair of thermoelectric units, unlike in Example 1. As shown in FIG.

상부전극판은 실시예1과 동일하며, 하부전극판(41)과 상부전극판(31)은 역시 플립칩 본딩(flip chip bonding)하여 접합된다.The upper electrode plate is the same as the first embodiment, and the lower electrode plate 41 and the upper electrode plate 31 are also bonded by flip chip bonding.

[실시예 6]Example 6

실시예 6은 도 14a 및 도 14b에 도시된 바와 같이, 실시예5의 2개의 열전유닛쌍씩 절단하여 수개의 열전모듈을 형성한 것이다.In Example 6, as shown in FIGS. 14A and 14B, two thermoelectric unit pairs of Example 5 are cut to form several thermoelectric modules.

상부전극판은 실시예1과 동일하며, 하부전극판(41)과 상부전극판(31)은 역시 플립칩 본딩(flip chip bonding)하여 접합된다.The upper electrode plate is the same as the first embodiment, and the lower electrode plate 41 and the upper electrode plate 31 are also bonded by flip chip bonding.

본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다.The present invention is not limited to the above-described specific preferred embodiments, and various modifications can be made by any person having ordinary skill in the art without departing from the gist of the present invention claimed in the claims. Of course, such changes will fall within the scope of the claims.

상술한 본 발명을 통하여, 양품의 열전 유닛을 밀 골라냄으로써, 불량으로 발생할 수 있는 문제점을 방지할 수 있고, 열전모듈유닛 단위로 만들어 냄으로써 현저히 수율이 올라간다.Through the present invention described above, by selecting the thermoelectric unit of good quality, it is possible to prevent a problem that may occur due to defects, and the yield is remarkably increased by producing by the thermoelectric module unit.

또, 미리 원하는 만큼의 열전 재료를 잘라 배치함으로써 종래의 기술에서 전체 기판에 올려서 나머지를 에칭하여 버리는 것을 막을 수 있다.In addition, by cutting and arranging as many thermoelectric materials as desired in advance, the conventional substrates can be prevented from being etched on the entire substrate.

그리고, 전극판에 쪼개어 전사시키므로 비교적 넓은 면적의 열전박막을 전극판 위에 올림으로써 열팽창계수의 차이로 프로세스 중 박막이 들고 일어나는 문제의 소지를 없앴다. In addition, since the transfer plate is split and transferred to the electrode plate, a relatively large area of the thermal thin film is placed on the electrode plate, thereby eliminating the problem of the thin film being lifted up during the process due to the difference in the coefficient of thermal expansion.                     

그리고, 본딩은 한쪽면에서만 이루어지므로, 양기판을 동시에 가열해야 하는 종래의 문제점을 해결하였다.In addition, since the bonding is performed only on one side, the conventional problem of heating both substrates at the same time is solved.

Claims (6)

열전 모듈 제작 방법에 있어서, In the thermoelectric module manufacturing method, 전기적으로 연결되는 p형 반도체와 n형 반도체의 열전쌍이 격자 형태의 배열로 부착된 상부전극판을, 소정의 배선이 프린팅된 하부 전극판에 플립칩 본딩되는 단계를 포함하는 것을 특징으로 하는 열전 모듈 제작 방법.And flip chip bonding the upper electrode plate to which the thermocouples of the p-type semiconductor and the n-type semiconductor, which are electrically connected, are attached in a lattice-like arrangement to the lower electrode plate on which a predetermined wiring is printed. How to make. 제1항에 있어서, 상기 하부전극판은 상기 열전쌍이 상호 직렬로 연결되도록 배선이 형성되는 것을 특징으로 하는 열전 모듈 제작 방법.The method of claim 1, wherein the lower electrode plate is formed with wires such that the thermocouples are connected in series with each other. 제1항에 있어서, 상기 하부전극판은 하나 이상의 열전유닛쌍이 형성되며, 전압이 인가되는 양극 및 음극의 전극쌍이 하나 이상 형성되는 것을 특징으로 하는 열전 모듈 제작 방법.The method of claim 1, wherein the lower electrode plate has one or more thermoelectric unit pairs formed therein, and one or more electrode pairs of a positive electrode and a negative electrode to which a voltage is applied are formed. 제3항에 있어서, 상기 하부전극판이 2개 이상의 열전유닛쌍이 형성되고 2개 이상의 전극쌍이 형성된 경우, 각 열전유닛쌍이 분리되도록 절단하는 단계를 포함하는 것을 특징으로 하는 열전 모듈 제작 방법.The method of claim 3, wherein the lower electrode plate includes cutting two thermoelectric unit pairs when the two or more electrode pairs are formed and separating the respective thermoelectric unit pairs. 제1항에 있어서, 상기 상부전극판은 기판에 적층된 다수의 바형태의 p형 반도체와 n형 반도체가 본딩하는 단계와, 상기 기판을 식각하는 단계와, 상기 바형태 의 p형 반도체와 n형 반도체의 길이방향에 수직한 방향으로 다이싱하는 단계를 포함하여 격자형태를 형성하는 것을 특징으로 하는 열전 모듈 제작 방법.The method of claim 1, wherein the upper electrode plate is bonded to a plurality of bar-shaped p-type semiconductor and n-type semiconductor stacked on the substrate, the step of etching the substrate, the bar-shaped p-type semiconductor and n A method of fabricating a thermoelectric module, comprising forming a lattice form by dicing in a direction perpendicular to the longitudinal direction of the semiconductor. 제5항에 있어서, 다수의 바형태의 p형 반도체와 n형 반도체는 기판에 p형 반도체 또는 n형 반도체를 적층하는 단계와, 상기 반도체가 적층된 기판을 다이싱 또는 스크라이빙 하는 단계를 포함하여 형성하는 것을 특징으로 하는 열전 모듈 제작 방법.The method of claim 5, wherein the plurality of bar-type p-type semiconductors and n-type semiconductors comprise laminating a p-type semiconductor or an n-type semiconductor on a substrate, and dicing or scribing the substrate on which the semiconductor is stacked. Thermoelectric module manufacturing method characterized in that it comprises a.
KR1020050009173A 2005-02-01 2005-02-01 Thermoelectric module manufacturing method KR20060088321A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050009173A KR20060088321A (en) 2005-02-01 2005-02-01 Thermoelectric module manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050009173A KR20060088321A (en) 2005-02-01 2005-02-01 Thermoelectric module manufacturing method

Publications (1)

Publication Number Publication Date
KR20060088321A true KR20060088321A (en) 2006-08-04

Family

ID=37176799

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050009173A KR20060088321A (en) 2005-02-01 2005-02-01 Thermoelectric module manufacturing method

Country Status (1)

Country Link
KR (1) KR20060088321A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101411437B1 (en) * 2013-05-28 2014-06-27 한국표준과학연구원 Thermoelectric Device, Array, Module, Generating Apparatus, Thermal Sensor, Peltier Apparatus and the Method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101411437B1 (en) * 2013-05-28 2014-06-27 한국표준과학연구원 Thermoelectric Device, Array, Module, Generating Apparatus, Thermal Sensor, Peltier Apparatus and the Method thereof

Similar Documents

Publication Publication Date Title
US20090000652A1 (en) Thermoelectric Structures Including Bridging Thermoelectric Elements
US20070215194A1 (en) Methods of forming thermoelectric devices using islands of thermoelectric material and related structures
US20070028956A1 (en) Methods of forming thermoelectric devices including superlattice structures of alternating layers with heterogeneous periods and related devices
JP6114398B2 (en) Thermoelectric module
US20050045702A1 (en) Thermoelectric modules and methods of manufacture
US9257627B2 (en) Method and structure for thermoelectric unicouple assembly
RU2546830C2 (en) Thermoelectric element
KR102561218B1 (en) Thermoelectric device moudule
EP2609635B1 (en) Thermoelectric module comprising thermoelectric element doped with nanoparticles and manufacturing method of the same
WO2014062559A2 (en) Structures and methods for multi-leg package thermoelectric devices
US20100252087A1 (en) Thermoelectric devices including thermoelectric elements having off-set metal pads and related structures, methods, and systems
KR20160117944A (en) Thermoelectric device moudule and device using the same
US11641779B2 (en) Thermoelectric devices and methods for forming thermoelectric devices
KR20150021367A (en) Thermoelectric moudule and device using the same
US9899588B2 (en) Thermoelectric element
WO2014074516A1 (en) Thin film thermoelectric devices having favorable crystal tilt
US20220069190A1 (en) Thermoelectric device
KR100795374B1 (en) Method for manufacturing a Thin Film Thermoelectric module for Heater, Cooler and Generator
KR101680422B1 (en) Thermoelectric modules consisting of thermal-via electrodes and Fabrication method thereof
TWI514528B (en) Semiconductor chip structure
CN107534077B (en) Thermoelectric element, thermoelectric module, and heat conversion device including thermoelectric module
KR101460880B1 (en) Fabrication methods of thermoelectric thin film modules using moulds consisting of via-holes and thermoelectric thin film modules produced using the same method
KR20060088321A (en) Thermoelectric module manufacturing method
CN111615754A (en) Thermoelectric element
US20070053394A1 (en) Cooling device using direct deposition of diode heat pump

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid