KR20060087952A - Liquid crystal display panel and method of fabricating the same - Google Patents

Liquid crystal display panel and method of fabricating the same Download PDF

Info

Publication number
KR20060087952A
KR20060087952A KR1020050008847A KR20050008847A KR20060087952A KR 20060087952 A KR20060087952 A KR 20060087952A KR 1020050008847 A KR1020050008847 A KR 1020050008847A KR 20050008847 A KR20050008847 A KR 20050008847A KR 20060087952 A KR20060087952 A KR 20060087952A
Authority
KR
South Korea
Prior art keywords
electrode
common pad
common
pad electrode
lower substrate
Prior art date
Application number
KR1020050008847A
Other languages
Korean (ko)
Inventor
이선용
김영식
강성구
이세응
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020050008847A priority Critical patent/KR20060087952A/en
Publication of KR20060087952A publication Critical patent/KR20060087952A/en

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03B—APPARATUS OR ARRANGEMENTS FOR TAKING PHOTOGRAPHS OR FOR PROJECTING OR VIEWING THEM; APPARATUS OR ARRANGEMENTS EMPLOYING ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ACCESSORIES THEREFOR
    • G03B17/00—Details of cameras or camera bodies; Accessories therefor
    • G03B17/56—Accessories
    • G03B17/561—Support related camera accessories
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16M—FRAMES, CASINGS OR BEDS OF ENGINES, MACHINES OR APPARATUS, NOT SPECIFIC TO ENGINES, MACHINES OR APPARATUS PROVIDED FOR ELSEWHERE; STANDS; SUPPORTS
    • F16M11/00—Stands or trestles as supports for apparatus or articles placed thereon ; Stands for scientific apparatus such as gravitational force meters
    • F16M11/42—Stands or trestles as supports for apparatus or articles placed thereon ; Stands for scientific apparatus such as gravitational force meters with arrangement for propelling the support stands on wheels
    • F16M11/425—Stands or trestles as supports for apparatus or articles placed thereon ; Stands for scientific apparatus such as gravitational force meters with arrangement for propelling the support stands on wheels along guiding means
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03B—APPARATUS OR ARRANGEMENTS FOR TAKING PHOTOGRAPHS OR FOR PROJECTING OR VIEWING THEM; APPARATUS OR ARRANGEMENTS EMPLOYING ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ACCESSORIES THEREFOR
    • G03B17/00—Details of cameras or camera bodies; Accessories therefor
    • G03B17/02—Bodies
    • G03B17/12—Bodies with means for supporting objectives, supplementary lenses, filters, masks, or turrets
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03B—APPARATUS OR ARRANGEMENTS FOR TAKING PHOTOGRAPHS OR FOR PROJECTING OR VIEWING THEM; APPARATUS OR ARRANGEMENTS EMPLOYING ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ACCESSORIES THEREFOR
    • G03B17/00—Details of cameras or camera bodies; Accessories therefor
    • G03B17/56—Accessories
    • G03B17/566—Accessory clips, holders, shoes to attach accessories to camera

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Mechanical Engineering (AREA)

Abstract

본 발명은 은 도트 영역에서의 내식성 및 전식성이 강한 공통 패드를 가지는 액정 표시 패널 및 그 제조방법에 관한 것이다.The present invention relates to a liquid crystal display panel having a common pad having high corrosion resistance and corrosion resistance in a silver dot region, and a method of manufacturing the same.

본 발명에 따른 액정 표시 패널 및 그 제조방법은 공통전극이 형성된 상부 기판과; 상기 공통 전극에 공통 전압을 공급하기 위한 공통 패드가 형성된 하부기판과; 상기 상부기판과 하부기판을 합착시키는 합착제를 구비하며, 상기 공통 패드는 상기 하부기판 상에 형성되며 합착공정시 상기 상부기판 쪽으로 돌출되는 제1 공통 패드 전극과; 상기 합착공정시 상기 합착제와 중첩되는 영역에서 상기 제1 공통 패드 전극과 접속되는 제2 공통 패드 전극을 포함하는 것을 특징으로 한다.A liquid crystal display panel and a method of manufacturing the same according to the present invention include an upper substrate on which a common electrode is formed; A lower substrate having a common pad for supplying a common voltage to the common electrode; A first common pad electrode formed on the lower substrate, wherein the common pad is bonded to the upper substrate and the lower substrate and protrudes toward the upper substrate during the bonding process; And a second common pad electrode connected to the first common pad electrode in a region overlapping with the bonding agent in the bonding process.

Description

액정 표시 패널 및 그 제조방법{Liquid Crystal Display Panel And Method Of Fabricating The Same} Liquid Crystal Display Panel And Method Of Fabricating The Same             

도 1은 종래 액정 표시 패널을 나타내는 사시도이다.1 is a perspective view illustrating a conventional liquid crystal display panel.

도 2는 도 1에 도시된 공통전극에 공통전압을 공급하기 위한 공통 패드를 나타내는 단면도이다.FIG. 2 is a cross-sectional view illustrating a common pad for supplying a common voltage to the common electrode illustrated in FIG. 1.

도 3은 본 발명에 따른 액정 표시 패널을 나타내는 평면도이다.3 is a plan view illustrating a liquid crystal display panel according to the present invention.

도 4는 도 3에 도시된 액정 표시 패널의 합착제에 의해 마련된 액티브 영역을 나타내는 단면도이다.FIG. 4 is a cross-sectional view illustrating an active region formed by a bonding agent of the liquid crystal display panel illustrated in FIG. 3.

도 5는 도 3에 도시된 공통 패드의 다른 실시 예를 나타내는 평면도이다.FIG. 5 is a plan view illustrating another example of the common pad illustrated in FIG. 3.

도 6은 도 3에서 선"Ⅰ-Ⅰ'"를 따라 절취한 은 도트 영역과 합착제 영역을 나타내는 단면도이다.FIG. 6 is a cross-sectional view illustrating the silver dot region and the binder region cut along the line "I-I '" in FIG.

도 7a 내지 도 7f는 본 발명에 따른 액정 표시 패널의 제조방법을 나타내는 단면도이다.7A to 7F are cross-sectional views illustrating a method of manufacturing a liquid crystal display panel according to the present invention.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

101,111 : 기판 106 : 게이트 전극101,111 substrate 106 gate electrode

108 : 소스 전극 110 : 드레인 전극108: source electrode 110: drain electrode

112 : 게이트 절연막 114 : 활성층112 gate insulating film 114 active layer

116 : 오믹접촉층 118 : 보호막116: ohmic contact layer 118: protective film

120 : 화소 콘택홀 122 : 화소전극120 pixel contact hole 122 pixel electrode

130 : 박막트랜지스터 170 : 박막트랜지스터 기판130: thin film transistor 170: thin film transistor substrate

172 : 공통 전극 174 : 오버 코트층172: common electrode 174: overcoat layer

176 : 컬러필터 178 : 블랙 매트릭스176: color filter 178: black matrix

180 : 컬러필터 기판 182 : 합착제180: color filter substrate 182: bonding agent

184 : 은 도트 186 : 글래스 파이버184: Silver Dot 186: Glass Fiber

190 : 공통 패드 192 : 공통 패드 하부 전극190: common pad 192: common pad lower electrode

194 : 공통 패드 중간 전극 196 : 공통 패드 상부 전극194: common pad intermediate electrode 196: common pad upper electrode

198 : 공통 콘택홀198: common contact hole

본 발명은 액정 표시 패널 및 그 제조방법에 관한 것으로, 특히 은 도트 영역에서의 내식성 및 전식성이 강한 공통 패드를 가지는 액정 표시 패널 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display panel and a method for manufacturing the same, and more particularly, to a liquid crystal display panel having a common pad having strong corrosion resistance and corrosion resistance in a silver dot region, and a method for manufacturing the same.

액정 표시 장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이러한 액정 표시 장치는 도 1에 도시된 바와 같이 액정(50)을 사이에 두고 서로 대향하는 박막 트랜지스터 기판(70) 및 칼러 필터 기판(80)을 구비한다.The liquid crystal display device displays an image by adjusting the light transmittance of the liquid crystal using an electric field. As shown in FIG. 1, the liquid crystal display includes a thin film transistor substrate 70 and a color filter substrate 80 that face each other with the liquid crystal 50 interposed therebetween.

박막 트랜지스터 기판(70)은 하부기판(1) 상에 서로 교차되게 형성된 게이트라인(2) 및 데이터라인(4)과, 그들(2,4)의 교차부에 형성된 박막트랜지스터(30)와, 박막트랜지스터(30)와 접속된 화소전극(22)과, 그들 위에 액정 배향을 위해 도포된 하부 배향막을 포함한다.The thin film transistor substrate 70 includes a gate line 2 and a data line 4 formed on the lower substrate 1 so as to intersect with each other, a thin film transistor 30 formed at an intersection of them 2, 4, and a thin film. A pixel electrode 22 connected to the transistor 30, and a lower alignment film coated thereon for liquid crystal alignment.

칼라 필터 기판(80)은 상부기판(11) 상에 형성되어 빛샘 방지를 위한 블랙 매트릭스(18)와, 칼러 구현을 위한 칼러 필터(12), 화소전극(22)과 수직전계를 이루는 공통전극(14)과, 그들 위에 액정 배향을 위해 도포된 상부 배향막을 포함한다.The color filter substrate 80 is formed on the upper substrate 11 to form a vertical matrix with the black matrix 18 for preventing light leakage, the color filter 12 for implementing the color, and the pixel electrode 22. 14) and an upper alignment film coated thereon for liquid crystal alignment.

한편, 칼라필터 기판(80)의 공통전극(14)은 은 도트(도시하지 않음)를 통해 공통전압을 공급하는 공통 패드(60)와 접속된다. 공통 패드(60)는 도 2에 도시된 바와 같이 공통 패드 하부 전극(40)과, 게이트 절연막(42) 및 보호막(44)을 관통하여 공통 패드 하부 전극(40)을 노출시키는 공통 콘택홀(48)과, 공통 콘택홀(48)을 통해 공통 패드 하부 전극(40)과 접속되는 공통 패드 상부 전극(46)을 구비한다.On the other hand, the common electrode 14 of the color filter substrate 80 is connected to a common pad 60 for supplying a common voltage through silver dots (not shown). As illustrated in FIG. 2, the common pad 60 penetrates the common pad lower electrode 40, the gate insulating layer 42, and the passivation layer 44 to expose the common pad lower electrode 40. ) And a common pad upper electrode 46 connected to the common pad lower electrode 40 through the common contact hole 48.

공통 패드 하부 전극(40)은 상대적으로 저항성분이 높은 투명 도전성 물질로 형성되는 공통 패드 상부 전극(46)의 저항성분을 보상하도록 상대적으로 도전율이 높은 게이트 금속으로 형성된다. 공통 콘택홀(48)은 공통 패드 상부 전극(46)과 은 도트와의 접촉면적을 넓게 하기 위해 다수개 형성된다. 공통 패드 상부 전극 (46)은 내식성이 상대적으로 강한 금속으로 형성되어 상대적으로 내식성이 약한 게이트 금속으로 형성되는 공통 패드 하부 전극(40)을 보호하는 역할을 한다.The common pad lower electrode 40 is formed of a gate metal having a relatively high conductivity so as to compensate for the resistance of the common pad upper electrode 46 formed of a transparent conductive material having a relatively high resistivity. A plurality of common contact holes 48 are formed to widen the contact area between the common pad upper electrode 46 and the silver dot. The common pad upper electrode 46 serves to protect the common pad lower electrode 40 formed of a metal having a relatively high corrosion resistance and thus formed of a gate metal having a relatively low corrosion resistance.

그러나, 외부로부터 Na, Cl, H2O 등과 같은 불순물이 공통 패드 하부 전극(40)과 공통 패드 상부 전극(46) 사이로 침투하는 경우, 공통 패드 하부 전극(40)과 공통 패드 상부 전극(46)의 기전력 차이에 의해 공통 패드 하부 전극(40)이 부식 및 전식되는 문제점이 있다. 이 때, 불순물은 공통 패드 상부 전극(46)에 크랙이 발생되었거나 공통 패드 상부 전극(46)을 이루는 투명 도전성 물질의 증착 전에 공통 패드 하부 전극(40)으로 침투되거나 박막들 간의 계면, 예를 들어 공통 패드 하부 전극(40)과 게이트 절연막(42) 사이의 틈을 통해 침투된다.However, when impurities such as Na, Cl, H 2 O, and the like penetrate between the common pad lower electrode 40 and the common pad upper electrode 46 from the outside, the common pad lower electrode 40 and the common pad upper electrode 46 Due to the difference in electromotive force, the common pad lower electrode 40 has a problem of corrosion and transfer. At this time, impurities may be cracked in the common pad upper electrode 46 or penetrate into the common pad lower electrode 40 before deposition of the transparent conductive material constituting the common pad upper electrode 46 or the interface between the thin films, for example, It penetrates through the gap between the common pad lower electrode 40 and the gate insulating film 42.

따라서, 본 발명의 목적은 은 도트 영역에서의 내식성 및 전식성이 강한 공통 패드를 가지는 액정 표시 패널 및 그 제조방법을 제공하는 것이다.
Accordingly, an object of the present invention is to provide a liquid crystal display panel having a common pad having strong corrosion resistance and corrosion resistance in a silver dot region and a method of manufacturing the same.

상기 목적을 달성하기 위하여, 본 발명에 따른 액정 표시 패널은 공통전극이 형성된 상부 기판과; 상기 공통 전극에 공통 전압을 공급하기 위한 공통 패드가 형성된 하부기판과; 상기 상부기판과 하부기판을 합착시키는 합착제를 구비하며, 상기 공통 패드는 상기 하부기판 상에 형성되며 합착공정시 상기 상부기판 쪽으로 돌 출되는 제1 공통 패드 전극과; 상기 합착공정시 상기 합착제와 중첩되는 영역에서 상기 제1 공통 패드 전극과 접속되는 제2 공통 패드 전극을 포함하는 것을 특징으로 한다.In order to achieve the above object, the liquid crystal display panel according to the present invention includes an upper substrate formed with a common electrode; A lower substrate having a common pad for supplying a common voltage to the common electrode; A first common pad electrode formed on the lower substrate, wherein the common pad is bonded to the upper substrate and the lower substrate and protrudes toward the upper substrate during the bonding process; And a second common pad electrode connected to the first common pad electrode in a region overlapping with the bonding agent in the bonding process.

상기 액정 표시 패널은 상기 공통 전극과 공통 패드를 접속시키기 위한 도전성 도트를 추가로 구비하는 것을 특징으로 한다.The liquid crystal display panel may further include conductive dots for connecting the common electrode and the common pad.

상기 공통 패드는 상기 제2 공통 패드 전극 및 상기 도전성 도트 사이에서 이들과 접속되는 제3 공통 패드 전극을 추가로 포함하는 것을 특징으로 한다.The common pad may further include a third common pad electrode connected between the second common pad electrode and the conductive dot.

상기 액정 표시 패널은 상기 하부기판 상에 형성되며 상기 공통 전극과 전위차를 형성하는 화소전극와; 상기 화소전극과 접속된 박막트랜지스터를 추가로 구비하는 것을 특징으로 한다.The liquid crystal display panel includes: a pixel electrode formed on the lower substrate and forming a potential difference with the common electrode; And a thin film transistor connected to the pixel electrode.

상기 제1 공통 패드 전극은 상기 박막트랜지스터의 게이트 전극과 동일 금속으로 형성되며, 상기 제2 공통 패드 전극은 상기 박막트랜지스터의 드레인 전극과 동일 금속으로 형성되며, 상기 제3 공통 패드 전극은 상기 화소전극과 동일 금속으로 형성되는 것을 특징으로 한다.The first common pad electrode is formed of the same metal as the gate electrode of the thin film transistor, the second common pad electrode is formed of the same metal as the drain electrode of the thin film transistor, and the third common pad electrode is the pixel electrode. It is characterized in that formed with the same metal.

상기 제1 공통 패드 전극은 알루미늄을 포함하는 적어도 1층 구조로 형성되는 것을 특징으로 한다.The first common pad electrode may be formed in at least one layer including aluminum.

상기 합착제는 상기 상부기판과 하부 기판 사이의 셀갭을 유지하기 위한 글래스 파이버를 포함하며, 상기 글래스 파이버에 의해 상기 제2 공통 패드 전극은 상기 제1 공통 패드 전극쪽으로 돌출되게 형성되는 것을 특징으로 한다.The bonding agent includes a glass fiber for maintaining a cell gap between the upper substrate and the lower substrate, wherein the second common pad electrode is formed to protrude toward the first common pad electrode by the glass fiber. .

상기 목적을 달성하기 위하여, 본 발명에 따른 액정 표시 패널의 제조방법은 공통전극이 형성된 상부 기판을 마련하는 단계와; 상기 공통 전극에 공통 전압을 공급하며 적어도 한 층의 절연막을 사이에 두고 중첩되는 제1 및 제2 공통 패드 전극을 가지는 공통 패드가 형성된 하부기판을 마련하는 단계와; 상기 상부기판과 하부기판이 합착제를 통해 합착됨과 아울러 상기 합착공정시 상기 합착제와 중첩되는 영역에 위치하는 상기 제1 및 제2 공통 패드 전극이 전기적으로 서로 접촉되는 단계를 포함하는 것을 특징으로 한다.In order to achieve the above object, a method of manufacturing a liquid crystal display panel according to the present invention comprises the steps of preparing an upper substrate having a common electrode; Supplying a common voltage to the common electrode and providing a lower substrate having a common pad having first and second common pad electrodes overlapping each other with at least one insulating layer therebetween; And the first and second common pad electrodes positioned on the region overlapping with the binder during the bonding process, while the upper substrate and the lower substrate are bonded together through a bonding agent. do.

상기 제1 및 제2 공통 패드 전극이 서로 접촉되는 단계는 상기 합착제의 경화 공정시 고온에서 상기 제1 공통 패드 전극이 상기 상부 기판 쪽으로 돌출됨과 아울러 상기 경화 공정시 상기 합착제에 포함된 글래스 파이버에 의해 가해지는 고압으로 상기 제2 공통 패드 전극이 상기 제1 공통 패드 전극쪽으로 돌출되는 단계를 포함하는 것을 특징으로 한다.The contacting of the first and second common pad electrodes with each other may be performed by protruding the first common pad electrode toward the upper substrate at a high temperature during the curing process of the binder and in addition, the glass fiber included in the binder during the curing process. And projecting the second common pad electrode toward the first common pad electrode at a high pressure applied by the second common pad electrode.

상기 액정 표시 패널의 제조방법은 상기 공통 전극과 공통 패드를 접속시키기 위한 도전성 도트를 형성하는 단계를 추가로 포함하는 것을 특징으로 한다.The method of manufacturing the liquid crystal display panel may further include forming a conductive dot for connecting the common electrode and the common pad.

상기 액정 표시 패널의 제조방법은 상기 제2 공통 패드 전극 및 상기 도전성 도트 사이에서 이들과 접속되는 제3 공통 패드 전극을 형성하는 단계를 추가로 포함하는 것을 특징으로 한다.The method of manufacturing the liquid crystal display panel may further include forming a third common pad electrode connected between the second common pad electrode and the conductive dot.

상기 공통 패드가 형성된 하부 기판을 마련하는 단계는 상기 하부기판 상에 상기 제1 공통 패드 전극과 함께 박막트랜지스터의 게이트 전극을 포함하는 제1 도전패턴군을 형성하는 단계와; 상기 제1 도전패턴군이 형성된 하부기판 상에 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 상에 반도체패턴을 형성하는 단계 와; 상기 반도체 패턴이 형성된 게이트 절연막 상에 상기 제2 공통 패드 전극과 함께 상기 박막트랜지스터의 소스 전극 및 드레인 전극을 포함하는 제2 도전패턴군을 형성하는 단계와; 상기 제2 도전패턴군이 형성된 게이트 절연막 상에 상기 드레인 전극을 노출시키는 제1 콘택홀과 상기 제2 공통 패드 전극을 노출시키는 제2 콘택홀을 가지는 보호막을 형성하는 단계와; 상기 보호막 상에 상기 제2 공통 패드 전극과 제2 콘택홀을 통해 접속되는 상기 제3 공통 패드 전극과 함께 상기 드레인 전극과 제1 콘택홀을 통해 접속되는 화소전극을 포함하는 제3 도전패턴군을 형성하는 단계를 포함하는 것을 특징으로 한다.The preparing of the lower substrate on which the common pad is formed may include forming a first conductive pattern group including a gate electrode of a thin film transistor together with the first common pad electrode on the lower substrate; Forming a gate insulating film on the lower substrate on which the first conductive pattern group is formed; Forming a semiconductor pattern on the gate insulating film; Forming a second conductive pattern group including a source electrode and a drain electrode of the thin film transistor together with the second common pad electrode on the gate insulating layer on which the semiconductor pattern is formed; Forming a protective film having a first contact hole exposing the drain electrode and a second contact hole exposing the second common pad electrode on the gate insulating film on which the second conductive pattern group is formed; A third conductive pattern group including a pixel electrode connected to the drain electrode and a first contact hole together with the third common pad electrode connected to the second common pad electrode and a second contact hole on the passivation layer It characterized by comprising the step of forming.

상기 제1 공통 패드 전극은 알루미늄을 포함하는 적어도 1층 구조로 형성되는 것을 특징으로 한다.The first common pad electrode may be formed in at least one layer including aluminum.

상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and advantages of the present invention in addition to the above object will be apparent from the description of the preferred embodiment of the present invention with reference to the accompanying drawings.

이하, 본 발명의 바람직한 실시 예들을 도 3 내지 도 7f를 참조하여 상세하게 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to FIGS. 3 to 7F.

도 3은 본 발명에 따른 액정 표시 패널을 나타내는 평면도다.3 is a plan view illustrating a liquid crystal display panel according to the present invention.

도 3에 도시된 액정 표시 패널은 합착제(182)를 통해 합착되는 박막트랜지스터 기판(170)과 컬러필터 기판(180)을 구비한다.The liquid crystal display panel illustrated in FIG. 3 includes a thin film transistor substrate 170 and a color filter substrate 180 bonded through the binder 182.

칼라 필터 기판(180)은 도 4에 도시된 바와 같이 상부기판(111) 상에 순차적으로 형성된 블랙매트릭스(178), 칼라필터(176), 공통 전극(172)을 구비한다.As shown in FIG. 4, the color filter substrate 180 includes a black matrix 178, a color filter 176, and a common electrode 172 sequentially formed on the upper substrate 111.

블랙 매트릭스(178)는 상부기판(111)에 매트릭스 형태로 형성된다. 이러한 블랙 매트릭스(178)는 상부기판(111)을 칼라 필터(176)가 형성되어질 다수의 셀영역들로 나누고, 인접한 셀들간의 광 간섭 및 외부광 반사를 방지한다. 칼라 필터(176)는 블랙 매트릭스(178)에 의해 구분된 셀영역에 적(R), 녹(G), 청(B)으로 구분되게 형성되어 적, 녹, 청색 광을 각각 투과시킨다. 공통 전극(172)은 칼라 필터(176) 위에 전면 도포된 투명 도전층으로 액정 구동시 기준이 되는 공통 전압(Vcom)을 공급한다. 그리고, 칼라 필터(176)가 형성된 상부기판(111)의 평탄화를 위하여 칼라 필터(176)와 공통 전극(172) 사이에는 오버코트층(Overcoat Layer)(174)이 추가로 형성되기도 한다.The black matrix 178 is formed in a matrix form on the upper substrate 111. The black matrix 178 divides the upper substrate 111 into a plurality of cell regions in which the color filter 176 is to be formed, and prevents light interference and external light reflection between adjacent cells. The color filter 176 is formed to be divided into red (R), green (G), and blue (B) in the cell region divided by the black matrix 178 to transmit red, green, and blue light, respectively. The common electrode 172 supplies a common voltage Vcom which is a reference when driving the liquid crystal to the transparent conductive layer coated on the color filter 176. In addition, an overcoat layer 174 may be further formed between the color filter 176 and the common electrode 172 to planarize the upper substrate 111 on which the color filter 176 is formed.

박막 트랜지스터 기판(170)은 게이트 라인 및 데이터 라인의 교차부에 위치하는 박막 트랜지스터(130)와, 그 박막트랜지스터(130)와 접속된 화소 전극(122)을 구비한다. The thin film transistor substrate 170 includes a thin film transistor 130 positioned at an intersection of a gate line and a data line, and a pixel electrode 122 connected to the thin film transistor 130.

박막 트랜지스터(130)는 게이트 라인에 공급되는 스캔 신호에 응답하여 데이터 라인(104)에 공급되는 화소 신호가 화소 전극(122)에 충전되어 유지되게 한다. 이를 위하여, 박막 트랜지스터는 게이트 라인과 접속된 게이트 전극(106), 데이터 라인과 접속된 소스 전극(108), 소스 전극(108)과 대향하게 위치하여 화소 전극(122)과 접속된 드레인 전극(110), 게이트 절연막(112)을 사이에 두고 게이트 전극(106)과 중첩되게 형성되어 소스 전극(108)과 드레인 전극(110) 사이에 채널을 형성하는 활성층(114), 소스 전극(108) 및 드레인 전극(110)과의 오믹 접촉을 위하여 채널부를 제외한 활성층(114) 위에 형성된 오믹 접촉층(116)을 구비한다. The thin film transistor 130 keeps the pixel signal supplied to the data line 104 charged in the pixel electrode 122 in response to the scan signal supplied to the gate line. To this end, the thin film transistor is positioned to face the gate electrode 106 connected to the gate line, the source electrode 108 connected to the data line, and the source electrode 108, and the drain electrode 110 connected to the pixel electrode 122. ) And an active layer 114, a source electrode 108, and a drain formed to overlap the gate electrode 106 with the gate insulating layer 112 therebetween to form a channel between the source electrode 108 and the drain electrode 110. An ohmic contact layer 116 is formed on the active layer 114 except for the channel part to make ohmic contact with the electrode 110.

화소 전극(122)은 보호막(118) 상에 형성되며 드레인 전극(110)과 화소콘택 홀(120)을 통해 접속된다. 이러한 화소 전극(122)은 박막 트랜지스터(130)로부터 공급된 화소 신호를 충전하여 칼라 필터 기판(180)에 형성되는 공통 전극(172)과 전위차를 발생시키게 된다. 이 전위차에 의해 박막 트랜지스터 기판(170)과 칼라 필터 기판(180)에 위치하는 액정이 유전 이방성에 의해 회전하게 되며 도시하지 않은 광원으로부터 화소 전극(122)을 경유하여 입사되는 광량을 조절하여 칼러 필터 기판(180) 쪽으로 투과시키게 된다.The pixel electrode 122 is formed on the passivation layer 118 and is connected to the drain electrode 110 through the pixel contact hole 120. The pixel electrode 122 charges the pixel signal supplied from the thin film transistor 130 to generate a potential difference from the common electrode 172 formed on the color filter substrate 180. Due to the potential difference, the liquid crystals positioned on the thin film transistor substrate 170 and the color filter substrate 180 are rotated by dielectric anisotropy, and the color filter is controlled by adjusting the amount of light incident from the light source (not shown) via the pixel electrode 122. It is transmitted toward the substrate 180.

또한, 박막트랜지스터 기판(170)은 상부기판(111) 상에 형성된 공통전극(172)에 공통전압을 공급하기 위한 공통 패드(190)를 더 구비한다. 이 공통 패드(190)는 은 도트(184)를 통해 공통 전극(172)과 접속된다. 또한, 공통 패드(190)는 하부기판(101)의 일측에 형성되거나 도 5에 도시된 바와 같이 하부기판(101)의 양측에 형성된다. In addition, the thin film transistor substrate 170 further includes a common pad 190 for supplying a common voltage to the common electrode 172 formed on the upper substrate 111. The common pad 190 is connected to the common electrode 172 through the silver dot 184. In addition, the common pad 190 is formed on one side of the lower substrate 101 or on both sides of the lower substrate 101 as shown in FIG. 5.

공통 패드(190)는 도 6에 도시된 바와 같이 하부기판(101) 상에 형성된 공통 패드 하부 전극(192)과, 공통 패드 하부 전극(192)과 접속되는 공통 패드 중간 전극(194)과, 공통 패드 중간 전극(194)과 접속되는 공통 패드 상부 전극(196)을 구비한다.As shown in FIG. 6, the common pad 190 includes a common pad lower electrode 192 formed on the lower substrate 101, a common pad intermediate electrode 194 connected to the common pad lower electrode 192, and a common pad. A common pad upper electrode 196 is connected to the pad intermediate electrode 194.

공통 패드 하부 전극(192)은 상대적으로 저항성분이 높은 투명 도전성 물질로 형성되는 공통 패드 상부 전극(196)의 저항성분을 보상하도록 상대적으로 도전율이 높은 게이트 금속으로 형성된다. 이 게이트 금속으로 형성되는 공통 패드 하부 전극(192)은 고온 및 고압 환경에서 실행되는 합착공정시 특정부위가 수 ㎛까지 성장하는 힐럭(Hillock)이 생긴다.The common pad lower electrode 192 is formed of a gate metal having a relatively high conductivity to compensate for the resistance of the common pad upper electrode 196 formed of a transparent conductive material having a relatively high resistivity. The common pad lower electrode 192 formed of the gate metal has a hillock in which a specific portion grows to several μm during the bonding process performed in a high temperature and high pressure environment.

공통 패드 중간 전극(194)은 공통 패드 하부 전극(192) 대비 공통 패드 상부 전극(196)과의 기전력 차이가 적은 금속으로 형성된다. 예를 들어 공통 패드 중간 전극(194)은 데이터라인과 동일한 금속인 Mo, Cr 등으로 형성된다. 이러한 공통 패드 중간 전극(194)과 공통 패드 상부 전극(196)이 공통 콘택홀(198)을 통해 접속되므로 종래보다 갈바닉(Galvanic) 부식에 강하다. 또한, 공통 패드 중간 전극(194)은 합착공정시 글래스 파이버(Glass Fiber)(186)에 의해 압력을 받는다. 이 글래스 파이버(186)의 압력에 의해 공통 패드 중간 전극(194)은 힐럭이 발생된 공통 패드 하부 전극(192)쪽으로 눌림으로써 힐럭이 발생된 공통 패드 하부 전극(192)과 접속된다.The common pad middle electrode 194 is formed of a metal having a smaller electromotive force difference from the common pad upper electrode 196 compared to the common pad lower electrode 192. For example, the common pad intermediate electrode 194 is formed of Mo, Cr, or the like, which is the same metal as the data line. Since the common pad middle electrode 194 and the common pad upper electrode 196 are connected through the common contact hole 198, they are more resistant to galvanic corrosion than before. In addition, the common pad intermediate electrode 194 is pressed by the glass fiber 186 during the bonding process. By the pressure of the glass fiber 186, the common pad middle electrode 194 is connected to the common pad lower electrode 192 where the heel is generated by pressing toward the common pad lower electrode 192 where the heel is generated.

공통 콘택홀(198)은 공통 패드 상부 전극(196)과 은 도트(184)와의 접촉면적을 넓게 하기 위해 다수개 형성된다. The common contact hole 198 is formed in plural to widen the contact area between the common pad upper electrode 196 and the silver dot 184.

공통 패드 상부 전극(196)은 내식성이 상대적으로 강한 금속으로 형성되어 상대적으로 내식성이 약한 게이트 금속으로 형성되는 공통 패드 하부 전극(192)을 보호하는 역할을 한다.The common pad upper electrode 196 serves to protect the common pad lower electrode 192 that is formed of a metal having relatively high corrosion resistance and is formed of a gate metal having relatively low corrosion resistance.

이와 같이, 본 발명에 따른 액정 표시 패널은 공통 패드 중간 전극과 공통 패드 하부 전극이 합착제와 중첩되는 영역에서 접촉된다. 즉, 합착제 경화공정시 힐럭이 발생된 공통 패드 하부 전극은 합착제에 포함된 글래스 파이버의 압력에 의해 공통 패드 하부 전극쪽으로 눌린 공통 패드 중간 전극과 접속된다. 이에 따라, 별도의 마스크 공정없이 공통 패드 중간 전극과 공통 패드 하부 전극을 접속시킬 수 있다. 또한, 공통 패드 하부 전극보다 내식성이 강한 금속으로 형성된 공통 패 드 중간 전극과 공통 패드 상부 전극이 접속됨으로써 공통 패드는 전식 및 부식 방지에 강한 구조를 가진다.As described above, the liquid crystal display panel according to the present invention is in contact with a region where the common pad middle electrode and the common pad lower electrode overlap with the binder. That is, the common pad lower electrode in which the hillock is generated during the binder curing process is connected to the common pad middle electrode pressed toward the common pad lower electrode by the pressure of the glass fiber included in the binder. Accordingly, the common pad middle electrode and the common pad lower electrode can be connected without a separate mask process. In addition, since the common pad intermediate electrode and the common pad upper electrode formed of a metal having a higher corrosion resistance than the common pad lower electrode are connected, the common pad has a structure resistant to corrosion and corrosion.

도 7a 내지 도 7f는 본 발명에 따른 반투과형 박막트랜지스터 어레이 기판의 제조방법을 나타내는 단면도이다.7A to 7F are cross-sectional views illustrating a method of manufacturing a semi-transmissive thin film transistor array substrate according to the present invention.

도 7a를 참조하면, 하부기판(101) 상에 게이트전극(106) 및 공통 패드 하부 전극(192)을 포함하는 제1 도전패턴군이 형성된다.Referring to FIG. 7A, a first conductive pattern group including a gate electrode 106 and a common pad lower electrode 192 is formed on the lower substrate 101.

하부기판(101) 상에 스퍼터링 등의 증착방법을 통해 게이트금속층이 형성된다. 이 게이트금속층이 포토리소그래피공정과 식각공정으로 패터닝됨으로써 게이트전극(106) 및 공통 패드 하부 전극(192)을 포함하는 제1 도전패턴군이 형성된다. 게이트금속층으로는 Al, Al합금 등의 금속이 단일층 또는 다중층 구조가 이용된다.The gate metal layer is formed on the lower substrate 101 through a deposition method such as sputtering. The gate metal layer is patterned by a photolithography process and an etching process to form a first group of conductive patterns including the gate electrode 106 and the common pad lower electrode 192. As the gate metal layer, a metal such as Al or Al alloy is used as a single layer or a multilayer structure.

도 7b를 참조하면, 제1 도전패턴군이 형성된 하부기판(101) 상에 게이트절연막(112)이 형성되고, 그 위에 활성층 및 오믹접촉층을 포함하는 반도체패턴이 형성된다.Referring to FIG. 7B, a gate insulating layer 112 is formed on the lower substrate 101 on which the first conductive pattern group is formed, and a semiconductor pattern including an active layer and an ohmic contact layer is formed thereon.

제1 도전패턴군이 형성된 하부 기판(101) 상에 PECVD, 스퍼터링 등의 증착 방법을 통해 게이트 절연막(112), 비정질 실리콘층 및 불순물이 도핑된 비정질 실리콘층이 순차적으로 형성된다. 게이트 절연막(112)으로는 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등과 같은 무기 절연 물질이 이용된다.The gate insulating layer 112, the amorphous silicon layer, and the amorphous silicon layer doped with impurities are sequentially formed on the lower substrate 101 on which the first conductive pattern group is formed through a deposition method such as PECVD or sputtering. An inorganic insulating material such as silicon oxide (SiOx) or silicon nitride (SiNx) is used as the gate insulating layer 112.

그리고, 불순물이 도핑된 비정질 실리콘층과 비정질 실리콘층이 포토리소그래피공정과 식각공정으로 패터닝됨으로써 오믹 접촉층(116)과 활성층(114)이 형성된다.The ohmic contact layer 116 and the active layer 114 are formed by patterning the amorphous silicon layer and the amorphous silicon layer doped with impurities with a photolithography process and an etching process.

도 7c를 참조하면, 반도체 패턴이 형성된 게이트 절연막(112) 상에 소스전극(108), 드레인전극(110) 및 공통 패드 중간 전극(194)을 포함하는 제2 도전패턴군이 형성된다.Referring to FIG. 7C, a second conductive pattern group including a source electrode 108, a drain electrode 110, and a common pad intermediate electrode 194 is formed on the gate insulating layer 112 on which the semiconductor pattern is formed.

반도체 패턴이 형성된 게이트 절연막(112) 상에 PECVD, 스퍼터링 등의 증착 방법을 통해 소스/드레인 금속층이 순차적으로 형성된다. 소스/드레인 금속층으로는 Mo, Cr, Cu, Mo합금, Cr합금, Cu합금 등의 금속 단일층 또는 이중층 구조가 이용된다. 그리고, 소스/드레인 금속층이 포토리소그래피공정과 식각공정으로 패터닝됨으로써 소스전극(108), 드레인전극(110) 및 공통 패드 중간 전극(194)을 포함하는 제2 도전패턴군이 형성된다.Source / drain metal layers are sequentially formed on the gate insulating layer 112 on which the semiconductor pattern is formed through a deposition method such as PECVD or sputtering. As the source / drain metal layer, a metal single layer or double layer structure such as Mo, Cr, Cu, Mo alloy, Cr alloy, Cu alloy, or the like is used. The second conductive pattern group including the source electrode 108, the drain electrode 110, and the common pad intermediate electrode 194 is formed by patterning the source / drain metal layer through a photolithography process and an etching process.

그 다음, 소스 전극(108) 및 드레인 전극(11)을 마스크로 이용한 건식 식각공정으로 채널부의 소스/드레인 금속층이 식각된다. 이에 따라, 채널부의 활성층(114)이 노출된다.Next, the source / drain metal layer of the channel portion is etched by a dry etching process using the source electrode 108 and the drain electrode 11 as a mask. Accordingly, the active layer 114 of the channel portion is exposed.

도 7d를 참조하면, 제2 도전 패턴군이 형성된 게이트 절연막(112) 상에 화소콘택홀(120) 및 공통 콘택홀(198)을 가지는 보호막(118)이 형성된다.Referring to FIG. 7D, a passivation layer 118 having a pixel contact hole 120 and a common contact hole 198 is formed on the gate insulating layer 112 on which the second conductive pattern group is formed.

제2 도전 패턴군이 형성된 게이트 절연막(112) 상에 보호막(118)이 형성된다. 보호막(118)은 게이트 절연막(112)과 같은 무기 절연 물질 등으로 형성되거나 아크릴 등과 같은 유기 절연 물질 등으로 형성된다.The passivation layer 118 is formed on the gate insulating layer 112 on which the second conductive pattern group is formed. The passivation layer 118 is formed of an inorganic insulating material such as the gate insulating film 112, or an organic insulating material such as acrylic or the like.

그런 다음, 보호막(118)이 포토리소그래피공정 및 식각공정으로 패터닝됨으로써 화소콘택홀(120) 및 공통 콘택홀(198)이 형성된다. 화소 콘택홀(120)은 보호막(118)을 관통하여 드레인 전극(110)을 노출시키며, 공통 콘택홀(198)은 보호막 (118)을 관통하여 공통 패드 중간 전극(194)을 노출시킨다.Then, the passivation layer 118 is patterned by a photolithography process and an etching process to form the pixel contact hole 120 and the common contact hole 198. The pixel contact hole 120 penetrates the passivation layer 118 to expose the drain electrode 110, and the common contact hole 198 penetrates the passivation layer 118 to expose the common pad intermediate electrode 194.

도 7e를 참조하면, 보호막(118) 상에 화소전극(122) 및 공통 패드 상부 전극(198)을 포함하는 제3 도전 패턴군이 형성된다.Referring to FIG. 7E, a third conductive pattern group including the pixel electrode 122 and the common pad upper electrode 198 is formed on the passivation layer 118.

보호막(118) 상에 투명도전층이 전면 형성된다. 투명 도전층으로는 인듐 틴 옥사이드(Indium Tin Oxide : ITO), 틴 옥사이드(Tin Oxide : TO), 인듐 징크 옥사이드(Indium Zinc Oxide : IZO), 인듐 틴 징크 옥사이드(Indium Tin Zinc Oxide : ITZO) 등이 이용된다. 그리고, 투명 도전층이 포토리소그래피공정과 식각공정으로 패터닝됨으로써 화소 전극(122) 및 공통 패드 상부 전극(198)을 포함하는 제3 도전패턴군이 형성된다. 이러한 제3 도전패턴군이 형성된 보호막(118) 상에 폴리 이미드를 전면 인쇄함으로써 하부 배향막이 형성되어 박막트랜지스터 기판(170)이 마련된다.The transparent conductive layer is entirely formed on the passivation layer 118. Transparent conductive layers include indium tin oxide (ITO), tin oxide (TO), indium zinc oxide (IZO), and indium tin zinc oxide (ITZO). Is used. The third conductive pattern group including the pixel electrode 122 and the common pad upper electrode 198 is formed by patterning the transparent conductive layer through a photolithography process and an etching process. The lower alignment layer is formed by fully printing the polyimide on the passivation layer 118 on which the third conductive pattern group is formed, thereby providing the thin film transistor substrate 170.

도 7f를 참조하면, 박막트랜지스터 기판(170)과 별도로 마련된 칼라 필터 기판(180)은 합착제(182)를 이용하여 합착됨으로써 액정 표시 패널이 완성된다.Referring to FIG. 7F, the color filter substrate 180 separately provided from the thin film transistor substrate 170 is bonded using the adhesive 182 to complete the liquid crystal display panel.

박막트랜지스터 기판(170) 및 칼라 필터 기판(180) 사이에 합착제(182)가 형성된다. 이 합착제(182)는 고온 및 고압의 환경에서 경화되어 박막 트랜지스터 기판(170)과 칼라필터 기판(180)이 합착된다. 합착제(182)의 경화공정시 하부기판의 공통 패드 하부 전극(192)은 경화공정의 고온에 의해 힐럭이 발생된다. 그리고, 공통 패드 중간 전극(194)은 경화공정의 고압에 의해 공통 패드 하부 전극(192)쪽을 눌리게 됨으로써 힐럭이 발생된 공통 패드 하부 전극(192)과 접속된다.A binder 182 is formed between the thin film transistor substrate 170 and the color filter substrate 180. The binder 182 is cured in an environment of high temperature and high pressure to bond the thin film transistor substrate 170 and the color filter substrate 180 together. During the curing process of the adhesive 182, the common pad lower electrode 192 of the lower substrate is generated by the high temperature of the curing process. The common pad intermediate electrode 194 is connected to the common pad lower electrode 192 in which hillock is generated by pressing the common pad lower electrode 192 by the high pressure of the curing process.

상술한 바와 같이, 본 발명에 따른 액정 표시 패널 및 그 제조방법은 합착제 경화공정시 힐럭이 발생된 공통 패드 하부 전극과, 합착제에 포함된 글래스 파이버의 압력에 의해 공통 패드 하부 전극쪽으로 눌린 공통 패드 중간 전극이 접속된다. 이에 따라, 본 발명에 따른 액정 표시 패널 및 그 제조방법은 별도의 마스크 공정없이 공통 패드 중간 전극과 공통 패드 하부 전극을 접속시킬 수 있다. 또한, 본 발명에 따른 액정 표시 패널 및 그 제조방법은 공통 패드 하부 전극보다 내식성이 강한 금속으로 형성된 공통 패드 중간 전극과 공통 패드 상부 전극이 접속됨으로써 공통 패드는 전식 및 부식 방지에 강한 구조를 가진다.As described above, the liquid crystal display panel and the method of manufacturing the same according to the present invention are commonly pressed by the pressure of the glass pad included in the binder and the common pad lower electrode in which the hillock is generated during the curing process of the binder. The pad intermediate electrode is connected. Accordingly, the liquid crystal display panel and the method of manufacturing the same according to the present invention can connect the common pad middle electrode and the common pad lower electrode without a separate mask process. In addition, the liquid crystal display panel and the method of manufacturing the same according to the present invention have a structure in which the common pad intermediate electrode and the common pad upper electrode formed of a metal having a higher corrosion resistance than the common pad lower electrode are connected, thereby preventing the common pad from resisting corrosion and corrosion.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

Claims (13)

공통전극이 형성된 상부 기판과;An upper substrate on which a common electrode is formed; 상기 공통 전극에 공통 전압을 공급하기 위한 공통 패드가 형성된 하부기판과;A lower substrate having a common pad for supplying a common voltage to the common electrode; 상기 상부기판과 하부기판을 합착시키는 합착제를 구비하며,It is provided with a bonding agent for bonding the upper substrate and the lower substrate, 상기 공통 패드는The common pad 상기 하부기판 상에 형성되며 합착공정시 상기 상부기판 쪽으로 돌출되는 제1 공통 패드 전극과;A first common pad electrode formed on the lower substrate and protruding toward the upper substrate during a bonding process; 상기 합착공정시 상기 합착제와 중첩되는 영역에서 상기 제1 공통 패드 전극과 접속되는 제2 공통 패드 전극을 포함하는 것을 특징으로 하는 액정 표시 패널.And a second common pad electrode connected to the first common pad electrode in a region overlapping with the bonding agent in the bonding process. 제 1 항에 있어서,The method of claim 1, 상기 공통 전극과 공통 패드를 접속시키기 위한 도전성 도트를 추가로 구비하는 것을 특징으로 하는 액정 표시 패널.And a conductive dot for connecting the common electrode and the common pad to each other. 제 2 항에 있어서,The method of claim 2, 상기 공통 패드는The common pad 상기 제2 공통 패드 전극 및 상기 도전성 도트 사이에서 이들과 접속되는 제3 공통 패드 전극을 추가로 포함하는 것을 특징으로 하는 액정 표시 패널.And a third common pad electrode connected between the second common pad electrode and the conductive dot. 제 3 항에 있어서,The method of claim 3, wherein 상기 하부기판 상에 형성되며 상기 공통 전극과 전위차를 형성하는 화소전극와;A pixel electrode formed on the lower substrate and forming a potential difference with the common electrode; 상기 화소전극과 접속된 박막트랜지스터를 추가로 구비하는 것을 특징으로 하는 액정 표시 패널.And a thin film transistor connected to the pixel electrode. 제 4 항에 있어서,The method of claim 4, wherein 상기 제1 공통 패드 전극은 상기 박막트랜지스터의 게이트 전극과 동일 금속으로 형성되며,The first common pad electrode is formed of the same metal as the gate electrode of the thin film transistor, 상기 제2 공통 패드 전극은 상기 박막트랜지스터의 드레인 전극과 동일 금속으로 형성되며,The second common pad electrode is formed of the same metal as the drain electrode of the thin film transistor, 상기 제3 공통 패드 전극은 상기 화소전극과 동일 금속으로 형성되는 것을 특징으로 하는 액정 표시 패널.The third common pad electrode is formed of the same metal as the pixel electrode. 제 5 항에 있어서,The method of claim 5, wherein 상기 제1 공통 패드 전극은 알루미늄을 포함하는 적어도 1층 구조로 형성되는 것을 특징으로 하는 액정 표시 패널.And the first common pad electrode is formed in at least one layer including aluminum. 제 1 항에 있어서,The method of claim 1, 상기 합착제는 상기 상부기판과 하부 기판 사이의 셀갭을 유지하기 위한 글래스 파이버를 포함하며,The binder includes a glass fiber for maintaining a cell gap between the upper substrate and the lower substrate, 상기 글래스 파이버에 의해 상기 제2 공통 패드 전극은 상기 제1 공통 패드 전극쪽으로 돌출되게 형성되는 것을 특징으로 하는 액정 표시 패널.And the second common pad electrode protrudes toward the first common pad electrode by the glass fiber. 공통전극이 형성된 상부 기판을 마련하는 단계와;Providing an upper substrate on which a common electrode is formed; 상기 공통 전극에 공통 전압을 공급하며 적어도 한 층의 절연막을 사이에 두고 중첩되는 제1 및 제2 공통 패드 전극을 가지는 공통 패드가 형성된 하부기판을 마련하는 단계와;Supplying a common voltage to the common electrode and providing a lower substrate having a common pad having first and second common pad electrodes overlapping each other with at least one insulating layer therebetween; 상기 상부기판과 하부기판이 합착제를 통해 합착됨과 아울러 상기 합착공정시 상기 합착제와 중첩되는 영역에 위치하는 상기 제1 및 제2 공통 패드 전극이 전기적으로 서로 접촉되는 단계를 포함하는 것을 특징으로 하는 액정 표시 패널의 제조방법.And the first and second common pad electrodes positioned on the region overlapping with the binder during the bonding process, while the upper substrate and the lower substrate are bonded together through a bonding agent. The manufacturing method of the liquid crystal display panel. 제 8 항에 있어서,The method of claim 8, 상기 제1 및 제2 공통 패드 전극이 서로 접촉되는 단계는The first and second common pad electrode is in contact with each other 상기 합착제의 경화 공정시 고온에서 상기 제1 공통 패드 전극이 상기 상부 기판 쪽으로 돌출됨과 아울러 상기 경화 공정시 상기 합착제에 포함된 글래스 파이버에 의해 가해지는 고압으로 상기 제2 공통 패드 전극이 상기 제1 공통 패드 전극쪽으로 돌출되는 단계를 포함하는 것을 특징으로 하는 액정 표시 패널의 제조방법.The first common pad electrode protrudes toward the upper substrate at a high temperature in the curing process of the binder, and the second common pad electrode is formed at the high pressure applied by the glass fiber included in the binder in the curing process. 1. A method of manufacturing a liquid crystal display panel comprising the step of projecting toward a common pad electrode. 제 8 항에 있어서,The method of claim 8, 상기 공통 전극과 공통 패드를 접속시키기 위한 도전성 도트를 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정 표시 패널의 제조방법.And forming a conductive dot for connecting the common electrode and the common pad to each other. 제 10 항에 있어서,The method of claim 10, 상기 제2 공통 패드 전극 및 상기 도전성 도트 사이에서 이들과 접속되는 제3 공통 패드 전극을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정 표시 패널의 제조방법.And forming a third common pad electrode connected between the second common pad electrode and the conductive dot so as to be connected thereto. 제 11 항에 있어서,The method of claim 11, 상기 공통 패드가 형성된 하부 기판을 마련하는 단계는Preparing a lower substrate on which the common pad is formed 상기 하부기판 상에 상기 제1 공통 패드 전극과 함께 박막트랜지스터의 게이트 전극을 포함하는 제1 도전패턴군을 형성하는 단계와;Forming a first conductive pattern group including a gate electrode of a thin film transistor together with the first common pad electrode on the lower substrate; 상기 제1 도전패턴군이 형성된 하부기판 상에 게이트 절연막을 형성하는 단계와;Forming a gate insulating film on the lower substrate on which the first conductive pattern group is formed; 상기 게이트 절연막 상에 반도체패턴을 형성하는 단계와;Forming a semiconductor pattern on the gate insulating film; 상기 반도체 패턴이 형성된 게이트 절연막 상에 상기 제2 공통 패드 전극과 함께 상기 박막트랜지스터의 소스 전극 및 드레인 전극을 포함하는 제2 도전패턴군을 형성하는 단계와;Forming a second conductive pattern group including a source electrode and a drain electrode of the thin film transistor together with the second common pad electrode on the gate insulating layer on which the semiconductor pattern is formed; 상기 제2 도전패턴군이 형성된 게이트 절연막 상에 상기 드레인 전극을 노출시키는 제1 콘택홀과 상기 제2 공통 패드 전극을 노출시키는 제2 콘택홀을 가지는 보호막을 형성하는 단계와;Forming a protective film having a first contact hole exposing the drain electrode and a second contact hole exposing the second common pad electrode on the gate insulating film on which the second conductive pattern group is formed; 상기 보호막 상에 상기 제2 공통 패드 전극과 제2 콘택홀을 통해 접속되는 상기 제3 공통 패드 전극과 함께 상기 드레인 전극과 제1 콘택홀을 통해 접속되는 화소전극을 포함하는 제3 도전패턴군을 형성하는 단계를 포함하는 것을 특징으로 하는 액정 표시 패널의 제조방법.A third conductive pattern group including a pixel electrode connected to the drain electrode and a first contact hole together with the third common pad electrode connected to the second common pad electrode and a second contact hole on the passivation layer Forming a liquid crystal display panel comprising the step of forming. 제 12 항에 있어서,The method of claim 12, 상기 제1 공통 패드 전극은 알루미늄을 포함하는 적어도 1층 구조로 형성되는 것을 특징으로 하는 액정 표시 패널의 제조방법.The first common pad electrode may be formed of at least one layer including aluminum.
KR1020050008847A 2005-01-31 2005-01-31 Liquid crystal display panel and method of fabricating the same KR20060087952A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050008847A KR20060087952A (en) 2005-01-31 2005-01-31 Liquid crystal display panel and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050008847A KR20060087952A (en) 2005-01-31 2005-01-31 Liquid crystal display panel and method of fabricating the same

Publications (1)

Publication Number Publication Date
KR20060087952A true KR20060087952A (en) 2006-08-03

Family

ID=37176597

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050008847A KR20060087952A (en) 2005-01-31 2005-01-31 Liquid crystal display panel and method of fabricating the same

Country Status (1)

Country Link
KR (1) KR20060087952A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110058461A (en) * 2018-05-31 2019-07-26 友达光电股份有限公司 Liquid crystal display device with electrode stack
US11908985B2 (en) 2020-02-20 2024-02-20 Samsung Display Co., Ltd. Display device and method of manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110058461A (en) * 2018-05-31 2019-07-26 友达光电股份有限公司 Liquid crystal display device with electrode stack
US11908985B2 (en) 2020-02-20 2024-02-20 Samsung Display Co., Ltd. Display device and method of manufacturing the same

Similar Documents

Publication Publication Date Title
KR101107239B1 (en) Liquid Crystal Display Panel And Method Of Fabricating The Same
KR101298693B1 (en) Liquid crystal display panel and manufacturing method thereof
US7440041B2 (en) Method of fabricating array substrate having color filter on thin film transistor structure
US7436480B2 (en) Liquid crystal display device and method of fabricating the same
KR101252001B1 (en) Liquid crystal display and method of manufacturing thereof
KR100938887B1 (en) Array substrate for LCD and method for fabricating of the same
KR101319355B1 (en) Liquid crystal diplay panel and manufacturing method thereof
KR20070070806A (en) Thin film transistor substrate and fabricating method thereof
KR101085137B1 (en) Liquid Crystal Display Panel And Fabricating Method Thereof
KR101148557B1 (en) Fabricating method of substrate for display device
KR101279509B1 (en) Liquid crystal display panel and manufacturing method thereof
KR100745415B1 (en) Data pad region of liquid crystal display panel and fabricating method thereof
KR100971386B1 (en) Liquid Crystal Display Device And Method Of Fabricating The Same
KR20060072318A (en) Liquid crystal display panel and method of fabricating the same
KR20060087952A (en) Liquid crystal display panel and method of fabricating the same
KR100574367B1 (en) Thin Film Transistor Substrate for Display Device And Method For Fabricating The Same
KR20080054629A (en) Thin film transistor array substrate and manufacturing method thereof
KR20070082756A (en) Liquid crystal display
KR20040061195A (en) Liquid Crystal Display Panel and Method of Fabricating the same
KR100504572B1 (en) Liquid crystal display apparatus of horizontal electric field applying type and fabricating method thereof
KR100993458B1 (en) Liquid Crystal Display Device And Fabricating Method Thereof
JP2005208680A (en) Active matrix type liquid crystal display
KR100682362B1 (en) Liquid Crystal Dispaly Panel And Method For Fabricating The Same
KR20040107189A (en) Liquid crystal display panel and fabricating method thereof
KR100600088B1 (en) Liquid crystal display apparatus of horizontal electronic field applying type and fabricating method thereof

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination