KR20060083101A

KR20060083101A - Display device and driving method thereof

Info

Publication number: KR20060083101A
Application number: KR1020050033125A
Authority: KR
Inventors: 고준철
Original assignee: 삼성전자주식회사
Priority date: 2005-01-14
Filing date: 2005-04-21
Publication date: 2006-07-20
Also published as: CN1804977A; TW200630917A

Abstract

본 발명은 표시 장치 및 그 구동 방법에 관한 것으로, 이 표시 장치는 발광 소자, 제1 노드에 연결되어 있는 제어 단자, 제2 노드에 연결되어 있는 출력 단자, 그리고 입력 단자를 가지며, 발광 소자가 발광하도록 발광 소자에 구동 전류를 공급하는 구동 트랜지스터, 제1 노드에 연결되어 있는 제어 단자, 제3 노드에 연결되어 있는 출력 단자, 그리고 입력 단자를 가지는 기준 트랜지스터, 제1 노드와 제2 노드 사이에 연결되어 있는 축전기, 그리고 제2 노드와 제3 노드 사이에 연결되어 있는 저항성 부재를 포함한다. 본 발명에 의하면 구동 트랜지스터와 유기 발광 다이오드의 문턱 전압이 변동되더라도 이를 보상하여 화질 열화를 방지할 수 있다.The present invention relates to a display device and a driving method thereof, the display device having a light emitting element, a control terminal connected to the first node, an output terminal connected to the second node, and an input terminal, wherein the light emitting element emits light. A driving transistor for supplying a driving current to the light emitting element, a control terminal connected to the first node, an output terminal connected to the third node, and a reference transistor having an input terminal, connected between the first node and the second node And a resistive member connected between the second node and the third node. According to the present invention, even if the threshold voltages of the driving transistor and the organic light emitting diode are changed, the image quality can be prevented by compensating for this.

표시 장치, 유기 발광 다이오드, 박막 트랜지스터, 축전기, 저항, 문턱 전압 Display devices, organic light emitting diodes, thin film transistors, capacitors, resistance, threshold voltage

Description

Display device and driving method thereof {DISPLAY DEVICE AND DRIVING METHOD THEREOF}

도 1은 본 발명의 한 실시예에 따른 유기 발광 표시 장치의 블록도이다.1 is a block diagram of an organic light emitting diode display according to an exemplary embodiment of the present invention.

도 2는 본 발명의 한 실시예에 따른 유기 발광 표시 장치의 한 화소에 대한 등가 회로도이다.2 is an equivalent circuit diagram of one pixel of an organic light emitting diode display according to an exemplary embodiment of the present invention.

도 3은 도 2에 도시한 유기 발광 표시 장치의 한 화소의 구동 트랜지스터와 유기 발광 다이오드의 단면을 도시한 단면도이다.3 is a cross-sectional view illustrating a cross section of a driving transistor and an organic light emitting diode of one pixel of the organic light emitting diode display illustrated in FIG. 2.

도 4는 본 발명의 한 실시예에 따른 유기 발광 표시 장치의 유기 발광 다이오드의 개략도이다.4 is a schematic diagram of an organic light emitting diode of an organic light emitting diode display according to an exemplary embodiment.

도 5는 본 발명의 한 실시예에 따른 유기 발광 표시 장치의 구동 신호를 도시한 타이밍도의 예이다.5 is an example of a timing diagram illustrating driving signals of an organic light emitting diode display according to an exemplary embodiment of the present invention.

도 6은 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 한 화소에 대한 등가 회로도이다.6 is an equivalent circuit diagram of one pixel of an organic light emitting diode display according to another exemplary embodiment of the present invention.

도 7은 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 개략도이다.7 is a schematic diagram of an organic light emitting diode display according to another exemplary embodiment of the present invention.

도 8은 도 7에 도시한 유기 발광 표시 장치의 구동 신호를 도시한 타이밍도의 예이다.8 is an example of a timing diagram illustrating driving signals of the organic light emitting diode display illustrated in FIG. 7.

도 9는 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 개략도이다.9 is a schematic diagram of an organic light emitting diode display according to another exemplary embodiment of the present invention.

도 10은 도 9에 도시한 유기 발광 표시 장치의 구동 신호를 도시한 타이밍도 의 예이다.FIG. 10 is an example of a timing diagram illustrating driving signals of the organic light emitting diode display illustrated in FIG. 9.

<도면 부호의 설명><Description of Drawing>

110: 기판, 124: 제어 단자 전극,110: substrate, 124: control terminal electrode,

140: 절연막, 154: 반도체,140: insulating film, 154: semiconductor,

163, 165: 접촉 부재, 173: 입력 단자 전극,163, 165: contact member, 173: input terminal electrode,

175: 출력 단자 전극, 180: 보호막,175: output terminal electrode, 180: protective film,

185: 접촉 구멍, 190: 화소 전극,185: contact hole, 190: pixel electrode,

270: 공통 전극, 300, 310, 320: 표시판270: common electrode, 300, 310, 320: display panel

360: 격벽, 370: 유기 발광 부재360: partition wall, 370: organic light emitting member

382: 보조 전극, 400: 주사 구동부,382: auxiliary electrode, 400: scan driver,

500: 데이터 구동부, 600: 신호 제어부,500: data driver, 600: signal controller,

700, 710, 720: 발광 구동부700, 710, 720: light emission driver

본 발명은 표시 장치 및 그 구동 방법에 관한 것으로서, 특히 유기 발광 표시 장치 및 그 구동 방법에 관한 것이다.The present invention relates to a display device and a driving method thereof, and more particularly to an organic light emitting display device and a driving method thereof.

최근 퍼스널 컴퓨터나 텔레비전 등의 경량화 및 박형화에 따라 표시 장치도 경량화 및 박형화가 요구되고 있으며, 이러한 요구에 따라 음극선관(cathode ray tube, CRT)이 평판 표시 장치로 대체되고 있다.In recent years, with the reduction in weight and thickness of personal computers and televisions, display devices are also required to be lighter and thinner, and cathode ray tubes (CRTs) are being replaced by flat panel displays.

이러한 평판 표시 장치에는 액정 표시 장치(liquid crystal display, LCD), 전계 방출 표시 장치(field emission display, FED), 유기 발광 표시 장치(organic light emitting diode display), 플라스마 표시 장치(plasma display panel, PDP) 등이 있다.Such flat panel displays include liquid crystal displays (LCDs), field emission displays (FEDs), organic light emitting diode displays, and plasma display panels (PDPs). Etc.

일반적으로 능동형 평판 표시 장치에서는 복수의 화소가 행렬 형태로 배열되며, 주어진 휘도 정보에 따라 각 화소의 광 강도를 제어함으로써 화상을 표시한다. 이 중 유기 발광 표시 장치는 형광성 유기 물질을 전기적으로 여기 발광시켜 화상을 표시하는 표시 장치로서, 자기 발광형이고 소비 전력이 작으며, 시야각이 넓고 화소의 응답 속도가 빠르므로 고화질의 동영상을 표시하기 용이하다.In general, in an active flat panel display, a plurality of pixels are arranged in a matrix form, and an image is displayed by controlling the light intensity of each pixel according to given luminance information. Among these, an organic light emitting display is a display device that displays an image by electrically exciting and emitting a fluorescent organic material. The organic light emitting display is a self-emission type, has a low power consumption, a wide viewing angle, and a fast response time of pixels. It is easy.

유기 발광 표시 장치는 유기 발광 다이오드(organic light emitting diode, OLED)와 이를 구동하는 박막 트랜지스터(thin film transistor, TFT)를 구비한다. 이 박막 트랜지스터는 활성층(active layer)의 종류에 따라 다결정 규소(poly silicon) 박막 트랜지스터와 비정질 규소(amorphous silicon) 박막 트랜지스터 등으로 구분된다. 다결정 규소 박막 트랜지스터를 채용한 유기 발광 표시 장치는 여러 가지 장점이 있어서 일반적으로 널리 사용되고 있으나 박막 트랜지스터의 제조 공정이 복잡하고 이에 따라 비용도 증가한다. 또한 이러한 유기 발광 표시 장치로는 대화면을 얻기가 어렵다.The organic light emitting diode display includes an organic light emitting diode (OLED) and a thin film transistor (TFT) driving the organic light emitting diode (OLED). The thin film transistor is classified into a polysilicon thin film transistor and an amorphous silicon thin film transistor according to the type of the active layer. The organic light emitting diode display employing the polysilicon thin film transistor has many advantages, and thus is widely used. However, the manufacturing process of the thin film transistor is complicated and thus the cost increases. In addition, it is difficult to obtain a large screen with such an organic light emitting display device.

비정질 규소 박막 트랜지스터를 채용한 유기 발광 표시 장치는 대화면을 얻기 용이하고, 다결정 규소 박막 트랜지스터를 채용한 유기 발광 표시 장치보다 제조 공정 수효도 상대적으로 적다. 그러나 비정질 규소 박막 트랜지스터가 유기 발 광 다이오드에 지속적으로 전류를 공급해 줌에 따라 비정질 규소 박막 트랜지스터 자체의 문턱 전압이 천이되어 열화될 수 있다. 이것은 동일한 데이터 전압이 인가되더라도 불균일한 전류가 유기 발광 다이오드에 흐르게 하는데, 결국 이로 인하여 유기 발광 표시 장치의 화질 열화가 발생한다.The organic light emitting diode display employing the amorphous silicon thin film transistor is easy to obtain a large screen, and the number of manufacturing processes is relatively smaller than that of the organic light emitting diode display employing the polycrystalline silicon thin film transistor. However, as the amorphous silicon thin film transistor continuously supplies current to the organic light emitting diode, the threshold voltage of the amorphous silicon thin film transistor itself may transition and degrade. This causes non-uniform current to flow through the organic light emitting diode even when the same data voltage is applied, resulting in deterioration of image quality of the organic light emitting diode display.

유기 발광 다이오드도 장시간 전류를 흘림에 따라 그 문턱 전압이 천이된다. n형 박막 트랜지스터의 경우 유기 발광 다이오드는 박막 트랜지스터의 소스 쪽에 위치하므로 유기 발광 다이오드의 문턱 전압이 열화되면 박막 트랜지스터의 소스 쪽 전압이 변동된다. 이에 따라 박막 트랜지스터의 게이트에 동일한 데이터 전압이 인가되더라도 박막 트랜지스터의 게이트와 소스 사이의 전압이 변동하므로 불균일한 전류가 유기 발광 다이오드에 흐르게 된다. 이 또한 유기 발광 표시 장치의 화질 열화의 한 요인이 된다.The threshold voltage of the organic light emitting diode also changes as the current flows for a long time. In the case of the n-type thin film transistor, the organic light emitting diode is positioned at the source side of the thin film transistor, and thus, when the threshold voltage of the organic light emitting diode deteriorates, the source side voltage of the thin film transistor is changed. As a result, even if the same data voltage is applied to the gate of the thin film transistor, the voltage between the gate and the source of the thin film transistor is fluctuated so that an uneven current flows through the organic light emitting diode. This also causes a deterioration in image quality of the OLED display.

한편 박막 트랜지스터를 통하여 유기 발광 다이오드에 전류를 공급하는 구동 전압이 높으면 높을수록 유기 발광 표시 장치의 발열량이 많아지는데, 높은 열로 인하여 유기 발광 표시 장치 내의 소자들은 쉽게 열화된다.On the other hand, the higher the driving voltage for supplying current to the organic light emitting diode through the thin film transistor, the higher the amount of heat generated by the organic light emitting diode display, and the elements in the organic light emitting diode display are easily deteriorated due to the high heat.

따라서, 본 발명이 이루고자 하는 기술적 과제는 비정질 규소 박막 트랜지스터를 구비하면서도 비정질 규소 박막 트랜지스터 및 유기 발광 다이오드의 문턱 전압 열화를 보상할 수 있으며, 상대적으로 낮은 구동 전압으로 영상을 표시할 수 있는 표시 장치 및 그 구동 방법을 제공하는 것이다.Accordingly, a technical object of the present invention is to provide a display device capable of compensating threshold voltage degradation of an amorphous silicon thin film transistor and an organic light emitting diode while providing an amorphous silicon thin film transistor, and displaying an image with a relatively low driving voltage. It is to provide a driving method.

이러한 기술적 과제를 이루기 위한 본 발명의 한 실시예에 따른 표시 장치는, 발광 소자, 제1 노드에 연결되어 있는 제어 단자, 제2 노드에 연결되어 있는 출력 단자, 그리고 입력 단자를 가지며, 상기 발광 소자가 발광하도록 상기 발광 소자에 구동 전류를 공급하는 구동 트랜지스터, 상기 제1 노드에 연결되어 있는 제어 단자, 제3 노드에 연결되어 있는 출력 단자, 그리고 입력 단자를 가지는 기준 트랜지스터, 상기 제1 노드와 상기 제2 노드 사이에 연결되어 있는 축전기, 그리고 상기 제2 노드와 상기 제3 노드 사이에 연결되어 있는 저항성 부재를 포함한다.According to an embodiment of the present invention, a display device includes a light emitting device, a control terminal connected to a first node, an output terminal connected to a second node, and an input terminal. A driving transistor for supplying a driving current to the light emitting element for emitting light, a control terminal connected to the first node, an output terminal connected to a third node, and a reference transistor having an input terminal, the first node and the And a capacitor connected between the second node, and a resistive member connected between the second node and the third node.

주사 신호에 따라 데이터 전압을 상기 제3 노드에 전달하는 제1 스위칭 트랜지스터, 상기 주사 신호에 따라 상기 기준 트랜지스터의 제어 단자와 입력 단자를 연결하는 제2 스위칭 트랜지스터, 그리고 전단 주사 신호에 따라 선충전 전압을 상기 제1 노드에 전달하는 제3 스위칭 트랜지스터를 더 포함할 수 있다.A first switching transistor for transmitting a data voltage to the third node according to a scan signal, a second switching transistor connecting an input terminal and a control terminal of the reference transistor according to the scan signal, and a precharge voltage according to a front end scan signal It may further include a third switching transistor for transmitting to the first node.

상기 구동 트랜지스터의 입력 단자에는 발광 신호가 인가될 수 있으며, 상기 발광 신호는 기준 전압과 상기 기준 전압보다 큰 구동 전압을 포함할 수 있다.A light emission signal may be applied to an input terminal of the driving transistor, and the light emission signal may include a reference voltage and a driving voltage greater than the reference voltage.

상기 선충전 전압은 상기 데이터 전압 및 상기 기준 전압보다 큰 값을 가질 수 있다.The precharge voltage may have a value greater than the data voltage and the reference voltage.

상기 발광 신호가 상기 기준 전압일 때 상기 데이터 전압을 상기 제3 노드에 전달할 수 있다.When the light emission signal is the reference voltage, the data voltage may be transferred to the third node.

상기 발광 신호가 상기 구동 전압일 때 상기 구동 전류를 상기 발광 소자에 공급할 수 있다.The driving current may be supplied to the light emitting device when the light emitting signal is the driving voltage.

상기 저항성 부재는 반도체 또는 도체를 포함할 수 있다.The resistive member may include a semiconductor or a conductor.

상기 저항성 부재는 비정질 규소 또는 다결정 규소를 포함할 수 있다.The resistive member may include amorphous silicon or polycrystalline silicon.

상기 저항성 부재는 n형 불순물로 도핑된 비정질 규소 또는 다결정 규소를 포함할 수 있다.The resistive member may include amorphous silicon or polycrystalline silicon doped with n-type impurities.

상기 저항성 부재는 다이오드 연결된 트랜지스터로 이루어질 수 있다.The resistive member may be made of a diode connected transistor.

상기 전단 주사 신호 및 상기 주사 신호를 생성하는 주사 구동부, 상기 데이터 전압을 생성하는 데이터 구동부, 그리고 상기 발광 신호를 생성하는 발광 구동부를 더 포함할 수 있다.The apparatus may further include a scan driver for generating the front-end scan signal and the scan signal, a data driver for generating the data voltage, and a light-emitting driver for generating the light emission signal.

상기 주사 구동부, 상기 데이터 구동부 및 상기 발광 구동부를 제어하는 신호 제어부를 더 포함할 수 있다.The apparatus may further include a signal controller configured to control the scan driver, the data driver, and the light emitting driver.

상기 주사 신호는 제1 전압 및 상기 제1 전압보다 낮은 제2 전압을 포함하며, 상기 주사 신호가 제1 전압이면 상기 제1 노드에 상기 데이터 전압과 상기 기준 트랜지스터의 문턱 전압의 합이 저장될 수 있고, 상기 주사 신호는 제1 전압 및 상기 제1 전압보다 낮은 제2 전압을 포함하며, 상기 주사 신호가 제2 전압인 동안 상기 제2 노드의 전압과 상기 제3 노드의 전압은 실질적으로 동일할 수 있다.The scan signal includes a first voltage and a second voltage lower than the first voltage. When the scan signal is a first voltage, a sum of the data voltage and the threshold voltage of the reference transistor may be stored in the first node. And the scan signal includes a first voltage and a second voltage lower than the first voltage, wherein the voltage of the second node and the voltage of the third node may be substantially the same while the scan signal is the second voltage. Can be.

상기 기준 트랜지스터와 상기 구동 트랜지스터는 실질적으로 동일한 구조를 가질 수 있다.The reference transistor and the driving transistor may have substantially the same structure.

상기 기준 트랜지스터의 채널 폭은 상기 구동 트랜지스터의 채널 폭보다 작을 수 있다.The channel width of the reference transistor may be smaller than the channel width of the driving transistor.

상기 구동 트랜지스터 및 상기 기준 트랜지스터는 비정질 규소를 포함할 수 있다.The driving transistor and the reference transistor may include amorphous silicon.

상기 구동 트랜지스터 및 상기 기준 트랜지스터는 n-채널 박막 트랜지스터일 수 있다.The driving transistor and the reference transistor may be n-channel thin film transistors.

상기 발광 소자는 유기 발광층을 포함할 수 있다.The light emitting device may include an organic light emitting layer.

본 발명의 다른 실시예에 따른, 제1 노드에 연결되어 있는 제어 단자, 제2 노드에 연결되어 있는 출력 단자, 그리고 입력 단자를 가지는 구동 트랜지스터, 상기 제1 노드에 연결되어 있는 제어 단자, 제3 노드에 연결되어 있는 출력 단자, 그리고 입력 단자를 가지는 기준 트랜지스터, 상기 제2 노드에 연결되어 있는 발광 소자, 상기 제1 노드와 상기 제2 노드 사이에 연결되어 있는 축전기, 그리고 상기 제2 노드와 상기 제3 노드 사이에 연결되어 있는 저항성 부재를 포함하는 표시 장치의 구동 방법은, 상기 구동 트랜지스터의 입력 단자에 기준 전압을 인가하는 단계, 상기 제1 노드에 선충전 전압을 공급하는 단계, 상기 제3 노드에 데이터 전압을 공급하는 단계, 상기 제1 노드에 충전된 전압을 상기 기준 트랜지스터를 통하여 방전하는 단계, 상기 제3 노드에 충전된 전압을 상기 저항성 부재를 통하여 방전하는 단계, 그리고 상기 구동 트랜지스터의 입력 단자에 구동 전압을 인가하는 단계According to another embodiment of the present invention, a control terminal connected to the first node, an output terminal connected to the second node, and a driving transistor having an input terminal, a control terminal connected to the first node, and a third An output terminal connected to the node, a reference transistor having an input terminal, a light emitting element connected to the second node, a capacitor connected between the first node and the second node, and the second node and the A driving method of a display device including a resistive member connected between third nodes may include applying a reference voltage to an input terminal of the driving transistor, supplying a precharge voltage to the first node, and transmitting the pre-charge voltage to the first node. Supplying a data voltage to a node, discharging the voltage charged in the first node through the reference transistor, and supplying the third node to the third node Discharging a charged voltage through the resistive member, and applying a driving voltage to an input terminal of the driving transistor.

를 포함한다.It includes.

상기 제1 노드에서의 방전 단계는 상기 기준 트랜지스터의 입력 단자 및 제어 단자를 연결하는 단계를 포함할 수 있다.The discharging at the first node may include connecting an input terminal and a control terminal of the reference transistor.

상기 제2 노드에서의 방전 단계는 상기 기준 트랜지스터의 입력 단자를 고립시키는 단계를 포함할 수 있다.The discharging at the second node may include isolating an input terminal of the reference transistor.

본 발명의 다른 특징에 따른 표시 장치는, 발광 소자, 제1 단자, 제2 단자 및 상기 발광 소자에 연결되어 있는 제3 단자를 가지는 제1 트랜지스터, 상기 제1 트랜지스터의 제1 단자에 연결되어 있는 제1 단자, 상기 제1 단자와 연결될 수 있는 제2 단자, 그리고 데이터 전압에 연결될 수 있는 제3 단자를 가지는 제2 트랜지스터, 그리고 상기 제1 트랜지스터의 제1 단자와 상기 제3 단자 사이에 연결되어 있는 축전기를 포함한다.According to another aspect of the present invention, a display device includes a first transistor having a light emitting element, a first terminal, a second terminal, and a third terminal connected to the light emitting element, and a first transistor connected to the first terminal of the first transistor. A second transistor having a first terminal, a second terminal connectable with the first terminal, and a third terminal connectable to a data voltage, and connected between the first terminal and the third terminal of the first transistor; It includes a capacitor.

상기 제2 트랜지스터의 제3 단자는 상기 제1 트랜지스터의 제3 단자와 상기 데이터 전압에 번갈아 연결될 수 있다.The third terminal of the second transistor may be alternately connected to the third terminal of the first transistor and the data voltage.

상기 제1 트랜지스터의 제3 단자와 상기 제2 트랜지스터의 제3 단자 사이에 연결되어 있는 저항성 부재를 더 포함할 수 있다.The semiconductor device may further include a resistive member connected between the third terminal of the first transistor and the third terminal of the second transistor.

상기 제1 트랜지스터의 제1 단자에 상기 데이터 전압보다 큰 소정의 전압이 인가된 후, 상기 제2 트랜지스터는 자신의 제2 단자를 제1 단자와 연결하고 제3 단자를 데이터 전압과 연결함으로써 상기 제1 트랜지스터의 제1 단자 전압의 방전 경로를 이룰 수 있다.After a predetermined voltage greater than the data voltage is applied to the first terminal of the first transistor, the second transistor connects its second terminal with the first terminal and the third terminal with the data voltage. The discharge path of the first terminal voltage of one transistor may be achieved.

상기 제1 트랜지스터의 제1 단자의 방전이 끝난 후, 상기 제2 트랜지스터는 자신의 제2 단자를 제1 단자와 분리하고 제3 단자를 데이터 전압과 분리하며 제3 단자를 상기 제1 트랜지스터의 제3 단자와 연결함으로써 상기 제2 트랜지스터의 제3 단자가 상기 제1 트랜지스터의 제3 단자와 전압이 동일하게 될 수 있다.After the discharge of the first terminal of the first transistor is finished, the second transistor separates its second terminal from the first terminal, separates the third terminal from the data voltage, and removes the third terminal from the first transistor. By connecting the three terminals, the third terminal of the second transistor may have the same voltage as the third terminal of the first transistor.

상기 발광 소자는 상기 제2 트랜지스터의 제3 단자가 상기 제1 트랜지스터의 제3 단자와 연결되어 있을 때 발광하고, 상기 제2 트랜지스터의 제3 단자가 상기 데이터 전압과 연결되어 있을 때 발광하지 않을 수 있다.The light emitting device may emit light when the third terminal of the second transistor is connected with the third terminal of the first transistor, and may not emit light when the third terminal of the second transistor is connected with the data voltage. have.

본 발명의 다른 특징에 따른 표시 장치의 구동 방법은, 발광 소자, 제1 노드에 연결되어 있는 제1 단자와 제2 노드 및 상기 발광 소자에 연결되어 있는 제2 단자와 제3 단자를 가지는 제1 트랜지스터, 상기 제1 노드에 연결되어 있는 제1 단자와 제2 및 제3 단자를 가지는 제2 트랜지스터, 그리고 상기 제1 노드와 상기 제2 노드 사이에 연결되어 있는 축전기를 포함하는 표시 장치의 구동 방법으로서, 상기 제1 트랜지스터의 제3 단자에 상기 발광 소자의 발광을 억제하는 제1 전압을 인가하는 단계, 상기 제1 노드에 상기 제1 전압보다 높은 제2 전압을 연결하는 단계, 상기 제1 노드에 상기 제2 전압을 연결한 후 상기 제1 노드를 상기 제2 전압으로부터 분리하는 단계, 상기 제1 노드를 상기 제2 전압으로부터 분리한 후, 상기 제2 트랜지스터의 제2 단자에 상기 제2 전압보다 낮은 데이터 전압을 연결하는 단계, 상기 제1 노드를 상기 제2 전압으로부터 분리한 후, 상기 제2 트랜지스터의 제1 단자와 제3 단자를 연결하는 단계, 상기 제2 트랜지스터의 제2 단자에 상기 데이터 전압을 연결하고 상기 제2 트랜지스터의 제1 단자와 제3 단자를 연결한 후, 상기 제2 트랜지스터의 제3 단자를 제1 단자와 분리하는 단계, 상기 제2 트랜지스터의 제2 단자에 상기 데이터 전압을 연결하고 상기 제2 트랜지스터의 제1 단자와 제3 단자를 연결한 후, 상기 제2 트랜지스터의 제2 단자를 상기 데이터 전압과 분리하는 단계, 상기 제2 트랜지스터의 제1 단자와 제3 단자를 분리하고 상기 제2 트랜지스터의 제2 단자를 상기 데이터 전압과 분리한 후, 상기 제2 트랜지스터의 제2 단자를 상기 제2 노드와 연결하는 단계, 그리고 상기 제1 트랜지스터의 제3 단자에 제3 전압을 인가하여 상기 발광 소자를 발광시키는 단계를 포함한다.According to another aspect of the present invention, there is provided a method of driving a display device, comprising: a first device having a light emitting device, a first terminal and a second node connected to a first node, and a second terminal and a third terminal connected to the light emitting device; A transistor, a first transistor connected to the first node, a second transistor having second and third terminals, and a capacitor connected between the first node and the second node. The method may include: applying a first voltage to suppress light emission of the light emitting device to a third terminal of the first transistor; connecting a second voltage higher than the first voltage to the first node; Disconnecting the first node from the second voltage after connecting the second voltage to the second voltage, separating the first node from the second voltage, and then connecting the second terminal to the second terminal of the second transistor. Coupling a data voltage lower than a voltage, separating the first node from the second voltage, and then connecting a first terminal and a third terminal of the second transistor to a second terminal of the second transistor. Connecting the data voltage and connecting the first terminal and the third terminal of the second transistor, and separating the third terminal of the second transistor from the first terminal, wherein the second terminal of the second transistor is Connecting a data voltage and connecting a first terminal and a third terminal of the second transistor, and separating a second terminal of the second transistor from the data voltage, and first and third terminals of the second transistor. Disconnecting a terminal and separating a second terminal of the second transistor from the data voltage, connecting a second terminal of the second transistor with the second node, and Illuminating the light emitting device by applying a third voltage to a third terminal.

본 발명의 다른 특징에 따른 표시 장치의 구동 방법은, 발광 소자, 제1 및 제2 단자와 상기 발광 소자에 연결되어 있는 제3 단자를 가지는 제1 트랜지스터, 상기 제1 트랜지스터의 제1 단자에 연결되어 있는 제1 단자와 제2 및 제3 단자를 가지는 제2 트랜지스터, 그리고 상기 제1 트랜지스터의 제1 단자와 상기 제3 단자 사이에 연결되어 있는 축전기를 포함하는 표시 장치의 구동 방법으로서, 상기 제1 트랜지스터의 제2 단자에 제1 전압을 인가하여 상기 발광 소자의 발광을 억제하는 단계, 상기 제1 트랜지스터의 제1 단자에 상기 제1 전압보다 높은 제2 전압을 충전하는 단계, 상기 제1 트랜지스터의 제1 단자를 상기 제2 전압보다 낮은 데이터 전압 쪽으로 상기 제2 트랜지스터를 통하여 방전시켜 상기 제1 트랜지스터의 제1 단자의 전압을 낮추는 단계, 상기 제2 트랜지스터의 제3 단자를 상기 제1 트랜지스터의 제3 단자와 연결하는 단계, 그리고 상기 제1 트랜지스터의 제2 단자에 제3 전압을 인가하여 상기 발광 소자를 발광시키는 단계를 포함한다.According to another aspect of the present invention, there is provided a method of driving a display device, comprising: a first transistor having a light emitting element, first and second terminals, and a third terminal connected to the light emitting element, and connected to a first terminal of the first transistor A second transistor having a first terminal, a second transistor having a second and a third terminal, and a capacitor connected between the first terminal and the third terminal of the first transistor, the first method comprising: Suppressing light emission of the light emitting device by applying a first voltage to a second terminal of a first transistor, charging a second voltage higher than the first voltage to the first terminal of the first transistor, and the first transistor Discharging the first terminal of through the second transistor toward a data voltage lower than the second voltage to lower the voltage of the first terminal of the first transistor; Coupling a third terminal of the transistor to a third terminal of the first transistor, and applying a third voltage to the second terminal of the first transistor to emit light of the light emitting device.

본 발명의 다른 특징에 따른 표시 장치는, 복수의 화소행을 포함하며, 상기 각 화소는, 발광 소자, 제1 및 제2 단자와 상기 발광 소자에 연결되어 있는 제3 단자를 가지는 제1 트랜지스터, 상기 제1 트랜지스터의 제1 단자에 연결되어 있는 제1 단자, 상기 제1 단자와 연결될 수 있는 제2 단자, 그리고 상기 제1 트랜지스터의 제3 단자와 데이터 전압에 번갈아 연결되는 제3 단자를 가지는 제2 트랜지스터, 그리고 상기 제1 트랜지스터의 제1 단자와 상기 제3 단자 사이에 연결되어 있는 축전기를 포함하고, 적어도 두 개의 화소행의 화소들은 동시에 발광을 시작한다.A display device according to another aspect of the present invention includes a plurality of pixel rows, each pixel including: a first transistor having a light emitting element, first and second terminals, and a third terminal connected to the light emitting element; A first terminal connected to the first terminal of the first transistor, a second terminal connectable to the first terminal, and a third terminal alternately connected to a third voltage of the first transistor and a data voltage; Two transistors, and a capacitor connected between the first terminal and the third terminal of the first transistor, wherein pixels of at least two pixel rows start emitting light simultaneously.

상기 각 화소는 상기 제1 트랜지스터의 제3 단자와 상기 제2 트랜지스터의 제3 단자 사이에 연결되어 있는 저항성 부재를 더 포함할 수 있다.Each pixel may further include a resistive member connected between the third terminal of the first transistor and the third terminal of the second transistor.

상기 제1 트랜지스터의 제1 단자의 방전이 끝난 후, 상기 제2 트랜지스터는 자신의 제2 단자를 제1 단자와 분리하고 제3 단자를 데이터 전압과 분리하며 제3 단자를 상기 제1 트랜지스터의 제3 단자와 연결함으로써 상기 제2 트랜지스터의 제3 단자가 상기 제1 트랜지스터의 제3 단자와 전압이 동일하게 할 수 있다.After the discharge of the first terminal of the first transistor is finished, the second transistor separates its second terminal from the first terminal, separates the third terminal from the data voltage, and removes the third terminal from the first transistor. The third terminal of the second transistor may have the same voltage as the third terminal of the first transistor by connecting to the three terminals.

본 발명의 다른 특징에 따른 표시 장치는, 발광 소자, 구동 전압 및 상기 구동 전압보다 낮은 기준 전압 중 어느 하나에 연결되어 있는 입력 단자, 제어 단자, 그리고 상기 발광 소자에 연결되어 있는 출력 단자를 가지는 구동 트랜지스터, 그리고 상기 구동 트랜지스터의 제어 단자와 출력 단자 사이에 연결되어 있으며, 상기 구동 전압과 다른 선충전 전압으로 충전한 후 데이터 전압에 의존하는 제어 전압을 저장하는 축전기를 포함한다.According to another aspect of the present invention, a display device includes: a driving device having an input terminal connected to one of a light emitting device, a driving voltage, and a reference voltage lower than the driving voltage, a control terminal, and an output terminal connected to the light emitting device; And a capacitor connected between the control terminal and the output terminal of the driving transistor and charged with a precharge voltage different from the driving voltage and storing a control voltage depending on the data voltage.

상기 구동 트랜지스터의 제어 단자에 연결되어 있는 제어 단자, 상기 제어 단자에 선택적으로 연결되는 입력 단자, 그리고 상기 데이터 전압에 선택적으로 연 결되는 기준 트랜지스터를 더 포함할 수 있다.The control terminal may further include a control terminal connected to a control terminal of the driving transistor, an input terminal selectively connected to the control terminal, and a reference transistor selectively connected to the data voltage.

상기 구동 트랜지스터의 제어 단자와 상기 선충전 전압 사이에 연결되어 있는 스위칭 트랜지스터를 더 포함할 수 있다.The display device may further include a switching transistor connected between the control terminal of the driving transistor and the precharge voltage.

상기 기준 트랜지스터의 제어 단자와 입력 단자 사이에 연결되어 있는 스위칭 트랜지스터를 더 포함할 수 있다.The switching transistor may further include a switching transistor connected between the control terminal and the input terminal of the reference transistor.

상기 기준 트랜지스터의 출력 단자와 상기 데이터 전압 사이에 연결되어 있는 스위칭 트랜지스터를 더 포함할 수 있다.The switching transistor may further include a switching transistor connected between the output terminal of the reference transistor and the data voltage.

상기 선충전 전압은 상기 기준 전압 및 상기 데이터 전압보다 높을 수 있다.The precharge voltage may be higher than the reference voltage and the data voltage.

상기 선충전 전압은 상기 기준 전압이 상기 구동 트랜지스터의 입력 단자에 인가될 때 상기 구동 트랜지스터의 제어 단자에 인가될 수 있다.The precharge voltage may be applied to the control terminal of the driving transistor when the reference voltage is applied to the input terminal of the driving transistor.

상기 선충전 전압에 의하여 축전기에 충전된 전압은 상기 기준 트랜지스터를 통하여 상기 데이터 전압 쪽으로 방전될 수 있다.The voltage charged in the capacitor by the precharge voltage may be discharged toward the data voltage through the reference transistor.

상기 구동 트랜지스터는 상기 구동 전압이 상기 구동 트랜지스터의 입력 단자에 인가될 때 상기 제어 전압에 따라 상기 발광 소자에 구동 전류를 출력할 수 있다.The driving transistor may output a driving current to the light emitting device according to the control voltage when the driving voltage is applied to the input terminal of the driving transistor.

본 발명의 다른 특징에 따른 표시 장치는, 선충전 전압을 전달하며 제1 노드에 연결될 수 있는 선충전 전압선, 구동 전압 및 상기 구동 전압보다 낮은 기준 전압을 포함하는 발광 신호를 전달하는 발광 신호선, 제2 노드에 연결되어 있는 발광 소자, 상기 제1 노드에 연결되어 있는 제어 단자, 상기 발광 신호선에 연결되어 있는 입력 단자, 그리고 상기 제2 노드에 연결되어 있는 출력 단자를 가지는 구동 트 랜지스터, 상기 제1 노드에 연결되어 있는 제어 단자, 입력 단자, 그리고 제3 노드에 연결되어 있는 출력 단자를 가지는 기준 트랜지스터, 그리고 상기 제1 노드와 상기 제2 노드 사이에 연결되어 있는 축전기를 포함한다.According to another aspect of the present invention, there is provided a display device comprising: a light emitting signal line transferring a precharge voltage and a light emitting signal line including a precharge voltage line which may be connected to a first node, a driving voltage, and a reference voltage lower than the driving voltage; A driving transistor having a light emitting element connected to a second node, a control terminal connected to the first node, an input terminal connected to the light emitting signal line, and an output terminal connected to the second node, the first transistor A reference transistor having a control terminal connected to one node, an input terminal, and an output terminal connected to a third node, and a capacitor connected between the first node and the second node.

상기 제2 노드와 상기 제3 노드 사이에 연결되어 있는 저항성 부재를 더 포함할 수 있다.The apparatus may further include a resistive member connected between the second node and the third node.

상기 기준 트랜지스터의 출력 단자와 데이터 전압 사이에 연결되어 있는 제1 스위칭 트랜지스터, 상기 기준 트랜지스터의 입력 단자와 제어 단자 사이에 연결되어 있는 제2 스위칭 트랜지스터, 그리고 상기 선충전 전압선과 상기 제1 노드 사이에 연결되어 있는 제3 스위칭 트랜지스터를 더 포함할 수 있다.A first switching transistor connected between an output terminal of the reference transistor and a data voltage, a second switching transistor connected between an input terminal and a control terminal of the reference transistor, and between the precharge voltage line and the first node. It may further include a third switching transistor connected.

본 발명의 다른 특징에 따른 표시 장치의 구동 방법은, 입력 단자, 제어 단자 및 출력 단자를 가지는 구동 트랜지스터, 상기 구동 트랜지스터의 제어 단자와 출력 단자 사이에 연결되어 있는 축전기, 그리고 상기 구동 트랜지스터의 출력 단자에 연결되어 있는 발광 소자를 포함하는 표시 장치의 구동 방법으로서, 상기 구동 트랜지스터의 입력 단자에 기준 전압을 인가하는 단계, 상기 구동 트랜지스터의 제어 단자에 상기 기준 전압보다 높은 선충전 전압을 인가하여 상기 축전기에 충전하는 단계, 상기 선충전 전압보다 낮은 데이터 전압을 인가하여 상기 충전 단계에서 상기 축전기에 충전된 전압을 방전시켜 상기 데이터 전압에 의존하는 제어 전압을 상기 축전기에 충전하는 단계, 그리고 상기 구동 트랜지스터의 입력 단자에 상기 기준 전압보다 높은 구동 전압을 인가하는 단계를 포함한다.According to another aspect of the present invention, a driving method of a display device includes a driving transistor having an input terminal, a control terminal and an output terminal, a capacitor connected between the control terminal and an output terminal of the driving transistor, and an output terminal of the driving transistor. A driving method of a display device including a light emitting element connected to a device, the method comprising: applying a reference voltage to an input terminal of the driving transistor, applying a precharge voltage higher than the reference voltage to a control terminal of the driving transistor, and Charging to the capacitor, applying a data voltage lower than the precharge voltage, and discharging the voltage charged to the capacitor in the charging step to charge the capacitor with a control voltage dependent on the data voltage; Higher than the reference voltage at the input terminal Applying a driving voltage.

첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기 술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.DETAILED DESCRIPTION Embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 다른 부분과 "직접" 연결되어 있는 경우뿐 아니라 또 다른 부분을 "통하여" 연결되어 있는 경우도 포함한다.In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like parts are designated by like reference numerals throughout the specification. When a part of a layer, film, region, plate, etc. is said to be "on" another part, this includes not only the other part being "right over" but also another part in the middle. On the contrary, when a part is "just above" another part, there is no other part in the middle. In addition, when a part is connected to another part, this includes not only a case where the part is "directly" connected to another part but also a part "connected" through another part.

이제 본 발명의 실시예에 따른 표시 장치 및 그 구동 방법에 대하여 첨부한 도면을 참고로 하여 상세하게 설명한다.A display device and a driving method thereof according to an embodiment of the present invention will now be described in detail with reference to the accompanying drawings.

먼저, 도 1 내지 도 5를 참고로 하여 본 발명의 한 실시예에 따른 유기 발광 표시 장치에 대하여 설명한다.First, an organic light emitting diode display according to an exemplary embodiment of the present invention will be described with reference to FIGS. 1 to 5.

도 1은 본 발명의 한 실시예에 따른 유기 발광 표시 장치의 블록도이고, 도 2는 본 발명의 한 실시예에 따른 유기 발광 표시 장치의 한 화소에 대한 등가 회로도이다.1 is a block diagram of an organic light emitting diode display according to an exemplary embodiment of the present invention, and FIG. 2 is an equivalent circuit diagram of one pixel of the organic light emitting diode display according to an exemplary embodiment of the present invention.

도 1에 도시한 바와 같이, 본 발명의 한 실시예에 따른 유기 발광 표시 장치는 표시판(display panel)(300) 및 이에 연결된 주사 구동부(400)와 데이터 구동부(500)와 발광 구동부(700), 그리고 이들을 제어하는 신호 제어부(600)를 포함한다.As shown in FIG. 1, an organic light emitting diode display according to an exemplary embodiment includes a display panel 300, a scan driver 400, a data driver 500, a light emission driver 700, and a display panel 300 connected thereto. And a signal controller 600 for controlling them.

표시판(300)은 등가 회로로 볼 때 복수의 신호선(G₀-G_n, D₁-D_m, S₁-S_n), 복수의 전압선(도시하지 않음), 그리고 이들에 연결되어 있으며 대략 행렬의 형태로 배열된 복수의 화소(pixel)(PX)를 포함한다.The display panel 300 is connected to a plurality of signal lines (G ₀ -G _n , D ₁ -D _m , S ₁ -S _n ), a plurality of voltage lines (not shown), and a matrix when viewed in an equivalent circuit. It includes a plurality of pixels (PX) arranged in the form of.

신호선은 주사 신호(Vg₀∼Vg_n)를 전달하는 복수의 주사 신호선(G₀-G_n)과 데이터 신호(Vdata)를 전달하는 데이터선(D₁-D_m), 그리고 발광 신호(Vs₁∼Vs_n)를 전달하는 복수의 발광 신호선(S₁-S_n)을 포함한다. 주사 신호선(G₀-G_n)과 발광 신호선(S₁-S_n)은 대략 행 방향으로 뻗어 있으며 서로가 거의 평행하고, 데이터선(D₁-D_m)은 대략 열 방향으로 뻗어 있으며 서로가 거의 평행하다.Signal line is a scanning signal (Vg ₀ ~Vg _n) a plurality of scanning signal lines to pass (G ₀ -G _n) and data lines for transmitting data signals _{_{(Vdata) (D 1 -D m}} ), and the flash signal (Vs ₁ And a plurality of light emission signal lines S ₁ -S _n transmitting ˜Vs _n ). The scan signal lines G ₀ -G _n and the emission signal lines S ₁ -S _n extend substantially in the row direction and are substantially parallel to each other, and the data lines D ₁ -D _m extend approximately in the column direction and Almost parallel

전압선은 선충전 전압(Vpre)을 전달하는 선충전 전압선(도시하지 않음)을 포함한다.The voltage line includes a precharge voltage line (not shown) that transfers the precharge voltage Vpre.

도 2에 보이는 것처럼, 각 화소(PX), 예를 들면 주사 신호선(G_i)과 데이터선(D_j)에 연결되어 있는 화소는 유기 발광 다이오드(LD), 구동 트랜지스터(Qd), 기준 트랜지스터(Qr), 축전기(Cst), 저항(R) 및 3개의 스위칭 트랜지스터(Qs1, Qs2, Qs3)를 포함한다.As shown in FIG. 2, each pixel PX, for example, a pixel connected to the scan signal line G _i and the data line D _j , includes an organic light emitting diode LD, a driving transistor Qd, and a reference transistor. Qr), capacitor Cst, resistor R and three switching transistors Qs1, Qs2, Qs3.

구동 트랜지스터(Qd)는 제어 단자, 입력 단자 및 출력 단자를 가지며, 제어 단자는 기준 트랜지스터(Qr), 스위칭 트랜지스터(Qs2, Qs3) 및 축전기(Cst)가 연결되어 있는 노드(Na)에 연결되어 있고, 입력 단자는 발광 신호(V_si)에 연결되어 있으며, 출력 단자는 유기 발광 다이오드(LD)가 연결되어 있는 노드(Nc)에 연결되어 있 다.The driving transistor Qd has a control terminal, an input terminal and an output terminal, and the control terminal is connected to a node Na to which the reference transistor Qr, the switching transistors Qs2 and Qs3 and the capacitor Cst are connected. The input terminal is connected to a light emitting signal V _si and the output terminal is connected to a node Nc to which the organic light emitting diode LD is connected.

기준 트랜지스터(Qr)도 제어 단자, 입력 단자 및 출력 단자를 가지며, 제어 단자는 노드(Na)에 연결되어 있고, 입력 단자는 스위칭 트랜지스터(Qs2)에 연결되어 있으며, 출력 단자는 스위칭 트랜지스터(Qs1) 및 저항(R)이 연결되어 있는 노드(Nb)에 연결되어 있다.The reference transistor Qr also has a control terminal, an input terminal and an output terminal, the control terminal is connected to the node Na, the input terminal is connected to the switching transistor Qs2, and the output terminal is the switching transistor Qs1. And a node Nb to which the resistor R is connected.

축전기(Cst)는 노드(Na)와 노드(Nc) 사이에 연결되어 있다.The capacitor Cst is connected between the node Na and the node Nc.

저항(R)은 노드(Nb)와 노드(Nc) 사이에 연결되어 있다. 저항(R)은 반도체 또는 도체로 구현될 수 있으며, 반도체의 경우 비정질 또는 다결정 규소를 사용하거나, n+ 도핑된 비정질 또는 다결정 규소를 사용할 수 있다.The resistor R is connected between the node Nb and the node Nc. The resistor R may be implemented as a semiconductor or a conductor, and in the case of a semiconductor, amorphous or polycrystalline silicon may be used, or n + doped amorphous or polycrystalline silicon may be used.

유기 발광 다이오드(LD)의 애노드(anode)와 캐소드(cathode)는 각각 노드(Nc)와 공통 전압(Vss)에 연결되어 있다. 유기 발광 다이오드(LD)는 구동 트랜지스터(Qd)가 공급하는 전류(I_LD)의 크기에 따라 세기를 달리하여 발광함으로써 화상을 표시한다. 전류(I_LD)의 크기는 구동 트랜지스터(Qd)의 제어 단자와 출력 단자 사이의 전압(Vgs)의 크기에 의존한다.An anode and a cathode of the organic light emitting diode LD are connected to the node Nc and the common voltage Vss, respectively. The organic light emitting diode LD displays an image by emitting light at different intensities according to the magnitude of the current I _LD supplied from the driving transistor Qd. The magnitude of the current I _LD depends on the magnitude of the voltage Vgs between the control terminal and the output terminal of the driving transistor Qd.

스위칭 트랜지스터(Qs1)는 주사 신호선(G_i), 데이터 전압(Vdata) 및 노드(Nb)에 연결되어 있으며, 주사 신호(Vg_i)에 응답하여 동작한다.The switching transistor Qs1 is connected to the scan signal line G _i , the data voltage Vdata and the node Nb, and operates in response to the scan signal Vg _i .

스위칭 트랜지스터(Qs2)는 주사 신호선(G_i), 기준 트랜지스터(Qr)의 입력 단자 및 노드(Na)에 연결되어 있으며, 주사 신호(Vg_i)에 응답하여 동작한다.A switching transistor (Qs2) is operative in response to a scanning signal line (G _i), is connected to the input terminal and the node (Na) of the reference transistor (Qr), scan signal (Vg _i).

스위칭 트랜지스터(Qs3)는 전단 주사 신호선(G_i-1), 선충전 전압(Vpre) 및 노드(Na)에 연결되어 있으며, 전단 주사 신호(Vg_i-1)에 응답하여 동작한다.The switching transistor Qs3 is connected to the front end scan signal line G _i-1 , the precharge voltage Vpre, and the node Na, and operates in response to the front end scan signal Vg _i-1 .

이러한 트랜지스터(Qd, Qr, Qs1∼Qs3)는 비정질 규소 또는 다결정 규소로 이루어진 n-채널 전계 효과 트랜지스터(field effect transistor, FET)로 이루어진다. 그러나 이들 트랜지스터(Qd, Qr, Qs1∼Qs3)는 p-채널 전계 효과 트랜지스터(FET)로도 이루어질 수 있으며, 이 경우 p-채널 전계 효과 트랜지스터(FET)와 n-채널 전계 효과 트랜지스터(FET)는 서로 상보형(complementary)이므로 p-채널 전계 효과 트랜지스터(FET)의 동작과 전압 및 전류는 n-채널 전계 효과 트랜지스터(FET)의 그것과 반대가 된다.These transistors Qd, Qr, Qs1 to Qs3 are composed of n-channel field effect transistors (FETs) made of amorphous silicon or polycrystalline silicon. However, these transistors Qd, Qr and Qs1 to Qs3 may also be p-channel field effect transistors (FETs), in which case the p-channel field effect transistors (FET) and n-channel field effect transistors (FET) Complementary, the operation and voltage and current of the p-channel field effect transistor (FET) are opposite to that of the n-channel field effect transistor (FET).

그러면, 도 2에 도시한 유기 발광 표시 장치의 구동 트랜지스터(Qd)와 유기 발광 다이오드(LD)의 구조에 대하여 도 3 및 도 4를 참고하여 상세하게 설명한다.Next, the structure of the driving transistor Qd and the organic light emitting diode LD of the organic light emitting diode display illustrated in FIG. 2 will be described in detail with reference to FIGS. 3 and 4.

도 3은 도 2에 도시한 유기 발광 표시 장치의 한 화소의 구동 트랜지스터와 유기 발광 다이오드의 단면의 한 예를 도시한 단면도이고, 도 4는 본 발명의 한 실시예에 따른 유기 발광 표시 장치의 유기 발광 다이오드의 개략도이다.3 is a cross-sectional view illustrating an example of a cross section of a driving transistor and an organic light emitting diode of one pixel of the organic light emitting diode display illustrated in FIG. 2, and FIG. 4 is an organic light emitting diode display according to an exemplary embodiment of the present invention. A schematic diagram of a light emitting diode.

절연 기판(110) 위에 제어 단자 전극(control electrode)(124)이 형성되어 있다. 게이트 전극(124)은 알루미늄(Al)과 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)과 은 합금 등 은 계열의 금속, 구리(Cu)와 구리 합금 등 구리 계열의 금속, 몰리브덴(Mo)과 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 따위로 이루어지는 것이 바람직하다. 그러나 게이트 전극(124) 은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수 있다. 이 중 한 도전막은 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 이루어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 티타늄, 탄탈륨 등으로 이루어진다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄 (합금) 상부막 및 알루미늄 (합금) 하부막과 몰리브덴 (합금) 상부막을 들 수 있다. 그러나 게이트 전극(124)은 다양한 여러 가지 금속과 도전체로 만들어질 수 있다. 제어 단자 전극(124)은 기판(110) 면에 대하여 경사져 있으며 그 경사각은 30-80°이다.The control electrode 124 is formed on the insulating substrate 110. The gate electrode 124 may be formed of aluminum-based metals such as aluminum (Al) and aluminum alloys, silver-based metals such as silver (Ag) and silver alloys, copper-based metals such as copper (Cu) and copper alloys, and molybdenum (Mo) Molybdenum-based metal such as molybdenum alloy, chromium (Cr), titanium (Ti), tantalum (Ta) and the like is preferably made of. However, the gate electrode 124 may have a multi-layer structure including two conductive layers (not shown) having different physical properties. One of the conductive films is made of a low resistivity metal such as an aluminum-based metal, a silver-based metal, or a copper-based metal so as to reduce signal delay or voltage drop. In contrast, the other conductive layer is made of a material having excellent physical, chemical, and electrical contact properties with other materials, particularly indium tin oxide (ITO) and indium zinc oxide (IZO), such as molybdenum-based metal, chromium, titanium, tantalum, and the like. Good examples of such a combination include a chromium bottom film, an aluminum (alloy) top film, and an aluminum (alloy) bottom film and a molybdenum (alloy) top film. However, the gate electrode 124 may be made of various various metals and conductors. The control terminal electrode 124 is inclined with respect to the substrate 110 surface and its inclination angle is 30-80 °.

제어 단자 전극(124) 위에는 질화규소(SiNx) 따위로 이루어진 절연막(insulating layer)(140)이 형성되어 있다.An insulating layer 140 made of silicon nitride (SiNx) is formed on the control terminal electrode 124.

절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 또는 다결정 규소(polycrystalline silicon) 등으로 이루어진 반도체(154)가 형성되어 있다. 반도체(154)의 위에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 한 쌍의 저항성 접촉 부재(ohmic contact)(163, 165)가 형성되어 있다. 반도체(154)와 저항성 접촉 부재(163, 165)의 측면은 기판(110) 면에 대하여 경사져 있으며 경사각은 30-80°이다.On the insulating layer 140, a semiconductor 154 made of hydrogenated amorphous silicon (amorphous silicon is abbreviated a-Si), polycrystalline silicon, or the like is formed. On the semiconductor 154, a pair of ohmic contacts 163 and 165 made of a material such as n + hydrogenated amorphous silicon doped with silicide or n-type impurities at a high concentration are formed. Side surfaces of the semiconductor 154 and the ohmic contacts 163 and 165 are inclined with respect to the substrate 110 surface, and the inclination angle is 30-80 °.

저항성 접촉 부재(163, 165) 및 절연막(140) 위에는 입력 단자 전극(input electrode)(173)과 출력 단자 전극(output electrode)(175)이 형성되어 있다. 입력 단자 전극(173)과 출력 단자 전극(175)은 크롬, 몰리브덴 계열의 금속, 탄탈륨 및 티타늄 등 내화성 금속으로 이루어지는 것이 바람직하며, 내화성 금속 따위의 하부막(도시하지 않음)과 그 위에 위치한 저저항 물질 상부막(도시하지 않음)으로 이루어진 다층막 구조를 가질 수 있다. 다층막 구조의 예로는 크롬 또는 몰리브덴 (합금) 하부막과 알루미늄 상부막의 이중막, 몰리브덴 (합금) 하부막 - 알루미늄 (합금) 중간막 - 몰리브덴 (합금) 상부막의 삼중막을 들 수 있다. 입력 단자 전극(173) 및 출력 단자 전극(175)도 입력 전극(124) 등과 마찬가지로 그 측면이 약 30-80ㅀ의 각도로 각각 경사져 있다.An input electrode 173 and an output electrode 175 are formed on the ohmic contacts 163 and 165 and the insulating layer 140. The input terminal electrode 173 and the output terminal electrode 175 are preferably made of refractory metals such as chromium, molybdenum-based metals, tantalum and titanium, and include a lower film (not shown) such as refractory metals and a low resistance thereon. It may have a multilayer structure consisting of a material upper layer (not shown). Examples of the multilayer structure include a double layer of chromium or molybdenum (alloy) lower layer and an aluminum upper layer, and a triple layer of molybdenum (alloy) lower layer-aluminum (alloy) interlayer-molybdenum (alloy) upper layer. Similarly to the input electrode 124 and the like, the input terminal electrode 173 and the output terminal electrode 175 are inclined at an angle of about 30-80 degrees, respectively.

입력 단자 전극(173)과 출력 단자 전극(175)은 서로 분리되어 있으며 제어 단자 전극(124)을 기준으로 양쪽에 위치한다. 제어 단자 전극(124), 입력 단자 전극(173) 및 출력 단자 전극(175)은 반도체(154)와 함께 구동 트랜지스터(Qd)를 이루며, 그 채널(channel)은 입력 단자 전극(173)과 출력 단자 전극(175) 사이의 반도체(154)에 형성된다.The input terminal electrode 173 and the output terminal electrode 175 are separated from each other and positioned on both sides of the control terminal electrode 124. The control terminal electrode 124, the input terminal electrode 173, and the output terminal electrode 175 together with the semiconductor 154 form a driving transistor Qd, and its channel is the input terminal electrode 173 and the output terminal. It is formed in the semiconductor 154 between the electrodes 175.

저항성 접촉 부재(163, 165)는 그 하부의 반도체(154)와 그 상부의 입력 전극(173) 및 출력 전극(175) 사이에만 존재하며 접촉 저항을 낮추어 주는 역할을 한다. 반도체(154)에는 입력 전극(173)과 출력 전극(175)으로 덮이지 않은 부분이 있다.The ohmic contacts 163 and 165 exist only between the semiconductor 154 below and the input electrode 173 and the output electrode 175 thereon, and serve to lower the contact resistance. The semiconductor 154 has a portion not covered by the input electrode 173 and the output electrode 175.

입력 단자 전극(173) 및 출력 단자 전극(175)과 노출된 반도체(154) 부분 및 절연막(140) 위에는 보호막(passivation layer)(180)이 형성되어 있다. 보호막 (180)은 질화규소나 산화규소 따위의 무기 절연물, 유기 절연물, 저유전율 절연물 따위로 만들어진다. 저유전율 절연물의 유전 상수는 4.0 이하인 것이 바람직하며 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등이 그 예이다. 유기 절연물 중 감광성을 가지는 것으로 보호막(180)을 만들 수도 있으며, 보호막(180)의 표면은 평탄할 수 있다. 또한 보호막(180)은 반도체(154)의 노출된 부분을 보호하면서도 유기막의 장점을 살릴 수 있도록, 하부 무기막과 상부 유기막의 이중막 구조로 이루어질 수 있다. 보호막(180)에는 출력 단자 전극(175)을 드러내는 접촉 구멍(contact hole)(185)이 형성되어 있다.A passivation layer 180 is formed on the input terminal electrode 173, the output terminal electrode 175, the exposed portion of the semiconductor 154, and the insulating layer 140. The passivation layer 180 is made of an inorganic insulator such as silicon nitride or silicon oxide, an organic insulator, or a low dielectric insulator. Preferably, the dielectric constant of the low dielectric constant insulator is 4.0 or less, for example, a-Si: C: O, a-Si: O: F, etc., which are formed by plasma enhanced chemical vapor deposition (PECVD). Among the organic insulators, the protective layer 180 may be formed by having photosensitivity, and the surface of the protective layer 180 may be flat. In addition, the passivation layer 180 may be formed as a double layer structure of the lower inorganic layer and the upper organic layer so as to protect the exposed portion of the semiconductor 154 while utilizing the advantages of the organic layer. In the passivation layer 180, a contact hole 185 exposing the output terminal electrode 175 is formed.

보호막(180) 위에는 화소 전극(190)이 형성되어 있다. 화소 전극(190)은 접촉 구멍(185)을 통하여 출력 단자 전극(175)과 물리적·전기적으로 연결되어 있으며, ITO 또는 IZO 등의 투명한 도전 물질이나 알루미늄 또는 은 합금의 반사성이 우수한 금속으로 형성할 수 있다.The pixel electrode 190 is formed on the passivation layer 180. The pixel electrode 190 is physically and electrically connected to the output terminal electrode 175 through the contact hole 185, and may be formed of a transparent conductive material such as ITO or IZO, or a metal having excellent reflectivity of aluminum or silver alloy. have.

보호막(180) 위에는 또한 격벽(360)이 형성되어 있다. 격벽(360)은 화소 전극(190) 가장자리 주변을 둑(bank)처럼 둘러싸서 개구부(opening)를 정의하며 유기 절연 물질 또는 무기 절연 물질로 만들어진다.The partition wall 360 is further formed on the passivation layer 180. The partition wall 360 surrounds the edge of the pixel electrode 190 like a bank to define an opening and is made of an organic insulating material or an inorganic insulating material.

화소 전극(190) 위에는 유기 발광 부재(370)가 형성되어 있으며, 유기 발광 부재(370)는 격벽(360)으로 둘러싸인 개구부에 갇혀 있다.An organic light emitting member 370 is formed on the pixel electrode 190, and the organic light emitting member 370 is trapped in an opening surrounded by the partition wall 360.

유기 발광 부재(370)는, 도 4에 도시한 바와 같이, 발광층(emitting layer)(EML) 외에 발광층(EML)의 발광 효율을 향상하기 위한 부대층들을 포함하는 다층 구조를 가진다. 부대층에는 전자와 정공의 균형을 맞추기 위한 전자 수송층(electron transport layer)(ETL) 및 정공 수송층(hole transport layer)(HTL)과 전자와 정공의 주입을 강화하기 위한 전자 주입층(electron injecting layer)(EIL)과 정공 주입층(hole injecting layer)(HIL)이 있다. 부대층은 생략될 수 있다.As illustrated in FIG. 4, the organic light emitting member 370 has a multilayer structure including auxiliary layers for improving the light emitting efficiency of the light emitting layer EML in addition to the light emitting layer EML. The secondary layer contains an electron transport layer (ETL) and hole transport layer (HTL) to balance electrons and holes, and an electron injecting layer to enhance injection of electrons and holes. (EIL) and hole injecting layer (HIL). Subsidiary layers may be omitted.

격벽(360) 위에는 금속과 같이 낮은 비저항을 가지는 도전 물질로 이루어진 보조 전극(382)이 형성되어 있다.An auxiliary electrode 382 made of a conductive material having a low specific resistance, such as a metal, is formed on the partition wall 360.

격벽(360), 유기 발광 부재(370) 및 보조 전극(382) 위에는 공통 전압(Vss)이 인가되는 공통 전극(270)이 형성되어 있다. 공통 전극(270)은 칼슘(Ca), 바륨(Ba), 알루미늄(Al) 등을 포함하는 반사성 금속 또는 ITO 또는 IZO 등의 투명한 도전 물질로 이루어져 있다.The common electrode 270 to which the common voltage Vss is applied is formed on the partition wall 360, the organic light emitting member 370, and the auxiliary electrode 382. The common electrode 270 is made of a reflective metal including calcium (Ca), barium (Ba), aluminum (Al), or a transparent conductive material such as ITO or IZO.

보조 전극(382)은 공통 전극(270)과 접촉하여 공통 전극(270)의 도전성을 보완해주어 공통 전극(270)의 전압이 왜곡되는 것을 방지한다.The auxiliary electrode 382 is in contact with the common electrode 270 to compensate for the conductivity of the common electrode 270 to prevent the voltage of the common electrode 270 from being distorted.

불투명한 화소 전극(190)과 투명한 공통 전극(270)은 표시판(300)의 상부 방향으로 화상을 표시하는 전면 발광(top emission) 방식의 유기 발광 표시 장치에 적용하며, 투명한 화소 전극(190)과 불투명한 공통 전극(270)은 표시판(300)의 아래 방향으로 화상을 표시하는 배면 발광(bottom emission) 방식의 유기 발광 표시 장치에 적용한다.The opaque pixel electrode 190 and the transparent common electrode 270 are applied to a top emission organic light emitting display device that displays an image in an upper direction of the display panel 300. The opaque common electrode 270 is applied to a bottom emission organic light emitting display device that displays an image in a downward direction of the display panel 300.

화소 전극(190), 유기 발광 부재(370) 및 공통 전극(270)은 도 2에 도시한 유기 발광 다이오드(LD)를 이루며, 화소 전극(190)은 애노드, 공통 전극(270)은 캐소드 또는 화소 전극(190)은 캐소드, 공통 전극(270)은 애노드가 된다. 유기 발광 다이오드(LD)는 유기 발광 부재(370)의 재료에 따라 기본색(primary color) 중 한 색상의 빛을 낸다. 기본색의 예로는 들면 적색, 녹색, 청색의 삼원색을 들 수 있으며 이들 삼원색의 공간적 합으로 원하는 색상을 표시한다.The pixel electrode 190, the organic light emitting member 370, and the common electrode 270 form an organic light emitting diode LD shown in FIG. 2, and the pixel electrode 190 is an anode and the common electrode 270 is a cathode or a pixel. The electrode 190 becomes a cathode and the common electrode 270 becomes an anode. The organic light emitting diode LD emits light of one of the primary colors according to the material of the organic light emitting member 370. Examples of the primary colors include three primary colors of red, green, and blue, and the desired colors are represented by the spatial sum of these three primary colors.

다시 도 1을 참조하면, 주사 구동부(400)는 표시판(300)의 주사 신호선(G₀-G_n)에 연결되어 스위칭 트랜지스터(Qs1∼Qs3)를 턴 온시킬 수 있는 고전압(Von)과 턴 오프시킬 수 있는 저전압(Voff)의 조합으로 이루어진 주사 신호(Vg_i)를 주사 신호선(G₀-G_n)에 인가한다.Referring back to FIG. 1, the scan driver 400 is connected to the scan signal lines G ₀ -G _n of the display panel 300 to turn on the high voltage Von and the turn-off which can turn on the switching transistors Qs 1 to Qs 3. The scan signal Vg _i , which is a combination of low voltages Voff, can be applied to the scan signal lines G ₀ -G _n .

데이터 구동부(500)는 표시판(300)의 데이터선(D₁-D_m)에 연결되어 화상 신호를 나타내는 데이터 전압(Vdata)을 데이터선(D₁-D_m)에 인가한다.The data driver 500 is connected to the data lines D ₁ -D _m of the display panel 300 to apply a data voltage Vdata representing an image signal to the data lines D ₁ -D _m .

발광 구동부(700)는 표시판(300)의 발광 신호선(S₁-S_n)에 연결되어 구동 전압(Vdd)과 기준 전압(Vref)의 조합으로 이루어진 발광 신호(Vs_i)를 발광 신호선(S₁-S_n)에 인가한다.The emission driver 700 is connected to the emission signal lines S ₁ -S _n of the display panel 300 to emit the emission signal Vs _i , which is a combination of the driving voltage Vdd and the reference voltage Vref, and emits the emission signal line S _1. -S _n ).

주사 구동부(400), 데이터 구동부(500) 또는 발광 구동부(700)는 복수의 구동 집적 회로 칩의 형태로 액정 표시판 조립체(300) 위에 직접 장착되거나, 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되어 TCP(tape carrier package)의 형태로 표시판(300)에 부착될 수도 있다. 이와는 달리, 게이트 구동부(400), 데이터 구동부(500) 또는 발광 구동부(700)가 신호선(G₀- G_n, D₁-D_m, S₁-S_n) 및 트랜지스터(Qd, Qr, Qs1-Qs3) 따위와 함께 표시판(300)에 집적될 수도 있다.The scan driver 400, the data driver 500, or the light emitting driver 700 may be mounted directly on the liquid crystal panel assembly 300 in the form of a plurality of driving integrated circuit chips, or may be provided with a flexible printed circuit film ( It may be mounted on the display panel 300 in the form of a tape carrier package (TCP). Alternatively, the gate driver 400, the data driver 500, or the light emission driver 700 may include the signal lines G ₀ -G _n , D ₁ -D _m , S ₁ -S _n , and the transistors Qd, Qr, and Qs1 −. The display panel 300 may be integrated with the Qs3).

신호 제어부(600)는 주사 구동부(400), 데이터 구동부(500) 및 발광 구동부(700) 등의 동작을 제어한다.The signal controller 600 controls operations of the scan driver 400, the data driver 500, and the light emission driver 700.

그러면 이러한 유기 발광 표시 장치의 동작에 대하여 도 5를 참고하여 상세하게 설명한다.Next, an operation of the organic light emitting diode display will be described in detail with reference to FIG. 5.

신호 제어부(600)는 외부의 그래픽 제어기(도시하지 않음)로부터 입력 영상 신호(R, G, B) 및 이의 표시를 제어하는 입력 제어 신호, 예를 들면 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync), 메인 클록(MCLK), 데이터 인에이블 신호(DE) 등을 제공받는다. 신호 제어부(600)는 입력 영상 신호(R, G, B)와 입력 제어 신호를 기초로 영상 신호(R, G, B)를 표시판(300)의 동작 조건에 맞게 적절히 처리하고 주사 제어 신호(CONT1), 데이터 제어 신호(CONT2) 및 발광 제어 신호(CONT3) 등을 생성한 후, 주사 제어 신호(CONT1)를 주사 구동부(400)로 내보내고 데이터 제어 신호(CONT2)와 처리한 영상 신호(DAT)는 데이터 구동부(500)로 내보내며, 발광 제어 신호(CONT3)는 발광 구동부(700)로 내보낸다.The signal controller 600 is configured to control the input image signals R, G, and B and their display from an external graphic controller (not shown), for example, a vertical synchronization signal Vsync and a horizontal synchronization signal ( Hsync, main clock MCLK, and data enable signal DE are provided. The signal controller 600 properly processes the image signals R, G, and B according to the operating conditions of the display panel 300 based on the input image signals R, G, and B and the input control signal, and scan control signals CONT1. ), The data control signal CONT2 and the light emission control signal CONT3 are generated, and then the scan control signal CONT1 is sent to the scan driver 400, and the data control signal CONT2 and the processed image signal DAT are generated. The light emission control signal CONT3 is emitted to the data driver 500 and the light emission control signal CONT3 is emitted to the light emission driver 700.

주사 제어 신호(CONT1)는 고전압(Von)의 주사 시작을 지시하는 수직 동기 시작 신호(STV)와 고전압(Von)의 출력을 제어하는 적어도 하나의 클록 신호 등을 포 함한다. 게이트 제어 신호(CONT1)는 또한 고전압(Von)의 지속 시간을 한정하는 출력 인에이블 신호(OE)를 포함할 수 있다.The scan control signal CONT1 includes a vertical synchronization start signal STV for instructing the start of scanning of the high voltage Von and at least one clock signal for controlling the output of the high voltage Von. The gate control signal CONT1 may also include an output enable signal OE that defines the duration of the high voltage Von.

데이터 제어 신호(CONT2)는 한 화소 행의 데이터 전송을 알리는 수평 동기 시작 신호(STH)와 데이터선(D₁-D_m)에 해당 데이터 전압을 인가하라는 로드 신호(LOAD) 및 데이터 클록 신호(HCLK) 등을 포함한다.The data control signal CONT2 is a load signal LOAD and a data clock signal HCLK for applying a corresponding data voltage to the horizontal synchronization start signal STH and the data lines D ₁ -D _m indicating data transfer of one pixel row. ), And the like.

여기에서 특정 화소행, 예를 들면 i 번째 행에 초점을 맞추어 설명한다.Here, description will be given focusing on a specific pixel row, for example, the i-th row.

먼저, 발광 구동부(700)가 신호 제어부(600)로부터의 발광 제어 신호(CONT3)에 따라 발광 신호(Vs_i)를 기준 전압(Vref)으로 만들고, 데이터선(D₁-D_m)이 전단 화소행, 즉 (i-1) 번째 화소행에 대한 데이터 전압(Vdata)을 전달하는 동안 주사 구동부(400)는 주사 제어 신호(CONT1)에 따라 전단 주사 신호선, 즉 (i-1) 번째 주사 신호선(G_i-1)에 대한 주사 신호(Vg_i-1)를 고전압(Von)으로 바꾼다. 그러면 전단 주사 신호선(G_i-1)에 연결되어 있는 i 번째 화소행의 스위칭 트랜지스터(Qs3)가 턴 온된다. 이때 i 번째 주사 신호선(G_i)이 전달하는 주사 신호(Vg_i)는 저전압(Voff)이므로 i 번째 화소행의 다른 두 스위칭 트랜지스터(Qs1, Qs2)는 턴 오프 상태이다. 이하에서 이 구간을 선충전 구간이라 한다.First, the light emission driver 700 makes the light emission signal Vs _{i a} reference voltage Vref according to the light emission control signal CONT3 from the signal controller 600, and the data lines D ₁ -D _m are sheared. While transferring the data voltage Vdata for the (i-1) th pixel row, the scan driver 400 according to the scan control signal CONT1 performs the front end scan signal line, that is, the (i-1) th scan signal line (i-1). The scan signal Vg _i-1 for G _i-1 ) is changed to the high voltage Von. Then, the switching transistor Qs3 of the i-th pixel row connected to the front end scan signal line G _i-1 is turned on. At this time, since the scan signal Vg _i transmitted by the i th scan signal line G _i is a low voltage Voff, the other two switching transistors Qs1 and Qs2 in the i th pixel row are turned off. Hereinafter, this section is called a precharge section.

그러면 노드(Na)에는 선충전 전압(Vpre)이 인가되고 축전기(Cst)에 의하여 이 전압(Vpre)이 유지된다. 선충전 전압(Vpre)은 데이터 전압(Vdata) 및 기준 전압(Vref)보다 충분히 큰 값으로 설정된다. 한편 기준 전압(Vref)은 공통 전압 (Vss)에 대하여 유기 발광 다이오드(LD)의 문턱 전압(Vtho) 이하의 값으로 설정된다. 이에 따라 선충전 구간에서 구동 트랜지스터(Qd)가 턴 온이 되어 기준 전압(Vref)이 노드(Nc)에 걸리더라도 유기 발광 다이오드(LD)는 전류가 흐르지 않으므로 발광하지 않는다. 대신, 두 노드(Na, Nc) 사이의 전압 차는 축전기(Cst)에 저장된다.Then, the precharge voltage Vpre is applied to the node Na, and the voltage Vpre is maintained by the capacitor Cst. The precharge voltage Vpre is set to a value sufficiently larger than the data voltage Vdata and the reference voltage Vref. The reference voltage Vref is set to a value equal to or less than the threshold voltage Vtho of the organic light emitting diode LD with respect to the common voltage Vss. Accordingly, even when the driving transistor Qd is turned on in the precharge period and the reference voltage Vref is applied to the node Nc, the organic light emitting diode LD does not emit light because no current flows. Instead, the voltage difference between the two nodes Na and Nc is stored in the capacitor Cst.

이어, 데이터 구동부(500)는 신호 제어부(600)로부터의 데이터 제어 신호(CONT2)에 따라 i번째 행의 화소(PX)에 대한 영상 데이터(DAT)를 입력받아 아날로그 데이터 전압(Vdata)으로 변환하고 이를 데이터선(D₁-D_m)에 인가한다.Subsequently, the data driver 500 receives the image data DAT for the pixel PX of the i-th row according to the data control signal CONT2 from the signal controller 600, and converts the image data DAT into an analog data voltage Vdata. This is applied to the data lines D ₁ -D _m .

한편 주사 구동부(400)는 i 번째 화소행에 대한 데이터 전압(Vdata)이 인가되기 전에 전단 주사 신호(Vg_i-1)를 저전압(Voff)으로 바꾸어 스위칭 트랜지스터(Qs3)를 턴 오프시키고, i 번째 화소행에 대한 데이터 전압(Vdata)이 인가됨과 동시에 또는 인가된 후에 주사 신호(Vg_i)를 고전압(Von)으로 바꾸어 스위칭 트랜지스터(Qs1, Qs2)를 턴 온시킴으로써 데이터 입력 구간이 시작된다.On the other hand, the scan driver 400 turns off the switching transistor Qs3 by changing the front end scan signal Vg _i-1 to a low voltage Voff before the data voltage Vdata for the i-th pixel row is applied. The data input period is started by turning on the switching transistors Qs1 and Qs2 by turning the scan signal Vg _i into a high voltage Von simultaneously with or after the data voltage Vdata is applied to the pixel row.

데이터 입력 구간에서 발광 신호(Vs_i)는 기준 전압(Vref)을 유지하고 스위칭 트랜지스터(Qs1)는 데이터 전압(Vdata)을 노드(Nb)에 인가한다.In the data input period, the light emission signal Vs _i maintains the reference voltage Vref and the switching transistor Qs1 applies the data voltage Vdata to the node Nb.

이때 저항(R)의 저항값은 충분히 크게 설정되어 있어 노드(Nb, Nc) 사이에 흐르는 전류는 매우 작다. 예를 들면 저항(R)의 값이 10⁹Ω이고, 데이터 전압(Vdata)이 13V이며, 기준 전압(Vref)이 3V라면 저항(R)에는 10㎁가 흐른다. 저항 (R)에 흐르는 전류가 미미하므로 노드(Nb)에는 데이터 전압(Vdata)이 유지되고, 노드(Nc)에는 기준 전압(Vref)이 유지된다.At this time, the resistance value of the resistor R is set sufficiently large so that the current flowing between the nodes Nb and Nc is very small. For example, if the value of the resistor R is 10 ⁹ kV, the data voltage Vdata is 13V, and the reference voltage Vref is 3V, 10 kV flows through the resistor R. Since the current flowing through the resistor R is insignificant, the data voltage Vdata is maintained at the node Nb, and the reference voltage Vref is maintained at the node Nc.

한편, 선충전 전압(Vpre)이 데이터 전압(Vdata)보다 크기 때문에, 데이터 입력 구간이 시작될 때 기준 트랜지스터(Qr)가 턴 온된다. 따라서 축전기(Cst)에 충전되어 있는 전하들이 스위칭 트랜지스터(Qs2), 기준 트랜지스터(Qr) 및 스위칭 트랜지스터(Qs1)를 통하여 방전된다. 이 방전은 기준 트랜지스터(Qr)의 제어 단자와 출력 단자 사이의 전압 차가 기준 트랜지스터(Qr)의 문턱 전압(Vthr)이 될 때까지 지속하다가 멈춘다. 이때 노드(Na)에서의 전압(VA)은 다음과 같은 전압 값으로 수렴하는데, 선충전 전압(Vpre)이 높으면 높을수록 보다 안정적으로 이 값에 수렴한다.Meanwhile, since the precharge voltage Vpre is greater than the data voltage Vdata, the reference transistor Qr is turned on when the data input period starts. Therefore, the charges charged in the capacitor Cst are discharged through the switching transistor Qs2, the reference transistor Qr, and the switching transistor Qs1. This discharge continues and stops until the voltage difference between the control terminal and the output terminal of the reference transistor Qr becomes the threshold voltage Vthr of the reference transistor Qr. At this time, the voltage VA at the node Na converges to the following voltage value. The higher the precharge voltage Vpre, the more stable the value converges to this value.

VA＝Vthr＋VdataVA = Vthr + Vdata

여기서 한 화소 상에서 기준 트랜지스터(Qr)를 구동 트랜지스터(Qd)에 매우 근접한 위치에 배치하고, 서로 같은 구조를 가지게 하면, 기준 트랜지스터(Qr)의 문턱 전압(Vthr)과 구동 트랜지스터(Qd)의 문턱 전압(Vthd)이 서로 같게 된다. 따라서 구동 트랜지스터(Qd)의 제어 단자와 출력 단자 사이의 전압(Vgs)은 다음과 같으며, 이 전압(Vgs)은 축전기(Cst)에 저장된다.Here, when the reference transistor Qr is disposed at a position very close to the driving transistor Qd on one pixel, and has the same structure, the threshold voltage Vthr of the reference transistor Qr and the threshold voltage of the driving transistor Qd are arranged. (Vthd) becomes equal to each other. Therefore, the voltage Vgs between the control terminal and the output terminal of the driving transistor Qd is as follows, and this voltage Vgs is stored in the capacitor Cst.

Vgs＝Vthd＋Vdata－VrefVgs = Vthd + Vdata-Vref

그런 후 주사 구동부(400)는 주사 제어 신호(CONT1)에 따라 주사 신호(Vg_i)를 저전압(Voff)으로 바꾸어 스위칭 트랜지스터(Qs1, Qs2)를 턴 오프시킨다. 그러면 노드(Na)는 고립(floating) 상태가 되고, 노드(Nb)는 데이터 전압(Vdata)으로부터 끊어진다. 그러면 노드(Nb)에 걸린 기생 축전기에 충전되어 있던 전하들이 저항(R)을 통하여 노드(Nc)로 방전되어 노드(Nb)의 전압이 노드(Nc)의 전압과 같아진다. 이때 노드(Nb)의 전압이 노드(Nc)의 전압에 이르는 시간은 노드(Nb)에 걸려 있는 기생 용량과 저항(R)의 저항값의 곱인 시정수(τ)에 의하여 결정된다. 이 시정수(τ)는 노드(Nb) 전압이 노드(Nc) 전압의 약 63.2％가 되는데 걸리는 시간과 동일하다. 만약 노드(Nb)의 기생 용량이 0.01㎊이고 앞서처럼 저항(R) 값이 10⁹Ω이면, 시정수(τ)는 10㎲가 된다. 따라서 이 경우 약 30㎲가 지나면, 노드(Nb) 전압은 노드(Nc) 전압의 95％ 수준에 이르게 된다.Thereafter, the scan driver 400 turns off the switching transistors Qs1 and Qs2 by changing the scan signal Vg _i to the low voltage Voff according to the scan control signal CONT1. The node Na is then in a floating state, and the node Nb is disconnected from the data voltage Vdata. Then, the electric charges charged in the parasitic capacitor applied to the node Nb are discharged to the node Nc through the resistor R so that the voltage of the node Nb is equal to the voltage of the node Nc. In this case, the time at which the voltage of the node Nb reaches the voltage of the node Nc is determined by the time constant τ, which is the product of the parasitic capacitance applied to the node Nb and the resistance value of the resistor R. This time constant? Is equal to the time taken for the node Nb voltage to be about 63.2% of the node Nc voltage. If the parasitic capacitance of the node Nb is 0.01 ㎊ and the resistance R value is 10 ⁹ 처럼 as before, the time constant τ is 10 ㎲. Therefore, in this case, after about 30 kV, the node Nb voltage reaches 95% of the node Nc voltage.

주사 신호(Vg_i)를 저전압(Voff)으로 바꾼 후 소정 시간이 경과하면, 발광 구동부(700)가 신호 제어부(600)로부터의 발광 제어 신호(CONT3)에 따라 발광 신호(Vs_i)를 구동 전압(Vdd)으로 바꿈으로써 발광 구간이 시작된다. 구동 전압(Vdd)은 구동 트랜지스터(Qd)가 포화 영역에서 구동하도록 적절히 높은 값으로 설정된다. 이에 따라, 구동 트랜지스터(Qd)는 구동 트랜지스터(Qd)의 제어 단자와 출력 단자 사이의 전압 차(Vgs)에 의하여 제어되는 출력 전류(I_LD)를 출력 단자를 통하여 유기 발광 다이오드(LD)에 공급한다. 유기 발광 다이오드(LD)는 출력 전류(I_LD)의 크기 에 따라 세기를 달리하여 발광함으로써 해당 화상을 표시한다.When a predetermined time elapses after the scan signal Vg _i is changed to the low voltage Voff, the light emission driver 700 drives the light emission signal Vs _i according to the light emission control signal CONT3 from the signal controller 600. The light emission period starts by changing to Vdd. The driving voltage Vdd is set to an appropriately high value so that the driving transistor Qd is driven in the saturation region. Accordingly, the driving transistor Qd supplies the output current I _LD controlled by the voltage difference Vgs between the control terminal and the output terminal of the driving transistor Qd to the organic light emitting diode LD through the output terminal. do. The organic light emitting diode LD displays a corresponding image by emitting light having a different intensity depending on the size of the output current I _LD .

전류가 흐르면 노드(Nc)의 전압이 상승하는데, 구동 트랜지스터(Qd)의 제어 단자가 플로팅되어 있으므로 축전기(Cst)에 충전되어 있는 전압은 유지된다. 발광 구간 동안 구동 트랜지스터(Qd)에 의하여 유기 발광 다이오드(LD)에 흐르는 구동 전류(I_LD)는 구동 트랜지스터의 문턱 전압(Vthd) 및 유기 발광 다이오드(LD)의 문턱 전압(Vtho)과 무관하게 다음과 같이 결정된다.When the current flows, the voltage of the node Nc rises. However, since the control terminal of the driving transistor Qd is floating, the voltage charged in the capacitor Cst is maintained. The driving current I _LD flowing through the organic light emitting diode LD by the driving transistor Qd during the light emitting period is next independent of the threshold voltage Vthd of the driving transistor and the threshold voltage Vtho of the organic light emitting diode LD. Is determined as follows.

I_LD＝1/2×K×(Vgs－Vthd)² I _LD = 1/2 x K x (Vgs-Vthd) ²

＝1/2×K×(Vthd＋Vdata－Vref－Vthd)² = 1/2 × K × (Vthd + Vdata-Vref-Vthd) ²

＝1/2×K×(Vdata－Vref)² = 1/2 × K × (Vdata-Vref) ²

여기서, K는 박막 트랜지스터의 특성에 따른 상수로서, K＝μ·Ci·W/L이며, μ는 전계 효과 이동도, Ci는 절연층의 용량, W는 구동 트랜지스터(Qd)의 채널 폭, L은 구동 트랜지스터(Qd)의 채널 길이를 나타낸다.Here, K is a constant depending on the characteristics of the thin film transistor, where K = μ · CiW / L, μ is the field effect mobility, Ci is the capacitance of the insulating layer, W is the channel width of the driving transistor Qd, L Represents the channel length of the driving transistor Qd.

구동 트랜지스터(Qd)와 기준 트랜지스터(Qr)는 동작 중에 가해지는 스트레스에 의해 문턱 전압(Vthd, Vthr)이 변동하기 쉬운데, 특히 두 트랜지스터(Qd, Qr)가 비정질 규소를 포함하는 경우 더욱 그러하다. 두 트랜지스터(Qd, Qr)가 서로 다른 크기의 스트레스를 받아서 문턱 전압(Vthd, Vthr)이 서로 달라지면 앞서 설명한 내용이 성립하지 않게 되므로 이 부분에 대하여 살펴볼 필요가 있다.In the driving transistor Qd and the reference transistor Qr, the threshold voltages Vthd and Vthr tend to fluctuate due to stress applied during operation, particularly when the two transistors Qd and Qr include amorphous silicon. If the two transistors Qd and Qr are stressed with different magnitudes, and thus the threshold voltages Vthd and Vthr are different from each other, the foregoing description will not be established.

구동 트랜지스터(Qd)와 기준 트랜지스터(Qr)가 받는 주된 스트레스는 트랜지스터(Qd, Qr)에 인가되는 제어 단자와 출력 단자 사이의 전압 차(Vgs)이다. 구동 트랜지스터(Qd)와 기준 트랜지스터(Qr)의 제어 단자는 서로 연결되어 있으므로 항상 동일한 전압이다. 그리고 구동 트랜지스터(Qd)의 출력 단자 전압은 노드(Nc)의 전압이고 기준 트랜지스터(Qr)의 출력 단자 전압은 노드(Nb)의 전압이다. 노드(Nb)와 노드(Nc)의 전압은 데이터 입력 구간에서 데이터 전압(Vdata)이 입력되는 동안만 서로 다르고 나머지 구간에서는 동일하다. 주사 신호선(G₁-G_n)의 수효가 1,000개이면, 데이터 입력 구간은 한 프레임의 약 0.1％밖에 되지 않는다. 따라서 전체 시간 중 노드(Nb)와 노드(Nc)의 전압이 다른 시간은 0.1%에 불과하므로 노드(Nb)와 노드(Nc)의 전압은 실질적으로 동일하다고 할 수 있다. 따라서 기준 트랜지스터(Qr)에 인가되는 제어 단자와 출력 단자 사이의 전압 차도 구동 트랜지스터(Qd)의 그것과 실질적으로 동일하고, 이에 따라 기준 트랜지스터(Qr)의 문턱 전압(Vthr)의 변동폭은 구동 트랜지스터(Qd)의 문턱 전압(Vthd)의 변동폭과 실질적으로 동일한 것으로 볼 수 있다.The main stress applied to the driving transistor Qd and the reference transistor Qr is the voltage difference Vgs between the control terminal and the output terminal applied to the transistors Qd and Qr. Since the control terminals of the driving transistor Qd and the reference transistor Qr are connected to each other, they are always the same voltage. The output terminal voltage of the driving transistor Qd is the voltage of the node Nc and the output terminal voltage of the reference transistor Qr is the voltage of the node Nb. The voltages of the node Nb and the node Nc differ only while the data voltage Vdata is input in the data input period and are the same in the remaining periods. If the number of scan signal lines G ₁ -G _n is 1,000, the data input section is only about 0.1% of one frame. Therefore, since the voltage between the node Nb and the node Nc is only 0.1% of the total time, the voltages of the node Nb and the node Nc are substantially the same. Therefore, the voltage difference between the control terminal and the output terminal applied to the reference transistor Qr is also substantially the same as that of the driving transistor Qd, and accordingly, the variation width of the threshold voltage Vthr of the reference transistor Qr is determined by the driving transistor ( It can be regarded as substantially the same as the fluctuation range of the threshold voltage Vthd of Qd).

결국, 기준 트랜지스터(Qr)의 문턱 전압(Vthr)은 구동 트랜지스터(Qd)의 문턱 전압(Vthd)과 실질적으로 동일하다.As a result, the threshold voltage Vthr of the reference transistor Qr is substantially the same as the threshold voltage Vthd of the driving transistor Qd.

한편, 구동 트랜지스터(Qd)와 기준 트랜지스터(Qr)의 W/L을 다르게 설계할 수도 있는데, 이에 따라 두 트랜지스터(Qd, Qr)의 문턱 전압(Vthd, Vthr)도 다를 수 있다. 그러면 [수학식 2] 및 [수학식 3]은 다음과 같이 바뀐다.Meanwhile, the W / Ls of the driving transistor Qd and the reference transistor Qr may be designed differently. Accordingly, the threshold voltages Vthd and Vthr of the two transistors Qd and Qr may also be different. [Equation 2] and [Equation 3] are changed as follows.

Vgs＝Vthr＋Vdata－VrefVgs = Vthr + Vdata-Vref

I_LD＝1/2×K×(Vgs－Vthd)² I _LD = 1/2 x K x (Vgs-Vthd) ²

＝1/2×K×(Vthr＋Vdata－Vref－Vthd)² = 1/2 × K × (Vthr + Vdata-Vref-Vthd) ²

＝1/2×K×{Vdata－Vref＋(Vthr－Vthd)}² = 1/2 × K × {Vdata-Vref + (Vthr-Vthd)} ²

구동 트랜지스터(Qd)와 기준 트랜지스터(Qr)의 문턱 전압 차(Vthr-Vthd)가 모든 화소에 대하여 균일하게 되도록, 즉 문턱 전압 차(Vthr-Vthd)가 상수가 되도록 표시판(300)을 설계하면, 주어진 하나의 데이터 전압에 대하여 모든 화소가 동일한 휘도를 나타내므로 이에 따라 영상을 표시하는 데 아무런 지장이 없다. 또한 앞서 설명한 바와 같이 구동 트랜지스터(Qd)와 기준 트랜지스터(Qr)의 문턱 전압(Vthr, Vthd)의 변동치는 W/L과 상관없이 동일하므로 문턱 전압(Vthr, Vthd)이 변화한다고 하더라도 구동 트랜지스터(Qd)와 기준 트랜지스터(Qr)의 문턱 전압(Vthr, Vthd)의 차이(Vthr－Vthd)는 일정하다.If the display panel 300 is designed such that the threshold voltage difference Vthr-Vthd between the driving transistor Qd and the reference transistor Qr is uniform for all pixels, that is, the threshold voltage difference Vthr-Vthd is constant, Since all the pixels exhibit the same luminance for a given data voltage, there is no problem in displaying an image. In addition, as described above, since the fluctuation values of the threshold voltages Vthr and Vthd of the driving transistor Qd and the reference transistor Qr are the same regardless of W / L, even if the threshold voltages Vthr and Vthd change, the driving transistor Qd ) And the difference between the threshold voltages Vthr and Vthd (Vthr-Vthd) of the reference transistor Qr are constant.

따라서 트랜지스터(Qd, Qr)의 각각의 특성이 표시판(300) 전체에 걸쳐서 균일하다면, 문턱 전압 변동을 보상할 수 있다. 결국 공정을 단순화하고 개구율을 늘리기 위하여 기준 트랜지스터(Qr)의 크기를 구동 트랜지스터(Qd)의 크기보다 작게 만들 수 있다.Therefore, if the characteristics of the transistors Qd and Qr are uniform throughout the display panel 300, the threshold voltage variation may be compensated for. As a result, the size of the reference transistor Qr may be made smaller than that of the driving transistor Qd in order to simplify the process and increase the aperture ratio.

이와는 달리, 앞서 설명한 것처럼 구동 트랜지스터(Qd)와 기준 트랜지스터(Qr)가 동일한 문턱 전압을 가지는 경우에는, 화소 별로 트랜지스터(Qd, Qr)의 특성이 다르더라도 구동 트랜지스터(Qd)의 문턱 전압(Vthd) 변동을 보상할 수 있다.In contrast, when the driving transistor Qd and the reference transistor Qr have the same threshold voltage as described above, even if the characteristics of the transistors Qd and Qr are different for each pixel, the threshold voltage Vthd of the driving transistor Qd is different. Compensation can be made.

발광 구간은 다음 프레임에서 i번째 행의 화소(PX)에 대한 선충전 구간이 다시 시작될 때까지 지속되며 그 다음 행의 화소(PX)에 대하여도 앞서 설명한 각 구간에서의 동작을 동일하게 반복한다. 이러한 방식으로, 모든 주사 신호선(G₀-G_n) 및 발광 신호선(S₁-S_n)에 대하여 차례로 구간 제어를 수행하여 모든 화소(PX)에 해당 화상을 표시한다. 여기서 주사 신호선(G₀) 및 주사 신호(Vg₀)는 첫 번째 행의 화소(PX)에 화상을 표시하기 위해서 사용된다.The light emission section continues until the precharge section for the pixel PX in the i-th row starts again in the next frame, and the operation in each section described above is similarly repeated for the pixel PX in the next row. In this manner, section control is performed on all the scan signal lines G ₀ -G _n and the emission signal lines S ₁ -S _n in order to display the corresponding image on all the pixels PX. Here, the scan signal line G ₀ and the scan signal Vg ₀ are used to display an image in the pixels PX of the first row.

각 구간의 길이는 필요에 따라 조정할 수 있다.The length of each section can be adjusted as needed.

이와 같이 본 실시예에 따르면 구동 트랜지스터(Qd) 및 유기 발광 다이오드(LD)의 문턱 전압(Vthd, Vtho)의 천이를 보상하여 화질 열화를 방지할 수 있다.As described above, according to the present exemplary embodiment, the degradation of the image quality may be prevented by compensating for the transition of the threshold voltages Vthd and Vtho of the driving transistor Qd and the organic light emitting diode LD.

한편 이들 문턱 전압(Vthd, Vtho)의 천이를 보상하기 위하여 선충전 전압으로서 구동 전압(Vdd)을 사용할 수도 있는데, 이 경우에도 안정적인 보상을 위하여 구동 전압(Vdd)은 충분히 높아야 한다. 그런데 구동 전압(Vdd)이 높으면 앞서 설명한 것처럼 유기 발광 표시 장치의 발열량이 많아져 유기 발광 표시 장치 내의 소자들이 쉽게 열화된다. 그러나 본 발명의 실시예에서와 같이 구동 전압(Vdd)과 다른 별도의 선충전 전압(Vpre)을 사용함으로써 선충전 전압(Vpre)의 전압 값은 충분히 크게 할 수 있고 구동 전압(Vdd)의 전압 값은 상대적으로 작게 할 수 있다. 이 에 따라 유기 발광 표시 장치의 발열량을 적게 할 수 있으며 열에 의한 유기 발광 표시 장치의 열화를 방지할 수 있다.Meanwhile, the driving voltage Vdd may be used as the precharge voltage to compensate for the transition of these threshold voltages Vthd and Vtho. In this case, the driving voltage Vdd must be sufficiently high for stable compensation. However, when the driving voltage Vdd is high, the heat generation amount of the organic light emitting diode display is increased as described above, and the elements in the organic light emitting diode display are easily degraded. However, by using a separate precharge voltage Vpre different from the drive voltage Vdd as in the embodiment of the present invention, the voltage value of the precharge voltage Vpre can be sufficiently large and the voltage value of the drive voltage Vdd. Can be made relatively small. As a result, the amount of heat generated by the organic light emitting diode display can be reduced, and deterioration of the organic light emitting diode display due to heat can be prevented.

그러면 본 발명의 다른 실시예에 따른 유기 발광 표시 장치에 대하여 도 6을 참고로 하여 설명한다.Next, an organic light emitting diode display according to another exemplary embodiment will be described with reference to FIG. 6.

도 6에 도시한 바와 같이, 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 각 화소(PX)는 유기 발광 다이오드(LD), 구동 트랜지스터(Qd), 기준 트랜지스터(Qr), 축전기(Cst), 트랜지스터(Qt) 및 3개의 스위칭 트랜지스터(Qs1, Qs2, Qs3)를 포함한다.As illustrated in FIG. 6, each pixel PX of an organic light emitting diode display according to another exemplary embodiment of the present invention includes an organic light emitting diode LD, a driving transistor Qd, a reference transistor Qr, and a capacitor Cst. , Transistor Qt and three switching transistors Qs1, Qs2, Qs3.

도 6에 도시한 화소(PX)는 도 2에 도시한 화소(PX)의 저항(R)을 트랜지스터(Qt)로 구현한 것으로 트랜지스터(Qt)를 제외한 나머지는 두 화소(PX)에서 실질적으로 동일하므로 이에 대한 상세한 설명은 생략한다.The pixel PX illustrated in FIG. 6 implements the resistor R of the pixel PX illustrated in FIG. 2 as the transistor Qt, except that the transistor Qt is substantially the same in the two pixels PX. Therefore, detailed description thereof will be omitted.

트랜지스터(Qt)는 노드(Nb)와 노드(Nc) 사이에 연결되어 있으며, 그 제어 단자(게이트)는 노드(Nc)에 연결되어 있다. 그러나 트랜지스터(Qt)의 제어 단자는 노드(Nb)에 연결될 수도 있다.The transistor Qt is connected between the node Nb and the node Nc, and its control terminal (gate) is connected to the node Nc. However, the control terminal of the transistor Qt may be connected to the node Nb.

데이터 입력 구간에서 노드(Nb)의 전압은 데이터 전압(Vdata)이고, 노드(Nc)의 전압은 기준 전압(Vref)이다.In the data input period, the voltage of the node Nb is the data voltage Vdata and the voltage of the node Nc is the reference voltage Vref.

데이터 전압(Vdata)이 기준 전압(Vref)보다 큰 경우, 노드(Nb)는 트랜지스터(Qt)의 드레인이 되고, 노드(Nc)는 소스가 된다. 따라서 게이트와 소스가 연결되 어 있으므로 노드(Nb)에서 노드(Nc)로 흐르는 전류는 매우 작게 된다.When the data voltage Vdata is greater than the reference voltage Vref, the node Nb becomes a drain of the transistor Qt and the node Nc becomes a source. Therefore, since the gate and the source are connected, the current flowing from the node Nb to the node Nc becomes very small.

반대로 기준 전압(Vref)이 데이터 전압(Vdata)보다 큰 경우, 노드(Nb)는 트랜지스터(Qt)의 소스가 되고, 노드(Nc)는 드레인이 된다. 이 경우 기준 전압(Vref)과 데이터 전압(Vdata)의 차가 트랜지스터(Qt)의 문턱 전압보다 작게 되도록 기준 전압(Vref), 데이터 전압(Vdata) 및 트랜지스터(Qt)의 W/L을 설정하면 노드(Nc)에서 노드(Nb)로 흐르는 전류는 매우 작게 된다. 결국 데이터 입력 구간에서 노드(Nb)와 노드(Nc) 사이에 전압 차가 생기더라도 둘 사이에 흐르는 전류는 충분히 작게 된다.On the contrary, when the reference voltage Vref is greater than the data voltage Vdata, the node Nb becomes a source of the transistor Qt and the node Nc becomes a drain. In this case, when the W / L of the reference voltage Vref, the data voltage Vdata, and the transistor Qt is set such that the difference between the reference voltage Vref and the data voltage Vdata is smaller than the threshold voltage of the transistor Qt, the node ( The current flowing from Nc to node Nb becomes very small. As a result, even if a voltage difference occurs between the node Nb and the node Nc in the data input period, the current flowing between the two becomes sufficiently small.

또한 스위칭 트랜지스터(Qs1, Qs2)가 턴 오프된 후에 노드(Nb)의 전압이 방전되는 속도를 고려하여 트랜지스터(Qt)의 W/L을 적절히 설정하면 트랜지스터(Qt)는 도 2의 저항(R)과 동일한 동작을 한다.In addition, if the W / L of the transistor Qt is appropriately set in consideration of the rate at which the voltage of the node Nb is discharged after the switching transistors Qs1 and Qs2 are turned off, the transistor Qt is the resistor R of FIG. Same operation as

따라서 도 6에 도시한 화소 회로 또한 구동 트랜지스터(Qd)의 문턱 전압(Vthd) 및 유기 발광 다이오드(LD)의 문턱 전압(Vtho)의 변동을 보상하여 데이터 전압(Vdata)과 기준 전압(Vref)에 의존하는 구동 전류(I_LD)를 유기 발광 다이오드(LD)에 흘릴 수 있다.Therefore, the pixel circuit shown in FIG. 6 also compensates for the variation of the threshold voltage Vthd of the driving transistor Qd and the threshold voltage Vtho of the organic light emitting diode LD to compensate for the data voltage Vdata and the reference voltage Vref. The dependent driving current I _LD may flow through the organic light emitting diode LD.

그러면 본 발명의 다른 실시예에 따른 유기 발광 표시 장치에 대하여 도 7 내지 도 10을 참고로 하여 상세하게 설명한다.Next, an organic light emitting diode display according to another exemplary embodiment of the present invention will be described in detail with reference to FIGS. 7 to 10.

도 7은 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 개략도이고, 도 8은 도 7에 도시한 유기 발광 표시 장치의 구동 신호를 도시한 타이밍도의 예이 다. 도 9는 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 개략도이고, 도 10은 도 9에 도시한 유기 발광 표시 장치의 구동 신호를 도시한 타이밍도의 예이다.FIG. 7 is a schematic diagram of an organic light emitting diode display according to another exemplary embodiment. FIG. 8 is an example of a timing diagram illustrating driving signals of the organic light emitting diode display illustrated in FIG. 7. 9 is a schematic diagram of an organic light emitting diode display according to another exemplary embodiment, and FIG. 10 is an example of a timing diagram illustrating driving signals of the organic light emitting diode display illustrated in FIG. 9.

도 7 및 도 9에 도시한 표시판(310, 320)은 적어도 하나의 블록으로 구분되어 있다. 각 블록 내의 발광 신호선(S₁-S_n)은 전기적으로 서로 연결되어 있고, 서로 다른 블록의 발광 신호선(S₁-S_n)은 전기적으로 분리되어 있다.The display panels 310 and 320 illustrated in FIGS. 7 and 9 are divided into at least one block. The light emission signal lines S ₁ -S _{n in} each block are electrically connected to each other, and the light emission signal lines S ₁ -S _n of different blocks are electrically separated.

도 7에 도시한 표시판(310)의 블록의 수효는 3개이고 도 9에 도시한 표시판(320)의 블록의 수효는 하나이므로 모든 발광 신호선(S₁-S_n)이 서로 연결되어 있다. 한편 도 1에 도시한 표시판(300)은 n개의 블록으로 나눈 것이라 할 수 있다.Since the number of blocks of the display panel 310 shown in FIG. 7 is three and the number of blocks of the display panel 320 shown in FIG. 9 is one, all the light emission signal lines S ₁ -S _n are connected to each other. Meanwhile, the display panel 300 illustrated in FIG. 1 may be divided into n blocks.

표시판(310, 320)의 다른 구조는 도 1에 도시한 것과 다를 바 없으며, 표시판(310, 320)의 화소 구조는 도 2 또는 도 6에 도시한 것과 실질적으로 동일하다.The other structures of the display panels 310 and 320 are not different from those shown in FIG. 1, and the pixel structures of the display panels 310 and 320 are substantially the same as those shown in FIG. 2 or 6.

도 7 및 도 8에 도시한 바와 같이, 제1 내지 제3 블록(BL1-BL3)의 발광 신호선(S₁-S_k, S_k+1-S_2k, S_2k+1-S_3k)은 발광 구동부(710)로부터 발광 신호(Vs1, Vs2, Vs3)를 각각 인가받는다. 각 블록(BL1-BL3)은 발광 신호(Vs1, Vs2, Vs3)에 따라 구간을 나누어 동작한다. 이 구간은 발광 신호(Vs1, Vs2, Vs3)가 기준 전압(Vref)인 데이터 입력 구간과 발광 신호(Vs1, Vs2, Vs3)가 구동 전압(Vdd)인 발광 구간으로 나뉜다.As shown in FIGS. 7 and 8, the light emission signal lines S ₁ -S _k , S _{k + 1} -S _2k , and S _{2k + 1} -S _{3k of} the first to third blocks BL1 -BL3 emit light. The light emission signals Vs1, Vs2, and Vs3 are respectively applied by the driver 710. Each block BL1-BL3 operates by dividing sections according to the emission signals Vs1, Vs2, and Vs3. This section is divided into a data input section in which the light emission signals Vs1, Vs2, and Vs3 are the reference voltages Vref, and a light emission section in which the light emission signals Vs1, Vs2 and Vs3 are the driving voltages Vdd.

데이터 입력 구간에서는 화소행들이 차례로 선충전 전압(Vpre)을 충전하고 데이터 전압(Vdata)을 입력받는다. 블록 내의 모든 화소행에 대한 데이터 전압 (Vdata)의 입력이 완료되면 발광 구간이 시작하고, 모든 화소행의 유기 발광 다이오드(LD)가 동시에 발광한다.In the data input period, the pixel rows sequentially charge the precharge voltage Vpre and receive the data voltage Vdata. When the input of the data voltages Vdata for all the pixel rows in the block is completed, the emission period starts, and the organic light emitting diodes LD of all the pixel rows emit light simultaneously.

발광 신호(Vs1)는 0번째 주사 신호(Vg₀)가 고전압(Von)이 될 때 또는 되기 전에 기준 전압(Vref)과 같아지며, 발광 신호(Vs2, Vs3)는 이전 블록(BL1, BL2)의 마지막 주사 신호(Vg_k, Vg_2k)가 고전압(Von)이 될 때 또는 되기 전에 기준 전압(Vref)과 같아진다.The light emission signal Vs1 is equal to the reference voltage Vref before or when the _zeroth scan signal Vg ₀ becomes the high voltage Von, and the light emission signals Vs2 and Vs3 are the same as those of the previous blocks BL1 and BL2. It becomes equal to the reference voltage Vref before or when the last scan signals Vg _k and Vg _2k become high voltages Von.

그러므로 각 블록에 대한 데이터 입력 구간이 한 프레임 시간(Tf)의 대략 1/3을 차지하고, 나머지 2/3가 발광 구간이 된다.Therefore, the data input section for each block occupies approximately one third of one frame time Tf, and the other two thirds are light emitting sections.

화소(PX)의 구체적인 동작은 도 2 및 도 6을 참고로 하여 설명한 것과 동일하므로 이에 대한 상세한 설명은 생략한다.Since the detailed operation of the pixel PX is the same as that described with reference to FIGS. 2 and 6, a detailed description thereof will be omitted.

도 9 및 도 10을 참고하면, 발광 신호선(S₁-S_n)은 발광 구동부(720)로부터 발광 신호(Vs)를 인가받는다.9 and 10, the emission signal lines S ₁ -S _n receive the emission signal Vs from the emission driver 720.

발광 신호(Vs)가 기준 전압(Vref)이 되면 화소행들은 차례로 선충전 전압(Vpre)을 충전하고 데이터 전압(Vdata)을 입력한다. 전체 화소행에 대한 데이터 전압(Vdata)의 입력이 완료되면, 모든 화소행의 유기 발광 다이오드(LD)가 동시에 발광한다.When the light emission signal Vs becomes the reference voltage Vref, the pixel rows sequentially charge the precharge voltage Vpre and input the data voltage Vdata. When the input of the data voltages Vdata for all the pixel rows is completed, the organic light emitting diodes LD of all the pixel rows emit light simultaneously.

도 7 내지 도 10에 도시한 유기 발광 표시 장치에서는, 상당한 시간 동안 발광이 정지하므로 임펄시브(impulsive) 구동 효과를 얻을 수 있다. 발광 구간의 듀비티는 표시판의 특성에 따라 결정할 수 있다.In the organic light emitting diode display illustrated in FIGS. 7 to 10, since the light emission is stopped for a considerable time, an impulsive driving effect can be obtained. The duty of the emission period may be determined according to the characteristics of the display panel.

이와 같이, 3개의 스위칭 트랜지스터, 하나의 구동 트랜지스터, 하나의 기준 트랜지스터, 유기 발광 다이오드, 저항 및 축전기를 구비하여 이 축전기에 기준 트랜지스터의 문턱 전압 및 데이터 전압에 의존하는 전압을 저장함으로써 구동 트랜지스터 및 유기 발광 다이오드의 문턱 전압이 변동하더라도 이를 보상하여 화질 열화를 방지할 수 있다.As such, three switching transistors, one driving transistor, one reference transistor, an organic light emitting diode, a resistor and a capacitor are stored in the capacitor to store a voltage dependent on the threshold voltage and the data voltage of the reference transistor. Even if the threshold voltage of the light emitting diode fluctuates, it can be compensated for, thereby preventing deterioration of image quality.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.

Claims

Light emitting element,

A driving transistor having a control terminal connected to the first node, an output terminal connected to the second node, and an input terminal, and supplying a driving current to the light emitting element so that the light emitting element emits light;

A reference transistor having a control terminal connected to the first node, an output terminal connected to a third node, and an input terminal,

A capacitor connected between the first node and the second node, and

Resistive member connected between the second node and the third node

Display device comprising a.

In claim 1,

And a switching transistor configured to transfer a data voltage to the third node according to a scan signal.

In claim 1,

And a switching transistor configured to connect a control terminal and an input terminal of the reference transistor according to a scan signal.

In claim 1,

And a switching transistor configured to transfer a precharge voltage to the first node according to a shear scan signal.

In claim 1,

A first switching transistor transferring a data voltage to the third node according to a scan signal;

A second switching transistor connecting the control terminal and the input terminal of the reference transistor according to the scan signal, and

A third switching transistor transferring a precharge voltage to the first node according to a shear scan signal

Display device further comprising.

In claim 5,

A light emitting signal is applied to an input terminal of the driving transistor, and the light emitting signal includes a reference voltage and a driving voltage greater than the reference voltage.

In claim 6,

The precharge voltage has a value greater than the data voltage and the reference voltage.

In claim 7,

And transmitting the data voltage to the third node when the light emission signal is the reference voltage.

In claim 8,

And the driving current is supplied to the light emitting element when the light emitting signal is the driving voltage.

In claim 6,

The resistive member includes a semiconductor or a conductor.

In claim 10,

The resistive member includes amorphous silicon or polycrystalline silicon.

In claim 10,

The resistive member includes amorphous silicon or polycrystalline silicon doped with n-type impurities.

In claim 6,

The resistive member includes a diode connected transistor.

In claim 6,

A scan driver configured to generate the shear scan signal and the scan signal;

A data driver for generating the data voltage, and

A light emission driver generating the light emission signal

Display device further comprising.

The method of claim 14,

And a signal controller configured to control the scan driver, the data driver, and the light emitting driver.

In claim 6,

The scan signal includes a first voltage and a second voltage lower than the first voltage, and when the scan signal is the first voltage, a sum of the data voltage and the threshold voltage of the reference transistor is stored in the first node. Device.

In claim 6,

The scan signal includes a first voltage and a second voltage lower than the first voltage, and the voltage of the second node and the voltage of the third node are substantially the same while the scan signal is the second voltage. .

In claim 6,

And the reference transistor and the driving transistor have substantially the same structure.

In claim 6,

The channel width of the reference transistor is smaller than the channel width of the driving transistor.

The method according to any one of claims 1 to 19,

And the driving transistor and the reference transistor include amorphous silicon.

The method according to any one of claims 1 to 19,

And the driving transistor and the reference transistor are n-channel thin film transistors.

The method according to any one of claims 1 to 19,

The light emitting device includes an organic light emitting layer.

A control terminal connected to the first node, an output terminal connected to the second node, and a drive transistor having an input terminal, a control terminal connected to the first node, an output terminal connected to a third node, and A reference transistor having an input terminal, a light emitting element connected to the second node, a capacitor connected between the first node and the second node, and a resistivity connected between the second node and the third node A driving method of a display device including a member,

Applying a reference voltage to an input terminal of the driving transistor,

Supplying a precharge voltage to the first node,

Supplying a data voltage to the third node;

Discharging the voltage charged in the first node through the reference transistor;

Discharging the voltage charged in the third node through the resistive member, and

Applying a driving voltage to an input terminal of the driving transistor;

Method of driving a display device comprising a.

The method of claim 23,

And discharging at the first node comprises connecting an input terminal and a control terminal of the reference transistor.

The method of claim 23,

And discharging the second node comprises isolating an input terminal of the reference transistor.

Light emitting element,

A first transistor having a first terminal, a second terminal, and a third terminal connected to the light emitting element;

A second transistor having a first terminal connected to a first terminal of the first transistor, a second terminal connected to the first terminal, and a third terminal connected to a data voltage, and

A capacitor connected between the first terminal and the third terminal of the first transistor

Display device comprising a.

The method of claim 26,

And a third terminal of the second transistor is alternately connected to the third terminal of the first transistor and the data voltage.

The method of claim 26,

And a resistive member connected between the third terminal of the first transistor and the third terminal of the second transistor.

The method of claim 26,

After a predetermined voltage greater than the data voltage is applied to the first terminal of the first transistor, the second transistor connects its second terminal with the first terminal and the third terminal with the data voltage. 1. A display device forming a discharge path of a first terminal voltage of a transistor.

The method of claim 29,

After the discharge of the first terminal of the first transistor is finished, the second transistor separates its second terminal from the first terminal, separates the third terminal from the data voltage, and removes the third terminal from the first transistor. And a third terminal of the second transistor having the same voltage as the third terminal of the first transistor by connecting to three terminals.

The method of claim 30,

The light emitting device emits light when the third terminal of the second transistor is connected with the third terminal of the first transistor and does not emit light when the third terminal of the second transistor is connected with the data voltage. Device.

A light emitting device, a first terminal connected to a first node and a second node, a first transistor having a second terminal and a third terminal connected to the light emitting device, and a first terminal connected to the first node; A method of driving a display device including a second transistor having second and third terminals, and a capacitor connected between the first node and the second node.

Applying a first voltage for suppressing light emission of the light emitting element to a third terminal of the first transistor,

Coupling a second voltage higher than the first voltage to the first node,

Disconnecting the first node from the second voltage after connecting the second voltage to the first node;

Disconnecting the first node from the second voltage, and then connecting a data voltage lower than the second voltage to a second terminal of the second transistor;

Separating the first node from the second voltage, and then connecting a first terminal and a third terminal of the second transistor;

Connecting the data voltage to a second terminal of the second transistor, connecting a first terminal and a third terminal of the second transistor, and then separating the third terminal of the second transistor from the first terminal;

Connecting the data voltage to the second terminal of the second transistor, connecting the first terminal and the third terminal of the second transistor, and separating the second terminal of the second transistor from the data voltage;

Separating a first terminal and a third terminal of the second transistor and separating a second terminal of the second transistor from the data voltage, and then connecting a second terminal of the second transistor to the second node; And

Illuminating the light emitting device by applying a third voltage to a third terminal of the first transistor

Method of driving a display device comprising a.

1. A light emitting device comprising: a first transistor having a light emitting element, first and second terminals, and a third terminal connected to the light emitting element; a first terminal and a second and third terminal connected to a first terminal of the first transistor A driving method of a display device including a second transistor and a capacitor connected between a first terminal and a third terminal of the first transistor.

Suppressing light emission of the light emitting device by applying a first voltage to a second terminal of the first transistor,

Charging a second voltage higher than the first voltage to a first terminal of the first transistor,

Discharging the first terminal of the first transistor through the second transistor toward a data voltage lower than the second voltage to lower the voltage of the first terminal of the first transistor;

Coupling a third terminal of the second transistor with a third terminal of the first transistor, and

Illuminating the light emitting device by applying a third voltage to the second terminal of the first transistor

Method of driving a display device comprising a.

Includes a plurality of pixel rows,

Each pixel,

Light emitting element,

A first transistor having first and second terminals and a third terminal connected to the light emitting element,

A first terminal connected to the first terminal of the first transistor, a second terminal connectable to the first terminal, and a third terminal alternately connected to a third voltage of the first transistor and a data voltage; 2 transistors, and

Including,

Pixels in at least two pixel rows start emitting light at the same time

Display device.

The method of claim 34,

Each pixel further includes a resistive member connected between the third terminal of the first transistor and the third terminal of the second transistor.

36. The method of claim 35 wherein

The method of claim 36,

After the discharge of the first terminal of the first transistor is finished, the second transistor separates its second terminal from the first terminal, separates the third terminal from the data voltage, and removes the third terminal from the first transistor. And a third terminal of the second transistor so that the voltage is the same as that of the third terminal of the first transistor.

The method of claim 37,

Light emitting element,

A driving transistor having an input terminal connected to any one of a driving voltage and a reference voltage lower than the driving voltage, a control terminal, and an output terminal connected to the light emitting element, and

A capacitor connected between the control terminal and the output terminal of the driving transistor, and charged with a precharge voltage different from the driving voltage and storing a control voltage depending on the data voltage

Display device comprising a.

The method of claim 39,

And a control terminal connected to the control terminal of the driving transistor, an input terminal selectively connected to the control terminal, and a reference transistor selectively connected to the data voltage.

41. The method of claim 40 wherein

And a switching transistor connected between the control terminal of the driving transistor and the precharge voltage.

41. The method of claim 40 wherein

And a switching transistor connected between the control terminal and the input terminal of the reference transistor.

41. The method of claim 40 wherein

And a switching transistor connected between the output terminal of the reference transistor and the data voltage.

41. The method of claim 40 wherein

The precharge voltage is higher than the reference voltage and the data voltage.

The method of claim 44,

The precharge voltage is applied to the control terminal of the driving transistor when the reference voltage is applied to the input terminal of the driving transistor.

The method of claim 44,

And a voltage charged to the capacitor by the precharge voltage is discharged toward the data voltage through the reference transistor.

The method of claim 44,

And the driving transistor outputs a driving current to the light emitting element according to the control voltage when the driving voltage is applied to an input terminal of the driving transistor.

A precharge voltage line carrying a precharge voltage and connectable to the first node,

A light emission signal line transferring a light emission signal including a driving voltage and a reference voltage lower than the driving voltage;

A light emitting device connected to the second node,

A driving transistor having a control terminal connected to the first node, an input terminal connected to the light emission signal line, and an output terminal connected to the second node;

A reference transistor having a control terminal connected to the first node, an input terminal, and an output terminal connected to a third node, and

A capacitor connected between the first node and the second node

Display device comprising a.

The method of claim 48,

And a resistive member connected between the second node and the third node.

The apparatus of claim 49,

A first switching transistor connected between an output terminal of the reference transistor and a data voltage,

A second switching transistor connected between an input terminal and a control terminal of the reference transistor, and

A third switching transistor connected between the precharge voltage line and the first node

Display device further comprising.

A driving transistor having an input terminal, a control terminal and an output terminal, a capacitor connected between a control terminal and an output terminal of the driving transistor, and a light emitting element connected to an output terminal of the driving transistor. As

Applying a reference voltage to an input terminal of the driving transistor,

Charging a capacitor by applying a precharge voltage higher than the reference voltage to a control terminal of the driving transistor;

Applying a data voltage lower than the precharge voltage to discharge the voltage charged in the capacitor in the charging step to charge the capacitor with a control voltage dependent on the data voltage; and

Applying a driving voltage higher than the reference voltage to an input terminal of the driving transistor;

Method of driving a display device comprising a.