KR20060082943A - Method of manufacturing a flash memory device - Google Patents

Method of manufacturing a flash memory device Download PDF

Info

Publication number
KR20060082943A
KR20060082943A KR1020050003316A KR20050003316A KR20060082943A KR 20060082943 A KR20060082943 A KR 20060082943A KR 1020050003316 A KR1020050003316 A KR 1020050003316A KR 20050003316 A KR20050003316 A KR 20050003316A KR 20060082943 A KR20060082943 A KR 20060082943A
Authority
KR
South Korea
Prior art keywords
film
etching
capping polysilicon
capping
layer
Prior art date
Application number
KR1020050003316A
Other languages
Korean (ko)
Inventor
현찬순
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050003316A priority Critical patent/KR20060082943A/en
Publication of KR20060082943A publication Critical patent/KR20060082943A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00

Abstract

본 발명은 플래쉬 메모리 소자의 제조 방법에 관한 것으로, 유전체막을 패터닝하기 위한 하드 마스크로서 캐핑 폴리실리콘막 및 난반사 방지막을 형성함으로써 노광 공정시 난반사를 방지하여 감광막 스컴의 발생을 방지할 수 있어 캐핑 폴리실리콘막 식각시 발생하는 결함을 개선할 수 있어 선택 트랜지스터의 브리지 및 주변 회로 영역의 트랜지스터 브리지를 개선할 수 있어 수율을 향상시킬 수 있는 플래쉬 메모리 소자의 제조 방법이 제시된다.
The present invention relates to a method of manufacturing a flash memory device, and by forming a capping polysilicon film and an antireflection film as a hard mask for patterning a dielectric film, it is possible to prevent diffuse reflection during the exposure process to prevent the occurrence of photosensitive film scum, thereby capping polysilicon A method of fabricating a flash memory device capable of improving defects occurring in etching a film and improving a bridge of a selection transistor and a transistor bridge of a peripheral circuit region can be improved.

캐핑 폴리실리콘막, 난반사 방지막, SiON막, 감광막 스컴Capping polysilicon film, diffuse reflection prevention film, SiON film, photoresist film

Description

플래쉬 메모리 소자의 제조 방법{Method of manufacturing a flash memory device} Method of manufacturing a flash memory device             

도 1(a) 내지 도 1(c)는 본 발명의 일 실시 예에 따른 플래쉬 메모리 소자의 제조 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.
1 (a) to 1 (c) are cross-sectional views of devices sequentially shown to explain a method of manufacturing a flash memory device according to an embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

11 : 반도체 기판 12 : 터널 산화막11 semiconductor substrate 12 tunnel oxide film

13 : 폴리실리콘막 14 : 유전체막13: polysilicon film 14: dielectric film

15 : 캐핑 폴리실리콘막 16 : 난반사 방지막15 capping polysilicon film 16 anti-reflective coating

17 : 감광막
17 photosensitive film

본 발명은 플래쉬 메모리 소자의 제조 방법에 관한 것으로, 특히 유전체막을 패터닝하기 위한 하드 마스크로서 캐핑 폴리실리콘막 및 난반사 방지막을 형성함으로써 패터닝 공정시 난반사를 방지하여 감광막 스컴(scum)의 발생을 방지할 수 있는 플래쉬 메모리 소자의 제조 방법에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a flash memory device, and in particular, by forming a capping polysilicon film and an antireflection film as a hard mask for patterning a dielectric film, it is possible to prevent diffuse reflection during the patterning process, thereby preventing the occurrence of photoresist film scum. The present invention relates to a method of manufacturing a flash memory device.

플래쉬 메모리 소자의 제조 공정에서 플로팅 게이트를 형성한 후 전체 구조 상부에 유전체막을 형성하는데, 셀 영역 이외의 영역에는 트랜지스터가 형성되기 때문에 셀 영역을 제외한 모든 영역의 유전체막을 제거해야 한다. 유전체막은 산화막, 질화막 및 산화막이 적층된 소위 ONO 구조를 이용하여 형성하는데, 유전체막을 선택적으로 제거하기 위해 유전체막 상부에 감광막을 형성하게 되면 이후 공정에서 유전체막이 손상되기 때문에 유전체막 상부에 캐핑 폴리실리콘막을 형성한 후 그 상부에 감광막을 형성한다. 그리고, 감광막을 노광 및 현상하여 패터닝한 후 이를 마스크로 캐핑 폴리실리콘막을 식각한다. 그런데, 감광막의 패터닝 공정시 난반사로 인해 감광막 스컴(scum)이 발생된다. 한편, 캐핑 폴리실리콘막의 식각 공정은 유전체막이 노출될 때 정지되도록 하기 위해 필연적으로 산화막에 대한 높은 선택비의 레시피를 사용하게 되며, 산화막에 대한 높은 선택비의 레시피는 감광막에 대하여 높은 선택비를 가지게 된다. 이때, 감광막 스컴이 캐핑 폴리실리콘막의 식각 공정시 식각 마스크로 작용하여 캐핑 폴리실리콘막이 원하는 대로 패터닝하지 못하게 된다. 이는 유전체막의 식각 공정에서도 제거되지 않고 유전체막도 원하는대로 패터닝되지 않아 이후 폴리실리콘 잔류물로 남게되어 선택 트랜지스터 및 주변 회로 영역의 트랜지스터에서 전류 누설을 유발하는 원인이 된다.
In the manufacturing process of the flash memory device, after forming the floating gate, a dielectric film is formed on the entire structure. Since transistors are formed in regions other than the cell region, dielectric layers in all regions except the cell region should be removed. The dielectric film is formed using a so-called ONO structure in which an oxide film, a nitride film, and an oxide film are stacked. If a photoresist film is formed on the dielectric film to selectively remove the dielectric film, the dielectric film is damaged in a subsequent process, so that the capping polysilicon is formed on the dielectric film. After the film is formed, a photoresist film is formed thereon. Then, the photosensitive film is exposed and developed and patterned, and the capping polysilicon film is etched using the mask. However, photoresist scum is generated due to diffuse reflection in the patterning process of the photoresist film. On the other hand, the etching process of the capping polysilicon film necessarily uses a high selectivity recipe for the oxide film in order to stop when the dielectric film is exposed, and a high selectivity recipe for the oxide film has a high selectivity ratio for the photoresist film. do. At this time, the photoresist scum serves as an etching mask during the etching process of the capping polysilicon layer, thereby preventing the capping polysilicon layer from patterning as desired. This is not removed even during the etching process of the dielectric film, and the dielectric film is not patterned as desired, and thus remains as polysilicon residue, causing current leakage in the transistor of the selection transistor and the peripheral circuit region.

본 발명의 목적은 캐핑 폴리실리콘막 상부에 난반사 방지막을 형성하여 마스크 공정시 난반사를 줄여 감광막 스컴을 완전히 제거함으로써 이후 공정에서 발생되는 결함을 방지할 수 있는 플래쉬 메모리 소자의 제조 방법을 제공하는데 있다.
An object of the present invention is to provide a method of manufacturing a flash memory device that can form a diffuse reflection prevention layer on the capping polysilicon layer to reduce the diffuse reflection during the mask process to completely remove the photosensitive film scum to prevent defects occurring in the subsequent process.

본 발명의 일 실시 예에 따른 플래쉬 메모리 소자의 제조 방법은 셀 영역, 주변 회로 영역등이 확정되고, 소정의 구조가 형성된 반도체 기판 상부에 터널 산화막 및 폴리실리콘막을 형성한 후 패터닝하여 상기 셀 영역에 플로팅 게이트 패턴을 형성하는 단계; 전체 구조 상부에 유전체막, 캐핑 폴리실리콘막 및 난반사 방지막을 형성하는 단계; 전체 구조 상부에 감광막을 도포한 후 상기 셀 영역을 제외한 모든 영역이 노출되도록 상기 감광막을 패터닝하는 단계; 상기 패터닝된 감광막을 마스크로 상기 난반사 방지막 및 캐핑 폴리실리콘막을 식각한 후 상기 감광막을 제거하는 단계; 및 상기 난반사 방지막 및 캐핑 폴리실리콘막을 마스크로 상기 유전체막을 식각하는 단계를 포함한다.In the method of manufacturing a flash memory device according to an exemplary embodiment of the present invention, a cell region, a peripheral circuit region, and the like are determined, and a tunnel oxide film and a polysilicon film are formed on a semiconductor substrate on which a predetermined structure is formed, and then patterned. Forming a floating gate pattern; Forming a dielectric film, a capping polysilicon film, and an antireflection film on the entire structure; Applying a photoresist film over the entire structure and patterning the photoresist film to expose all regions except the cell region; Etching the anti-reflective film and the capping polysilicon film using the patterned photoresist mask as a mask, and then removing the photoresist film; And etching the dielectric film using the diffuse reflection prevention film and the capping polysilicon film as a mask.

상기 유전체막은 산화막, 질화막 및 산화막을 적층하여 형성한다.The dielectric film is formed by stacking an oxide film, a nitride film and an oxide film.

상기 난반사 방지막은 SiON막을 이용하여 500 내지 2000Å의 두께로 형성한다.The diffuse reflection prevention film is formed to a thickness of 500 to 2000 kPa using a SiON film.

상기 감광막은 1000 내지 1500Å의 두께로 형성한다. The photosensitive film is formed to a thickness of 1000 to 1500 kPa.                     

상기 캐핑 폴리실리콘막의 식각 공정은 상기 유전체막이 노출되는 시점에서 식각이 정지될 수 있도록 산화막에 대한 높은 선택비의 레시피를 이용하여 실시한다.The etching process of the capping polysilicon film is performed using a recipe having a high selectivity to the oxide film so that the etching can be stopped when the dielectric film is exposed.

상기 캐핑 폴리실리콘막의 식각 공정은 10 내지 50mTorr의 압력에서 HBr 가스를 사용하며, 50 내지 100W의 전력을 인가하여 실시한다.The capping polysilicon film is etched using HBr gas at a pressure of 10 to 50 mTorr, and is applied by applying 50 to 100 W of power.

상기 캐핑 폴리실리콘막의 식각 공정은 그 두께에 대하여 200% 이상을 식각 타겟으로 실시한다.The etching process of the capping polysilicon film is performed with an etching target of 200% or more with respect to the thickness.

상기 캐핑 폴리실리콘막의 식각 공정시 CF4 및 CHF3를 이용하여 15 내지 100초의 식각 공정을 더 실시한다.In the etching process of the capping polysilicon film, an etching process of 15 to 100 seconds is further performed using CF 4 and CHF 3 .

상기 캐핑 폴리실리콘막의 식각 공정 이전에 산소 플라즈마, Cl2/O2 플라즈마 또는 SF6/O2 플라즈마를 이용한 디스컴을 실시하는 단계를 더 포함한다.Before the etching process of the capping polysilicon film further comprises the step of performing a desume using an oxygen plasma, Cl 2 / O 2 plasma or SF 6 / O 2 plasma.

상기 난반사 방지막 및 상기 캐핑 폴리실리콘막의 식각 공정은 인시투(insitu) 또는 익스시투(exsitu)로 실시한다.The etching process of the anti-reflection film and the capping polysilicon film may be performed in-situ or exsitu.

상기 유전체막의 상기 질화막을 습식 식각하는 과정에서 상기 난반사 방지막이 제거된다.The diffuse reflection prevention layer is removed in the process of wet etching the nitride layer of the dielectric layer.

상기 질화막 및 상기 난반사 방지막은 인산(H3PO4)을 이용한 습식 식각 공정으로 동시에 제거된다.The nitride layer and the diffuse reflection prevention layer are simultaneously removed by a wet etching process using phosphoric acid (H 3 PO 4 ).

이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다. Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention;                     

도 1(a) 내지 도 1(c)는 본 발명의 일 실시 예에 따른 플래쉬 메모리 소자의 제조 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도이다.1 (a) to 1 (c) are cross-sectional views of devices sequentially illustrated to explain a method of manufacturing a flash memory device according to an embodiment of the present invention.

도 1(a)를 참조하면, 셀 영역(A), 주변 회로 영역(B)등이 확정되고, 소정의 구조가 형성된 반도체 기판(11) 상부에 터널 산화막(12) 및 폴리실리콘막(13)을 형성한 후 패터닝한다. 이에 의해 셀 영역에는 플로팅 게이트 패턴이 형성된다. 전체 구조 상부에 예컨데 ONO 구조의 유전체막(14)을 형성한 후 유전체막(14)을 패터닝하기 위한 하드 마스크로서 캐핑 폴리실리콘막(15) 및 난반사 방지막(16)을 형성한다. 난반사 방지막(16)은 예컨데 SiON막을 이용하여 형성하는데, 하드 마스크로 사용하기 위해 500∼2000Å의 두께로 형성한다. 그리고, 전체 구조 상부에 감광막(17)을 형성한 후 셀 영역(A)을 제외한 주변 회로 영역(B)을 노출시키는 마스크를 이용한 노광 및 현상 공정을 감광막(17)을 패터닝한다. 이때, 셀 영역(A)의 드레인 선택 트랜지스터 및 소오스 선택 트랜지스터가 형성되는 영역도 노출된다. 그런데, 난반사 방지막(16)에 의해 감광막(17)의 노광시 난반사가 방지되어 감광막(17) 스컴(scum)의 발생을 최소화한다. 한편, 난반사 방지막(16)을 하드 마스크막으로 사용하기 때문에 감광막(17)은 1500Å 이하, 예컨데 1000∼1500Å의 두께로 형성할 수 있다.Referring to FIG. 1A, a tunnel oxide film 12 and a polysilicon film 13 are formed on a semiconductor substrate 11 on which a cell region A, a peripheral circuit region B, and the like are determined, and a predetermined structure is formed. After forming the patterning. As a result, a floating gate pattern is formed in the cell region. A capping polysilicon film 15 and an antireflection film 16 are formed as a hard mask for patterning the dielectric film 14 after the dielectric film 14 having the ONO structure is formed over the entire structure. The anti-reflective film 16 is formed using, for example, a SiON film, but is formed to a thickness of 500 to 2000 mW for use as a hard mask. After the photoresist film 17 is formed over the entire structure, the photoresist film 17 is patterned by an exposure and development process using a mask that exposes the peripheral circuit region B except the cell region A. FIG. At this time, the region where the drain select transistor and the source select transistor are formed in the cell region A is also exposed. By the way, the diffuse reflection prevention film 16 prevents the diffuse reflection during exposure of the photosensitive film 17 to minimize the occurrence of scum of the photosensitive film 17. On the other hand, since the antireflection film 16 is used as the hard mask film, the photosensitive film 17 can be formed to a thickness of 1500 kPa or less, for example, 1000 to 1500 kPa.

도 1(b)를 참조하면, 패터닝된 감광막(17)을 마스크로 난반사 방지막(16) 및 캐핑 폴리실리콘막(15)을 식각한 후 감광막(17)을 제거한다. 이때, 캐핑 폴리실리콘막(15)의 식각 공정은 유전체막(14)이 노출되는 시점에서 정지될 수 있도록 산화막에 대한 높은 선택비의 레시피를 이용하여 실시한다. 이를 위해 10mTorr 이상의 압력에서 HBr 가스를 사용하며, 100W 이하의 낮은 전력을 인가하여 실시한다. 한편, 캐핑 폴리실리콘막(15)의 두께에 대하여 200% 이상을 식각 타겟으로 식각 공정을 실시함으로써 폴리실리콘 잔류물이 생성되지 않도록 한다. 또한, 캐핑 폴리실리콘막(15) 식각시 스컴 을 제거하기 위해 CF4 및 CHF3를 이용하여 15초 이상의 식각 공정을 실시한다. 그리고, 스컴을 제거하기 위해 캐핑 폴리실리콘막(15) 식각전 산소 플라즈마, Cl2/O2 플라즈마 또는 SF6/O2 플라즈마를 이용한 디스컴(descum)을 실시한다. 한편, 난반사 방지막(16) 및 캐핑 폴리실리콘막(15)의 식각 공정은 인시투(insitu)로 실시하거나 익스시투(exsitu)로 실시한다.Referring to FIG. 1B, the anti-reflective film 16 and the capping polysilicon film 15 are etched using the patterned photosensitive film 17 as a mask, and then the photosensitive film 17 is removed. In this case, the etching process of the capping polysilicon film 15 is performed using a recipe having a high selectivity to the oxide film so that the capping polysilicon film 15 may be stopped at the time when the dielectric film 14 is exposed. For this purpose, HBr gas is used at a pressure of 10mTorr or more, and low power of 100W or less is applied. On the other hand, by performing an etching process with an etching target of 200% or more with respect to the thickness of the capping polysilicon film 15 to prevent the polysilicon residue is produced. In addition, in order to remove scum when etching the capping polysilicon layer 15, an etching process of 15 seconds or more is performed using CF 4 and CHF 3 . In order to remove the scum, a descum using an oxygen plasma, a Cl 2 / O 2 plasma, or an SF 6 / O 2 plasma before etching the capping polysilicon film 15 is performed. Meanwhile, the etching process of the diffuse reflection prevention film 16 and the capping polysilicon film 15 may be performed in-situ or exsitu.

도 1(c)를 참조하면, 난반사 방지막(16) 및 캐핑 폴리실리콘막(15)을 마스크로 유전체막(14)을 식각한다. 그런데, 유전체막(14)이 ONO 구조로 형성되면 상부 산화막을 습식 식각한 후 질화막을 인산(H3PO4)을 이용하여 습식 식각할 때 난반사 방지막(16)도 제거된다.
Referring to FIG. 1C, the dielectric film 14 is etched using the diffuse reflection prevention film 16 and the capping polysilicon film 15 as a mask. However, when the dielectric film 14 is formed in the ONO structure, the anti-reflection film 16 is also removed when the upper oxide film is wet etched and the nitride film is wet etched using phosphoric acid (H 3 PO 4 ).

상술한 바와 같이 본 발명에 의하면, 유전체막을 패터닝하기 위한 하드 마스크로서 캐핑 폴리실리콘막 및 난반사 방지막을 형성함으로써 패터닝 공정시 난반사를 방지하여 감광막 스컴의 발생을 방지할 수 있다. 따라서, 캐핑 폴리실리콘막 식각시 발생하는 결함을 개선할 수 있어 선택 트랜지스터의 브리지 및 주변 회로 영역의 트랜지스터 브리지를 개선할 수 있어 수율을 향상시킬 수 있다. 또한, 난반사 방지막을 이용함으로써 마스크 공정의 정렬 마진을 좀더 확보할 수 있으며, 난반사 방지막이 하드 마스크막의 역할을 하기 때문에 감광막의 높이를 낮출 수 있어 유전체막 마스크 공정시 오버레이 마진을 확보할 수 있다.As described above, according to the present invention, by forming a capping polysilicon film and an antireflection film as a hard mask for patterning the dielectric film, it is possible to prevent diffuse reflection during the patterning process and to prevent photoresist film scum. Therefore, defects generated during etching of the capping polysilicon film can be improved, so that the bridge of the selection transistor and the transistor bridge of the peripheral circuit region can be improved, thereby improving the yield. In addition, by using an antireflection film, the alignment margin of the mask process may be further secured, and since the antireflection film serves as a hard mask film, the height of the photoresist film may be lowered, thereby securing an overlay margin during the dielectric film mask process.

Claims (12)

셀 영역, 주변 회로 영역등이 확정되고, 소정의 구조가 형성된 반도체 기판 상부에 터널 산화막 및 폴리실리콘막을 형성한 후 패터닝하여 상기 셀 영역에 플로팅 게이트 패턴을 형성하는 단계;Forming a tunneling oxide film and a polysilicon film over the semiconductor substrate having a predetermined structure, wherein the cell region, the peripheral circuit region, and the like are formed, and patterning a pattern to form a floating gate pattern in the cell region; 전체 구조 상부에 유전체막, 캐핑 폴리실리콘막 및 난반사 방지막을 형성하는 단계;Forming a dielectric film, a capping polysilicon film, and an antireflection film on the entire structure; 전체 구조 상부에 감광막을 도포한 후 상기 셀 영역을 제외한 모든 영역이 노출되도록 상기 감광막을 패터닝하는 단계;Applying a photoresist film over the entire structure and patterning the photoresist film to expose all regions except the cell region; 상기 패터닝된 감광막을 마스크로 상기 난반사 방지막 및 캐핑 폴리실리콘막을 식각한 후 상기 감광막을 제거하는 단계; 및Etching the anti-reflective film and the capping polysilicon film using the patterned photoresist mask as a mask, and then removing the photoresist film; And 상기 난반사 방지막 및 캐핑 폴리실리콘막을 마스크로 상기 유전체막을 식각하는 단계를 포함하는 플래쉬 메모리 소자의 제조 방법.And etching the dielectric film using the anti-reflection film and the capping polysilicon film as a mask. 제 1 항에 있어서, 상기 유전체막은 산화막, 질화막 및 산화막을 적층하여 형성하는 플래쉬 메모리 소자의 제조 방법.The method of claim 1, wherein the dielectric film is formed by stacking an oxide film, a nitride film, and an oxide film. 제 1 항에 있어서, 상기 난반사 방지막은 SiON막을 이용하여 500 내지 2000 Å의 두께로 형성하는 플래쉬 메모리 소자의 제조 방법.The method of claim 1, wherein the anti-reflective coating is formed to a thickness of 500 to 2000 GPa using a SiON film. 제 1 항에 있어서, 상기 감광막은 1000 내지 1500Å의 두께로 형성하는 플래쉬 메모리 소자의 제조 방법.The method of claim 1, wherein the photosensitive film is formed to a thickness of 1000 to 1500 kW. 제 1 항에 있어서, 상기 캐핑 폴리실리콘막의 식각 공정은 상기 유전체막이 노출되는 시점에서 식각이 정지될 수 있도록 산화막에 대한 높은 선택비의 레시피를 이용하여 실시하는 플래쉬 메모리 소자의 제조 방법.The method of claim 1, wherein the etching process of the capping polysilicon film is performed using a recipe having a high selectivity to an oxide film so that the etching may be stopped when the dielectric film is exposed. 제 1 항에 있어서, 상기 캐핑 폴리실리콘막의 식각 공정은 10 내지 50mTorr의 압력에서 HBr 가스를 사용하며, 50 내지 100W의 전력을 인가하여 실시하는 플래쉬 메모리 소자의 제조 방법.The method of claim 1, wherein the capping polysilicon layer is etched using HBr gas at a pressure of 10 to 50 mTorr, and is applied by applying power of 50 to 100 W. 4. 제 1 항에 있어서, 상기 캐핑 폴리실리콘막의 식각 공정은 그 두께에 대하여 200% 이상을 식각 타겟으로 실시하는 플래쉬 메모리 소자의 제조 방법.The method of claim 1, wherein the etching of the capping polysilicon layer is performed by using an etching target of 200% or more of the capping polysilicon layer. 제 1 항에 있어서, 상기 캐핑 폴리실리콘막의 식각 공정시 CF4 및 CHF3를 이용하여 15 내지 100초의 식각 공정을 더 실시하는 플래쉬 메모리 소자의 제조 방법.The method of claim 1, further comprising performing an etching process of 15 to 100 seconds using CF 4 and CHF 3 during the etching process of the capping polysilicon layer. 제 1 항에 있어서, 상기 캐핑 폴리실리콘막의 식각 공정 이전에 산소 플라즈마, Cl2/O2 플라즈마 또는 SF6/O2 플라즈마를 이용한 디스컴을 실시하는 단계를 더 포함하는 플래쉬 메모리 소자의 제조 방법.The method of claim 1, further comprising performing a discombation using an oxygen plasma, a Cl 2 / O 2 plasma, or an SF 6 / O 2 plasma before etching the capping polysilicon layer. 제 1 항에 있어서, 상기 난반사 방지막 및 상기 캐핑 폴리실리콘막의 식각 공정은 인시투(insitu) 또는 익스시투(exsitu)로 실시하는 플래쉬 메모리 소자의 제조 방법.The method of claim 1, wherein the etching process of the diffuse reflection prevention film and the capping polysilicon film is performed in-situ or exsitu. 제 1 항 또는 제 2 항에 있어서, 상기 유전체막의 상기 질화막을 습식 식각하는 과정에서 상기 난반사 방지막이 제거되는 플래쉬 메모리 소자의 제조 방법.The method of claim 1, wherein the diffuse reflection prevention layer is removed during the wet etching of the nitride layer of the dielectric layer. 제 11 항에 있어서, 상기 질화막 및 상기 난반사 방지막은 인산(H3PO4)을 이용한 습식 식각 공정으로 동시에 제거되는 플래쉬 메모리 소자의 제조 방법.The method of claim 11, wherein the nitride layer and the diffuse reflection prevention layer are simultaneously removed by a wet etching process using phosphoric acid (H 3 PO 4 ).
KR1020050003316A 2005-01-13 2005-01-13 Method of manufacturing a flash memory device KR20060082943A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050003316A KR20060082943A (en) 2005-01-13 2005-01-13 Method of manufacturing a flash memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050003316A KR20060082943A (en) 2005-01-13 2005-01-13 Method of manufacturing a flash memory device

Publications (1)

Publication Number Publication Date
KR20060082943A true KR20060082943A (en) 2006-07-20

Family

ID=37173454

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050003316A KR20060082943A (en) 2005-01-13 2005-01-13 Method of manufacturing a flash memory device

Country Status (1)

Country Link
KR (1) KR20060082943A (en)

Similar Documents

Publication Publication Date Title
JP4724017B2 (en) Method for forming fine pattern of semiconductor device
KR100822621B1 (en) Method of forming a micro pattern in a semiconductor device
KR100965011B1 (en) Method of forming a micro pattern in a semiconductor device
US7413960B2 (en) Method of forming floating gate electrode in flash memory device
KR20090026492A (en) Method of forming a contact plug in semiconductor device
KR100843899B1 (en) Method for manufacturing of semiconductor device
KR20110077484A (en) Method of forming fine pattern for semicondutor device
KR101002456B1 (en) Method of forming patterns for semiconductor device
KR20060082943A (en) Method of manufacturing a flash memory device
KR100948065B1 (en) Method for fabricating non-volatile random access memory
KR100607755B1 (en) Method for forming floating gate of semiconductor element
KR100632639B1 (en) Method of manufacturing a flash memory device
KR100671626B1 (en) Method of forming a gate in a flash memory device
KR100986632B1 (en) Method for manufacturing control gate of the flash memory device
KR101053987B1 (en) How to Form a Flash Device
KR101158391B1 (en) Method of forming a gate in a semiconductor device
KR20070036211A (en) Method for mask rework of semiconducotr device
KR100590378B1 (en) Method of manufactoring a flash memory device
KR100721590B1 (en) Manufacturing method for semiconductor device
KR20080038917A (en) Method of manufacturing a flash memory device
KR20060118734A (en) Manufacturing method of flash memory device
KR20060113297A (en) Method for manufacturing semiconductor device using star process
KR100861312B1 (en) Method of manufacturing semiconductor device
KR20080060575A (en) Method of forming a trench in semiconductor device
KR20080060549A (en) Method of forming a trench in semiconductor device

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid