KR20060080686A - Equipment for etching semiconductor device - Google Patents

Equipment for etching semiconductor device Download PDF

Info

Publication number
KR20060080686A
KR20060080686A KR1020050001093A KR20050001093A KR20060080686A KR 20060080686 A KR20060080686 A KR 20060080686A KR 1020050001093 A KR1020050001093 A KR 1020050001093A KR 20050001093 A KR20050001093 A KR 20050001093A KR 20060080686 A KR20060080686 A KR 20060080686A
Authority
KR
South Korea
Prior art keywords
wafer
chamber
plasma
reaction gas
oxide film
Prior art date
Application number
KR1020050001093A
Other languages
Korean (ko)
Inventor
심무경
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050001093A priority Critical patent/KR20060080686A/en
Publication of KR20060080686A publication Critical patent/KR20060080686A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers

Abstract

본 발명은 생산 수율 및 생산성을 증대 또는 극대화할 수 있는 반도체 식각설비를 개시한다. 그의 설비는, 웨이퍼를 고정 지지하는 척; 상기 척 상에 지지되는 상기 웨이퍼 상부에 반응 가스를 유동시키는 샤워헤드; 상기 샤워헤드와 상기 웨이퍼 사이에 유동되는 상기 반응 가스를 플라즈마 상태로 만들기 위해 상기 샤워헤드 또는 상기 척 내부에 형성되어 외부에서 인가되는 고주파 파워에 의해 플라즈마 반응을 유도하는 플라즈마 전극; 및 상기 웨이퍼의 식각 공정 시 외부로부터의 오염원을 차단하기 위해 소정의 밀폐된 공간을 제공하고, 상기 반응 가스의 플라즈마 반응에 의한 손상을 방지하기 위해 상기 반응 가스에 노출되는 내벽에 산화 이티늄막이 형성된 챔버를 포함함함에 의해 상기 챔버의 내벽의 부식을 방지할 수 있기 때문에 생산 수율 및 생산성을 향상시킬 수 있다.The present invention discloses a semiconductor etching facility that can increase or maximize production yield and productivity. Its facilities include a chuck for holding and holding a wafer; A showerhead for flowing a reaction gas over the wafer supported on the chuck; A plasma electrode formed inside the shower head or the chuck to induce a plasma reaction by applying high frequency power from the outside to make the reaction gas flowing between the shower head and the wafer into a plasma state; And a predetermined closed space to block a source of contamination from the outside during the etching process of the wafer, and to form a yttrium oxide film on an inner wall exposed to the reactant gas to prevent damage due to the plasma reaction of the reactant gas. Including the chamber can prevent corrosion of the inner wall of the chamber, thereby improving production yield and productivity.

식각(etching), 챔버(chamber), 반응 가스, 플라즈마(plasma), 산화 이티늄(Y2O3)Etching, Chamber, Reaction Gas, Plasma, Yttrium Oxide (Y2O3)

Description

반도체 식각설비{Equipment for etching semiconductor device} Equipment for etching semiconductor device             

도 1은 종래 기술의 반도체 식각설비를 개략적으로 나타낸 구성 단면도.1 is a schematic cross-sectional view showing a semiconductor etching apparatus of the prior art.

도 2는 본 발명의 실시예에 따른 반도체 식각설비를 개략적으로 나타내는 구성 단면도.2 is a schematic cross-sectional view showing a semiconductor etching apparatus according to an embodiment of the present invention.

도 3 내지 도 4는 도 2의 하부 전극 라이너 및 챔버 월 라이너를 나타내는 사시도. 3 to 4 are perspective views illustrating the lower electrode liner and the chamber wall liner of FIG. 2.

도 5는 본 발명에 따른 반도체 식각설비에서의 산화 이티늄막이 코팅된 뚜껑의 내면을 나타내는 평면도.Figure 5 is a plan view showing the inner surface of the lid coated with the yttrium oxide film in the semiconductor etching equipment according to the present invention.

도 6은 종래의 산화 알루미늄막이 코팅된 뚜껑의 내면을 나타내는 평면도.Figure 6 is a plan view showing the inner surface of the lid coated with a conventional aluminum oxide film.

도 7은 슬릿 밸브 및 슬릿 밸브 라이너를 개략적으로 나타낸 사시도.7 is a schematic perspective view of a slit valve and a slit valve liner.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

110 : 웨이퍼 112 : 정전척110 wafer 112 electrostatic chuck

114 : 샤워헤드 116 : 플라즈마 전극114: showerhead 116: plasma electrode

118 : 챔버 120 : 상부 하우징118 chamber 120 upper housing

122 : 하부 하우징 124 : 터보 펌프122: lower housing 124: turbo pump

126 : 에지링 128 : 하부 전극 라이너 126: edge ring 128: lower electrode liner                 

130 : 챔버 월 라이너 132 : 뚜껑130: chamber wall liner 132: lid

134 : 관통홀 136 : 반응 가스 공급홀134: through hole 136: reaction gas supply hole

138 : 슬릿 밸브 라이너
138: Slit Valve Liner

본 발명은 반도체 제조장치에 관한 것으로서, 보다 상세하게는 웨이퍼의 식각 공정에서 상기 웨이퍼 상에 폴리머가 발생되는 것을 방지하여 생산성을 증대 또는 극대화할 수 있는 반도체 식각설비에 관한 것이다.The present invention relates to a semiconductor manufacturing apparatus, and more particularly, to a semiconductor etching apparatus capable of increasing or maximizing productivity by preventing a polymer from being generated on the wafer in a wafer etching process.

반도체 소자의 제조 기술은 크게 웨이퍼 상에 가공막을 형성하는 증착(deposition)공정과, 상기 증착공정으로 형성된 가공막 상에 포토레지스트를 형성하여 패터닝 하는 포토리소그래피(photolithography) 공정과, 상기 포토리소그래피 공정으로 형성된 포토레지스터 패턴을 식각 마스크로 사용하여 상기 가공막을 패터닝하는 식각 공정을 포함하여 이루어진다.The manufacturing technology of a semiconductor device is largely divided into a deposition process for forming a processed film on a wafer, a photolithography process for forming and patterning a photoresist on the processed film formed by the deposition process, and the photolithography process. And etching the patterned process film by using the formed photoresist pattern as an etching mask.

상기 식각공정은 습식식각과 건식식각에 의해 수행될 수 있는 데, 최근의 서브마이크론 디자인 룰을 요구하는 미세 패턴을 형성하기 위한 식각은 주로 건식식각에 의해 이루어지고 있다. The etching process may be performed by wet etching and dry etching, and etching for forming a fine pattern requiring a recent submicron design rule is mainly performed by dry etching.

이와 같은 건식식각은 챔버내에 충만한 불활성 기체 및 식각용 반응가스에 RF(Radio Frequency)전원 전압을 인가하여 상기 반응가스(process gas)를 플라즈마 (plasma) 상태로 만들고, 상기 가공막을 상기 플라즈마 상태의 반응가스에 노출시킴으로서 이루어질 수 있다.Such dry etching applies an RF (Radio Frequency) power supply voltage to an inert gas and an etching reaction gas filled in the chamber, thereby making the process gas into a plasma state, and reacting the processed film to the plasma state. By exposing to gas.

이하, 도면을 참조하여 종래 기술에 따른 반도체 식각설비에 대하여 설명하면 다음과 같다.Hereinafter, a semiconductor etching apparatus according to the related art will be described with reference to the accompanying drawings.

도 1에 도시된 바와 같이, 종래 기술의 반도체 식각설비는 웨이퍼(10)를 평탄하게 고정 지지하는 정전척(Electro-Static Chuck ; ESC, 12)과, 상기 정전척(12) 상에 지지되는 상기 웨이퍼(10) 상부에 반응 가스를 유동시키는 샤워헤드(shower head, 14)와, 상기 샤워헤드(14)와 상기 웨이퍼(10) 사이에 유동되는 상기 반응 가스를 플라즈마 상태로 만들기 위해 상기 샤워헤드(14) 또는 상기 정전척(12) 하부에 형성되어 외부에서 인가되는 고주파 전원전압에 의해 플라즈마 반응을 유도하는 플라즈마 전극(plasma electrode, 16)과, 상기 웨이퍼(10)의 식각 공정 시 외부로부터의 오염원을 차단하기 위해 소정의 밀폐된 공간을 제공하는 챔버(chamber, 18)를 포함하여 구성된다. 또한, 상기 챔버(18)의 하부 일측으로 연통되는 진공 배관을 통해 상기 챔버(18) 내부의 상기 반응 가스 또는 공기를 펌핑하는 펌프(pump, 24)를 더 포함하여 구성된다.As shown in FIG. 1, the semiconductor etching apparatus of the related art has an electrostatic chuck (ESC) 12 that fixes and supports the wafer 10 flatly and the electrostatic chuck 12 supported on the electrostatic chuck 12. A shower head 14 for flowing a reaction gas on the wafer 10 and a shower head 14 for bringing the reaction gas flowing between the shower head 14 and the wafer 10 into a plasma state. 14) or a plasma electrode 16 formed under the electrostatic chuck 12 to induce a plasma reaction by a high frequency power supply voltage applied from the outside, and a source of contamination from the outside during the etching process of the wafer 10; It is configured to include a chamber (chamber) 18 to provide a predetermined closed space to block the. In addition, the pump 18 further comprises a pump 24 for pumping the reaction gas or air in the chamber 18 through a vacuum pipe communicating with one side of the lower side of the chamber 18.

여기서, 상기 정전척(12)은 상기 고주파 전원전압에 비해 상대적으로 저주파의 전원전압을 이용하여 상기 웨이퍼(10)를 정전기적으로 고정시킨다.Here, the electrostatic chuck 12 electrostatically fixes the wafer 10 by using a low frequency power supply voltage relative to the high frequency power supply voltage.

또한, 상기 플라즈마 전극(16)은 상기 챔버(18) 상단의 샤워헤드(14) 상부에 형성된 상부 전극(도시하지 않음)과, 상기 상부 전극에 대응하여 상기 정전척(12) 하부에 형성된 하부 전극(예를 들어 상기 플라즈마 전극(16)으로 칭함) 중 적어도 하나 이상을 포함하여 이루어진다.In addition, the plasma electrode 16 includes an upper electrode (not shown) formed above the shower head 14 on the upper side of the chamber 18, and a lower electrode formed below the electrostatic chuck 12 corresponding to the upper electrode. (Eg, referred to as the plasma electrode 16).

그리고, 상기 샤워헤드(14)는 상기 웨이퍼(10)의 중심 상부에 대응되는 상기 챔버(18) 상단에 형성되어 상기 반응 가스를 분사하는 다수개의 분사공(도시하지 않음)을 구비하여 상기 반응 가스가 상기 웨이퍼(10)의 중심에서 가장자리로 균일하게 유동될 수 있도록 분사한다.The shower head 14 includes a plurality of injection holes (not shown) formed at an upper end of the chamber 18 corresponding to an upper portion of the center of the wafer 10 to inject the reaction gas. Sprays to uniformly flow from the center of the wafer 10 to the edges.

상기 챔버(18)는 상기 챔버(18)는 상기 정전척(12) 및 상기 웨이퍼(10)를 둘러싸는 에지링(26) 또는 포커스 링(도시하지 않음)과 같은 각종 링이 장착되어 수직으로 왕복이동되는 페데스탈 벨로즈(도시하지 않음)를 구비한 하부 하우징(20)과, 상기 반응 가스가 공급되는 반응가스 공급부(도시하지 않음)에서 공급관이 연장되는 상기 샤워헤드(14) 및 상부 전극이 형성된 상부(upper) 하우징(22)으로 이루어진다. 이때, 상기 챔버(18)는 스텐레스(stainless) 강철의 서스(SUS)재질로 형성되어 있고, 상기 반응 가스에 노출되는 상기 챔버(18)의 내벽은 산화 알루미늄(Al2O3)막으로 코팅될 수도 있다.The chamber 18 is vertically reciprocated with various chambers such as an edge ring 26 or a focus ring (not shown) surrounding the electrostatic chuck 12 and the wafer 10. A lower housing 20 having a pedestal bellows (not shown) to be moved, and a shower head 14 and an upper electrode having a supply pipe extending from a reaction gas supply unit (not shown) to which the reaction gas is supplied. An upper housing 22. In this case, the chamber 18 is formed of a stainless steel (SUS) material, and the inner wall of the chamber 18 exposed to the reaction gas is coated with an aluminum oxide (Al 2 O 3 ) film. It may be.

따라서, 종래 기술에 따른 반도체 식각설비는 상기 웨이퍼(10)의 상부에서 수직으로 반응가스를 유동시키면서 상기 플라즈마 전극(16)으로 인가된 고전압에 의해 유도되는 플라즈마 반응을 이용하여 상기 웨이퍼(10) 또는 상기 웨이퍼(10) 상에 형성된 박막을 제거할 수 있다. Therefore, the semiconductor etching apparatus according to the related art uses the plasma reaction induced by the high voltage applied to the plasma electrode 16 while flowing the reaction gas vertically from the top of the wafer 10 or the wafer 10 or the like. The thin film formed on the wafer 10 may be removed.

하지만, 종래 기술에 따른 반도체 식각설비는 다음과 같은 문제점이 있었다.However, the semiconductor etching apparatus according to the prior art has the following problems.

첫째, 종래 기술에 따른 반도체 식각설비는 반응 가스의 플라즈마 반응에 의 해 상기 서스 재질의 상기 챔버(18)의 내벽 또는 상기 산화 알루미늄막이 쉽게 부식되어 금속 폴리머가 식각 챔버(18)에 유발되고, 상기 챔버(18)에서 식각 공정이 진행되거나 이동간의 웨이퍼(10)에 상기 폴리머가 떨어지기 때문에 생산 수율이 떨어지는 단점이 있었다.First, in the semiconductor etching apparatus according to the related art, the inner wall of the chamber 18 of the sus material or the aluminum oxide film is easily corroded by a plasma reaction of a reactant gas so that a metal polymer is caused in the etching chamber 18. The etching process is performed in the chamber 18 or the polymer is dropped on the wafer 10 during the movement.

둘째, 종래 기술에 따른 반도체 식각설비는 상기 반응 가스의 플라즈마 반응에 의해 상기 서스 재질의 상기 챔버(18)의 내벽 또는 상기 산화 알루미늄막이 쉽게 부식되어 식각설비의 가동률이 떨어질 뿐만 아니라, 이에 의해 발생되는 금속 폴리머를 세정하기 위한 예방정비(Preventive Maintenance;PM)시간의 주기가 짧아지기 때문에 생산성이 떨어지는 문제점이 있었다.
Second, in the semiconductor etching apparatus according to the related art, the inner wall of the chamber 18 of the sus material or the aluminum oxide film is easily corroded by the plasma reaction of the reactant gas, so that the operation rate of the etching apparatus is not only lowered. Since the period of the Preventive Maintenance (PM) time for cleaning the metal polymer is shortened, there was a problem that the productivity is lowered.

상기와 같은 문제점을 해결하기 위한 본 발명의 목적은, 반응 가스의 플라즈마 반응에 의해 챔버의 내벽 또는 산화 알루미늄막이 부식되어 금속 폴리머가 발생되는 것을 방지하여 생산 수율을 증대 또는 극대화할 수 있는 반도체 식각설비를 제공하는 데 있다.An object of the present invention for solving the above problems, semiconductor etching equipment that can increase or maximize the production yield by preventing the inner wall of the chamber or the aluminum oxide film is corroded by the plasma reaction of the reaction gas generated To provide.

또한, 식각 설비의 가동률을 증가시키고, 예방정비 시간의 주기를 증가시켜 생산성을 증대 또는 극대화할 수 있는 반도체 식각설비를 제공하는 데 있다.In addition, it is to provide a semiconductor etching facility that can increase the operation rate of the etching facility, increase the cycle of preventive maintenance time to increase or maximize productivity.

상기 목적을 달성하기 위한 본 발명의 양태에 따라, 반도체 식각설비는, 웨이퍼 또는 상기 웨이퍼 상에 형성된 소정의 박막을 식각하는 식각 설비에 있어서; 웨이퍼를 고정 지지하는 척; 상기 척 상에 지지되는 상기 웨이퍼 상부에 반응 가스 를 유동시키는 샤워헤드; 상기 샤워헤드와 상기 웨이퍼 사이에 유동되는 상기 반응 가스를 플라즈마 상태로 만들기 위해 상기 샤워헤드 또는 상기 척 내부에 형성되어 외부에서 인가되는 고주파 파워에 의해 플라즈마 반응을 유도하는 플라즈마 전극; 및 상기 웨이퍼의 식각 공정 시 외부로부터의 오염원을 차단하기 위해 소정의 밀폐된 공간을 제공하고, 상기 반응 가스의 플라즈마 반응에 의한 손상을 방지하기 위해 상기 반응 가스에 노출되는 내벽에 산화 이티늄막이 형성된 챔버를 포함함을 특징으로 한다.
According to an aspect of the present invention for achieving the above object, the semiconductor etching equipment, in the etching equipment for etching a wafer or a predetermined thin film formed on the wafer; A chuck for holding and holding the wafer; A showerhead for flowing a reaction gas over the wafer supported on the chuck; A plasma electrode formed inside the shower head or the chuck to induce a plasma reaction by applying high frequency power from the outside to make the reaction gas flowing between the shower head and the wafer into a plasma state; And a predetermined closed space to block a source of contamination from the outside during the etching process of the wafer, and to form a yttrium oxide film on an inner wall exposed to the reactant gas to prevent damage due to plasma reaction of the reactant gas. And a chamber.

이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다. 그리고 본 발명을 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, embodiments of the present invention may be modified in many different forms, and the scope of the present invention should not be construed as being limited by the embodiments described below. Embodiments of the present invention are provided to more completely explain the present invention to those skilled in the art. Accordingly, the shape and the like of the elements in the drawings are exaggerated to emphasize a more clear description, and the elements denoted by the same reference numerals in the drawings means the same elements. In the following description of the present invention, if it is determined that a detailed description of a related known function or configuration may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted.

도 2는 본 발명의 실시예에 따른 반도체 식각설비를 개략적으로 나타내는 구성 단면도이다. 2 is a schematic cross-sectional view of a semiconductor etching apparatus according to an exemplary embodiment of the present invention.                     

도 2에 도시된 바와 같이, 본 발명의 반도체 식각설비는, 웨이퍼(110) 또는 웨이퍼(110) 상에 형성된 박막을 식각 하기 위해 상기 웨이퍼(110)를 평탄하게 고정 지지하는 정전척(112)과, 상기 정전척(112) 상에 지지되는 상기 웨이퍼(110) 상부에 반응 가스 공급부(도시되지 않음)에서 공급되는 반응 가스를 유동시키는 샤워헤드(114)와, 상기 샤워헤드(114)와 상기 웨이퍼(110) 사이에 유동되는 상기 반응 가스를 플라즈마 상태로 만들기 위해 상기 샤워헤드(114) 또는 상기 정전척(112) 하부에 형성되어 외부에서 인가되는 고주파 전원 전압에 의해 플라즈마 반응을 유도하는 플라즈마 전극(116)과, 상기 웨이퍼(110)의 식각 공정 시 외부로부터의 오염원을 차단하기 위해 소정의 진공압을 갖는 밀폐된 공간을 제공하고, 상기 반응 가스의 플라즈마 반응에 의한 손상을 방지하기 위해 상기 반응 가스에 노출되는 내벽에 산화 이티늄(Y2O3)막이 형성된 챔버(118)를 포함하여 구성된다. As shown in FIG. 2, the semiconductor etching apparatus of the present invention includes an electrostatic chuck 112 that fixes and supports the wafer 110 flatly to etch the wafer 110 or a thin film formed on the wafer 110. And a shower head 114 for flowing a reaction gas supplied from a reactive gas supply unit (not shown) on the wafer 110 supported on the electrostatic chuck 112, the shower head 114, and the wafer. Plasma electrode formed under the showerhead 114 or the electrostatic chuck 112 to induce the plasma reaction by a high frequency power supply voltage applied from outside to make the reaction gas flowing between the (110) to the plasma state ( 116 and a closed space having a predetermined vacuum pressure to block a source of contamination from the outside during the etching process of the wafer 110, and prevent damage by the plasma reaction of the reaction gas. It is configured to include a chamber 118 formed titanium oxide film ET (Y 2 O 3) on the inner wall is exposed to the reactive gas in order to.

또한, 상기 챔버(118)의 하부 일측으로 연통되는 진공 배관을 통해 상기 챔버(118) 내부의 상기 반응 가스 또는 공기를 펌핑하는 터보 펌프(turbo pump, 124)와 같은 고진공 펌프 및 드라이 펌프(dry pump)와 같은 저진공 펌프(도시하지 않음)를 더 포함하여 구성된다. In addition, a high vacuum pump and a dry pump such as a turbo pump 124 for pumping the reaction gas or air in the chamber 118 through a vacuum pipe communicating with a lower side of the chamber 118. It is configured to further include a low vacuum pump (not shown), such as).

도시하지 않았지만, 상기 정전척(112)에 고정 지지되는 웨이퍼(110)를 상기 정전척(112)으로부터 분리하고, 상기 챔버(118) 내부로 이동되는 상기 웨이퍼(110)를 상기 정전척(112)의 상부에서 안착시키기 위해 수직왕복 이동되는 복수개의 리프터(lifer)를 더 구비하고, 상기 정전척(112)은 상기 웨이퍼(110) 사이에 헬륨 (He)과 같은 냉매를 유동시키는 헬륨홀(He hall)을 구비하여 이루어진다.Although not shown, the wafer 110 fixed to the electrostatic chuck 112 is separated from the electrostatic chuck 112, and the wafer 110 moved into the chamber 118 is moved to the electrostatic chuck 112. Further provided with a plurality of lifters (lifer) vertically moved to seat at the top of the, the electrostatic chuck 112 is a helium hole (He hall) for flowing a refrigerant, such as helium (He) between the wafer 110 ) Is made.

여기서, 상기 챔버(118)는 상기 웨이퍼(110)를 고정 지지하는 상기 정전척(112), 및 상기 웨이퍼(110)의 가장자리를 둘러싸는 에지링(126)이 안착되는 하부 하우징(lower housing, 120)과, 상기 하부 하우징(120)과 일정한 거리에서 상기 하부 하우징(120)의 외곽을 둘러싸고, 상기 반응 공급부에서 연장되는 상기 샤워헤드(114) 및 플라즈마 전극(예를 들어, 상부 전극)이 상기 웨이퍼(110)로부터 소정의 거리를 갖도록 형성된 상부(upper) 하우징(122)을 포함하여 이루어진다. 이때, 상기 플라즈마 전극(116)은 상기 챔버(118) 상단의 샤워헤드(114) 상부에 형성된 상부 전극(도시하지 않음)과, 상기 상부 전극에 대응하여 상기 정전척(112) 하부에 형성된 하부 전극(예를 들어 상기 플라즈마 전극(116)이라 칭함) 중 적어도 하나 이상을 포함하여 이루어진다.Here, the chamber 118 is a lower housing 120 in which the electrostatic chuck 112 holding and supporting the wafer 110 and the edge ring 126 surrounding the edge of the wafer 110 are seated. ) And the showerhead 114 and the plasma electrode (eg, the upper electrode) which surround the outer housing of the lower housing 120 at a predetermined distance from the lower housing 120 and extend from the reaction supply part. It includes an upper housing 122 formed to have a predetermined distance from the (110). In this case, the plasma electrode 116 is an upper electrode (not shown) formed above the shower head 114 on the top of the chamber 118, and a lower electrode formed below the electrostatic chuck 112 corresponding to the upper electrode. (For example, referred to as the plasma electrode 116).

또한, 상기 하부 하우징(120) 및 상부 하우징(122)은 스텐레스 강철의 서스(SUS)재질로 형성되어 있으며, 상기 하부 하우징(120)은 상기 반응 가스의 플라즈마 반응으로부터 상기 하부 전극(116)을 보호하기 위해 상기 정전척(112) 및 에지링(126)을 제외한 상기 하부 하우징(120)의 외곽을 둘러싸도록 도 3에서와 같은 상기 산화 이티늄막이 코팅된 하부 전극 라이너(liner, 128)를 구비한다.In addition, the lower housing 120 and the upper housing 122 are formed of a stainless steel sus material, and the lower housing 120 protects the lower electrode 116 from a plasma reaction of the reaction gas. In order to surround the outer housing 120 except for the electrostatic chuck 112 and the edge ring 126, the lower electrode liner 128 coated with the yttrium oxide film as shown in FIG. 3 is provided. .

예컨대, 상기 하부 전극 라이너(128)는 금속 재질로 이루어지고, 상기 플라즈마 반응이 유도되는 상기 반응 가스에 노출되는 외곽에서 상기 산화 이티늄막이 약 25㎛정도의 두께를 갖도록 코팅되어 있다.For example, the lower electrode liner 128 is made of a metal material, and is coated such that the yttrium oxide film has a thickness of about 25 μm at the outside exposed to the reaction gas in which the plasma reaction is induced.

상기 상부 하우징(122)은 상기 하부 하우징(120)의 둘레에서 상기 하부 전극 라이너(128)에 대응되는 원통형으로 형성된 상기 상부 하우징(122)의 측벽을 상기 반응 가스의 플라즈마 반응으로부터 보호하기 위해 상기 산화 이티늄막이 코팅된 챔버 월 라이너(chamber wall liner, 128)와, 상기 상부 하우징(122)의 측벽에 의해 지지되고, 상기 정전척(112) 상에 위치되는 웨이퍼(110)와 평행하게 형성되어 상기 산화 이티늄막이 코팅된 뚜껑(lid, 132)을 구비한다. The upper housing 122 is oxidized to protect sidewalls of the upper housing 122 formed in a cylindrical shape corresponding to the lower electrode liner 128 around the lower housing 120 from a plasma reaction of the reaction gas. It is supported by a chamber wall liner 128 coated with an yttrium film and sidewalls of the upper housing 122 and formed in parallel with the wafer 110 positioned on the electrostatic chuck 112. A lid 132 coated with an yttrium oxide film is provided.

여기서, 상기 챔버 월 라이너(130)는 상기 상부 하우징(122)의 측벽을 보호할 수 있도록 상기 원통형으로 형성되어 있고, 상기 상부 하우징(122)의 측벽에 고정되는 상기 뚜껑(132)과 채결되는 부분이 가스킷 모양으로 형성되어 볼트(도시하지 않음)가 삽입되는 복수개의 관통홀(134)이 소정 간격으로 도 4에서와 같이 형성되어 있다.Here, the chamber wall liner 130 is formed in the cylindrical shape so as to protect the side wall of the upper housing 122, the portion that is engaged with the lid 132 is fixed to the side wall of the upper housing 122 A plurality of through holes 134, which are formed in the shape of this gasket and into which bolts (not shown) are inserted, are formed as shown in FIG.

마찬가지로, 상기 챔버 월 라이너(130)는 금속 재질로 이루어지고, 상기 플라즈마 반응이 유도되는 상기 반응 가스에 노출되는 외곽에서 상기 산화 이티늄막이 약 25㎛정도의 두께를 갖도록 코팅처리되어 있다.Similarly, the chamber wall liner 130 is made of a metal material and is coated to have a thickness of about 25 μm on the outer surface of the chamber wall liner 130 exposed to the reaction gas inducing the plasma reaction.

또한, 상기 뚜껑(132)은 가장자리에서 원통형으로 형성된 상기 상부 하우징(122)의 측벽에 고정될 수 있는 볼트가 삽입되는 복수개의 관통홀(134)이 상기 챔버 월 라이너(130)와 동일한 소정의 간격으로 형성되어 있고, 중심에서 상기 반응 가스 공급부로부터 공급되는 상기 반응 가스를 상기 웨이퍼(110)의 중심에서 가장자리로 유동시키는 상기 샤워헤드(114)에 공급하기 위한 반응 가스 공급홀(136)이 형성되어 있다. 이때, 상기 뚜껑(132)과 상기 샤워헤드(114) 사이에서 상기 뚜껑(132)을 보호하기 위해 상기 산화 이티늄막이 형성된 소정의 라이너를 더 체결할 수 없기 때문에 상기 뚜껑(132)에 상기 산화 이티늄막을 코팅처리한다. 예컨대, 상기 뚜껑(132)은 상기 산화 이티늄막이 약 25㎛정도의 두께를 갖도록 코팅처리되어 있다.In addition, the lid 132 has a predetermined interval in which a plurality of through holes 134 into which a bolt that can be fixed to a side wall of the upper housing 122 formed in a cylindrical shape at an edge thereof is the same as the chamber wall liner 130. And a reaction gas supply hole 136 for supplying the reaction gas supplied from the reaction gas supply part at the center to the shower head 114 flowing from the center to the edge of the wafer 110. have. In this case, since the predetermined liner formed with the yttrium oxide film may not be further tightened to protect the lid 132 between the lid 132 and the shower head 114, the yttrium oxide on the lid 132 may be fastened. Coating the aluminum film. For example, the lid 132 is coated so that the yttrium oxide film has a thickness of about 25 μm.

도 5는 본 발명에 따른 반도체 식각설비에서의 산화 이티늄막이 코팅된 뚜껑(132)의 내면을 나타내는 평면도이고, 도 6은 종래의 산화 알루미늄막이 코팅된 뚜껑(132)의 내면을 나타내는 평면도이다.FIG. 5 is a plan view showing an inner surface of a lid 132 coated with an itanium oxide film in a semiconductor etching apparatus according to the present invention, and FIG. 6 is a plan view showing an inner surface of a lid 132 coated with a conventional aluminum oxide film.

도 5 내지 도 6에 도시된 바와 같이, 본 발명에 따른 반도체 식각설비의 뚜껑(132)은 내면의 상부 하우징(122)의 측벽과 결합되는 가장자리 부분에서 금속 색상을 갖고, 상기 웨이퍼(110)에 대응되는 중심을 제외한 일부 영역에서 상기 산화 이티늄막이 코팅된 백색 색채를 갖고 상기 챔버(118)에서 상기 반응 가스의 플라즈마 반응에 의한 식각 공정이 소정시간 진행되어도 상기 백색 색채를 갖지만, 종래의 반도체 식각설비의 뚜껑(132)은 상기 플라즈마 반응에 의해 암흑색으로 손상되었음을 알 수 있다.As shown in FIGS. 5 to 6, the lid 132 of the semiconductor etching apparatus according to the present invention has a metallic color at an edge portion that is coupled to a side wall of the upper housing 122 of the inner surface, and is attached to the wafer 110. In some regions excluding the corresponding center, the yttrium oxide layer is coated with a white color and has the white color even when the etching process by the plasma reaction of the reaction gas is performed in the chamber 118 for a predetermined time. It can be seen that the lid 132 of the facility is damaged in the dark by the plasma reaction.

여기서, 상기 반응 가스는 염소(Cl2) 가스와 염화 붕소(BCl3) 가스가 사용된다.Here, chlorine (Cl 2 ) gas and boron chloride (BCl 3 ) gas are used as the reaction gas.

따라서, 본 발명에 따른 반도체 식각설비는 산화 이티늄막이 코팅된 뚜껑(132)과 복수개의 라이너를 구비하여 반응 가스의 플라즈마 반응으로부터 노출되는 상기 챔버(118) 내벽의 손상을 방지하여 식각 공정시 종래의 금속 폴리머 발생에 의한 식각 공정 불량을 방지할 수 있기 때문에 생산 수율을 증대 또는 극대화할 수 있다.Therefore, the semiconductor etching apparatus according to the present invention includes a lid 132 coated with an yttrium oxide film and a plurality of liners to prevent damage to an inner wall of the chamber 118 exposed from the plasma reaction of the reaction gas, thereby preventing the damage of the inner wall. Since the defective etching process due to the generation of the metal polymer can be prevented, the production yield can be increased or maximized.

또한, 상기 산화 이티늄막이 코팅된 뚜껑(132)과 각종 라이너를 구비하여 상기 반응 가스의 플라즈마 반응으로부터 상기 챔버(118) 내벽의 손상을 방지하여 식각 설비의 가동률을 증가시키고, 예방정비 시간의 주기를 증가시킬 수 있기 때문에 생산성을 증대 또는 극대화할 수 있다.In addition, the lid 132 coated with the yttrium oxide film and various liners are provided to prevent damage to the inner wall of the chamber 118 from the plasma reaction of the reaction gas, thereby increasing the operation rate of the etching facility, and the cycle of preventive maintenance time. This can increase or maximize productivity.

한편, 상기 챔버(118)는 소정의 진공압 상태를 유지하면서 상기 웨이퍼(110)를 이동시키기 위해 상기 웨이퍼(110)를 이송시키는 로봇암(robot arm)이 형성된 트랜스퍼 챔버(transfer chamber)와 도어(door)를 통해 연통되도록 설계되어 있다.Meanwhile, the chamber 118 is a transfer chamber and a door in which a robot arm for transferring the wafer 110 is formed to move the wafer 110 while maintaining a predetermined vacuum state. It is designed to communicate through the door.

또한, 상기 웨이퍼(110)의 식각 공정을 진행하기 위해서는 상기 도어가 닫혀지고, 상기 식각 공정이 완료된 웨이퍼(110)를 반송시키기 위해 상기 도어가 열려져야 만 하기 때문에 상기 도어를 선택적으로 개폐하는 슬릿 밸브(slit valve, 138)가 형성되어 있다.In addition, the slit valve for selectively opening and closing the door because the door is closed in order to proceed with the etching process of the wafer 110, and the door must be opened to convey the wafer 110 on which the etching process is completed. (slit valve, 138) is formed.

도 7은 슬릿 밸브(138)를 반응 가스의 플라즈마 반응으로부터 보호하는 슬릿 밸브 라이너(140)를 개략적으로 나타낸 사시도로서, 상기 슬릿 밸브(138)는 알루미늄과 같은 금속 재질로 형성되어 있고, 상기 산화 이티늄막으로 코팅처리된 슬릿 밸브 라이너(140)에 의해 상기 반응 가스의 플라즈마 반응으로부터의 손상을 방지할 수 있다. 예컨대, 상기 슬릿 밸브 라이너(140)에 코팅된 상기 산화 이티늄막 또한 약 25㎛정도의 두께를 갖는다.7 is a schematic perspective view of a slit valve liner 140 that protects the slit valve 138 from the plasma reaction of the reaction gas, the slit valve 138 is formed of a metal material such as aluminum, The slit valve liner 140 coated with the aluminum film may prevent damage of the reaction gas from the plasma reaction. For example, the yttrium oxide film coated on the slit valve liner 140 also has a thickness of about 25 μm.

또한, 상기한 실시예의 설명은 본 발명의 더욱 철저한 이해를 제공하기 위하여 도면을 참조로 예를 든 것에 불과하므로, 본 발명을 한정하는 의미로 해석되어 서는 안될 것이다. 그리고, 본 발명의 기술분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기본적 원리를 벗어나지 않는 범위 내에서 다양한 변화와 변경이 가능함은 물론이다.
In addition, the description of the above embodiment is merely given by way of example with reference to the drawings in order to provide a more thorough understanding of the present invention, it should not be construed as limiting the present invention. In addition, for those skilled in the art, various changes and modifications may be made without departing from the basic principles of the present invention.

상술한 바와 같이 본 발명에 의하면, 산화 이티늄막이 코팅된 뚜껑과 복수개의 라이너를 구비하여 반응 가스의 플라즈마 반응으로부터 노출되는 상기 챔버 내벽의 손상을 방지하고 식각 공정시 종래의 금속 폴리머 발생에 의한 식각 공정 불량을 방지할 수 있기 때문에 생산 수율을 증대 또는 극대화할 수 있는 효과가 있다.As described above, according to the present invention, a lid and a plurality of liners coated with an yttrium oxide film are provided to prevent damage to the inner wall of the chamber exposed from the plasma reaction of the reaction gas, and to be etched by conventional metal polymers during the etching process. Since process defects can be prevented, there is an effect of increasing or maximizing production yield.

또한, 상기 산화 이티늄막이 코팅된 뚜껑과 각종 라이너를 구비하여 상기 반응 가스의 플라즈마 반응으로부터 상기 챔버 내벽의 손상을 방지하여 식각 설비의 가동률을 증가시키고, 예방정비 시간의 주기를 증가시킬 수 있기 때문에 생산성을 증대 또는 극대화할 수 있는 효과가 있다.In addition, since the lid is coated with the yttrium oxide film and various liners to prevent damage of the chamber inner wall from the plasma reaction of the reaction gas to increase the operation rate of the etching equipment, it is possible to increase the period of preventive maintenance time The effect is to increase or maximize productivity.

Claims (5)

웨이퍼 또는 상기 웨이퍼 상에 형성된 소정의 박막을 식각하는 식각 설비에 있어서;An etching facility for etching a wafer or a predetermined thin film formed on the wafer; 웨이퍼를 고정 지지하는 척;A chuck for holding and holding the wafer; 상기 척 상에 지지되는 상기 웨이퍼 상부에 반응 가스를 유동시키는 샤워헤드;A showerhead for flowing a reaction gas over the wafer supported on the chuck; 상기 샤워헤드와 상기 웨이퍼 사이에 유동되는 상기 반응 가스를 플라즈마 상태로 만들기 위해 상기 샤워헤드 또는 상기 척 내부에 형성되어 외부에서 인가되는 고주파 파워에 의해 플라즈마 반응을 유도하는 플라즈마 전극; 및A plasma electrode formed inside the shower head or the chuck to induce a plasma reaction by applying high frequency power from the outside to make the reaction gas flowing between the shower head and the wafer into a plasma state; And 상기 웨이퍼의 식각 공정 시 외부로부터의 오염원을 차단하기 위해 소정의 밀폐된 공간을 제공하고, 상기 반응 가스의 플라즈마 반응에 의한 손상을 방지하기 위해 상기 반응 가스에 노출되는 내벽에 산화 이티늄막이 형성된 챔버를 포함함을 특징으로 하는 반도체 식각설비.The chamber is provided with a predetermined closed space in order to block the source of contamination from the outside during the etching process of the wafer, and the chamber formed with an yttrium oxide film on the inner wall exposed to the reaction gas to prevent damage by the plasma reaction of the reaction gas Semiconductor etching equipment comprising a. 제 1 항에 있어서,The method of claim 1, 상기 챔버는 상기 웨이퍼를 고정 지지하는 상기 정전척 및 하부 전극을 둘러싸는 하부 하우징과, 상기 하부 하우징의 외곽을 둘러싸고, 상기 샤워헤드가 상기 웨이퍼로부터 소정의 거리를 갖도록 형성된 상부 하우징을 포함함을 특징으로 하는 반도체 식각설비.The chamber includes a lower housing surrounding the electrostatic chuck and the lower electrode holding and holding the wafer, and an upper housing formed to surround a periphery of the lower housing and the showerhead to have a predetermined distance from the wafer. Semiconductor etching equipment. 제 2 항에 있어서,The method of claim 2, 상기 챔버는 상기 하부 하우징 및 상기 하부 전극을 감싸고 상기 반응 가스의 플라즈마 반응으로부터 보호하기 위해 상기 산화 이티늄막이 코팅된 하부 전극 라이너와, 상기 하부 전극 라이너에 대응되는 원통형으로 형성된 상기 상부 하우징의 측벽을 상기 반응 가스의 플라즈마 반응으로부터 보호하기 위해 상기 산화 이티늄막이 코팅된 챔버 월 라이너와, 상기 상부 하우징의 측벽에 형성된 도어를 개폐시키는 슬릿 밸브를 보호하는 상기 산화 이티늄막이 형성된 슬릿 밸브 라이너를 포함함을 특징으로 하는 반도체 식각설비.The chamber surrounds the lower housing and the lower electrode and has a lower electrode liner coated with the yttrium oxide film and a sidewall of the upper housing formed in a cylindrical shape corresponding to the lower electrode liner to protect the plasma from the reaction gas. A chamber wall liner coated with the yttrium oxide film to protect the plasma from the reaction gas, and a slit valve liner formed with the yttrium oxide film protecting the slit valve for opening and closing a door formed on the sidewall of the upper housing. Semiconductor etching equipment characterized in that. 제 3 항에 있어서, The method of claim 3, wherein 상기 챔버는 상기 상부 하우징의 측벽에 의해 지지되고, 상기 정전척 상에 위치되는 웨이퍼와 평행하게 형성되어 상기 산화 이티늄막이 코팅된 뚜껑을 포함함을 특징으로 하는 반도체 식각설비.And the chamber is supported by a side wall of the upper housing and formed in parallel with a wafer positioned on the electrostatic chuck and coated with the yttrium oxide film. 제 1 항에 있어서,The method of claim 1, 상기 산화 이티늄막은 약 25㎛정도의 두께를 갖도록 형성함을 특징으로 하는 반도체 식각설비.The yttrium oxide film is formed to have a thickness of about 25㎛ about semiconductor etching equipment.
KR1020050001093A 2005-01-06 2005-01-06 Equipment for etching semiconductor device KR20060080686A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050001093A KR20060080686A (en) 2005-01-06 2005-01-06 Equipment for etching semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050001093A KR20060080686A (en) 2005-01-06 2005-01-06 Equipment for etching semiconductor device

Publications (1)

Publication Number Publication Date
KR20060080686A true KR20060080686A (en) 2006-07-11

Family

ID=37171926

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050001093A KR20060080686A (en) 2005-01-06 2005-01-06 Equipment for etching semiconductor device

Country Status (1)

Country Link
KR (1) KR20060080686A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009075544A2 (en) * 2007-12-13 2009-06-18 Triple Cores Korea A liner for semiconductor chamber
KR20150088618A (en) * 2014-01-24 2015-08-03 (주)드림솔 panel detachable for equipment front end module and wafer processing apparatus comprising the same
WO2017132205A1 (en) * 2016-01-27 2017-08-03 Applied Materials, Inc. Slit valve gate coating and methods for cleaning slit valve gates

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009075544A2 (en) * 2007-12-13 2009-06-18 Triple Cores Korea A liner for semiconductor chamber
KR100906392B1 (en) * 2007-12-13 2009-07-07 (주)트리플코어스코리아 A liner for semiconductor chamber
WO2009075544A3 (en) * 2007-12-13 2009-09-11 Triple Cores Korea A liner for semiconductor chamber
KR20150088618A (en) * 2014-01-24 2015-08-03 (주)드림솔 panel detachable for equipment front end module and wafer processing apparatus comprising the same
WO2017132205A1 (en) * 2016-01-27 2017-08-03 Applied Materials, Inc. Slit valve gate coating and methods for cleaning slit valve gates
CN108496246A (en) * 2016-01-27 2018-09-04 应用材料公司 Slit valve coating and method for cleaning slit valve

Similar Documents

Publication Publication Date Title
KR102632725B1 (en) Substrate support plate, thin film deposition apparatus including the same, and thin film deposition method
KR100624273B1 (en) Plasma processing apparatus
CN101589457B (en) Configurable bevel etcher
US8864936B2 (en) Apparatus and method for processing substrate
KR100739890B1 (en) Process gas introducing mechanism and plasma processing device
KR20100124319A (en) Plasma processing apparatus
US20090008035A1 (en) Plasma processing apparatus
KR20060080686A (en) Equipment for etching semiconductor device
KR100737753B1 (en) Apparatus and method for treating a substrate
KR20160004408A (en) Apparatus and method for treating substrate
US20210020488A1 (en) Wafer support unit and wafer treatment system including the same
KR100892249B1 (en) A plasma chemical reactor
KR100646413B1 (en) Apparatus and method for treating an edge of substrates
KR20120066991A (en) Shower head and vacuum processing apparatus including the same
KR100667675B1 (en) Atmospheric pressure plasma apparatus used in etching of an substrate
KR20070009159A (en) Wafer susceptor of plasma etching apparatus
US20230135026A1 (en) Substrate processing apparatus
US11710621B2 (en) Direct lift cathode for lithography mask chamber
KR100501618B1 (en) Plasma processing apparatus and shield ring
KR101966806B1 (en) Substrate treating apparatus and substrate treating method
JPH0766181A (en) Plasma processing system
KR200205805Y1 (en) Upper chamber structure of plasma process chamber
KR100581401B1 (en) Atmospheric pressure plasma generator and apparatus for etching an edge of a substrate with the generator
KR20060014222A (en) Apparatus for treating an edge of substrate
KR20060130967A (en) Equipment for manufacturing semiconductor device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination