KR20060079996A - Chip scale package and manufacturing method thereof - Google Patents

Chip scale package and manufacturing method thereof Download PDF

Info

Publication number
KR20060079996A
KR20060079996A KR1020050000433A KR20050000433A KR20060079996A KR 20060079996 A KR20060079996 A KR 20060079996A KR 1020050000433 A KR1020050000433 A KR 1020050000433A KR 20050000433 A KR20050000433 A KR 20050000433A KR 20060079996 A KR20060079996 A KR 20060079996A
Authority
KR
South Korea
Prior art keywords
chip
circuit board
printed circuit
semiconductor chip
scale package
Prior art date
Application number
KR1020050000433A
Other languages
Korean (ko)
Inventor
곽민근
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050000433A priority Critical patent/KR20060079996A/en
Publication of KR20060079996A publication Critical patent/KR20060079996A/en

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C17/00—Surface treatment of glass, not in the form of fibres or filaments, by coating
    • C03C17/001—General methods for coating; Devices therefor
    • C03C17/002—General methods for coating; Devices therefor for flat glass, e.g. float glass
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C23/00—Other surface treatment of glass not in the form of fibres or filaments
    • C03C23/0005—Other surface treatment of glass not in the form of fibres or filaments by irradiation
    • C03C23/001—Other surface treatment of glass not in the form of fibres or filaments by irradiation by infrared light
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C23/00—Other surface treatment of glass not in the form of fibres or filaments
    • C03C23/0005—Other surface treatment of glass not in the form of fibres or filaments by irradiation
    • C03C23/002—Other surface treatment of glass not in the form of fibres or filaments by irradiation by ultraviolet light

Abstract

본 발명은 칩 스케일 패키지 및 그 제조 방법에 관한 것이다. 본 발명에 따른 칩 스케일 패키지와 그 제조 방법은, 금속 와이어와 금속배선의 접합 부분과 반도체 칩의 가장자리 부분에 대응되는 인쇄회로기판 상면 부분에 부착된 칩 고정 지지체에 의해 반도체 칩이 인쇄회로기판에 실장되어 있고, 성형 수지부가 반도체 칩과 인쇄회로기판 사이에 들어차 있는 것을 특징으로 한다. 이에 따르면, 종래 기술에 따른 칩 스케일 패키지와 달리 인쇄회로기판과 반도체 칩 사이의 공간이 절연성 접착제보다 결합력이 우수한 성형 수지로 채워지게 되어 계면 박리 현상을 억제 할 수 있으며, 특히 패키지 신뢰성 환경실험에서 발생될 수 있는 균열 발생 등을 억제할 수 있다. 더욱이 성형 수지보다 고가인 접착제의 사용량이 감소되어 패키지 제조 단가를 절감할 수 있다.The present invention relates to a chip scale package and a method of manufacturing the same. According to the present invention, a chip scale package and a method of manufacturing the chip scale package include a semiconductor chip mounted on a printed circuit board by a chip fixing support attached to a bonded portion of a metal wire and a metal wiring and an upper surface portion of a printed circuit board corresponding to an edge portion of the semiconductor chip. It is mounted, and it is characterized in that the molded resin portion is interposed between the semiconductor chip and the printed circuit board. According to this, unlike the chip scale package according to the prior art, the space between the printed circuit board and the semiconductor chip is filled with a molding resin having a higher bonding strength than the insulating adhesive, thereby suppressing the interface peeling phenomenon, especially in the package reliability environmental test It is possible to suppress the occurrence of cracks and the like that may occur. In addition, the amount of the adhesive that is more expensive than the molding resin is reduced, thereby reducing the package manufacturing cost.

칩 스케일 패키지, 볼 그리드 어레이 패키지, BGA, 계면박리, 절연성 접착제Chip Scale Package, Ball Grid Array Package, BGA, Peeling, Insulating Adhesive

Description

칩 스케일 패키지 및 그 제조 방법{CHIP SCALE PACKAGE AND MANUFACTURING METHOD THEREOF}Chip scale package and its manufacturing method {CHIP SCALE PACKAGE AND MANUFACTURING METHOD THEREOF}

도 1은 종래 기술에 따른 칩 스케일 패키지의 일 예를 나타낸 단면도이다.1 is a cross-sectional view showing an example of a chip scale package according to the prior art.

도 2a 내지 도 2d는 종래 기술에 따른 칩 스케일 패키지 제조 과정을 나타낸 단면도이다.2A through 2D are cross-sectional views illustrating a chip scale package manufacturing process according to the prior art.

도 3은 본 발명에 따른 칩 스케일 패키지의 일 실시예를 나타낸 단면도이다.3 is a cross-sectional view showing an embodiment of a chip scale package according to the present invention.

도 4a 내지 도 4e는 본 발명에 따른 칩 스케일 패키지 제조 과정을 나타낸 단면도이다.4A through 4E are cross-sectional views illustrating a process of manufacturing a chip scale package according to the present invention.

도 5는 본 발명에 따른 칩 스케일 패키지 제조 과정에서 인쇄회로기판에 부착된 칩 고정 지지체의 부착 상태를 나타낸 평면도이다.5 is a plan view illustrating an attachment state of a chip fixing support attached to a printed circuit board during a chip scale package manufacturing process according to the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

1; 칩 스케일 패키지 10; 인쇄회로기판One; Chip scale package 10; Printed circuit board

11; 관통 홀 12; 금속배선11; Through hole 12; Metal wiring

13; 볼 랜드패드 14a,14b; 칩 고정 지지체13; Ball land pads 14a, 14b; Chip fixing support

16; 반도체 칩 18; 본딩패드16; Semiconductor chip 18; Bonding pad

20; 금속 와이어 22; 수지 봉지부20; Metal wire 22; Resin bag

24; 솔더 볼24; Solder ball

본 발명은 반도체 칩 패키지에 관한 것으로서, 보다 상세하게는 관통 홀이 형성된 기판에 반도체 칩이 실장되고 외부접속단자로서 솔더 볼이 배열되어 있는 형태의 칩 스케일 패키지에 관한 것이다.The present invention relates to a semiconductor chip package, and more particularly, to a chip scale package in which a semiconductor chip is mounted on a substrate on which a through hole is formed and solder balls are arranged as external connection terminals.

웨이퍼 조립 공정을 거쳐 집적회로가 형성된 반도체 칩은 외부환경으로부터의 보호와 용이한 실장 및 동작 신뢰성의 확보 등을 위하여 패키지 조립 기술에 의해 패키지 형태를 갖게 된다. 최근 개발되어 제안되고 있는 패키지 형태의 하나가 칩 스케일 패키지(Chip Scale Package)이다. 칩 스케일 패키지는 전형적인 플라스틱 패키지에 비하여 많은 장점들을 가지고 있으며, 그 중 가장 큰 장점은 패키지의 크기가 작다는 것이다. 일반적으로 칩 스케일 패키지는 칩 크기의 1.2배 이내의 패키지 크기를 가진다. 이와 같은 칩 스케일 패키지의 일 예를 이하에서 소개하기로 한다.A semiconductor chip in which an integrated circuit is formed through a wafer assembly process has a package form by a package assembly technique for protection from an external environment, easy mounting, and securing operational reliability. One type of package recently developed and proposed is a chip scale package. Chip scale packages have many advantages over traditional plastic packages, the biggest of which is the small size of the package. Generally, chip scale packages have a package size within 1.2 times the chip size. An example of such a chip scale package will be described below.

도 1은 종래 기술에 따른 칩 스케일 패키지의 일 예를 나타낸 단면도이고, 도 2a 내지 도 2d는 도 1에 도시되 칩 스케일 패키지 제조 과정을 나타낸 단면도이다.1 is a cross-sectional view illustrating an example of a chip scale package according to the prior art, and FIGS. 2A to 2D are cross-sectional views illustrating a process of manufacturing a chip scale package shown in FIG. 1.

도 1에 예시된 종래 기술에 따른 칩 스케일 패키지(101)는 외부 접속 단자로서 솔더 볼(solder ball; 124)을 채택하는 볼 그리드 어레이(Ball Grid Array) 형태의 칩 스케일 패키지의 전형적인 예로서, 집적회로가 형성되는 칩 상면의 중앙 부분에 본딩패드(118)가 형성된 센터패드(center pad)형의 반도체 칩(116)이 관통 홀(111)이 형성된 인쇄회로기판(110)에 실장된 구조이다.The chip scale package 101 according to the prior art illustrated in FIG. 1 is a typical example of a chip scale package in the form of a ball grid array employing a solder ball 124 as an external connection terminal. A center pad semiconductor chip 116 having a bonding pad 118 formed on a center portion of an upper surface of a chip on which a circuit is formed is mounted on a printed circuit board 110 having a through hole 111 formed therein.

인쇄회로기판(110)은 중앙 부분에 관통 홀(111)이 형성되어 있고, 하면에 금속배선(112)과 볼 랜드패드(ball land pad; 113)가 형성되어 있다. 반도체 칩(116)은 본딩패드(118)가 관통 홀(111)에 노출되도록 하면의 반대면인 상면에 부착되어 있다. 반도체 칩(116)의 본딩패드(118)와 인쇄회로기판(110)의 금속배선(112)은 관통 홀(111)을 경유하는 금속 와이어(metal wire; 120)에 의해 전기적으로 연결된다. 금속 와이어(120)와 그 접합 부분 및 반도체 칩(116)은 관통 홀(111) 부분과 인쇄회로기판(110) 상면을 덮는 에폭시 몰딩 컴파운드(EMC; Epoxy Molding Compound)와 같은 성형 수지로 형성되는 수지 성형부(122)에 의해 밀봉된다. 그리고 인쇄회로기판(110)의 하면에는 외부와의 전기적 연결을 위한 외부접속단자로서 솔더 볼(124)이 부착된다.The printed circuit board 110 has a through hole 111 formed in a central portion thereof, and a metal wiring 112 and a ball land pad 113 are formed on a lower surface thereof. The semiconductor chip 116 is attached to an upper surface opposite to the lower surface of the bonding pad 118 so that the bonding pad 118 is exposed to the through hole 111. The bonding pads 118 of the semiconductor chip 116 and the metal wires 112 of the printed circuit board 110 are electrically connected to each other by metal wires 120 through the through holes 111. The metal wire 120, the junction portion thereof, and the semiconductor chip 116 are formed of a molding resin such as an epoxy molding compound (EMC) covering the through hole 111 and the upper surface of the printed circuit board 110. It is sealed by the molding part 122. The solder ball 124 is attached to the lower surface of the printed circuit board 110 as an external connection terminal for electrical connection with the outside.

이와 같은 종래 기술에 따른 칩 스케일 패키지의 제조 과정을 도 2a 내지 도 2d를 참조하여 설명하기로 한다.The manufacturing process of the chip scale package according to the related art will be described with reference to FIGS. 2A to 2D.

먼저 도 2a에 도시된 바와 같이 관통 홀(111)이 형성된 인쇄회로기판(110)의 상면에 그 관통 홀(111)에 칩 상면 중앙부에 형성된 본딩패드(118)가 노출되도록 반도체 칩(116)을 부착시키는 칩 실장 단계가 진행된다. 반도체 칩(116)의 부착에는 절연성 접착제(114)가 이용되는데, 이때 절연성 접착제(114)는 와이어 본딩(wire bonding)에 영향을 주지 않도록 함과 동시에 반도체 칩(116)과 인쇄회로기판(110)의 결합력 확보를 위하여 본딩패드(118) 주변 부분을 제외한 반도체 칩 전면 에 형성되도록 한다. 여기서, 인쇄회로기판(110)은 하면에 Cu등의 도전성 재질로 이루어진 금속 배선(112)과 볼 랜드패드(113)가 형성되어 있는 것이다.First, as illustrated in FIG. 2A, the semiconductor chip 116 is exposed so that the bonding pad 118 formed at the center of the upper surface of the chip is exposed on the upper surface of the printed circuit board 110 on which the through hole 111 is formed. The chip mounting step of adhering is performed. An insulating adhesive 114 is used to attach the semiconductor chip 116, where the insulating adhesive 114 does not affect wire bonding and at the same time, the semiconductor chip 116 and the printed circuit board 110. In order to secure the bonding force of the semiconductor chip except for the peripheral portion of the bonding pad 118 to be formed. Here, the printed circuit board 110 is formed on the bottom surface of the metal wiring 112 and the ball land pad 113 made of a conductive material such as Cu.

다음으로 도 2b에 도시된 바와 같이 반도체 칩(116)의 본딩패드(118)와 그에 대응되는 인쇄회로기판(110)의 금속배선(112)을 금속 와이어(120)를 이용하여 전기적으로 연결하는 와이어 본딩 단계가 진행된다. 이때 금속 와이어(120)는 관통 홀(111)을 경유한다. 금속 와이어(120)로는 잘 알려진 바와 같이 Au 와이어가 사용될 수 있다.Next, as shown in FIG. 2B, a wire for electrically connecting the bonding pad 118 of the semiconductor chip 116 and the metal wiring 112 of the printed circuit board 110 corresponding thereto using the metal wire 120. The bonding step proceeds. In this case, the metal wire 120 passes through the through hole 111. As the metal wire 120, Au wire may be used as is well known.

그리고 도 2c에 도시된 바와 같이 금속 와이어(120)와 그 접합 부분 및 반도체 칩(116)이 밀봉되도록 인쇄회로기판(110)의 관통 홀(111) 부분과 인쇄회로기판(110)의 상면을 에폭시 몰딩 컴파운드로 형성되는 수지 성형부(122)를 형성하는 수지 성형 단계가 진행된다. 관통 홀(111) 부분의 밀봉과 인쇄회로기판(110) 상면 부분에 대한 밀봉은 동시에 진행되거나 분리 진행될 수 있다. 이 단계는 통상적으로 반도체 칩 패키지 제조 공정에 사용되는 몰딩 금형을 이용하여 이루어질 수 있다.As shown in FIG. 2C, the through-hole 111 portion of the printed circuit board 110 and the upper surface of the printed circuit board 110 are epoxy-encapsulated so that the metal wire 120, the junction portion thereof, and the semiconductor chip 116 are sealed. The resin molding step of forming the resin molding part 122 formed of the molding compound is performed. The sealing of the portion of the through hole 111 and the sealing of the upper surface portion of the printed circuit board 110 may proceed simultaneously or separately. This step may be accomplished using a molding die, which is typically used in semiconductor chip package manufacturing processes.

이어서 도 2d에 도시된 바와 같이 인쇄회로기판(110)의 하면에 금속배선(112)과 전기적으로 연결된 볼 랜드패드(113)에 솔더 볼(124)을 형성한다. 그리고 싱귤레이션(singulation) 공정과 같은 후속 공정을 거치면 도 1에서와 같은 칩 스케일 패키지(100)가 완성된다.Subsequently, as illustrated in FIG. 2D, solder balls 124 are formed on the ball land pads 113 electrically connected to the metal wires 112 on the bottom surface of the printed circuit board 110. The chip scale package 100 as shown in FIG. 1 is completed through a subsequent process such as a singulation process.

그런데 상기한 바와 같은 종래 기술에 따른 칩 스케일 패키지는 인쇄회로기판과 절연성 접착제 사이 또는 절연성 접착제와 반도체 칩 사이에서 계면 박리(delamination)가 발생될 수 있다. 특히 패키지 신뢰성 확보를 위한 패키지 환경 시험에서 더욱 문제가 되며 심할 경우 반도체 칩 가장자리 부분에서 에폭시 몰딩 컴파운드와 인쇄회로기판 사이에 균열이 발생될 수도 있다. 이와 같은 계면 박리나 균열이 심한 경우 전기적인 불량을 야기하기 때문에 심각한 문제가 아닐 수 없다.However, in the chip scale package according to the related art, an interface delamination may occur between the printed circuit board and the insulating adhesive or between the insulating adhesive and the semiconductor chip. This is particularly problematic in package environmental tests to ensure package reliability. In extreme cases, cracks may occur between the epoxy molding compound and the printed circuit board at the edge of the semiconductor chip. If such interface peeling or cracking is severe, it causes electrical failure, which is a serious problem.

본 발명의 목적은 반도체 칩 패키지 내부에서 반도체 칩 또는 인쇄회로기판의 계면에서 발생될 수 있는 계면박리 및 균열 발생을 방지할 수 있는 칩 스케일 패키지를 제공하는 데에 있다.It is an object of the present invention to provide a chip scale package that can prevent interfacial peeling and cracking that may occur at an interface of a semiconductor chip or a printed circuit board in a semiconductor chip package.

이와 같은 목적을 달성하기 위한 본 발명에 따른 칩 스케일 패키지는, 중앙부에 관통 홀이 형성되어 있고 금속배선이 하면에 형성되어 있는 인쇄회로기판과; 복수개의 본딩패드가 상면 중앙부에 형성되어 있으며, 본딩패드가 관통 홀에 노출되도록 인쇄회로기판의 하면에 반대되는 상면에 실장된 반도체 칩과; 본딩패드와 금속배선을 전기적으로 상호 연결하는 금속 와이어와, 인쇄회로기판 상면과 상기 관통 홀 부분의 칩 상면, 금속 와이어 및 그 접합 부분을 덮는 성형 수지부; 및 인쇄회로기판 하면에 부착되어 금속배선과 전기적으로 연결되는 솔더 볼을 구비하는 반도체 칩 패키지로서, 금속 와이어와 금속배선의 접합 부분과 반도체 칩의 가장자리 부분에 대응되는 인쇄회로기판 상면 부분에 부착된 칩 고정 지지체에 의해 반도체 칩이 실장되어 있고, 성형 수지부가 반도체 칩과 인쇄회로기판 사이에 들어차 있는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a chip scale package including: a printed circuit board having a through hole formed in a central portion thereof, and a metal wiring formed on a lower surface thereof; A plurality of bonding pads formed on a central portion of the upper surface, the semiconductor chip being mounted on an upper surface opposite to the lower surface of the printed circuit board such that the bonding pads are exposed to the through holes; A metal wire electrically connecting the bonding pad and the metal wiring to each other, a molded resin part covering an upper surface of the printed circuit board, a chip upper surface of the through hole portion, a metal wire, and a bonding portion thereof; And a solder ball attached to a lower surface of the printed circuit board and electrically connected to the metal wiring, wherein the solder chip is attached to the upper surface portion of the printed circuit board corresponding to a junction portion of the metal wire and the metal wiring and an edge portion of the semiconductor chip. A semiconductor chip is mounted by a chip fixing support, and the molding resin portion is interposed between the semiconductor chip and the printed circuit board.

본 발명에 따른 칩 스케일 패키지에 있어서, 금속 와이어와 금속배선의 접합 부분에 대응되는 인쇄회로기판 상면 부분에 부착되는 칩 고정 지지체는 금속 와이어들과의 접합 부분 전체에 대응되는 일자형으로 형성된 것이 바람직하며, 반도체 칩의 가장자리 부분에 대응되는 인쇄회로기판 상면 부분에 부착된 칩 고정 지지체는 각각의 칩 모서리 부분에 형성된 것이 바람직하다. 그리고 상기 칩 고정 지지체는 시트형(sheet type) 접착 수단인 것이 바람직하다.In the chip scale package according to the present invention, the chip fixing support attached to the upper surface portion of the printed circuit board corresponding to the junction portion of the metal wire and the metal wiring is preferably formed in a straight shape corresponding to the entire junction portion of the metal wires. The chip fixing support attached to the upper surface portion of the printed circuit board corresponding to the edge portion of the semiconductor chip is preferably formed at each chip edge portion. The chip fixing support is preferably a sheet type adhesive means.

그리고 상기 목적을 달성하기 위한 본 발명에 따른 칩 스케일 패키지 제조 방법은, ⒜중앙부에 관통 홀이 형성되어 있고 하면에 금속배선이 형성된 인쇄회로기판과 칩 상면 중앙부에 본딩패드들이 형성된 반도체 칩을 준비하는 단계; ⒝인쇄회로기판의 하면에 반대되는 상면에서 칩 가장자리 부분과 관통 홀 주변에 칩 고정 지지체를 개재하여 관통 홀에 본딩패드들이 노출되도록 반도체 칩을 부착시키는 칩 실장 단계; ⒞본딩패드와 그에 대응되는 금속배선을 금속 와이어를 이용하여 전기적으로 연결시키는 와이어본딩 단계; ⒟금속 와이어와 그 접합 부분 및 반도체 칩과 인쇄회로기판 사이의 공간을 포함하여 반도체 칩이 밀봉되도록 인쇄회로기판의 관통 홀 부분과 인쇄회로기판의 상면을 성형 수지로 덮는 수지 성형 단계; 및 ⒠ 인쇄회로기판의 하면에 금속배선과 전기적으로 연결되는 솔더 볼을 형성하는 단계;를 포함하는 것을 특징으로 한다.In addition, the chip scale package manufacturing method according to the present invention for achieving the above object is to prepare a semiconductor chip having a through-hole is formed in the center portion and a bonding pad formed in the center of the upper surface of the chip and the printed circuit board is formed on the bottom surface step; A chip mounting step of attaching the semiconductor chip such that the bonding pads are exposed in the through holes through the chip fixing support around the chip edge portion and the through holes on the upper surface opposite to the bottom surface of the printed circuit board; A wire bonding step of electrically connecting the bonding pad and the metal wiring corresponding thereto with the metal wire; (B) a resin molding step of covering the upper surface of the printed circuit board with the through-hole portion of the printed circuit board so as to seal the semiconductor chip, including a metal wire, a junction portion thereof, and a space between the semiconductor chip and the printed circuit board with a molding resin; And forming solder balls electrically connected to metal wires on the bottom surface of the printed circuit board.

이하 첨부 도면을 참조하여 본 발명에 따른 칩 스케일 패키지와 그 제조 방법을 보다 상세하게 설명하고자 한다.Hereinafter, a chip scale package and a method of manufacturing the same according to the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명에 따른 칩 스케일 패키지의 일 실시예를 나타낸 단면도이고, 도 4a 내지 도 4e는 본 발명에 따른 칩 스케일 패키지 제조 과정을 나타낸 단면도 이며, 도 5는 본 발명에 따른 칩 스케일 패키지 제조 과정에서 인쇄회로기판에 부착된 칩 고정 지지체의 부착 상태를 나타낸 평면도이다.3 is a cross-sectional view showing an embodiment of a chip scale package according to the present invention, Figures 4a to 4e is a cross-sectional view showing a chip scale package manufacturing process according to the present invention, Figure 5 is a chip scale package manufacturing according to the present invention A plan view showing the attachment state of the chip fixing support attached to the printed circuit board in the process.

도 3에 예시된 본 발명에 따른 칩 스케일 패키지(1)는, 외부접속단자로서 일면에 솔더 볼(24)이 형성된 볼 그리드 어레이 형태의 반도체 칩 패키지로서, 본딩패드(18)가 칩 상면 중앙부에 열을 이루며 형성된 센터패드형의 반도체 칩(16)과, 중앙부에 관통 홀(11)이 형성되어 있는 인쇄회로기판(10)을 포함하며, 본딩패드(18)가 관통 홀(11)에 노출되도록 인쇄회로기판(10)의 하면에 반대되는 상면에 칩 고정 지지체(14a,14b)를 개재하여 반도체 칩(16)이 실장되어 있으며, 관통 홀(11)을 경유하는 금속 와이어(20)에 의해 전기적인 상호 연결이 이루어지는 구조이다.The chip scale package 1 according to the present invention illustrated in FIG. 3 is a semiconductor chip package in the form of a ball grid array in which solder balls 24 are formed on one surface as an external connection terminal. A center pad semiconductor chip 16 formed in a row and a printed circuit board 10 having a through hole 11 formed in a center thereof, and the bonding pad 18 is exposed to the through hole 11. The semiconductor chip 16 is mounted on the upper surface of the printed circuit board 10 opposite to the lower surface of the printed circuit board 10 via the chip fixing supports 14a and 14b, and is electrically driven by the metal wire 20 via the through hole 11. It is a structure in which mutual interconnections are made.

칩 고정 지지체(14a,14b)는 반도체 칩(16)의 네 모서리 부분과 관통 홀(11) 주변의 인쇄회로기판(10) 상면에 부착되어 있다. 여기서 관통 홀(11) 주변에 형성되는 칩 고정 지지체(14b)는 금속 와이어(20)와 금속배선(10)의 접합 부분에 대응되는 인쇄회로기판(10) 상면 부분에 위치한다. 이 칩 고정 지지체(14b)는 금속 와이어들(20)과의 접합 부분 전체에 걸쳐 대응되도록 일자형으로 형성된다. 그리고 반도체 칩(16)의 가장자리 부분에 대응되는 칩 고정 지지체(14a)는 반도체 칩(16)의 네 모서리 부분에 국부적으로 위치한다.The chip fixing supports 14a and 14b are attached to the four corner portions of the semiconductor chip 16 and the upper surface of the printed circuit board 10 around the through holes 11. Here, the chip fixing support 14b formed around the through hole 11 is positioned on the upper surface portion of the printed circuit board 10 corresponding to the junction portion of the metal wire 20 and the metal wiring 10. The chip fixing support 14b is formed in a straight line so as to correspond throughout the bonding portion with the metal wires 20. The chip fixing support 14a corresponding to the edge portion of the semiconductor chip 16 is located locally at four corners of the semiconductor chip 16.

칩 고정 지지체(14a,14b)로서는 시트형(sheet type) 접착 수단, 예컨대 접착 테이프가 사용될 수 있다. 또는 프린팅에 의해 도포 가능한 액상 접착제가 사용될 수 있다.As the chip fixing supports 14a and 14b, sheet type adhesive means such as adhesive tape may be used. Alternatively, a liquid adhesive that can be applied by printing may be used.

한편 인쇄회로기판(10)의 상면과 관통 홀(11) 부분의 칩 상면, 금속 와이어 (20) 및 그 접합 부분은 성형 수지부(22)에 의해 밀봉된다. 이때, 성형 수지부(22)는 칩 고정 지지체(14a,14b)를 제외한 반도체 칩(16)과 인쇄회로기판(10) 사이의 공간에도 형성되어 있다. 이는 칩 고정 지지체(14a,14b)가 성형 수지의 유입이 가능하도록 하는 적절한 높이로 형성됨으로써 가능하다.On the other hand, the upper surface of the printed circuit board 10 and the upper surface of the chip of the through hole 11, the metal wire 20 and the bonded portion thereof are sealed by the molded resin portion 22. At this time, the molded resin portion 22 is also formed in the space between the semiconductor chip 16 and the printed circuit board 10 except for the chip fixing supports 14a and 14b. This is possible by forming the chip fixing supports 14a and 14b at an appropriate height to allow the inflow of the molding resin.

이와 같은 칩 스케일 패키지의 제조 공정을 도 4a내지 도 4d를 참조하여 단계별로 설명하기로 한다.A manufacturing process of such a chip scale package will be described step by step with reference to FIGS. 4A to 4D.

도 4a를 참조하면, 먼저 중앙부에 관통 홀(11)이 형성되어 있고 하면에 금속배선(12) 및 그에 연결되어 볼 랜드패드(13)가 형성된 인쇄회로기판(10)과 칩 상면 중앙부에 열을 이루도록 하여 본딩패드(18)들이 형성된 센터패드형의 반도체 칩(16)을 준비하는 단계가 진행된다. 인쇄회로기판(10)에 형성되는 금속배선(12)과 볼 랜드패드(13)는 Cu와 같은 도전성 금속으로 형성된다.Referring to FIG. 4A, first, a through hole 11 is formed at a central portion thereof, and heat is applied to a printed circuit board 10 having a metal wiring 12 at a lower surface thereof and a ball land pad 13 connected thereto. The step of preparing the center pad semiconductor chip 16 having the bonding pads 18 formed thereon is performed. The metal wiring 12 and the ball land pad 13 formed on the printed circuit board 10 are made of a conductive metal such as Cu.

다음으로, 인쇄회로기판(10)의 하면에 반대되는 상면에서 칩 가장자리 부분과 관통 홀(11) 주변에 칩 고정 지지체(14a,14b)를 개재하여 관통 홀(11)에 본딩패드들이 노출되도록 반도체 칩(16)을 부착시키는 칩 실장 단계가 진행된다. 이때, 인쇄회로기판(10)에 부착되는 칩 고정 지지체(14a,14b)는 도 5에 나타난 바와 같이 반도체 칩(16)의 네 모서리 부분에 대응되는 위치에 형성되는 고정 지지체(14a)들이 각각 네 모서리 부분만을 국부적으로 지지하도록 부착되고, 관통 홀 주변에 형성되는 칩 고정 지지체(14b)가 금속 와이어(20)와 금속배선(120의 접합 부분에 대응되는 인쇄회로기판(10)의 상면 부분에 위치하도록 부착된다. 이 칩 고정 지지체(14a,14b)는 금속 와이어(20)들과의 접합 부분 전체에 걸쳐 대응되는 일자형으로 형성된다. 여기서, 칩 고정 지지체(14a,14b)로서는 시트(sheet)형 접착 수단이나 프린팅 (printing)에 의해 도포되는 액상 접착 수단으로 형성될 수 있고, 그 높이는 후술하는 수지 성형 단계에서 에폭시 몰딩 컴파운드가 충분히 흘러들어 갈 수 있는 공간을 확보하도록 설정되어야 한다.Next, the semiconductor substrate is exposed so that the bonding pads are exposed to the through holes 11 through the chip fixing supports 14a and 14b around the chip edge portion and the through holes 11 on the upper surface opposite to the bottom surface of the printed circuit board 10. The chip mounting step of attaching the chip 16 is performed. In this case, the chip fixing supports 14a and 14b attached to the printed circuit board 10 may have four fixing supports 14a respectively formed at positions corresponding to four corner portions of the semiconductor chip 16, as shown in FIG. 5. The chip fixing support 14b, which is attached to locally support only the corner portion and is formed around the through hole, is positioned on the upper surface portion of the printed circuit board 10 corresponding to the junction portion of the metal wire 20 and the metal wiring 120. The chip fixing supports 14a and 14b are formed in a corresponding straight shape throughout the bonding portion with the metal wires 20. Here, the chip fixing supports 14a and 14b are sheet-shaped. It may be formed by an adhesive means or a liquid adhesive means applied by printing, and its height should be set to ensure a space for the epoxy molding compound to sufficiently flow in the resin molding step described later. do.

이어서 도 4b에 도시된 바와 같이 본딩패드(18)와 그에 대응되는 금속배선(12)을 금속 와이어(20)를 이용하여 전기적으로 연결시키는 와이어 본딩 단계가 진행된다. 칩 상면의 중앙에 위치한 본딩패드(18)와 인쇄회로기판(10)의 관통 홀(11) 주변에 형성된 금속배선(12)이 관통 홀(11)을 경유하도록 하여 와이어 본딩이 이루어진다. 와이어 본딩이 이루어지는 과정에서 인쇄회로기판(10)에 가해지는 힘은 인쇄회로기판(10)의 금속 와이어(20) 접합 부분에 대응되는 인쇄회로기판(10)의 위치에 설치된 칩 고정 지지체(14b)에 의해 지지되어 와이어 본딩 불량이 방지될 수 있다.Subsequently, as illustrated in FIG. 4B, a wire bonding step of electrically connecting the bonding pads 18 and the metal wires 12 corresponding thereto using the metal wires 20 is performed. Bonding is performed by bonding the bonding pad 18 located at the center of the upper surface of the chip and the metal wiring 12 formed around the through hole 11 of the printed circuit board 10 through the through hole 11. The force applied to the printed circuit board 10 during the wire bonding process is the chip fixing support 14b installed at the position of the printed circuit board 10 corresponding to the metal wire 20 junction portion of the printed circuit board 10. It can be supported by the wire bonding failure can be prevented.

다음으로 도 4c에 도시된 바와 같이 금속 와이어(20)와 그 접합 부분 및 반도체 칩(16)과 인쇄회로기판(10) 사이의 공간을 포함하여 반도체 칩(16)이 밀봉되도록 인쇄회로기판(10)의 관통 홀(11) 부분과 인쇄회로기판(10)의 상면을 덮도록 하여 에폭시 몰딩 컴파운드와 같은 성형 수지로 수지 성형부(22)를 형성하는 수지 성형 단계가 진행된다. 이때 반도체 칩(16)과 인쇄회로기판(10) 사이의 공간에도 성형 수지가 들어차게 된다. 여기서, 수지 성형 단계는 관통 홀(11) 부분과 인쇄회로기판(10) 상면 부분을 동시에 수지 성형하거나 또는 각각 분리하여 진행할 수 있다. Next, as shown in FIG. 4C, the printed circuit board 10 is sealed such that the semiconductor chip 16 is sealed, including a space between the metal wire 20, its junction portion, and the semiconductor chip 16 and the printed circuit board 10. The resin molding step of forming the resin molding portion 22 by using a molding resin such as an epoxy molding compound is performed by covering the portion of the through hole 11 and the upper surface of the printed circuit board 10. At this time, the molding resin is filled in the space between the semiconductor chip 16 and the printed circuit board 10. Here, the resin molding step may be performed by resin molding the through-hole 11 and the upper surface portion of the printed circuit board 10 simultaneously or separately.                     

그리고 도 4d에 도시된 바와 같이 인쇄회로기판(10)의 하면에 금속배선(12)과 전기적으로 연결되는 솔더 볼(24)을 형성하는 단계가 진행된다. 이후 싱귤레이션 공정 등을 거쳐 도 3에서와 같은 칩 스케일 패키지(1)의 제조가 얻어진다.As shown in FIG. 4D, the step of forming the solder balls 24 electrically connected to the metal wires 12 is performed on the bottom surface of the printed circuit board 10. Thereafter, the chip scale package 1 is manufactured as shown in FIG. 3 through a singulation process or the like.

전술한 실시예에서와 같이 본 발명에 따른 칩 스케일 패키지와 그 제조 방법은 종래 기술에 따른 칩 스케일 패키지와는 달리 인쇄회로기판과 반도체 칩 사이의 공간 대부분이 접착제가 아닌 성형 수지로 채워진다. 인쇄회로기판 또는 반도체 칩과의 결합력에 있어서 통상의 절연성 접착제보다는 성형 수지, 예를 들어 에폭시 몰딩 컴파운드가 더 강하므로 보다 우수한 결합력이 확보될 수 있다.As in the above-described embodiment, the chip scale package and the manufacturing method thereof according to the present invention, unlike the chip scale package according to the prior art, most of the space between the printed circuit board and the semiconductor chip is filled with a molding resin rather than an adhesive. In the bonding force with a printed circuit board or a semiconductor chip, a molding resin, for example, an epoxy molding compound is stronger than a conventional insulating adhesive, and thus a better bonding force may be obtained.

한편 본 발명에 따른 칩 스케일 패키지는 전술한 실시예에 한정되지 않고 본 발명의 기술적 중심 사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있음은 본 발명이 속하는 기술 분야에 속하는 자라면 쉽게 알 수 있을 것이다.On the other hand, the chip scale package according to the present invention is not limited to the above-described embodiment and can be variously modified within the scope without departing from the technical spirit of the present invention can be easily understood by those belonging to the technical field to which the present invention belongs. There will be.

이상에서 설명한 바와 같은 본 발명의 칩 스케일 패키지와 그 제조 방법에 의하면, 종래 기술에 따른 칩 스케일 패키지와는 달리 인쇄회로기판과 반도체 칩 사이의 공간이 절연성 접착제보다 결합력이 우수한 성형 수지로 채워지게 되어 계면 박리 현상을 억제 할 수 있으며, 특히 패키지 신뢰성 환경실험에서 발생될 수 있는 균열 발생 등을 억제할 수 있다. 더욱이 성형 수지보다 고가인 접착제의 사용량이 감소되어 패키지 제조 단가를 절감할 수 있다.According to the chip scale package and the manufacturing method of the present invention as described above, unlike the chip scale package according to the prior art, the space between the printed circuit board and the semiconductor chip is filled with a molding resin which is superior to the insulating adhesive bonds Interfacial peeling can be suppressed, and in particular, crack generation that can occur in package reliability environmental tests can be suppressed. In addition, the amount of the adhesive that is more expensive than the molding resin is reduced, thereby reducing the package manufacturing cost.

Claims (5)

중앙부에 관통 홀이 형성되어 있고 금속배선이 하면에 형성되어 있는 인쇄회로기판과; 복수개의 본딩패드가 상면 중앙부에 형성되어 있으며, 상기 본딩패드가 상기 관통 홀에 노출되도록 인쇄회로기판의 하면에 반대되는 상면에 실장된 반도체 칩과; 상기 본딩패드와 상기 금속배선을 전기적으로 상호 연결하는 금속 와이어와, 상기 인쇄회로기판 상면과 상기 관통 홀 부분의 칩 상면, 및 금속 와이어 및 그 접합 부분을 덮는 성형 수지부; 및 상기 인쇄회로기판 하면에 부착되어 상기 금속배선과 전기적으로 연결되는 솔더 볼을 구비하는 반도체 칩 패키지에 있어서,A printed circuit board having a through hole formed in a central portion thereof and a metal wiring formed on a lower surface thereof; A plurality of bonding pads formed on a central portion of the upper surface, the semiconductor chip being mounted on an upper surface opposite to the lower surface of the printed circuit board to expose the bonding pads to the through holes; A molded resin part covering a metal wire electrically connecting the bonding pad and the metal wiring, an upper surface of the printed circuit board and a chip upper surface of the through hole, and a metal wire and a bonding portion thereof; And a solder ball attached to a lower surface of the printed circuit board and electrically connected to the metal wiring. 상기 금속 와이어와 상기 금속배선의 접합 부분과 상기 반도체 칩의 가장자리 부분에 대응되는 상기 인쇄회로기판 상면 부분에 부착된 칩 고정 지지체에 의해 반도체 칩이 실장되어 있고, 상기 성형 수지부가 상기 반도체 칩과 상기 인쇄회로기판 사이에 들어차 있는 것을 특징으로 하는 칩 스케일 패키지.The semiconductor chip is mounted by a chip fixing support attached to a junction portion of the metal wire and the metal wiring and an upper surface portion of the printed circuit board corresponding to an edge portion of the semiconductor chip. Chip scale package, characterized in that sandwiched between the printed circuit board. 제1 항에 있어서, 상기 금속 와이어와 상기 금속배선의 접합 부분에 대응되는 상기 인쇄회로기판 상면 부분에 부착되는 칩 고정 지지체는 상기 금속 와이어들과의 접합 부분 전체에 대응되는 일자형으로 형성된 것을 특징으로 하는 칩 스케일 패키지.According to claim 1, wherein the chip fixing support attached to the upper surface portion of the printed circuit board corresponding to the junction portion of the metal wire and the metal wiring is characterized in that formed in a straight line corresponding to the entire junction portion of the metal wires. Chip scale package. 제1 항에 있어서, 상기 반도체 칩의 가장자리 부분에 대응되는 상기 인쇄회 로기판 상면 부분에 부착된 칩 고정 지지체는 각각의 칩 모서리 부분에 형성된 것을 특징으로 하는 칩 스케일 패키지.The chip scale package of claim 1, wherein a chip fixing support attached to an upper surface portion of the printed circuit board corresponding to an edge portion of the semiconductor chip is formed at each chip edge portion. 제1 항에 있어서, 상기 칩 고정 지지체는 시트형(sheet type) 접착 수단인 것을 특징으로 하는 칩 스케일 패키지.The chip scale package of claim 1, wherein the chip fixing support is a sheet type adhesive means. ⒜중앙부에 관통 홀이 형성되어 있고 하면에 금속배선이 형성된 인쇄회로기판과 칩 상면 중앙부에 본딩패드들이 형성된 반도체 칩을 준비하는 단계;(B) preparing a semiconductor chip having a through-hole formed in a central portion thereof and a printed circuit board having metal wiring formed on a lower surface thereof and bonding pads formed in a central portion of an upper surface of the chip; ⒝인쇄회로기판의 하면에 반대되는 상면에서 칩 가장자리 부분과 상기 관통 홀 주변에 칩 고정 지지체를 개재하여 상기 관통 홀에 본딩패드들이 노출되도록 반도체 칩을 부착시키는 칩 실장 단계;A chip mounting step of attaching a semiconductor chip such that bonding pads are exposed in the through hole through a chip fixing support around the chip edge portion and the through hole on an upper surface opposite to the lower surface of the printed circuit board; ⒞본딩패드와 그에 대응되는 금속배선을 금속 와이어를 이용하여 전기적으로 연결시키는 와이어본딩 단계;A wire bonding step of electrically connecting the bonding pad and the metal wiring corresponding thereto with the metal wire; ⒟금속 와이어와 그 접합 부분 및 반도체 칩과 인쇄회로기판 사이의 공간을 포함하여 반도체 칩이 밀봉되도록 인쇄회로기판의 관통 홀 부분과 인쇄회로기판의 상면을 에폭시 몰딩 컴파운드로 덮는 수지 성형 단계; 및 (B) a resin molding step of covering the upper surface of the printed circuit board with the through-hole portion of the printed circuit board with an epoxy molding compound so as to seal the semiconductor chip, including the metal wire and its junction portion and the space between the semiconductor chip and the printed circuit board; And ⒠인쇄회로기판의 하면에 금속배선과 전기적으로 연결되는 솔더 볼을 형성하는 단계;Forming solder balls on the bottom surface of the printed circuit board, the solder balls being electrically connected to the metal wires; 를 포함하는 것을 특징으로 하는 칩 스케일 패키지 제조 방법.Chip scale package manufacturing method comprising a.
KR1020050000433A 2005-01-04 2005-01-04 Chip scale package and manufacturing method thereof KR20060079996A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050000433A KR20060079996A (en) 2005-01-04 2005-01-04 Chip scale package and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050000433A KR20060079996A (en) 2005-01-04 2005-01-04 Chip scale package and manufacturing method thereof

Publications (1)

Publication Number Publication Date
KR20060079996A true KR20060079996A (en) 2006-07-07

Family

ID=37171497

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050000433A KR20060079996A (en) 2005-01-04 2005-01-04 Chip scale package and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR20060079996A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100766498B1 (en) * 2006-10-16 2007-10-15 삼성전자주식회사 Semiconductor package and method for manufacturing the same
KR101120903B1 (en) * 2009-10-28 2012-02-27 삼성전기주식회사 Ball grid array board, semiconductor chip package and manufacturing method thereof
US9252095B2 (en) 2012-07-09 2016-02-02 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100766498B1 (en) * 2006-10-16 2007-10-15 삼성전자주식회사 Semiconductor package and method for manufacturing the same
KR101120903B1 (en) * 2009-10-28 2012-02-27 삼성전기주식회사 Ball grid array board, semiconductor chip package and manufacturing method thereof
US9252095B2 (en) 2012-07-09 2016-02-02 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same

Similar Documents

Publication Publication Date Title
US6664615B1 (en) Method and apparatus for lead-frame based grid array IC packaging
US6756252B2 (en) Multilayer laser trim interconnect method
US6207467B1 (en) Multi-chip module with stacked dice
US20080111224A1 (en) Multi stack package and method of fabricating the same
US20080182398A1 (en) Varied Solder Mask Opening Diameters Within a Ball Grid Array Substrate
KR20050074961A (en) Semiconductor stacked multi-package module having inverted second package
KR100825784B1 (en) Semiconductor package suppressing a warpage and wire open defects and manufacturing method thereof
US7298026B2 (en) Large die package and method for the fabrication thereof
US20020104874A1 (en) Semiconductor chip package comprising enhanced pads
KR100800475B1 (en) Package on package and method for a manufacturing the same
US20070102816A1 (en) Board structure, a ball grid array (BGA) package and method thereof, and a solder ball and method thereof
US7135760B2 (en) Moisture resistant integrated circuit leadframe package
KR100392720B1 (en) Chip scale package in which layout of wiring lines is improved
JP2010010269A (en) Semiconductor device, intermediate for manufacturing semiconductor device, and method of manufacturing them
KR100673379B1 (en) Stack package and manufacturing method thereof
TWI582905B (en) Chip package structure and manufacturing method thereof
KR20060079996A (en) Chip scale package and manufacturing method thereof
US20070164404A1 (en) Semiconductor package
JP5302234B2 (en) Semiconductor device
KR20070079654A (en) Printed circuit board for flip chip bonding and ball grid array package manufacturing method using the same
JP4030363B2 (en) Semiconductor device
KR100337455B1 (en) Semiconductor Package
JPH10209321A (en) Semiconductor integrated circuit device
KR100771860B1 (en) Semiconductor package module without a solder ball and manufacturing method the same
KR100668811B1 (en) Stack package

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination