KR20060079975A

KR20060079975A - A plasma display panel

Info

Publication number: KR20060079975A
Application number: KR1020050000402A
Authority: KR
Inventors: 김준형
Original assignee: 삼성에스디아이 주식회사
Priority date: 2005-01-04
Filing date: 2005-01-04
Publication date: 2006-07-07

Abstract

본 발명의 플라즈마 디스플레이 패널은, 어드레스전극의 에지 컬 현상을 최소화하여 어드레스전극 선단의 유전층과 기판 사이에서의 기포 발생을 최소화하는 것으로서, 서로 대향 배치되는 제1 기판과 제2 기판, 이 제1 기판에 형성되는 어드레스전극, 이 제1 기판과 제2 기판 사이에 배치되어 방전셀을 형성하는 격벽, 방전셀 내에 형성되는 형광체층, 및 제2 기판에 상기 어드레스전극과 교차하는 방향으로 나란하게 형성되며, 방전셀에 대응하여 형성되는 표시전극을 포함하며, 어드레스전극은 제1 기판에 부착되는 부분의 전극 폭이 방전셀 측에 위치되는 부분의 전극 폭과 같거나 크게 형성된다.The plasma display panel of the present invention minimizes edge curl of the address electrode to minimize bubble generation between the dielectric layer at the tip of the address electrode and the substrate. The plasma display panel includes a first substrate and a second substrate disposed opposite to each other. An address electrode formed at the sidewall, a partition wall disposed between the first substrate and the second substrate to form a discharge cell, a phosphor layer formed in the discharge cell, and a second substrate formed side by side in a direction crossing the address electrode; And a display electrode formed corresponding to the discharge cell, wherein the address electrode is formed to have an electrode width equal to or greater than an electrode width of a portion positioned on the discharge cell side.

플라즈마, 디스플레이, 어드레스전극, 에지 컬, 유전체 시트, 라미네이팅Plasma, Display, Address Electrode, Edge Curl, Dielectric Sheet, Laminating

Description

Plasma Display Panel {A PLASMA DISPLAY PANEL}

도 1은 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널의 일부를 개략적으로 도시한 부분 분해 사시도이다.1 is a partially exploded perspective view schematically illustrating a portion of a plasma display panel according to an embodiment of the present invention.

도 2는 도 1의 배면기판에 어드레스전극을 형성하는 공정도이다.FIG. 2 is a process diagram of forming an address electrode on the rear substrate of FIG. 1.

도 3은 도 2의 어드레스전극 상에 유전체 시트를 라미네이팅 한 상태의 부분 단면도이다.3 is a partial cross-sectional view of the dielectric sheet laminated on the address electrode of FIG. 2.

도 4는 종래기술에 따른 어드레스전극 상에 유전체 시트를 라미네이팅 한 상태의 부분 단면도이다.4 is a partial cross-sectional view of a dielectric sheet laminated on an address electrode according to the prior art.

본 발명은 플라즈마 디스플레이 패널에 관한 것으로서, 보다 상세하게는 어드레스전극의 에지 컬(edge curl) 현상을 최소화하여 어드레스전극 선단의 유전층과 기판 사이에서의 기포 발생을 최소화하는 플라즈마 디스플레이 패널에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display panel, and more particularly, to a plasma display panel which minimizes edge curl phenomenon of an address electrode to minimize bubble generation between a dielectric layer at a tip of an address electrode and a substrate.

통상적으로, 플라즈마 디스플레이 패널(plasma display panel, 이하 'PDP'라 한다)은 기체 방전현상을 이용하여 화상을 표시하는 표시소자로서, 우수한 표시능 력(예를 들면, 표시용량, 휘도, 콘트라스트, 잔상, 시야각)을 가진다.In general, a plasma display panel (hereinafter referred to as a 'PDP') is a display device that displays an image using a gas discharge phenomenon, and has excellent display capability (for example, display capacity, brightness, contrast, and afterimage). , Viewing angle).

이 PDP는 전면기판에 표시전극을 구비하고, 배면기판에 어드레스전극, 방전셀을 형성하는 격벽 및 형광체층을 구비하며, 이 전면기판과 배면기판을 서로 봉착하는 구조로 이루어진다.The PDP includes a display electrode on the front substrate, an address electrode, a partition wall for forming a discharge cell, and a phosphor layer on the rear substrate, and the front substrate and the rear substrate are sealed to each other.

이 PDP는 전면기판에 구비되는 표시전극으로 리셋 방전과 유지 방전을 일으키고, 상기 표시전극과 교차되는 어드레스전극을 배면기판에 구비하여 상호 교차되는 표시전극과 어드레스전극으로 어드레스 방전을 일으킨다.The PDP generates a reset discharge and a sustain discharge with a display electrode provided on the front substrate, and has an address electrode intersecting the display electrode on the rear substrate to generate an address discharge with the display electrode and the address electrode intersected with each other.

어드레스 방전시, 어드레스전극 주위에 벽전하를 형성하고 이 어드레스전극을 보호하기 위하여 이 어드레스전극은 유전층으로 덮여있다.During address discharge, the address electrode is covered with a dielectric layer to form wall charges around the address electrode and to protect the address electrode.

이 유전층을 형성하는 방법에는 어드레스전극 상에 유전체 시트를 라미네이팅하는 방법과 어드레스전극 상에 유전체를 인쇄하는 방법이 있다. 유전체 시트 라미네이팅 방법은 유전체 인쇄 방법에 비하여 공정이 간단하고 작업성이 우수한 장점을 가진다.The dielectric layer may be formed by laminating a dielectric sheet on the address electrode or by printing a dielectric on the address electrode. Dielectric sheet laminating method has the advantages of simple process and excellent workability compared to dielectric printing method.

그러나, 라미네이팅 방법은 도 4에 도시된 바와 같이 배면기판(40)을 장변 방향(T_a)으로 투입할 경우, 이 라미네이팅 방향(L_a)이 배면기판(40)에 형성된 어드레스전극(41)의 신장 방향과 교차하면서 유전체 시트(42)와 어드레스전극(41) 간의 밀착을 어렵게 한다.However, the lamination method of the case to put the rear substrate 40 in a long side direction (T _a), the laminating direction (L _a), the address electrode 41 formed on the rear substrate 40, as shown in Figure 4 It is difficult to make close contact between the dielectric sheet 42 and the address electrode 41 while crossing the stretching direction.

이로 인하여 어드레스전극(41)의 에지 컬(41a)과 유전체 시트(42) 사이에 다량의 기포(43)가 발생되고, 이 기포(43)는 고전압 인가시 유전체(42)를 터지게 하 므로 PDP에서 유전체(42)의 내전압(耐電壓)을 낮추게 된다.As a result, a large amount of bubbles 43 are generated between the edge curl 41a of the address electrode 41 and the dielectric sheet 42. The bubbles 43 cause the dielectric 42 to burst when a high voltage is applied. The withstand voltage of the dielectric material 42 is lowered.

본 발명은 상기한 바와 같은 문제점을 해결하기 위하여 창안된 것으로, 그 목적은 어드레스전극의 에지 컬 현상을 최소화하여 어드레스전극 선단의 유전층과 기판 사이에서의 기포 발생을 최소화하는 플라즈마 디스플레이 패널을 제공하는 데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object thereof is to provide a plasma display panel which minimizes edge curl phenomenon of an address electrode and minimizes generation of bubbles between the dielectric layer and the substrate at the tip of the address electrode. have.

본 발명에 따른 플라즈마 디스플레이 패널은, 서로 대향 배치되는 제1 기판과 제2 기판, 이 제1 기판에 형성되는 어드레스전극, 이 제1 기판과 제2 기판 사이에 배치되어 방전셀을 형성하는 격벽, 방전셀 내에 형성되는 형광체층, 및 제2 기판에 상기 어드레스전극과 교차하는 방향으로 나란하게 형성되며, 방전셀에 대응하여 형성되는 표시전극을 포함하며, 어드레스전극은 제1 기판에 부착되는 부분의 전극 폭이 방전셀 측에 위치되는 부분의 전극 폭과 같거나 크게 형성된다.The plasma display panel according to the present invention includes a first substrate and a second substrate disposed to face each other, an address electrode formed on the first substrate, a partition wall disposed between the first substrate and the second substrate to form a discharge cell, A phosphor layer formed in the discharge cell, and a display electrode formed on the second substrate side by side in a direction crossing the address electrode, the display electrode formed corresponding to the discharge cell, wherein the address electrode is formed of a portion attached to the first substrate. The electrode width is formed equal to or larger than the electrode width of the portion located on the discharge cell side.

상기 어드레스전극은 다층으로 형성될 수 있다.The address electrode may be formed in multiple layers.

즉, 어드레스전극은 제1 기판에 형성되는 제1 층과 이 제1 층 위에 형성되는 제2 층을 포함할 수 있고, 이 때, 제1 층의 폭이 제2 층의 폭과 같거나 더 넓게 형성될 수 있다.That is, the address electrode may include a first layer formed on the first substrate and a second layer formed on the first layer, wherein the width of the first layer is equal to or wider than the width of the second layer. Can be formed.

또한, 제1 층은 블랙층으로 형성되고, 제2 층은 화이트층으로 형성될 수 있다. 이 제1 층은 인쇄 건조 후 소성시 퍼지는 성질을 가지는 전극 페이스트로 형성되며, 이 제1 층에 포함된 글라스 프리트(glass frit)의 양은 제2 층에 포함된 글 라스 프리트의 양보다 적은 것이 바람직하다.In addition, the first layer may be formed of a black layer, and the second layer may be formed of a white layer. The first layer is formed of an electrode paste having a property of spreading upon firing after printing drying, and the amount of glass frit contained in the first layer is preferably less than the amount of glass frit contained in the second layer. Do.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.

이 도면을 참조하여 PDP를 설명하면, 본 발명의 일 실시예에 따른 PDP는 제1 기판(1, 이하 '배면기판'이라 한다)과 제2 기판(3, 이하 '전면기판'이라 한다)의 면 대향 봉착 구조로 형성된다. 이 배면기판(1)과 전면기판(3)의 사이에는 격벽(5)들이 구비되며, 이 격벽(5)은 플라즈마 방전을 일으킬 수 있도록 복수의 방전셀(7)을 구획하여 형성한다. 이 방전셀(7) 내에는 기체 방전을 위한 불활성 가스(일례로, 네온(Ne)과 제논(Xe)의 혼합 가스)가 충전되어 있다. 또한, 방전셀(7)의 내면에는 기체 방전으로 발생되는 진공자외선에 의하여 여기된 후 안정화되면서 적, 녹, 청색의 가시광을 발생시키는 형광체층(9)이 형성되어 있다. 상기 배면기판(1) 상에는 어드레스전극(11)이 형성되며, 이 어드레스전극(11)은 배면기판(1)의 일 방향(y 축 방향)을 따라 신장된다. 이 어드레스전극(11)은 다수가 x 축 방향을 따라 방전셀(7)의 간격으로 배치되어 각 방전셀(7)에 대응한다. 이 배면기판(1)에 대향하는 전면기판(3) 상에는 표시전극(13, 15)이 형성되며, 이 표시전극(13, 15)은 상기 어드레스전극(11)과 교차하도록 일 방향(x 축 방향)을 따라 신장된다. 이 표시전극(13, 15)은 y 축 방향을 따라 방전셀(7)의 간격으로 배치되어 각 방전셀(7)에 대응한다. 이 표시전극(13, 15)은 유지 방전을 위하여 각 방전셀(7)에 쌍으로 대응된 다.Referring to the PDP, a PDP according to an embodiment of the present invention is formed of a first substrate (1, hereinafter referred to as "back substrate") and a second substrate (hereinafter, referred to as "front substrate"). It is formed as a face facing sealing structure. Partition walls 5 are provided between the rear substrate 1 and the front substrate 3, and the partition walls 5 are formed by partitioning a plurality of discharge cells 7 so as to cause plasma discharge. The discharge cell 7 is filled with an inert gas (for example, a mixed gas of neon Ne and xenon Xe) for gas discharge. In addition, a phosphor layer 9 is formed on the inner surface of the discharge cell 7 to generate red, green and blue visible light while being stabilized after being excited by vacuum ultraviolet rays generated by gas discharge. An address electrode 11 is formed on the rear substrate 1, and the address electrode 11 extends in one direction (y axis direction) of the rear substrate 1. Many of these address electrodes 11 are arranged at intervals of the discharge cells 7 along the x-axis direction and correspond to the respective discharge cells 7. Display electrodes 13 and 15 are formed on the front substrate 3 facing the rear substrate 1, and the display electrodes 13 and 15 are in one direction (x-axis direction) so as to intersect the address electrode 11. Elongation). The display electrodes 13 and 15 are arranged at intervals of the discharge cells 7 along the y axis direction to correspond to the respective discharge cells 7. The display electrodes 13 and 15 correspond to each discharge cell 7 in pairs for sustain discharge.

상기 어드레스전극(11)은 벽전하를 축적하고 방전으로부터 어드레스전극(11)을 보호하기 위하여 유전층(17)으로 덮여 있다. 표시전극(13, 15)은 벽전하를 축적하는 유전층(19)과 이 유전층(19)을 보호하면서 유지 방전 시 이차전자를 방출하는 MgO 보호막(21)의 적층 구조로 덮여 있다. 상기 배면기판(1)의 유전층(17)은 가시광의 효과적인 반사를 위하여 백색 유전체로 형성되고, 전면기판(3)의 유전층(19)은 가시광의 효과적인 투과를 위하여 투명 유전체로 형성되는 것이 바람직하다.The address electrode 11 is covered with a dielectric layer 17 to accumulate wall charges and protect the address electrode 11 from discharge. The display electrodes 13 and 15 are covered with a laminated structure of a dielectric layer 19 that accumulates wall charges and an MgO protective film 21 that emits secondary electrons during sustain discharge while protecting the dielectric layer 19. The dielectric layer 17 of the back substrate 1 is formed of a white dielectric for effective reflection of visible light, and the dielectric layer 19 of the front substrate 3 is preferably formed of a transparent dielectric for effective transmission of visible light.

한편, 어드레스전극(11)은 배면기판(1) 상에 형성되어 유전층(17)으로 덮여지므로 내전압을 향상시키기 위하여, 에지 컬(edge curl)을 최소화하여, 어드레스전극(11)의 선단에서 배면기판(1)과 유전층(17) 사이에 기포가 발생될 수 있는 공간을 최소화하는 것이 바람직하다.On the other hand, since the address electrode 11 is formed on the back substrate 1 and is covered with the dielectric layer 17, in order to improve the breakdown voltage, the edge substrate is minimized to minimize the edge curl and the back substrate at the tip of the address electrode 11. It is desirable to minimize the space where bubbles can be generated between (1) and dielectric layer 17.

도 2는 도 1의 배면기판에 어드레스전극을 형성하는 공정도이고, 도 3은 도 2의 어드레스전극 상에 유전체 시트를 라미네이팅 한 상태의 부분 단면도이다.2 is a process diagram of forming an address electrode on the back substrate of FIG. 1, and FIG. 3 is a partial cross-sectional view of a dielectric sheet laminated on the address electrode of FIG. 2.

어드레스전극(11)은 도 2에 도시된 바와 같은 공정으로 형성되어, 도 3에 도시된 바와 같은 구조를 가지는 것이 바람직하다. 먼저, 도 3을 참조하여 완성된 어드레스전극(11)의 구조에 대하여 설명한다.The address electrode 11 is formed by a process as shown in FIG. 2, and preferably has a structure as shown in FIG. First, the structure of the completed address electrode 11 will be described with reference to FIG.

상기 어드레스전극(11)은 배면기판(1)에 부착되는 부분의 전극 폭(W_b)이 방전셀(7) 측에 위치되는 부분의 전극 폭(W_w)과 같거나 크게 형성된다. 도3 에는 배면기판(1) 측의 전극 폭(W_b)이 방전셀(7) 측의 전극 폭(W_w)보다 크게 형성된 것을 예 시하고 있으나, 양자가 동일 폭으로 형성되어도 본 발명의 효과를 얻을 수 있다.The address electrode 11 is formed such that the electrode width W _b of the portion attached to the rear substrate 1 is equal to or larger than the electrode width W _w of the portion located on the discharge cell 7 side. Although FIG. 3 illustrates that the electrode width W _b on the back substrate 1 side is larger than the electrode width W _w on the discharge cell 7 side, the effects of the present invention may be achieved even if both are formed to have the same width. Can be obtained.

이 어드레스전극(11)은 배면기판(1) 측에서 방전셀(7) 측으로 가면서 연속적으로 전극의 폭이 W_b에서 W_w로 좁아지는 형상으로 이루어질 수도 있으나(미도시), 서로 다른 폭(W_b, W_w)을 가지는 다층으로 형성될 수도 있다.The address electrode 11 may be formed in a shape in which the width of the electrode is continuously narrowed from W _b to W _w while going from the back substrate 1 side to the discharge cell 7 side (not shown), but different widths (W). _b , W _w ) may be formed in a multilayer.

즉, 도 3에 도시된 바와 같이, 어드레스전극(11)은 배면기판(1)에 형성되는 제1 층(11a)과, 이 제1 층(11a) 위에 형성되는 제2 층(11b)의 2층 구조로 형성될 수 있다. 이 경우 제1 층(11a)의 폭(W_b)은 제2 층(11b)의 폭(W_w)과 같거나 더 넓게 형성된다.That is, as shown in FIG. 3, the address electrode 11 includes two layers of the first layer 11a formed on the rear substrate 1 and the second layer 11b formed on the first layer 11a. It may be formed in a layer structure. In this case, the width W _b of the first layer 11 a is equal to or wider than the width W _w of the second layer 11 _b .

이 제1 층(11a)은 블랙층으로 형성되고, 제2 층(11b)은 화이트층으로 형성될 수 있다. 이 제1, 제2 층(11a, 11b)을 블랙층과 화이트층을 각각 구성하면, 표시전극(13, 15)의 버스전극(13a, 15a)을 형성하는 블랙층과 화이트층과 재료를 공유하는 장점을 가질 수 있다.The first layer 11a may be formed of a black layer, and the second layer 11b may be formed of a white layer. When the first and second layers 11a and 11b constitute a black layer and a white layer, respectively, the material is shared with the black layer and the white layer forming the bus electrodes 13a and 15a of the display electrodes 13 and 15. It can have an advantage.

상기 어드레스전극(11)을 인쇄 방법으로 형성하는 경우, 이 제1 층(11a)은 인쇄 건조 후 소성시 퍼지는 성질을 가지는 전극 페이스트로 형성되는 것이 바람직하다. 이를 위하여 제1 층(11a)은 제2 층(11b)에 포함된 글라스 프리트보다 적은 양의 글라스 프리트를 포함하는 것이 바람직하다. 이 경우, 제1, 제2 층(11a, 11b)을 인쇄하고 건조한 후, 이를 노광 현상하면 제1 층(11a)과 제2 층(11b)에서 언더 컷(under cut)이 발생되지만, 이를 소성하게 되면, 제2 층(11b)의 글라스 프리트가 제1 층(11a)으로 침투되면서 제1 층(11a)의 폭을 넓게 하여 언더 컷을 제거하면서 에지 컬을 발생시키지 않는다. 또한, 어드레스전극(11)은 상기와 같은 성질을 가지는 제1 층(11a)과 제2 층(11b)으로 이루어지는 전극 시트를 사용할 수도 있다.When the address electrode 11 is formed by a printing method, the first layer 11a is preferably formed of an electrode paste having a property of spreading upon firing after printing drying. For this purpose, the first layer 11a preferably includes a smaller amount of glass frit than the glass frit included in the second layer 11b. In this case, when the first and second layers 11a and 11b are printed and dried, and then exposed and developed, an under cut occurs in the first layer 11a and the second layer 11b, but it is fired. As a result, the glass frit of the second layer 11b penetrates into the first layer 11a, thereby widening the width of the first layer 11a so as to eliminate the undercut while not generating edge curl. As the address electrode 11, an electrode sheet including the first layer 11a and the second layer 11b having the above properties may be used.

어드레스전극(11)에서 에지 컬이 없는 상태에서 도 3에 도시된 바와 같이 유전체 시트(17)를 라미네이팅 하게 되면, 배면기판(1)이 장변 방향(T_a)으로 투입되어, 라미네이팅의 방향(L_a)이 어드레스전극(11)과 교차하더라고 유전체 시트(17)와 어드레스전극(11)과의 밀착이 우수하게 되어, 어드레스전극(11) 선단의 배면기판(1)과 유전층(17) 사이에 기포가 발생될 수 있는 공간을 최소화하게 된다. 이는 도 4와 비교하면 기포가 발생될 수 있는 가능성이 훨씬 저감되는 것을 알 수 있다.When the address electrode 11 as in the absence of edge curl laminating the dielectric sheet 17 as shown in FIG. 3, a back substrate (1) is introduced the long side direction (T _a), the direction of the lamination (L _{Although a} ) intersects with the address electrode 11, the dielectric sheet 17 and the address electrode 11 are in close contact with each other. Thus, bubbles are formed between the back substrate 1 and the dielectric layer 17 at the tip of the address electrode 11. Minimize the space that can be generated. Compared with FIG. 4, it can be seen that the possibility that bubbles can be generated is much reduced.

이 어드레스전극을 형성하는 공정의 설명에 앞서, 먼저 PDP의 제조 공정을 개략적으로 설명한다. 그 제조 공정은 전면판 제조단계, 배면판 제조단계, 두 판 합착단계, 및 배기/가스 주입단계를 포함한다.Prior to the description of the process of forming the address electrode, the manufacturing process of the PDP will be outlined first. The manufacturing process includes a front plate manufacturing step, a back plate manufacturing step, a two plate bonding step, and an exhaust / gas injection step.

즉, PDP 제조 공정은 배면기판(1)에 어드레스전극(11)과 유전층(17), 격벽(7), 및 형광체층(9)을 형성하고, 이와 별도로 전면기판(3)에 표시전극(13, 15), 유전층(19), 및 MgO 보호막(21)을 형성한 후, 이 배면기판(1)을 포함하여 배면기판(1) 측에 형성되는 배면판과 전면기판(3)을 포함하여 전면기판(3) 측에 형성되는 전면판을 상호 봉착하고, 이 전면판과 배면판 사이를 배기시키며, 다시 이 전면판과 배면판 사이에 방전가스를 주입 및 밀봉한다.That is, in the PDP manufacturing process, the address electrode 11, the dielectric layer 17, the partition wall 7, and the phosphor layer 9 are formed on the rear substrate 1, and the display electrode 13 is formed on the front substrate 3 separately. , 15), the dielectric layer 19, and the MgO protective film 21, and then including the rear substrate (1), including the rear substrate and the front substrate (3) formed on the rear substrate 1 side The front plate formed on the side of the board | substrate 3 is mutually sealed, exhausts between this front plate and a back plate, and discharge gas is injected and sealed between this front plate and a back plate again.

이 PDP 제조 공정에서 공지의 기술을 적용할 수 있는 공정에 대해서는 상세 설명을 생략하고, 배면기판(1)에 어드레스전극(11)을 형성하고, 이 위에 유전층 (17)을 형성하는 공정을 중심으로 상세히 설명한다.In this PDP manufacturing process, a detailed description will be omitted, and the address electrode 11 is formed on the back substrate 1, and the dielectric layer 17 is formed thereon. It explains in detail.

도 3에 도시된 어드레스전극(11)의 구조를 형성하기 위한 방법으로 도 2를 참조하여 설명한다.A method for forming the structure of the address electrode 11 shown in FIG. 3 will be described with reference to FIG. 2.

상기 배면기판(1) 상에 제1 유전체 페이스트를 인쇄하고 건조하여 제1 층(11a)을 형성한 후, 이 제1 층(11a) 상에 제2 유전체 페이스트를 인쇄하고 건조하여 제2 층(11b)을 형성한다(a).After printing and drying the first dielectric paste on the back substrate 1 to form the first layer 11a, the second dielectric paste is printed and dried on the first layer 11a to form the second layer ( 11b) (a).

이 상태에서 제1, 제2 층(11a, 11b)을 노광 현상한다(b). 이 경우, 제1, 제2 층(11a, 11b)의 선단에 언더 컷이 발생된다.In this state, the first and second layers 11a and 11b are exposed and developed (b). In this case, undercut is produced in the front-end | tip of 1st, 2nd layer 11a, 11b.

이 상태에서 제1, 제2 층(11a, 11b)을 소성한다(c). 이 경우, 제2 층(11b)의 글라스 프리트가 제1 층(11a)으로 침투되면서 제1 층(11a)을 퍼지게 하여 에지 컬이 없는 상태로 어드레스전극(11)을 완성하게 된다. 이 어드레스전극(11)의 구조는 상기에서 상세히 설명하였으므로 여기서 그 구체적인 설명을 생략한다.In this state, the first and second layers 11a and 11b are fired (c). In this case, as the glass frit of the second layer 11b penetrates into the first layer 11a, the first layer 11a is spread to complete the address electrode 11 without edge curl. Since the structure of the address electrode 11 has been described in detail above, its detailed description is omitted here.

이상을 통해 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.Although the preferred embodiments of the present invention have been described above, the present invention is not limited thereto, and various modifications and changes can be made within the scope of the claims and the detailed description of the invention and the accompanying drawings. Naturally, it belongs to the scope of the invention.

상기한 바와 같이 본 발명에 의하면, 어드레스전극을 배면기판 측의 블랙층과 유전층 측의 화이트층으로 형성하고, 이 블랙층의 폭을 화이트층의 폭과 같거나 크게 형성하므로 어드레스전극에서 에지 컬을 최소화하여 어드레스전극 선단의 유 전층과 기판 사이에서의 기포 발생을 최소화하고 이로 인하여 내전압 향상을 구현하는 효과가 있다.As described above, according to the present invention, the address electrode is formed of a black layer on the back substrate side and a white layer on the dielectric layer side, and the width of the black layer is formed equal to or larger than the width of the white layer. Minimizing the generation of bubbles between the dielectric layer of the address electrode tip and the substrate by minimizing, thereby improving the withstand voltage.

Claims

A first substrate and a second substrate disposed to face each other,

An address electrode formed on the first substrate,

A partition wall disposed between the first substrate and the second substrate to form a discharge cell;

A phosphor layer formed in the discharge cell, and

A display electrode formed on the second substrate side by side in a direction crossing the address electrode and formed to correspond to a discharge cell;

And the address electrode is formed such that an electrode width of a portion attached to the first substrate is equal to or larger than an electrode width of a portion located on the discharge cell side.

The method of claim 1,

And the address electrode is formed in multiple layers.

The method of claim 1,

And the address electrode includes a first layer formed on the first substrate and a second layer formed on the first layer.

The method of claim 3, wherein

And the width of the first layer is equal to or wider than the width of the second layer.

The method of claim 3, wherein

And the first layer is formed of a black layer, and the second layer is formed of a white layer.

The method of claim 3, wherein

And the first layer is formed of an electrode paste having a property of spreading upon firing after printing drying.

The method of claim 3, wherein

The amount of glass frit included in the first layer is less than the amount of glass frit included in the second layer.