KR20060077733A - Thin film transistor array panel - Google Patents

Thin film transistor array panel Download PDF

Info

Publication number
KR20060077733A
KR20060077733A KR1020040117255A KR20040117255A KR20060077733A KR 20060077733 A KR20060077733 A KR 20060077733A KR 1020040117255 A KR1020040117255 A KR 1020040117255A KR 20040117255 A KR20040117255 A KR 20040117255A KR 20060077733 A KR20060077733 A KR 20060077733A
Authority
KR
South Korea
Prior art keywords
electrode
gate line
gate
thin film
pixel
Prior art date
Application number
KR1020040117255A
Other languages
Korean (ko)
Inventor
백봉진
박기식
곽진오
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040117255A priority Critical patent/KR20060077733A/en
Publication of KR20060077733A publication Critical patent/KR20060077733A/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136213Storage capacitors associated with the pixel electrode
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line

Abstract

본 발명은 유지 전극에 돌기를 형성하여 표면적을 넓게 형성한 박막 트랜지스터에 대한 것이다.The present invention relates to a thin film transistor in which protrusions are formed on the sustain electrode to increase the surface area.

유지 전극에 돌기를 형성함으로써, 표면적을 증가시켜 유지 축전기의 용량을 증가시킬 수 있으므로 유지 전극의 폭을 줄여 개구율이 향상되는 효과가 있다.By forming protrusions on the sustain electrode, the surface area can be increased to increase the capacitance of the sustain capacitor, thereby reducing the width of the sustain electrode, thereby improving the aperture ratio.

유지 전극, 돌기, 화소 전극, 용량 축전기Sustain electrodes, projections, pixel electrodes, capacitors

Description

박막 트랜지스터 표시판{THIN FILM TRANSISTOR ARRAY PANEL}Thin Film Transistor Display Panels {THIN FILM TRANSISTOR ARRAY PANEL}

도 1은 본 발명의 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이다. 1 is a layout view of a thin film transistor array panel for a liquid crystal display according to another exemplary embodiment of the present invention.

도 2와 도 3은 각각 도 1에 도시한 박막 트랜지스터 표시판을 II-II' 선 및 III-III' 선을 따라 잘라 도시한 단면도이다.2 and 3 are cross-sectional views of the thin film transistor array panel illustrated in FIG. 1 taken along lines II-II 'and III-III', respectively.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

110: 절연 기판 121: 게이트선110: insulating substrate 121: gate line

124: 게이트 전극 133a: 유지 전극 세로부124: gate electrode 133a: sustain electrode vertical portion

133b: 유지 전극 가로부 133c: 연결부133b: sustain electrode horizontal portion 133c: connection portion

133d: 유지 전극 돌기133d: sustain electrode projection

140: 게이트 절연막 151, 154: 반도체140: gate insulating film 151, 154: semiconductor

161, 163, 165: 저항성 접촉층 171: 데이터선161, 163, and 165: ohmic contact layer 171: data line

173: 소스 전극 175: 드레인 전극173: source electrode 175: drain electrode

180: 보호막 190: 화소 전극180: protective film 190: pixel electrode

182, 185, 189: 접촉 구멍 81, 82: 접촉 보조 부재182, 185, 189: contact hole 81, 82: contact auxiliary member

본 발명은 유지 전극을 가진 박막 트랜지스터 표시판에 대한 발명이다.The present invention relates to a thin film transistor array panel having a sustain electrode.

표시 장치는 화상을 통하여 정보를 제공하는 장치이다. 그 중에서도 평판 표시 장치로 각광을 받고 있는 것이 액정 표시 장치, 유기 이엘 표시 장치 등이 있으며, 그 중 액정 표시 장치는 일반적으로 공통 전극과 컬러 필터(color filter) 등이 형성되어 있는 상부 기판과 박막 트랜지스터와 화소 전극 등이 형성되어 있는 하부 기판 사이에 액정 물질을 주입해 놓고 화소 전극과 공통 전극에 서로 다른 전위를 인가함으로써 전계를 형성하여 액정 분자들의 배열을 변경시키고, 이를 통해 빛의 투과율을 조절함으로써 화상을 표현하는 장치이다.The display device is a device that provides information through an image. Among them, a liquid crystal display device and an organic EL display device are in the spotlight as a flat panel display device. Among them, a liquid crystal display device generally includes an upper substrate and a thin film transistor on which a common electrode and a color filter are formed. And a liquid crystal material are injected between the lower substrate where the pixel electrode and the like are formed, and different electric potentials are applied to the pixel electrode and the common electrode to form an electric field to change the arrangement of the liquid crystal molecules, thereby adjusting the light transmittance. It is a device that represents an image.

하부 기판인 박막 트랜지스터 표시판은 주사 신호를 전달하는 게이트선과 화상 신호를 전달하는 데이터선이 형성되어 있고, 게이트선 및 데이터선과 연결되어 있는 박막 트랜지스터, 박막 트랜지스터와 연결되어 있는 화소 전극, 게이트선을 덮어 절연하는 게이트 절연막 및 박막 트랜지스터와 데이터선을 덮어 절연하는 보호막 등을 포함하여 이루어져 있다. 박막 트랜지스터는 게이트선의 일부인 게이트 전극과 채널을 형성하는 반도체, 데이터선의 일부인 소스 전극과 드레인 전극 및 게이트 절연막과 보호막 등으로 이루어진다. 박막 트랜지스터는 게이트선을 통하여 전달되는 주사 신호에 따라 데이터선을 통하여 전달되는 화상 신호를 화소 전극에 전달 또는 차단하는 스위칭 소자이다. The lower substrate of the thin film transistor array panel includes a gate line for transmitting a scan signal and a data line for transmitting an image signal, and covers a thin film transistor connected to the gate line and the data line, a pixel electrode connected to the thin film transistor, and a gate line. A gate insulating film for insulating and a protective film for covering and insulating the thin film transistor and the data line. The thin film transistor includes a semiconductor forming a gate electrode and a channel as part of a gate line, a source electrode and a drain electrode as part of a data line, a gate insulating film, a protective film, and the like. The thin film transistor is a switching device that transfers or blocks an image signal transmitted through a data line to a pixel electrode according to a scan signal transmitted through a gate line.

박막 트랜지스터를 통하여 화상 신호가 화소 전극에 전달되면, 화소 전극은 상부 기판의 공통 전극과 전계를 형성하며, 전계로 인하여 액정이 회전하게 된다. 액정이 회전함에 따라 빛의 투과율이 변하며 이를 통하여 화상을 표시한다.When the image signal is transmitted to the pixel electrode through the thin film transistor, the pixel electrode forms an electric field with the common electrode of the upper substrate, and the liquid crystal rotates due to the electric field. As the liquid crystal rotates, the transmittance of light changes, thereby displaying an image.

한번 회전한 액정은 다음 신호가 인가될 때까지 동일한 각도를 유지하도록 전계가 계속 유지되어야 하는데, 이를 위하여 화소마다 별도의 유지 축전기가 형성되어야 한다. 그러나 이러한 축전기는 별도의 배선을 통하여 형성되므로 화소 영역의 개구율이 감소된다는 단점이 있다.Once rotated, the liquid crystal must be maintained to maintain the same angle until the next signal is applied. For this purpose, a separate holding capacitor must be formed for each pixel. However, such a capacitor is formed through a separate wiring, so that the opening ratio of the pixel region is reduced.

본 발명이 이루고자 하는 기술적 과제는 좁은 폭으로도 충분하게 큰 커패시턴스를 가지는 구조의 유지 전극을 포함하는 박막 트랜지스터를 제공하고자 한다.An object of the present invention is to provide a thin film transistor including a sustain electrode having a structure having a sufficiently large capacitance even with a narrow width.

이러한 과제를 해결하기 위하여 본 발명에서는 유지 전극에 돌기를 형성하여 표면적을 넓게 형성한 박막 트랜지스터를 제공한다.In order to solve this problem, the present invention provides a thin film transistor having a wide surface area by forming protrusions on the sustain electrode.

구체적으로는, 절연 기판 위에 형성되어 있으며, 게이트 전극을 포함하는 게이트선, 상기 게이트선과 분리되어 형성되어 있으며, 표면에 돌기가 형성되어 있는 유지 전극, 게이트선 및 유지 전극을 덮고 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있는 반도체, 상기 게이트선과 교차하여 화소 영역을 정의하며 소스 전극을 포함하는 데이터선, 상기 반도체 위에서 상기 소스 전극과 소정간격을 두고 마주하고 있는 드레인 전극, 상기 드레인 전극을 드러내는 제1 접촉 구멍을 가지는 보호막, 상기 보호막 위에 형성되어 있으며, 상기 제1 접촉 구멍을 통하여 상기 드레인 전극과 연결되어 있는 화소 전극을 포함하는 박막 트랜지스터 표시판에 대한 것이며, Specifically, a gate line formed on an insulating substrate, the gate line including a gate electrode, a gate insulating film formed separately from the gate line, and having a protrusion formed on a surface thereof, and covering the gate line and the sustain electrode. A semiconductor formed on a gate insulating film, a data line defining a pixel region crossing the gate line and including a source electrode, a drain electrode facing the source electrode at a predetermined distance on the semiconductor, and a first electrode exposing the drain electrode. A thin film transistor array panel including a passivation layer having a contact hole and a pixel electrode formed on the passivation layer and connected to the drain electrode through the first contact hole.                     

상기 유지 전극은 상기 화소 영역 내부에 2개의 세로부와 2개의 가로부로 이루어져 있으며, 연결부를 통하여 인접 화소의 유지 전극과 연결되어 있는 것이 바람직하며,The storage electrode may include two vertical parts and two horizontal parts inside the pixel area, and may be connected to the storage electrodes of adjacent pixels through a connection part.

상기 돌기는 가로 방향을 따라서 선형으로 형성되어 있는 것이 바람직하며,The protrusion is preferably formed linearly along the horizontal direction,

상기 화소 전극은 상기 유지 전극의 돌기로 인하여 굴곡을 가지는 것이 바람직하다.Preferably, the pixel electrode has a curvature due to the protrusion of the sustain electrode.

첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.DETAILED DESCRIPTION Embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like parts are designated by like reference numerals throughout the specification. When a part of a layer, film, region, plate, etc. is said to be "on" another part, this includes not only the other part being "right over" but also another part in the middle. On the contrary, when a part is "just above" another part, there is no other part in the middle.

이제 본 발명의 실시예에 따른 박막 트랜지스터 표시판에 대하여 도면을 참고로 하여 상세하게 설명한다.A thin film transistor array panel according to an exemplary embodiment of the present invention will now be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 2와 도 3은 각각 도 1에 도시한 박막 트랜지스터 표시판을 II-II' 선 및 III-III' 선을 따라 잘라 도시한 단면도이다.1 is a layout view of a thin film transistor array panel for a liquid crystal display according to another exemplary embodiment of the present invention, and FIGS. 2 and 3 illustrate the thin film transistor array panel shown in FIG. 1, along with lines II-II 'and III-III', respectively. It is a cross-sectional view cut along.

절연 기판(110) 위에 게이트 신호를 전달하며, 주로 가로 방향으로 뻗어 있는 복수의 게이트선(121)이 형성되어 있다.A gate signal is transmitted on the insulating substrate 110, and a plurality of gate lines 121 extending mainly in a horizontal direction are formed.

각 게이트선(121)의 일부는 복수의 게이트 전극(124)을 이룬다. 또한 각 게이트선(121)은 외부 장치와의 접속을 위하여 폭이 확장되어 있는 확장부(125)를 포함한다. 게이트선(121)의 대부분은 표시 영역에 위치하지만, 게이트선(121)의 확장부(125)는 주변 영역에 위치한다.A portion of each gate line 121 forms a plurality of gate electrodes 124. In addition, each gate line 121 includes an extension 125 extending in width for connection with an external device. Most of the gate line 121 is located in the display area, but the extension 125 of the gate line 121 is located in the peripheral area.

게이트선(121)과 전기적으로 분리된 복수의 유지 전극(133)이 형성되어 있다. 유지 전극(133)은 하나의 화소 내에 2개의 가로부(133b)와 2개의 세로부(133a)를 포함하여 형성되며, 세로부(133a)에서 돌출되어 옆 화소의 유지 전극과 연결되도록 하는 연결부(133c)를 포함한다.A plurality of sustain electrodes 133 electrically separated from the gate lines 121 are formed. The storage electrode 133 includes two horizontal portions 133b and two vertical portions 133a in one pixel, and protrudes from the vertical portions 133a to be connected to the storage electrodes of the next pixel ( 133c).

유지 전극 가로부(133b)는 전단의 게이트선(121) 및 본단의 게이트선(121) 에 인접한 화소 영역에 게이트선(121)과 분리되어 가로로 형성되고, 유지 전극 세로부(133a)는 전단의 데이터선(171)의 오른편 및 본단의 데이터선(171)의 왼편에 데이터선(171)에 인접한 화소 영역에 데이터선(171)과 중첩되지 않도록 형성한다. 단, 데이터선(171)에서 돌출되어 드레인 전극(175)을 향하여 뻗은 가지부분과 일부 중첩할 수 있다.The storage electrode horizontal portion 133b is formed horizontally by being separated from the gate line 121 in the pixel region adjacent to the gate line 121 at the front end and the gate line 121 at the main stage, and the storage electrode vertical portion 133a is formed at the front end. The pixel region adjacent to the data line 171 is formed on the right side of the data line 171 and the left side of the data line 171 of the main stage so as not to overlap the data line 171. However, it may partially overlap the branch portion protruding from the data line 171 and extending toward the drain electrode 175.

유지 전극 세로부(133a)에는 2개의 연결부(133c)가 돌출되어 있으며, 2개의 연결부(133c)를 통하여 옆 화소의 유지 전극(133)과 전기적으로 연결된다.Two connecting portions 133c protrude from the storage electrode vertical portion 133a and are electrically connected to the storage electrode 133 of the next pixel through the two connecting portions 133c.

한편, 유지 전극의 가로부(133b) 및 세로부(133a)의 표면에는 돌기(133d)가 형성되어 있다. 본 실시예에서는 돌기(133d)가 가로 방향을 따라서 선형으로 형성되어 있다. 그러므로 유지 전극 세로부(133a)에서는 유지 전극 세로부(133a)의 폭만큼 짧은 길이의 돌기(133d)가 형성되어 있으나 유지 전극 가로부(133b)에는 유지 전극 가로부(133b)의 길이만큼 긴 돌기(133d)가 형성되어 있다.On the other hand, projections 133d are formed on the surfaces of the horizontal portion 133b and the vertical portion 133a of the sustain electrode. In this embodiment, the projection 133d is formed linearly along the horizontal direction. Therefore, in the sustain electrode vertical portion 133a, protrusions 133d having a length shorter than the width of the sustain electrode vertical portion 133a are formed, but the protrusions long as the length of the sustain electrode horizontal portion 133b are formed in the sustain electrode horizontal portion 133b. 133d is formed.

상기 돌기(133d)의 개수, 방향 및 모양 등은 실시예에 따라 다르게 형성할 수 있다. The number, direction, and shape of the protrusions 133d may be formed differently according to embodiments.

유지 전극(133)은 공통 전압 따위의 미리 정해진 전압을 외부로부터인가 받는다. The sustain electrode 133 receives a predetermined voltage such as a common voltage from the outside.

또한 게이트선(121) 및 유지 전극(133)의 측면은 각각 경사져 있으며 그 경사각은 기판(110)의 표면에 대하여 약 30-80도를 이룬다.In addition, side surfaces of the gate line 121 and the storage electrode 133 are inclined, respectively, and the inclination angle of the gate line 121 and the storage electrode 133 is about 30 to 80 degrees with respect to the surface of the substrate 110.

게이트선(121) 및 유지 전극(133) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(140)이 형성되어 있다.The gate insulating layer 140 made of silicon nitride (SiNx) is formed on the gate line 121 and the storage electrode 133.

게이트 절연막(140) 상부에는 수소화 비정질 규소 등으로 이루어진 복수의 선형 반도체(151)가 형성되어 있으며, 선형 반도체(151)는 주로 세로 방향으로 뻗어 있으며 이로부터 분지의 형태로 뻗어 나와서 게이트 전극(124)을 덮는 복수의 돌출부(154)가 형성되어 있다. A plurality of linear semiconductors 151 made of hydrogenated amorphous silicon or the like are formed on the gate insulating layer 140, and the linear semiconductors 151 mainly extend in the vertical direction, and extend in the form of branches from the gate electrode 124. A plurality of protrusions 154 covering the tops are formed.

반도체(151)의 상부에는 실리사이드 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 복수의 선형 및 섬형 저항성 접촉 부재(161, 165)가 형성되어 있다. 선형 접촉 부재(161)는 복수의 돌출부(163)를 가지며, 이 돌출부(163)와 섬형 접촉 부재(165)는 쌍을 이루어 반도체(151)의 돌출부(154)위에 위치한다. A plurality of linear and island resistive contact members 161 and 165 made of a material such as n + hydrogenated amorphous silicon in which silicide or n-type impurities are heavily doped is formed on the semiconductor 151. The linear contact member 161 has a plurality of protrusions 163, and the protrusions 163 and the island contact members 165 are paired and positioned on the protrusions 154 of the semiconductor 151.

반도체(151)와 저항성 접촉 부재(161, 165)의 측면 역시 경사져 있으며 경사각은 30-80°이다. Side surfaces of the semiconductor 151 and the ohmic contacts 161 and 165 are also inclined, and the inclination angle is 30 to 80 degrees.

저항 접촉 부재(161, 165) 및 게이트 절연막(140) 위에는 각각 복수의 데이터선(171)과 복수의 드레인 전극(175)이 형성되어 있다.A plurality of data lines 171 and a plurality of drain electrodes 175 are formed on the ohmic contacts 161 and 165 and the gate insulating layer 140, respectively.

데이터선(171)은 주로 세로 방향으로 뻗어 게이트선(121)과 교차하며 데이터 전압을 전달한다. 각 데이터선(171)은 외부 장치와의 접속을 위하여 폭이 확장되어 있는 확장부(179)를 포함한다. 데이터선(171)의 대부분은 표시 영역에 위치하지만, 데이터선(171)의 확장부(179)는 주변 영역에 위치한다.The data line 171 mainly extends in the vertical direction and crosses the gate line 121 to transmit a data voltage. Each data line 171 includes an expansion unit 179 which is extended in width for connection with an external device. Most of the data line 171 is located in the display area, but the extension 179 of the data line 171 is located in the peripheral area.

각 데이터선(171)에서 드레인 전극(175)을 향하여 가지 모양으로 뻗은 복수의 가지가 소스전극(173)을 이룬다. 한 쌍의 소스 전극(173)과 드레인 전극(175)은 서로 분리되어 있으며 게이트 전극(124)에 대하여 서로 반대쪽에 위치한다. 게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 반도체(151)의 돌출부(154)와 함께 박막 트랜지스터를 이루며, 박막 트랜지스터의 채널은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성된다.A plurality of branches extending in a branch shape from each data line 171 toward the drain electrode 175 forms the source electrode 173. The pair of source electrode 173 and the drain electrode 175 are separated from each other and positioned opposite to the gate electrode 124. The gate electrode 124, the source electrode 173, and the drain electrode 175 form a thin film transistor together with the protrusion 154 of the semiconductor 151, and the channels of the thin film transistor are the source electrode 173 and the drain electrode 175. It is formed in the projection 154 therebetween.

데이터선(171), 드레인 전극(175)도 게이트선(121) 및 유지 전극(133)과 마찬가지로 그 측면이 약 30-80도의 각도로 경사져 있다.Similar to the gate line 121 and the storage electrode 133, the data line 171 and the drain electrode 175 are inclined at an angle of about 30 to 80 degrees.

저항성 접촉 부재(161, 165)는 그 하부의 반도체(151)와 그 상부의 데이터선(171), 드레인 전극(175)의 사이에만 존재하며 접촉 저항을 낮추어 주는 역할을 한다. 선형 반도체(151)는 소스 전극(173)과 드레인 전극(175) 사이를 비롯하여 데이 터선(171) 및 드레인 전극(175)에 가리지 않고 노출된 부분을 가지고 있다.The ohmic contacts 161 and 165 exist only between the lower semiconductor 151, the upper data line 171, and the drain electrode 175 and lower the contact resistance. The linear semiconductor 151 has a portion exposed between the data line 171 and the drain electrode 175, including between the source electrode 173 and the drain electrode 175.

데이터선(171), 드레인 전극(175)과 노출된 반도체(151) 부분의 위에는 평탄화 특성이 우수하며 감광성을 거지는 유기 물질, 플라스마 화학 기상 증착(PECVD; plasma enhanced chemical vapor deposition)으로 형성되는 a-Si:C:O, a-Si:O:F 등 유전 상수 4.0 이하의 저유전율 절연 물질, 또는 무기 물질인 질화규소 따위로 이루어진 보호막(180)이 형성되어 있다. 본 실시예에서의 보호막(180)은 평탄화 특성이 우수한 유기 물질을 사용하여 형성할 수도 있으나, 유지 전극(133)과 화소 전극(190) 사이의 캐패시턴스를 증가시키기 위해 유기 물질보다는 무기 물질인 질화규소 등을 사용하여 보호막(180)의 표면이 평탄하지 않도록 형성하는 것이 더 바람직하다.On the data line 171, the drain electrode 175, and the exposed portion of the semiconductor 151, an organic material having excellent planarization characteristics and photosensitive characteristics, a formed of plasma enhanced chemical vapor deposition (PECVD) A protective film 180 made of a low dielectric constant insulating material having a dielectric constant of 4.0 or less, such as -Si: C: O, a-Si: O: F, or silicon nitride, which is an inorganic material, is formed. In this embodiment, the passivation layer 180 may be formed using an organic material having excellent planarization characteristics, but silicon nitride, which is an inorganic material, rather than an organic material, may be used to increase the capacitance between the sustain electrode 133 and the pixel electrode 190. It is more preferable to form the surface of the protective film 180 is not flat using.

보호막(180)에는 드레인 전극(175)및 데이터선(171)의 확장부 (179)를 각각 드러내는 복수의 접촉 구멍(185, 189)이 형성되어 있으며, 게이트 절연막(140)과 함께 게이트선(121)의 확장부(125)를 드러내는 복수의 접촉 구멍(182)이 형성되어 있다.In the passivation layer 180, a plurality of contact holes 185 and 189 respectively exposing the drain electrode 175 and the extension 179 of the data line 171 are formed, and the gate line 121 together with the gate insulating layer 140 is formed. A plurality of contact holes 182 are formed to expose the extension 125 of.

보호막(180) 위에는 복수의 화소 전극(190), 복수의 접촉 보조 부재(81, 82)가 형성되어 있다. A plurality of pixel electrodes 190 and a plurality of contact auxiliary members 81 and 82 are formed on the passivation layer 180.

화소 전극(190)은 ITO 또는 IZO로 이루어져 있으며, 보호막(180)의 단차를 따라서 굴곡을 가지는 구조로 형성되어 있다.The pixel electrode 190 is made of ITO or IZO, and has a structure having a bend along the step of the passivation layer 180.

화소 전극(190)은 접촉 구멍(185)을 통하여 드레인 전극(175)과 물리적, 전기적으로 연결되어 드레인 전극(175)으로부터 데이터 전압을 인가 받는다. The pixel electrode 190 is physically and electrically connected to the drain electrode 175 through the contact hole 185 to receive a data voltage from the drain electrode 175.                     

데이터 전압이 인가된 화소전극(190)은 공통 전압을 인가 받은 다른 표시판의 공통 전극과 함께 전기장을 생성함으로써 두 전극사이의 액정층의 액정 분자들을 재배열시킨다.The pixel electrode 190 to which the data voltage is applied rearranges the liquid crystal molecules of the liquid crystal layer between the two electrodes by generating an electric field together with the common electrode of another display panel to which the common voltage is applied.

또한 화소 전극(190)과 공통 전극은 축전기를 이루어 박막 트랜지스터가 턴 오프 된 후에도 인가된 전압을 유지하는데, 전압 유지 능력을 강화하기 위하여 액정 축전기와 병렬로 연결된 다른 축전기를 두며 이를 "유지 축전기(storage electrode)"라 한다. 유지 축전기는 유지 전극(133)과 화소 전극(190)의 중첩으로 만들어지며, 본 발명의 핵심인 유지 전극(133)의 구조와 유지 축전기의 캐패시턴스에 대해서는 후술한다.In addition, the pixel electrode 190 and the common electrode form a capacitor to maintain the applied voltage even after the thin film transistor is turned off. In order to enhance the voltage holding capability, another capacitor connected in parallel with the liquid crystal capacitor is provided and the “storage capacitor” electrode) ". The storage capacitor is made by overlapping the storage electrode 133 and the pixel electrode 190, and the structure of the storage electrode 133 and the capacitance of the storage capacitor, which are the core of the present invention, will be described later.

화소 전극(190)은 또한 이웃하는 게이트선(121) 및 데이터선(171)과 중첩되어 개구율을 높이고 있으나, 중첩되지 않을 수도 있다.The pixel electrode 190 also overlaps the neighboring gate line 121 and the data line 171 to increase the aperture ratio, but may not overlap.

접촉 보조 부재(81, 82)는 접촉 구멍(182, 189)을 통하여 게이트선의 확장부(125) 및 데이터선의 확장부(179)와 각각 연결된다. 접촉 보조 부재(81, 82)는 게이트선(121) 및 데이터선 (171)의 각 확장부(125, 179)와 외부 장치와의 접착성을 보완하고 이들을 보호하는 역할을 하는 것이다.The contact auxiliary members 81 and 82 are connected to the extension part 125 of the gate line and the extension part 179 of the data line through contact holes 182 and 189, respectively. The contact assistants 81 and 82 serve to protect adhesion between the extension portions 125 and 179 of the gate line 121 and the data line 171 and the external device.

이러한 접촉 보조 부재(81, 82)도 화소 전극(190)과 같이 ITO 또는 IZO로 형성되어 있다. The contact auxiliary members 81 and 82 are also made of ITO or IZO like the pixel electrode 190.

이하에서는 도 2를 이용하여 본원 발명의 핵심인 유지 전극(133)과 화소 전극(190)과 이루는 유지 축전기의 캐패시턴스의 크기에 대하여 자세하게 살펴본다.Hereinafter, the capacitance of the storage capacitor constituting the sustain electrode 133 and the pixel electrode 190 which are the core of the present invention will be described in detail with reference to FIG. 2.

도 2에 도시되어 있는 유지 전극 세로부(133a)의 층상 구조는 다음과 같다. The layer structure of the sustain electrode vertical portion 133a shown in FIG. 2 is as follows.                     

유지 전극 세로부(133a) 위에 게이트 절연막(140), 보호막(180) 및 화소 전극(190)이 순서대로 적층되어 있다. The gate insulating layer 140, the passivation layer 180, and the pixel electrode 190 are sequentially stacked on the storage electrode vertical portion 133a.

일반적으로 축전기의 캐패시턴스는 다음과 같은 식을 이용하여 구한다. In general, the capacitance of a capacitor is obtained using the following equation.

Figure 112004062972352-PAT00001
Figure 112004062972352-PAT00001

여기서 C는 캐패시턴스를, ε은 유전율을, A는 면적을 d는 거리를 나타낸다.Where C is the capacitance, ε is the permittivity, A is the area, and d is the distance.

유지 전극(133)을 본 발명과 같이 선형 돌기를 포함하도록 형성하고, 화소 전극(190)도 유지 전극(133)의 모양을 따라서 굴곡을 가지도록 형성함으로써 상기 식에서 ε과 d는 변화가 없지만 A가 증가한다. 이와 같이 표면적이 증가함으로 인하여 C(캐패시턴스) 값이 증가한다.The sustain electrode 133 is formed to include linear protrusions as in the present invention, and the pixel electrode 190 is formed to have a curvature along the shape of the sustain electrode 133, where ε and d do not change, but A is not changed. Increases. As the surface area increases, the C (capacitance) value increases.

그 결과 동일한 캐패시턴스를 가지도록 하면서도 유지 전극(133)을 이루는 배선의 폭은 줄일 수 있어서 표시 장치의 개구율을 증가시킬 수 있다.As a result, the width of the wiring constituting the sustain electrode 133 can be reduced while having the same capacitance, thereby increasing the aperture ratio of the display device.

이러한 돌기(133d)를 가지는 유지 전극(133)을 형성하는 방법은 다양하게 존재한다. There are various methods of forming the sustain electrode 133 having such protrusions 133d.

유지 전극(133)은 게이트선(121)과 동일한 물질로 동일한 층에 형성되므로 게이트선(121)과 함께 적층되고 패터닝되는데, 2개의 마스크를 사용하여 형성할 수 있다. Since the storage electrode 133 is formed on the same layer as the gate line 121 and is stacked and patterned together with the gate line 121, the storage electrode 133 may be formed using two masks.

하나의 마스크로 돌기(133d)의 높이 만큼을 가지며, 폭은 게이트선(121) 및 유지 전극(133)의 폭을 각각 가지도록 패터닝한 후, 또 하나의 마스크를 사용하여 게이트선(121) 부분은 전제 면을 식각하여 게이트선(121)을 형성하고, 유지 전극(133)은 마스크를 이용하여 일 부분만 식각하여 돌기(133d)를 가지도록 형성할 수 있다.One mask has the height of the protrusion 133d, and the width is patterned to have the width of the gate line 121 and the storage electrode 133, respectively, and then another portion of the gate line 121 is formed by using a mask. The gate line 121 may be formed by etching the entire surface, and the storage electrode 133 may be formed to have the protrusion 133d by etching only a portion of the sustain electrode 133 by using a mask.

이러한 방법 이외에 게이트선(121) 정도의 높이를 가지는 유지 전극(133)을 게이트선(121)과 함께 형성한 후 유지 전극(133) 위에만 별도로 물질을 적층하고 패터닝하여 돌기를 형성하는 방법도 있을 수 있다.In addition to the above method, there may be a method of forming protrusions by forming a storage electrode 133 having a height of about the gate line 121 together with the gate line 121 and then stacking and patterning a material only on the storage electrode 133. Can be.

본 발명의 돌기(133d)는 도시하고 있는 실시예와 달리 선형 돌기(133d)가 세로로 형성될 수도 있으며, 그 외의 다양한 형상을 가질 수도 있다.Unlike the illustrated embodiment, the protrusion 133d of the present invention may have a linear protrusion 133d formed vertically, and may have various other shapes.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.

이상에서 살펴본 바와 같이, 유지 전극에 돌기를 형성함으로써, 표면적을 증가시켜 유지 축전기의 용량을 증가시킬 수 있으므로 유지 전극의 폭을 줄여 개구율이 향상되는 효과가 있다.As described above, by forming the protrusion on the sustain electrode, the surface area can be increased to increase the capacitance of the sustain capacitor, thereby reducing the width of the sustain electrode, thereby improving the aperture ratio.

Claims (4)

절연 기판 위에 형성되어 있으며, 게이트 전극을 포함하는 게이트선,A gate line formed on the insulating substrate and including a gate electrode, 상기 게이트선과 분리되어 형성되어 있으며, 표면에 돌기가 형성되어 있는 유지 전극,A sustain electrode formed separately from the gate line and having protrusions formed on a surface thereof; 게이트선 및 유지 전극을 덮고 있는 게이트 절연막,A gate insulating film covering the gate line and the sustain electrode, 상기 게이트 절연막 위에 형성되어 있는 반도체,A semiconductor formed on the gate insulating film, 상기 게이트선과 교차하여 화소 영역을 정의하며 소스 전극을 포함하는 데이터선, A data line defining a pixel region crossing the gate line and including a source electrode, 상기 반도체 위에서 상기 소스 전극과 소정간격을 두고 마주하고 있는 드레인 전극,A drain electrode facing the source electrode at a predetermined interval on the semiconductor, 상기 드레인 전극을 드러내는 제1 접촉 구멍을 가지는 보호막,A protective film having a first contact hole exposing the drain electrode, 상기 보호막 위에 형성되어 있으며, 상기 제1 접촉 구멍을 통하여 상기 드레인 전극과 연결되어 있는 화소 전극을 포함하는 박막 트랜지스터 표시판.And a pixel electrode formed on the passivation layer and connected to the drain electrode through the first contact hole. 제1항에서,In claim 1, 상기 유지 전극은 상기 화소 영역 내부에 2개의 세로부와 2개의 가로부로 이루어져 있으며, 연결부를 통하여 인접 화소의 유지 전극과 연결되어 있는 박막 트랜지스터 표시판.The storage electrode includes two vertical parts and two horizontal parts inside the pixel area, and is connected to the storage electrodes of adjacent pixels through a connection part. 제1항에서,In claim 1, 상기 돌기는 가로 방향을 따라서 선형으로 형성되어 있는 박막 트랜지스터 표시판.The protrusion is formed in a linear form along the horizontal direction. 제1항에서,In claim 1, 상기 화소 전극은 상기 유지 전극의 돌기로 인하여 굴곡을 가지는 박막 트랜지스터 표시판.The pixel electrode is curved due to the protrusion of the sustain electrode.
KR1020040117255A 2004-12-30 2004-12-30 Thin film transistor array panel KR20060077733A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040117255A KR20060077733A (en) 2004-12-30 2004-12-30 Thin film transistor array panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040117255A KR20060077733A (en) 2004-12-30 2004-12-30 Thin film transistor array panel

Publications (1)

Publication Number Publication Date
KR20060077733A true KR20060077733A (en) 2006-07-05

Family

ID=37169746

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040117255A KR20060077733A (en) 2004-12-30 2004-12-30 Thin film transistor array panel

Country Status (1)

Country Link
KR (1) KR20060077733A (en)

Similar Documents

Publication Publication Date Title
US7205570B2 (en) Thin film transistor array panel
CN106802519B (en) Liquid crystal display device and method for manufacturing the same
KR101515382B1 (en) Thin film transistor display panel
US8101445B2 (en) Thin film transistor array panel and method for manufacturing the same
US7057675B2 (en) Liquid crystal display device and the fabricating method thereof comprising pixel electrode completely covering adjacent gate line and adjacent channel region unconnected to the pixel electrode
US20120126233A1 (en) Thin film transistor array panel and method for manufacturing the same
KR20090117521A (en) Thin film transistor array panel and manufacturing method of the same
KR100870016B1 (en) A thin film transistor array panel, a liquid crystal display including the panel
KR20080096214A (en) Method of manufacturing thin film transistor substrate
US7924355B2 (en) Liquid crystal display device
KR20050047753A (en) Thin film transistor array panel for display device
US9429804B2 (en) Display device and manufacturing method thereof
US9075273B2 (en) Thin film transistor array panel and manufacturing method thereof
KR100859521B1 (en) a thin film transistor array panel
TW543198B (en) Liquid crystal displays
KR20040080793A (en) Thin film transistor array panel and manufacturing method thereof
KR20080000788A (en) Thin film transistor array panel and method of manufacturing thereof
KR100980021B1 (en) Thin film transistor array panel
US7547588B2 (en) Thin film transistor array panel
KR20060077733A (en) Thin film transistor array panel
US20170263646A1 (en) Thin film transistor array panel and a method for manufacturing the same
KR102065764B1 (en) Thin film transistor array panel
KR101026797B1 (en) Thin film transistor array panel and manufacturing method thereof
KR101777839B1 (en) Liquid crystal display and manufacturing method thereof
JP3206597B2 (en) Active matrix substrate

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination