KR20060077151A - Switched capacitor circuit and analog memory using the same - Google Patents

Switched capacitor circuit and analog memory using the same Download PDF

Info

Publication number
KR20060077151A
KR20060077151A KR1020040115948A KR20040115948A KR20060077151A KR 20060077151 A KR20060077151 A KR 20060077151A KR 1020040115948 A KR1020040115948 A KR 1020040115948A KR 20040115948 A KR20040115948 A KR 20040115948A KR 20060077151 A KR20060077151 A KR 20060077151A
Authority
KR
South Korea
Prior art keywords
capacitor
switch
analog data
loss compensation
switched capacitor
Prior art date
Application number
KR1020040115948A
Other languages
Korean (ko)
Other versions
KR101085908B1 (en
Inventor
박애영
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020040115948A priority Critical patent/KR101085908B1/en
Publication of KR20060077151A publication Critical patent/KR20060077151A/en
Application granted granted Critical
Publication of KR101085908B1 publication Critical patent/KR101085908B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H19/00—Networks using time-varying elements, e.g. N-path filters
    • H03H19/004—Switched capacitor networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 입력신호에 대해 손실없이 출력신호를 출력할 수 있는 스위치드 캐패시터 회로와 그를 이용한 아날로그 데이터를 간편하게 저장할 수 있는 아날로그 메모리를 제공하기 위한 것으로, 이를 위해 본 발명은 입력단으로 아날로그 데이터를 입력받아 증폭하여 출력단으로 전달하는 스위치드 캐패시터 회로에 있어서, 제1 캐패시터와 제2 캐패시터; 상기 입력단으로 전달된 아날로그 데이터를 상기 제1 캐패시터에 샘플링시키기 위한 제1 스위치수단; 상기 제1 캐패시터에 샘플링된 아날로그 데이터를 상기 제2 캐패시터에 전달하기 위한 제2 스위치수단; 정입력단과 출력단이 상기 제2 캐패시터의 일측과 타측에 접속되며 부입력단이 접지전압 공급단에 접속된 연산증폭기; 및 상기 입력신호와 상기 제2 캐패시터에 전달된 아날로그 데이터와의 차이를 저장하기 위한 아날로그 데이터 손실보상수단을 구비하는 스위치드 캐패시터 회로를 제공한다.
The present invention provides a switched capacitor circuit capable of outputting an output signal without loss for an input signal, and an analog memory for easily storing analog data using the same. A switched capacitor circuit for transferring to an output stage, comprising: a first capacitor and a second capacitor; First switch means for sampling the first capacitor with analog data transferred to the input terminal; Second switch means for transferring the analog data sampled at the first capacitor to the second capacitor; An operational amplifier having a positive input terminal and an output terminal connected to one side and the other side of the second capacitor, and a negative input terminal connected to a ground voltage supply terminal; And an analog data loss compensation means for storing a difference between the input signal and the analog data transmitted to the second capacitor.

반도체, 스위치드 캐패시터 회로, 아날로그, 연산증폭기, 스위치.Semiconductors, switched capacitor circuits, analog, op amps, switches.

Description

스위치드 캐패시터 회로와 스위치드 캐패시터 회로를 이용한 아날로그 메모리{SWITCHED CAPACITOR CIRCUIT AND ANALOG MEMORY USING THE SAME} Analog Memory Using Switched Capacitor Circuits and Switched Capacitor Circuits {SWITCHED CAPACITOR CIRCUIT AND ANALOG MEMORY USING THE SAME}             

도1은 종래기술에 의해 아날로그 데이터를 디지털적으로 저장하기 위한 블럭구성도.1 is a block diagram for digitally storing analog data according to the prior art;

도2는 종래기술에 의해 아날로그 데이터를 아날로그적으로 저장하기 위한 스위치드 캐패시터 회로를 나타내는 개념도.Fig. 2 is a conceptual diagram showing a switched capacitor circuit for analog storage of analog data according to the prior art.

도3과 도4는 도2에 도시된 스위치드 캐패시터 회로를 구현한 회로도. 3 and 4 are circuit diagrams implementing the switched capacitor circuit shown in FIG.

도5는 스위치드 캐패시터 회로를 루프로 이용하여 아날로그 데이터를 저장하기 위한 아날로그 메모리.Fig. 5 is an analog memory for storing analog data using a switched capacitor circuit as a loop.

도6은 본 발명의 바람직한 실시예에 따른 스위치드 캐패시터 회로를 나타내는 회로도.
6 is a circuit diagram showing a switched capacitor circuit according to a preferred embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

SW1 ~ SW8 : 스위치SW1 ~ SW8: switch

C1 ~ C3 : 캐패시터C1 ~ C3: Capacitor

100, 200 : 스위치드 캐패시터 회로를 이용한 증폭기100, 200: amplifier using switched capacitor circuit

본 발명은 반도체 집적회로에 관한 것으로, 특히 스위치드 캐패시터 회로를 이용한 아날로그 메모리 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor integrated circuits, and more particularly, to an analog memory device using a switched capacitor circuit.

반도체 장치중에서 데이터를 저장하기 위한 반도체 메모리 장치는 디램, 에스램등이 있다.Among semiconductor devices, semiconductor memory devices for storing data include DRAM and SRAM.

디램, 에스램등은 데이터를 디지털적으로 저장하는 매체이기 때문에 만약 아날로그값을 저장하기 위해서는 먼저 아날로그값을 디지털로 변환하는 아날로그-디지털 변환기(Analog-Digital Converter)를 이용해 디지털값으로 변환한 다음 메모리에 저장한다.Since DRAM and SRAM are media that stores data digitally, if you want to store analog values, first convert them to digital values using Analog-Digital Converter which converts analog values to digital. Store in

이 후 그 데이터를 다시 사용하려면 메모리 장치에 저장된 데이터를 다시 디지털-아날로그 변환기(Digital-Analog Converter)에서 아날로그값으로 변환한 다음 필요한 곳에서 데이터로 사용하게 된다.To use the data later, the data stored in the memory device is converted back to an analog value by a digital-to-analog converter and used as data where it is needed.

따라서 이 방법은 두개의 변화기가 필요하기 때문에 많은 회로 면적이 필요하고, 동작이 복잡한 문제점을 가지고 있다.Therefore, this method requires a large number of circuit areas because of the two transformers, and has a complicated operation.

도1은 종래기술에 의해 아날로그 데이터를 디지털적으로 저장하기 위한 블럭구성도이다.1 is a block diagram for digitally storing analog data according to the prior art.

도1을 참조하여 살펴보면, 종래기술에 의한 아날로그 데이터를 저장하려면 도시된 바와 같이 아날로그-디지털 변환기(10)에서 먼저 아날로그값을 디지털값으 로 변환한 다음, 메모리 장치(20)에 저장하게 된다.Referring to FIG. 1, in order to store analog data according to the related art, the analog-digital converter 10 first converts an analog value to a digital value and then stores the analog data in the memory device 20.

나중에 메모리 장치(20)에 저장된 아날로그 데이터를 사용하려면 디지털-아날로그 변환기에서 다시 디지털값을 아날로그값으로 변환하여야 한다.To use the analog data stored in the memory device 20 later, the digital-analog converter must convert the digital value back to the analog value.

디램 또는 에스램등의 통상적으로 사용하는 반도체 메모리 장치를 사용하여 아날로그값을 저장하려면 이렇게 두번의 변환과정을 거쳐야 저장하고 사용할 수 있기 때문에 아날로그 데이터를 처리하는데 많은 시간이 걸리고, 구현하기 위한 회로의 면적도 크게 차지하게 된다.To store analog values using a conventional semiconductor memory device such as DRAM or SRAM, it takes a lot of time to process analog data because it can be stored and used after two conversion processes. Will also occupy significantly.

이를 해결하기 위해 아날로그 신호를 샘플링한 후 캐패시터에 저장하는 방법이 고안되었다.To solve this problem, a method of sampling an analog signal and storing it in a capacitor was devised.

도2는 종래기술에 의해 아날로그 데이터를 아날로그적으로 저장하기 위한 회로도로서, 특히 스위치드 캐패시터 회로를 나타내는 개념도이다.Fig. 2 is a circuit diagram for analog storage of analog data according to the prior art, in particular a conceptual diagram showing a switched capacitor circuit.

도2를 참조하여 살펴보면, 안라로그 데이터를 아날로그적으로 저장하는 방법은 먼저 스위치(S1)를 턴온시켜 샘플링된 아날로그 데이터를 캐패시터(Cd)에 저장한다. 이후에 저장된 데이터를 사용하려면 스위치(S2)를 턴온시켜 캐패시터(Cd)에 저장된 데이터를 출력받아 사용하게 된다.Referring to FIG. 2, in the analog data storing method, first, the switch S1 is turned on to store the sampled analog data in the capacitor Cd. In order to use the stored data thereafter, the switch S2 is turned on to receive and use the data stored in the capacitor Cd.

따라서 캐패시터를 이용하면 캐패시터에 아날로그값을 바로 저장할 수 있어서, 동작도 간편하고 구현하는데 회로면적도 비교적 작게 차지하는 장점을 가지고 있다.Therefore, by using a capacitor, an analog value can be directly stored in the capacitor, so it is easy to operate and has an advantage of taking a relatively small circuit area.

그러나, 캐패시터는 그 소자의 특성상 누설전류가 발생하기 때문에 시간이 흐를수록 캐패시터에 저장된 아날로그 데이터에 대한 신뢰성 문제가 발생한다. However, because capacitors have a leakage current due to the characteristics of the device, a reliability problem with respect to analog data stored in the capacitors is generated over time.                         

도3과 도4는 도2에 도시된 스위치드 캐패시터 회로를 구현한 회로도이다.3 and 4 are circuit diagrams implementing the switched capacitor circuit shown in FIG.

도3을 참조하여 살펴보면, 도3에 도시된 스위치드 캐패시터 회로는 샘플링모드에서 스위치(SW1,SW3)이 턴온되고, 스위치(SW2)가 턴오프된 상태이면 입력신호(Vin)가 캐패시터(C1)에 샘플링된다. 이어서 증폭모드에서 스위치(SW2)가 턴온되고 스위치(SW1,SW3)가 턴오프된 상태가 되면 캐패시터(C1/C2)의 비율만큼 입력신호(Vin)가 증폭되어 출력하게 된다. 이 때 캐패시터(C1,C2)의 크기를 같게 해주면 입력된 신호와 같은 크기의 신호를 출력시킬 수 있게 된다.Referring to FIG. 3, in the switched capacitor circuit shown in FIG. 3, when the switches SW1 and SW3 are turned on in the sampling mode and the switch SW2 is turned off, the input signal Vin is applied to the capacitor C1. Sampled. Subsequently, when the switch SW2 is turned on in the amplification mode and the switches SW1 and SW3 are turned off, the input signal Vin is amplified and output by the ratio of the capacitors C1 / C2. At this time, if the capacitors C1 and C2 have the same size, a signal having the same size as the input signal can be output.

도4에 도시된 스위치드 캐패시터 회로도 도3에 도시된 스위치드 캐패시터 회로와 유사하게 동작하는데, 스위치(SW1, SW4)가 턴온되고 스위치(SW2,SW3)가 턴오프상태면 입력신호(Vin)은 캐패시터(C1)에 샘플링된다. 스위치(SW1, SW4)가 턴오프되고 스위치(SW2,SW3)가 턴온상태가 되면 캐패시터(C1/C2)의 비율만큼 입력신호(Vin)이 증폭되어 출력된다.The switched capacitor circuit diagram shown in FIG. 4 operates similarly to the switched capacitor circuit shown in FIG. 3, and when the switches SW1 and SW4 are turned on and the switches SW2 and SW3 are turned off, the input signal Vin becomes the capacitor ( Sampled in C1). When the switches SW1 and SW4 are turned off and the switches SW2 and SW3 are turned on, the input signal Vin is amplified and output by the ratio of the capacitors C1 and C2.

이렇게 스위치드 캐패시터 회로를 이용하면 아날로그 데이터를 저장할 수 있으나 캐패시터의 특성상 누설전류 때문에 오랫동안 데이터를 저장할 수 없다.The switched capacitor circuit can be used to store analog data, but due to the characteristics of the capacitor, it cannot be stored for a long time due to leakage current.

이를 해결하기 위해 스위치드 캐패시터 회로를 루프형태로 연결하여 앞단의 스위치드 캐패시터 회로에 저장된 데이터가 손실되기 전에 다음단의 스위치드 캐패시터 회로로 전달하는 방식이 제안되었다.In order to solve this problem, a method of connecting a switched capacitor circuit in a loop form and transferring the data stored in the previous switched capacitor circuit to the next switched capacitor circuit is proposed.

도5는 스위치드 캐패시터 회로를 루프로 이용하여 아날로그 데이터를 저장하기 위한 아날로그 메모리이다.5 is an analog memory for storing analog data using a switched capacitor circuit as a loop.

도5를 참조하여 살펴보면, 스위치(SWI)가 턴온되면 입력된 신호(IN)은 스위 치드 캐패시터 회로(100)에 저장된다. 이 때 스위치드 캐패시터(200)에는 저장되지 않도록 스위치(SWT)는 턴오프상태이다.Referring to FIG. 5, when the switch SWI is turned on, the input signal IN is stored in the switched capacitor circuit 100. At this time, the switch SWT is turned off so as not to be stored in the switched capacitor 200.

이어서 스위치드 캐패시터 회로(100)에 저장된 아날로그 데이터가 누설전류등으로 손실되기 전에 스위치드 캐패시터 회로(100)를 증폭모드로 동작하여 스위치드 캐패시터 회로(100)에 저장된 아날로그 데이터를 스위치드 캐패시터 회로(200)로 전달한다. 이 때에 스위치드 캐패시터 회로(200)는 데이터를 입력받기 위한 샘플링모드로 동작한다.Subsequently, before the analog data stored in the switched capacitor circuit 100 is lost due to leakage current, the switched capacitor circuit 100 is operated in an amplification mode to transfer the analog data stored in the switched capacitor circuit 100 to the switched capacitor circuit 200. do. At this time, the switched capacitor circuit 200 operates in a sampling mode for receiving data.

계속해서 스위치드 캐패시터 회로(200)에 저장된 아날로그 데이터가 손실받기 전에 전술한 바와 같이 스위치드 캐패시터 회로(200)에서 스위치드 캐패시터 회로(100)으로 데이터를 전달한다.Then, before the analog data stored in the switched capacitor circuit 200 is lost, the data is transferred from the switched capacitor circuit 200 to the switched capacitor circuit 100 as described above.

이렇게 데이터를 유지시키기 위해 루프안에서 데이터가 이동할 때에는 스위치(SWT)만 턴온되어 있고, 스위치(SWI,SWO)는 턴오프상태를 유지한다. 저장된 데이터를 외부로 출력하려면, 스위치(SWO)를 턴온시켜 출력시키게 된다. When data moves in a loop to maintain data, only the switch SWT is turned on, and the switches SWI and SWO remain turned off. To output the stored data to the outside, the switch SWO is turned on and output.

이렇게 일련의 루프과정을 계속하게 되면 아날로그 데이터를 보존할 수 있는 것이다.If you continue this looping sequence, you can preserve analog data.

그러나, 아날로그 데이터를 유지하는 과정이 결국 루프를 형성하는 스위치드 캐패시터 회로를 이루는 증폭기를 통해 데이터가 계속해서 전달되는 것이기 때문에, 스위치드 캐패시터 회로에 구비된 증폭기의 이득이 1이 아닐 경우에는 조금씩 아날로그가 데이터의 손실이 발생한다.However, since the process of maintaining analog data is the result that the data is continuously transmitted through the amplifier forming the switched capacitor circuit forming the loop, the analog data gradually decreases when the gain of the amplifier included in the switched capacitor circuit is not 1. Loss occurs.

스위치드 캐패시터 회로를 이득을 1로 하여 설계를 한다고 하더라도 실제로 는 이득에 에러가 발생할 수 밖에 없고, 그 에러 만큼 아날로그 데이터가 손실을 받는 것을 피할 수 없는 것이다.Even if the switched capacitor circuit is designed with a gain of 1, an error in the gain actually occurs, and the loss of analog data cannot be avoided by the error.

이상에서 살펴본 바와 같이, 아날로그 데이터를 간편하게 저장하고, 또한 저장하는 동안 아날로그 데이터의 손실이 없는 아날로그 메모리 장치의 개발이 시급하다.
As described above, it is urgent to develop an analog memory device that stores analog data easily and that there is no loss of analog data during storage.

본 발명은 전술한 문제점을 해결하기 위해 제안된 것으로, 입력신호에 대해 손실없이 출력신호를 출력할 수 있는 스위치드 캐패시터 회로와 그를 이용한 아날로그 데이터를 간편하게 저장할 수 있는 아날로그 메모리를 제공함을 목적으로 한다.
The present invention has been proposed to solve the above problems, and an object of the present invention is to provide a switched capacitor circuit capable of outputting an output signal without loss to an input signal and an analog memory capable of easily storing analog data using the same.

본 발명은 입력단으로 아날로그 데이터를 입력받아 증폭하여 출력단으로 전달하는 스위치드 캐패시터 회로에 있어서, 제1 캐패시터와 제2 캐패시터; 상기 입력단으로 전달된 아날로그 데이터를 상기 제1 캐패시터에 샘플링시키기 위한 제1 스위치수단; 상기 제1 캐패시터에 샘플링된 아날로그 데이터를 상기 제2 캐패시터에 전달하기 위한 제2 스위치수단; 정입력단과 출력단이 상기 제2 캐패시터의 일측과 타측에 접속되며 부입력단이 접지전압 공급단에 접속된 연산증폭기; 및 상기 입력신호와 상기 제2 캐패시터에 전달된 아날로그 데이터와의 차이를 저장하기 위한 아날로그 데이터 손실보상수단을 구비하는 스위치드 캐패시터 회로를 제공한다.The switched capacitor circuit receives analog data at an input terminal, amplifies it, and transmits the analog data to an output terminal, the switched capacitor circuit comprising: a first capacitor and a second capacitor; First switch means for sampling the first capacitor with analog data transferred to the input terminal; Second switch means for transferring the analog data sampled at the first capacitor to the second capacitor; An operational amplifier having a positive input terminal and an output terminal connected to one side and the other side of the second capacitor, and a negative input terminal connected to a ground voltage supply terminal; And an analog data loss compensation means for storing a difference between the input signal and the analog data transmitted to the second capacitor.

본 발명은 제1 캐패시터와 제2 캐패시터; 입력단으로 전달된 아날로그 데이터를 상기 제1 캐패시터에 샘플링시키기 위한 제1 스위치수단; 상기 제1 캐패시터에 샘플링된 아날로그 데이터를 상기 제2 캐패시터에 전달하기 위한 제2 스위치수단; 정입력단과 출력단이 상기 제2 캐패시터의 일측과 타측에 접속되며 부입력단이 접지전압 공급단에 접속된 연산증폭기; 및 상기 입력신호와 상기 제2 캐패시터에 전달된 아날로그 데이터와의 차이를 저장하기 위한 아날로그 데이터 손실보상수단; 및 상기 손실보상수단에 저장된 데이터값을 출력단으로 전달하기 위한 제3 스위치수단을 각각 구비하며, 서로의 입력과 출력이 교차하여 연결됨으로 폐루프를 이루는 제1 스위치드 캐패시터 회로와 제2 스위치드 캐패시터 회로; 입력되는 아날로그 데이터신호를 상기 제1 스위치드 캐패시터 회로의 입력단로 전달하기 위한 상기 제1 전달스위치; 상기 제1 스위치드 캐패시터 회로의 입력단과 상기 제2 스위치드 캐패시터 회로의 출력단을 연결하며, 상기 제1 전달스위치와 배타적으로 연결되는 제2 전달스위치를 구비하는 아날로그 데이터 메모리 장치를 제공한다.The present invention includes a first capacitor and a second capacitor; First switch means for sampling the first capacitor with analog data transferred to an input terminal; Second switch means for transferring the analog data sampled at the first capacitor to the second capacitor; An operational amplifier having a positive input terminal and an output terminal connected to one side and the other side of the second capacitor, and a negative input terminal connected to a ground voltage supply terminal; And analog data loss compensation means for storing a difference between the input signal and analog data transmitted to the second capacitor. And a third switch means for transmitting the data value stored in the loss compensation means to an output terminal, respectively, wherein the first switched capacitor circuit and the second switched capacitor circuit form a closed loop by connecting the input and the output of each other with each other. The first transfer switch for transferring an input analog data signal to an input terminal of the first switched capacitor circuit; The present invention provides an analog data memory device having an input terminal of the first switched capacitor circuit and an output terminal of the second switched capacitor circuit and having a second transfer switch exclusively connected to the first transfer switch.

본 발명은 스위치드 캐패시터 회로를 이용한 증폭기를 루프형태로 사용하여 샘플링되어 앞단의 증폭기에 구비된 캐패시터에 저장된 데이터신호가 손상받기 전에 뒷단에 연결된 증폭기로 전달함으로서 계속해서 아날로그 데이터를 보존할 수 있는 아날로그 메모리에 관한 발명이다.According to the present invention, an analog memory capable of preserving analog data by using an amplifier using a switched capacitor circuit in a loop form is sampled and transferred to an amplifier connected to the rear stage before the data signal stored in the capacitor of the previous amplifier is damaged. The invention relates to.

또한, 아날로그 메모리 장치에 구비되는 스위치드 캐패시터 회로는 입력신호에 대해 손실없이 출력신호를 출력할 수 있는 것을 특징으로 한다.
In addition, the switched capacitor circuit provided in the analog memory device is characterized in that the output signal can be output without loss to the input signal.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. do.

도6은 본 발명의 바람직한 실시예에 따른 스위치드 캐패시터 회로를 나타내는 회로도이다.6 is a circuit diagram showing a switched capacitor circuit according to a preferred embodiment of the present invention.

도6을 참조하여 살펴보면, 본 실시예에 따른 스위치드 캐패시터 회로는 입력단으로 아날로그 데이터(Vin)를 입력받아 증폭하여 출력단으로 전달하기 위해, 제1 캐패시터와 제2 캐패시터(C1,C2)와, 입력단으로 전달된 아날로그 데이터(Vin)를 제1 캐패시터(C1)에 샘플링시키기 위한 제1 스위치부(120)와, 제1 캐패시터(C1)에 샘플링된 아날로그 데이터(Vin)를 제2 캐패시터(C2)에 전달하기 위한 제2 스위치부(130)와, 정입력단(+)과 출력단이 제2 캐패시터(C2)의 일측과 타측에 접속되며 부입력단(-)이 접지전압 공급단에 접속된 연산증폭기(110)와, 입력신호(Vin)와 제2 캐패시터(C2)에 전달된 아날로그 데이터(Vin)와의 차이를 저장하기 위한 아날로그 데이터 손실보상부(140)를 구비한다.Referring to FIG. 6, the switched capacitor circuit according to the present exemplary embodiment receives the first data, the second capacitors C1 and C2, and the input terminals to receive and amplify analog data Vin at an input terminal and transmit the amplified data to the output terminal. The first switch unit 120 for sampling the transmitted analog data Vin to the first capacitor C1, and the analog data Vin sampled to the first capacitor C1 are transferred to the second capacitor C2. The second switch unit 130, the positive input terminal (+) and the output terminal is connected to one side and the other side of the second capacitor (C2) and the negative input terminal (-) is connected to the ground voltage supply terminal 110 And an analog data loss compensation unit 140 for storing a difference between the input signal Vin and the analog data Vin transmitted to the second capacitor C2.

또한, 본 실시예에 따른 스위치드 캐패시터는 손실보상부(140)에 저장된 데이터값을 출력단으로 전달하기 위한 제3 스위치부(150)를 더 구비한다.In addition, the switched capacitor according to the present embodiment further includes a third switch unit 150 for transmitting the data value stored in the loss compensation unit 140 to the output terminal.

또한 제1 스위치부(120)는 입력단과 제1 캐패시터(C1)의 일측을 연결하기 위한 스위치(SW1)와, 제1 캐패시터(C2)의 타측과 접지전압 공급단을 연결하기 위한 스위치(SW4)를 구비한다. In addition, the first switch unit 120 includes a switch SW1 for connecting an input terminal and one side of the first capacitor C1, and a switch SW4 for connecting the other side of the first capacitor C2 and a ground voltage supply terminal. It is provided.                     

또한 제2 스위치부(130)는 제1 캐패시터(C1)의 일측과 접지전압 공급단을 연결하기 위한 스위치(SW2)와, 제1 캐패시터(C1)의 타측과 연산증폭기(110)의 부입력단(-)을 연결하기 위한 스위치(SW3)를 구비한다.In addition, the second switch unit 130 is a switch (SW2) for connecting one side of the first capacitor (C1) and the ground voltage supply terminal, the other side of the first capacitor (C1) and the negative input terminal of the operational amplifier 110 ( It is provided with a switch (SW3) for connecting-).

또한 손실보상부(140)는 아날로그 데이터(Vin)와 제2 캐패시터(C2)에 전달된 아날로그 데이터와의 차이를 저장하기 위한 손실보상용 캐패시터(C3)과, 손실보상용 캐패시터(C3)의 일측과 연산증폭기(110)의 출력을 연결하기 위한 스위치(SW5)와, 손실보상용 캐패시터(C3)의 타측과 입력단을 연결하기 위한 스위치(SW6)를 구비한다.In addition, the loss compensation unit 140 is one side of the loss compensation capacitor (C3) and the loss compensation capacitor (C3) for storing the difference between the analog data (Vin) and the analog data transmitted to the second capacitor (C2) And a switch SW5 for connecting the output of the operational amplifier 110 and a switch SW6 for connecting the other end of the loss compensation capacitor C3 to the input terminal.

또한 제3 스위치부(140)는 손실보상용 캐패시터(C3)의 일측과 접지전압 공급단을 연결하기 위한 스위치(SW7)와, 손실보상용 캐패시터(C3)의 타측과 출력단을 연결하기 위한 스위치(SW8)를 구비한다.In addition, the third switch unit 140 includes a switch SW7 for connecting one side of the loss compensation capacitor C3 and a ground voltage supply terminal, and a switch for connecting the other side of the loss compensation capacitor C3 and an output terminal ( SW8).

이하에서는 도6을 참조하여 본 실시예에 따른 스위치드 캐패시터의 동작을 살펴본다.Hereinafter, the operation of the switched capacitor according to the present embodiment will be described with reference to FIG. 6.

먼저 여기서 제1 캐패시터(C1)와 제2 캐패시터(C2)는 같은 캐패시턴스를 가지도록 한다. 같은 캐패시턴스를 가지면 이상적으로는 스위치드 캐패시터 회로의 이득이 1이 되어 입력된 아날로그 데이터신호와 같은 크기의 아날로그 데이터신호가 출력된다.First, the first capacitor C1 and the second capacitor C2 have the same capacitance. If the capacitance is the same, the gain of the switched capacitor circuit is ideally 1, so that an analog data signal having the same magnitude as the input analog data signal is output.

샘플링모드에서 스위치(SW1,SW4)는 턴온되고, 스위치(SW2,SW3)은 턴오프상태가 되면 아날로그 데이터가 입력되어 캐패시터(C1)에 샘플링된다.In the sampling mode, the switches SW1 and SW4 are turned on, and when the switches SW2 and SW3 are turned off, analog data is input and sampled to the capacitor C1.

이어서 증폭모드에서 스위치(SW1,SW4)는 턴오프되고, 스위치(SW2,SW3)은 턴 온상태가 되면 캐패시터에 샘플링된 데이터는 캐패시터(C2)로 전달된다.Subsequently, in the amplification mode, the switches SW1 and SW4 are turned off, and when the switches SW2 and SW3 are turned on, the sampled data is transferred to the capacitor C2.

증폭모드에 신호를 출력하게 되면, 전술한 바와 같이 제1 캐패시터(C1)와 제2 캐패시터(C2)가 같은 캐패시턴스를 가지기 때문에 이득이 1이 되어 입력된 아날로그 데이터가 그대로 출력되어야 한다.(Vin ×A(=1), A는 스위치드 캐패시터의 이득)When the signal is output in the amplification mode, as described above, since the first capacitor C1 and the second capacitor C2 have the same capacitance, the gain is 1 and the input analog data should be output as it is. A (= 1), where A is the gain of the switched capacitor)

그러나, 현실적으로 연산증폭기가 이상적으로 동작(정,부입력단으로 입력되는 전류는 없으며, 정,부입력단의 전압레벨이 같고, 출력단의 출력임피던스가 0으로 동작)하지 않기 때문에 필연적으로 이득이 감소된다.However, in practice, the gain is inevitably reduced because the operational amplifier does not ideally operate (no current is input to the positive and negative input terminals, the voltage levels of the positive and negative input terminals are the same, and the output impedance of the output terminal is zero).

따라서 이 때 출력되는 아날로그 데이터는 입력된 데이터 보다 일정부분 손실된 데이터일 수 밖에 없다.Therefore, the analog data output at this time is inevitably lost data rather than the input data.

그러나 본 실시예에 따른 스위치드 캐패시터는 손실보상용 캐패시터(C3)를 추가로 구비하고, 데이터를 증폭하는 모드에서 스위치(SW5,SW6)가 턴온되어 캐패시터(C3)에 연산증폭기의 출력단을 통해 출력되는 데이터와 입력된 아날로그 데이터와의 차이만큼을 손실보상용 캐패시터(C3)에 저장하게 된다.However, the switched capacitor according to the present embodiment further includes a loss compensation capacitor C3, and the switches SW5 and SW6 are turned on in the mode of amplifying data, and are outputted through the output terminal of the operational amplifier to the capacitor C3. The difference between the data and the input analog data is stored in the loss compensation capacitor C3.

손실보상용 캐패시터(C3)의 일측은 아날로그 데이터가 전달되는 입력단에 연결되고, 타측은 연산증폭기와 캐패시터(C2)의 공통단에 연결되므로 캐패시터(C2)에 의해 전달된 데이터와 아날로그 데이터간의 차이만큼에 해당되는 데이터가 저장될 수 있는 것이다. 손실보상용 캐패시터(C3)에 저장되는 데이터는 Vin ×(1-A)가 된다.One side of the loss compensation capacitor C3 is connected to an input terminal through which analog data is transmitted, and the other side is connected to a common terminal of the operational amplifier and the capacitor C2, so that the difference between the data transmitted by the capacitor C2 and the analog data is equal to. The data corresponding to can be stored. The data stored in the loss compensation capacitor C3 is Vin x (1-A).

최종적으로 스위치드 캐패시터에 저장된 데이터를 출력하려고 하면 스위치 (SW7,SW8)를 턴온시키면 된다.Finally, if you want to output the data stored in the switched capacitor, turn on the switches (SW7, SW8).

대부분의 아날로그 데이터는 연산증폭기와 캐패시터(C2)의 공통노드를 통해 출력단으로 전달되며, 아날로그 데이터가 전달될 때에 감소되는 만큼의 아날로그 데이터는 손실보상용 캐패시터(C3)을 통해 출력단으로 출력이 된다.Most of the analog data is transmitted to the output terminal through the common node of the operational amplifier and the capacitor (C2), and as much analog data is reduced to the output terminal through the loss compensation capacitor (C3) when the analog data is transmitted.

따라서 본 실시예에 따른 스위치드 캐패시터는 입력된 아날로그 데이터를 저장한 다음 출력할 때에 손실없이 출력시킬 수 있는 것이다.Accordingly, the switched capacitor according to the present embodiment can output the analog data without loss when storing and outputting the input analog data.

전술한 설명에서는 두 캐패시터(C1,C2)의 크기가 같은 경우를 가지고 설명하였으나, 스위치드 캐패시터 회로를 이용하여 증폭된 아날로그값을 입력받고 싶을 때에는 두 캐패시터(C1,C2)의 크기를 조절하면 된다.In the above description, the two capacitors C1 and C2 have the same size. However, when the analog values are amplified using the switched capacitor circuit, the sizes of the two capacitors C1 and C2 may be adjusted.

그러면 스위치 캐패시터 회로에서 동작하면서 손실되는 이득을 손실보상용 캐패시터가 보완하여 주기 때문에, 원했던 만큼의 이득으로 증폭된 아날로그 데이터를 얻을 수 있다.
The loss compensation capacitor compensates for the gain that is lost while operating in the switch capacitor circuit, so that amplified analog data can be obtained with the desired gain.

또한, 본 실시예에 따른 손실보상용 캐패시터를 구비하는 스위치드 캐패시터 회로를 도5에서 설명한 폐루프를 가지는 아날로그 메모리 장치에 적용하게 되면, 손실이 거의 없는 아날로그 데이터를 저장할 수 있는 아날로그 메모리 장치를 얻을 수 있다.In addition, when the switched capacitor circuit including the loss compensation capacitor according to the present embodiment is applied to the analog memory device having the closed loop described in FIG. 5, an analog memory device capable of storing analog data with little loss can be obtained. have.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

본 발명에 스위치드 캐패시터 회로는 증폭동작에서 손실이 발생하더라도 출력되는 아날로그 데이터는 입력된 아날로그 데이터와 비교해서 손실이 거의 없이 출력시킬 수 있다.According to the present invention, even if a loss occurs in the amplifying operation, the switched capacitor circuit can output the analog data with little loss as compared with the input analog data.

또한, 본 발명에 의한 아날로그 메모리 회로는 아날로그-디지털 변환기, 디지털-아날로그 변환기를 사용하지 않고 간편하게 아날로그 데이터를 저장하고 출력할 수 있기 때문에, 회로면적을 줄이면서도 동작이 빠른 아날로그 시스템을 보다 쉽게 구현할 수 있다.
In addition, the analog memory circuit according to the present invention can easily store and output analog data without using an analog-to-digital converter or a digital-to-analog converter, thereby making it possible to easily implement an analog system with fast operation while reducing circuit area. have.

Claims (15)

입력단으로 아날로그 데이터를 입력받아 증폭하여 출력단으로 전달하는 스위치드 캐패시터 회로에 있어서,In the switched capacitor circuit for receiving analog data at the input terminal and amplifying and transferring the analog data to the output terminal, 제1 캐패시터와 제2 캐패시터;A first capacitor and a second capacitor; 상기 입력단으로 전달된 아날로그 데이터를 상기 제1 캐패시터에 샘플링시키기 위한 제1 스위치수단;First switch means for sampling the first capacitor with analog data transferred to the input terminal; 상기 제1 캐패시터에 샘플링된 아날로그 데이터를 상기 제2 캐패시터에 전달하기 위한 제2 스위치수단;Second switch means for transferring the analog data sampled at the first capacitor to the second capacitor; 정입력단과 출력단이 상기 제2 캐패시터의 일측과 타측에 접속되며 부입력단이 접지전압 공급단에 접속된 연산증폭기; 및An operational amplifier having a positive input terminal and an output terminal connected to one side and the other side of the second capacitor, and a negative input terminal connected to a ground voltage supply terminal; And 상기 입력신호와 상기 제2 캐패시터에 전달된 아날로그 데이터와의 차이를 저장하기 위한 아날로그 데이터 손실보상수단Analog data loss compensation means for storing a difference between the input signal and the analog data transmitted to the second capacitor 을 구비하는 스위치드 캐패시터 회로.Switched capacitor circuit having a. 제 1 항에 있어서,The method of claim 1, 상기 손실보상수단에 저장된 데이터값을 상기 출력단으로 전달하기 위한 제3 스위치수단을 더 구비하는 것을 특징으로 하는 스위치드 캐패시터 회로.And a third switch means for transferring the data value stored in said loss compensation means to said output terminal. 제 2 항에 있어서,The method of claim 2, 상기 제1 스위치수단은The first switch means 상기 입력단과 상기 제1 캐패시터의 일측을 연결하기 위한 제1 스위치; 및A first switch for connecting the input terminal and one side of the first capacitor; And 상기 제1 캐패시터의 타측과 상기 접지전압 공급단을 연결하기 위한 제2 스위치를 구비하는 것을 특징으로 하는 스위치드 캐패시터 회로.And a second switch for connecting the other side of the first capacitor and the ground voltage supply terminal. 제 3 항에 있어서,The method of claim 3, wherein 상기 제2 스위치수단은The second switch means 상기 제1 캐패시터의 일측과 상기 접지전압 공급단을 연결하기 위한 제3 스위치; 및A third switch for connecting one side of the first capacitor and the ground voltage supply terminal; And 상기 제1 캐패시터의 타측과 상기 연산증폭기의 부입력단을 연결하기 위한 제4 스위치를 구비하는 것을 특징으로 하는 스위치드 캐패시터 회로.And a fourth switch for connecting the other side of the first capacitor and the negative input terminal of the operational amplifier. 제 4 항에 있어서,The method of claim 4, wherein 상기 손실보상수단은The loss compensation means 상기 입력된 아날로그 데이터와 상기 제2 캐패시터에 전달된 아날로그 데이터와의 차이를 저장하기 위한 손실보상용 캐패시터;A loss compensation capacitor for storing a difference between the input analog data and the analog data transferred to the second capacitor; 상기 손실보상용 캐패시터의 일측과 상기 연산증폭기의 출력을 연결하기 위한 제5 스위치; 및A fifth switch for connecting one side of the loss compensation capacitor and an output of the operational amplifier; And 상기 손실보상용 캐패시터의 타측과 상기 입력단을 연결하기 위한 제6 스위치를 구비하는 것을 특징으로 하는 스위치드 캐패시터 회로.And a sixth switch for connecting the other side of the loss compensation capacitor to the input terminal. 제 5 항에 있어서,The method of claim 5, 상기 제3 스위치수단은The third switch means 상기 손실보상용 캐패시터의 일측과 상기 접지전압 공급단을 연결하기 위한 제7 스위치; 및A seventh switch for connecting one side of the loss compensation capacitor and the ground voltage supply terminal; And 상기 손실보상용 캐패시터의 타측과 아날로그 데이터가 출력되는 출력단을 연결하기 위한 제8 스위치를 구비하는 것을 특징으로 하는 스위치드 캐패시터.And an eighth switch for connecting the other side of the loss compensation capacitor to an output terminal for outputting analog data. 제 1 항에 있어서,The method of claim 1, 상기 제1 캐패시터와 제2 캐패시터는 같은 캐패시턴스를 가지는 것을 특징으로 하는 스위치드 캐패시터.And wherein the first capacitor and the second capacitor have the same capacitance. 제1 캐패시터와 제2 캐패시터; 입력단으로 전달된 아날로그 데이터를 상기 제1 캐패시터에 샘플링시키기 위한 제1 스위치수단; 상기 제1 캐패시터에 샘플링된 아날로그 데이터를 상기 제2 캐패시터에 전달하기 위한 제2 스위치수단; 정입력단과 출력단이 상기 제2 캐패시터의 일측과 타측에 접속되며 부입력단이 접지전압 공급단에 접속된 연산증폭기; 및 상기 입력신호와 상기 제2 캐패시터에 전달된 아날로그 데이터와의 차이를 저장하기 위한 아날로그 데이터 손실보상수단; 및 상기 손실보상수단에 저장된 데이터값을 출력단으로 전달하기 위한 제3 스위치수단을 각각 구비하며, 서로의 입력과 출력이 교차하여 연결됨으로 폐루프를 이루는 제1 스위치드 캐패시터 회로와 제2 스위치드 캐패시터 회로;A first capacitor and a second capacitor; First switch means for sampling the first capacitor with analog data transferred to an input terminal; Second switch means for transferring the analog data sampled at the first capacitor to the second capacitor; An operational amplifier having a positive input terminal and an output terminal connected to one side and the other side of the second capacitor, and a negative input terminal connected to a ground voltage supply terminal; And analog data loss compensation means for storing a difference between the input signal and analog data transmitted to the second capacitor. And a third switch means for transmitting the data value stored in the loss compensation means to an output terminal, respectively, wherein the first switched capacitor circuit and the second switched capacitor circuit form a closed loop by connecting the input and the output of each other with each other. 입력되는 아날로그 데이터신호를 상기 제1 스위치드 캐패시터 회로의 입력단로 전달하기 위한 상기 제1 전달스위치; 및The first transfer switch for transferring an input analog data signal to an input terminal of the first switched capacitor circuit; And 상기 제1 스위치드 캐패시터 회로의 입력단과 상기 제2 스위치드 캐패시터 회로의 출력단을 연결하며, 상기 제1 전달스위치와 배타적으로 연결되는 제2 전달스위치A second transfer switch connecting an input end of the first switched capacitor circuit and an output end of the second switched capacitor circuit and exclusively connected to the first transfer switch. 를 구비하는 아날로그 데이터 메모리 장치.Analog data memory device having a. 제 8 항에 있어서,The method of claim 8, 상기 제1 스위치드 캐패시터 회로의 출력단을 통해 출력되는 아날로그 데이터신호를 출력하기 위한 제3 전달스위치를 더 구비하는 것을 특징으로 하는 아날로그 메모리 장치.And a third transfer switch for outputting an analog data signal output through an output terminal of the first switched capacitor circuit. 제 8 항에 있어서,The method of claim 8, 상기 제2 스위치드 캐패시터 회로의 출력단을 통해 출력되는 아날로그 데이터신호를 출력하기 위한 제3 전달스위치를 더 구비하는 것을 특징으로 하는 아날로그 메모리 장치.And a third transfer switch for outputting an analog data signal output through the output terminal of the second switched capacitor circuit. 제 8 항에 있어서,The method of claim 8, 상기 스위치드 캐패시터의 제1 스위치수단은The first switch means of the switched capacitor 상기 입력단과 상기 제1 캐패시터의 일측을 연결하기 위한 제1 스위치; 및A first switch for connecting the input terminal and one side of the first capacitor; And 상기 제1 캐패시터의 타측과 상기 접지전압 공급단을 연결하기 위한 제2 스위치를 구비하는 것을 특징으로 하는 아날로그 메모리 장치.And a second switch for connecting the other side of the first capacitor and the ground voltage supply terminal. 제 11 항에 있어서,The method of claim 11, 상기 스위치드 캐패시터의 제2 스위치수단은The second switch means of the switched capacitor 상기 제1 캐패시터의 일측과 상기 접지전압 공급단을 연결하기 위한 제3 스위치; 및A third switch for connecting one side of the first capacitor and the ground voltage supply terminal; And 상기 제1 캐패시터의 타측과 상기 연산증폭기의 부입력단을 연결하기 위한 제4 스위치를 구비하는 것을 특징으로 하는 아날로그 메모리 장치.And a fourth switch for connecting the other side of the first capacitor and the negative input terminal of the operational amplifier. 제 12 항에 있어서,The method of claim 12, 상기 스위치드 캐패시터의 손실보상수단은Loss compensation means of the switched capacitor 입력된 아날로그와 상기 제2 캐패시터에 전달된 아날로그 데이터와의 차이를 저장하기 위한 손실보상용 캐패시터;A loss compensation capacitor for storing a difference between the input analog and the analog data transferred to the second capacitor; 상기 손실보상용 캐패시터의 일측과 상기 연산증폭기의 출력을 연결하기 위한 제5 스위치; 및A fifth switch for connecting one side of the loss compensation capacitor and an output of the operational amplifier; And 상기 손실보상용 캐패시터의 타측과 상기 입력단을 연결하기 위한 제6 스위치를 구비하는 것을 특징으로 하는 아날로그 메모리 장치.And a sixth switch for connecting the other side of the loss compensation capacitor to the input terminal. 제 13 항에 있어서,The method of claim 13, 상기 스위치드 캐패시터의 제3 스위치수단은The third switch means of the switched capacitor 상기 손실보상용 캐패시터의 일측과 상기 접지전압 공급단을 연결하기 위한 제7 스위치; 및A seventh switch for connecting one side of the loss compensation capacitor and the ground voltage supply terminal; And 상기 손실보상용 캐패시터의 타측과 상기 출력단을 연결하기 위한 제8 스위치를 구비하는 것을 특징으로 하는 아날로그 메모리 장치.And an eighth switch for connecting the other side of the loss compensation capacitor and the output terminal. 제 8 항에 있어서,The method of claim 8, 상기 스위치드 캐패시터의 상기 제1 캐패시터와 제2 캐패시터는 같은 캐패시턴스를 가지는 것을 특징으로 하는 아날로그 메모리 장치.And the first capacitor and the second capacitor of the switched capacitor have the same capacitance.
KR1020040115948A 2004-12-30 2004-12-30 Switched capacitor circuit and analog memory using the same KR101085908B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040115948A KR101085908B1 (en) 2004-12-30 2004-12-30 Switched capacitor circuit and analog memory using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040115948A KR101085908B1 (en) 2004-12-30 2004-12-30 Switched capacitor circuit and analog memory using the same

Publications (2)

Publication Number Publication Date
KR20060077151A true KR20060077151A (en) 2006-07-05
KR101085908B1 KR101085908B1 (en) 2011-11-23

Family

ID=37169265

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040115948A KR101085908B1 (en) 2004-12-30 2004-12-30 Switched capacitor circuit and analog memory using the same

Country Status (1)

Country Link
KR (1) KR101085908B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100794310B1 (en) * 2006-11-21 2008-01-11 삼성전자주식회사 Switched capacitor circuit and amplifing method thereof
JP2017138588A (en) * 2016-01-29 2017-08-10 株式会社半導体エネルギー研究所 Semiconductor device, display device, and electronic device
KR20230021895A (en) * 2021-08-06 2023-02-14 고려대학교 산학협력단 Error compensation circuit for analog capacitor memory circuits

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190064893A (en) 2017-12-01 2019-06-11 에스케이하이닉스 주식회사 Digital temperature sensing circuit

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL9200327A (en) 1992-02-21 1993-09-16 Sierra Semiconductor Bv OFFSET-COMPENSATED SAMPLING DEVICE AND METHOD FOR OPERATION THEREOF.
JP2002273388A (en) 2001-03-21 2002-09-24 Hitachi Constr Mach Co Ltd Filter device of garbage treatment machine

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100794310B1 (en) * 2006-11-21 2008-01-11 삼성전자주식회사 Switched capacitor circuit and amplifing method thereof
JP2017138588A (en) * 2016-01-29 2017-08-10 株式会社半導体エネルギー研究所 Semiconductor device, display device, and electronic device
KR20230021895A (en) * 2021-08-06 2023-02-14 고려대학교 산학협력단 Error compensation circuit for analog capacitor memory circuits

Also Published As

Publication number Publication date
KR101085908B1 (en) 2011-11-23

Similar Documents

Publication Publication Date Title
US6316992B1 (en) DC offset calibration for a digital switching amplifier
US9054733B2 (en) Quantization noise coupling delta sigma ADC with a delay in the main DAC feedback
US6753801B2 (en) Fully differential reference driver for pipeline analog to digital converter
US6313769B1 (en) Baseband digital offset correction
US6429697B1 (en) Multi-stage, low-offset, fast-recovery, comparator system and method
JP4166693B2 (en) Auto-zeroing ping-pong amplifier with low transient switching
JP2003523123A (en) Amplifier arrangement method and apparatus using the method
US10277175B2 (en) Switched-capacitor input circuit, switched-capacitor amplifier, and switched-capacitor voltage comparator
JP3839027B2 (en) AD converter
CN100471069C (en) Analogue to digital converter
KR101085908B1 (en) Switched capacitor circuit and analog memory using the same
US7443233B2 (en) DC offset cancellation apparatus
EP1315290A1 (en) Pseudo-differential amplifier and analog-to-digital converter using the same
US9444406B1 (en) Amplifier topology achieving high DC gain and wide output voltage range
JP4708384B2 (en) Low noise amplifier circuit with gain switching
KR101212269B1 (en) Switched capacitor type gain amplifier and analog memory circuit
US6150968A (en) Trimming circuitry for pipeline A/D converter
JPH05308233A (en) High frequency amplifier
KR100340073B1 (en) Successive approximation register type analog-digital converter
US20030042975A1 (en) Low power wide bandwidth programmable gain CDS amplifier/instrumentation amplifier
US6556079B2 (en) Distortion compensating device and method for compensating distortion
US11552604B2 (en) Balun device and differential phase shifter
US9853652B2 (en) Semiconductor device performing common mode voltage compensation using analog-to-digital converter
US20110043257A1 (en) Track-and-hold circuit with low distortion
TWI822550B (en) Level-shifting amplifier with gain error reduction

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141020

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151019

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161020

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171020

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181016

Year of fee payment: 8