KR20060074706A - Method for forming bump of flip chip package - Google Patents

Method for forming bump of flip chip package Download PDF

Info

Publication number
KR20060074706A
KR20060074706A KR1020040113818A KR20040113818A KR20060074706A KR 20060074706 A KR20060074706 A KR 20060074706A KR 1020040113818 A KR1020040113818 A KR 1020040113818A KR 20040113818 A KR20040113818 A KR 20040113818A KR 20060074706 A KR20060074706 A KR 20060074706A
Authority
KR
South Korea
Prior art keywords
bonding pad
film
solder
semiconductor chip
flip chip
Prior art date
Application number
KR1020040113818A
Other languages
Korean (ko)
Inventor
강태민
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040113818A priority Critical patent/KR20060074706A/en
Publication of KR20060074706A publication Critical patent/KR20060074706A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing

Abstract

본 발명은 플립 칩 패키지에서 범프의 솔더 조인트(solder joint) 특성을 향상시키기 위해 리플로우(reflow) 공정에서 범프들 간의 브릿지(bridge) 발생을 방지하는 플립 칩 패키지의 범프 형성방법에 관한 것이다. 본 발명에 따른 플립 칩 패키지의 범프 형성방법은, 반도체 칩의 본딩 패드 상에 범프 형성을 위한 솔더막을 형성한 다음, 상기 솔더막을 포함한 반도체 칩의 본딩 패드 영역에 절연막을 형성한다. 이렇게 절연막을 형성한 상태에서 반도체 칩을 리플로우를 실시하여 범프를 형성한다.The present invention relates to a bump forming method of a flip chip package which prevents bridge generation between bumps in a reflow process in order to improve solder joint characteristics of bumps in a flip chip package. In the bump forming method of the flip chip package according to the present invention, a solder film for bump formation is formed on a bonding pad of the semiconductor chip, and then an insulating film is formed on the bonding pad region of the semiconductor chip including the solder film. In this manner, the semiconductor chip is reflowed to form bumps.

Description

플립 칩 패키지의 범프 형성방법{Method for forming bump of flip chip package}Method for forming bump of flip chip package

도 1 내지 도 3은 종래의 플립 칩 패키지의 범프 형성방법을 설명하기 위한 도면.1 to 3 are diagrams for explaining a bump forming method of a conventional flip chip package.

도 4 내지 도 10은 본 발명에 따른 플립 칩 패키지의 범프 형성방법을 설명하기 위한 도면.4 to 10 are diagrams for explaining a bump forming method of a flip chip package according to the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

11,41: 반도체 칩 12,42: 본딩 패드11,41: semiconductor chip 12,42: bonding pad

13,43: 보호막 14,44: 솔더막13,43: protective film 14,44: solder film

14a,44a: 솔더 볼 45: 절연막14a and 44a: solder ball 45: insulating film

46: 감광막 패턴46: photosensitive film pattern

본 발명은 플립 칩 패키지의 제조방법에 관한 것으로, 보다 상세하게는, 플립 칩 패키지에서 범프의 솔더 조인트(solder joint) 특성을 향상시키기 위해 리플로우(reflow) 공정에서 범프들 간의 브릿지(bridge) 발생을 방지하는 플립 칩 패키 지의 범프 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a flip chip package, and more particularly, to generating bridges between bumps in a reflow process to improve solder joint characteristics of bumps in a flip chip package. It relates to a bump forming method of the flip chip package to prevent the.

일반적으로 반도체 패키지는 반도체 칩을 포함한 반도체 패키지의 내부 소자들 간의 전기적 연결을 위해 와이어 본딩하는 방식과 범프를 형성하는 방식으로 구분할 수 있다. 상기 와이어 본딩을 통해 반도체 패키지의 내부 소자들을 전기적으로 연결할 경우, 본딩 와이어의 휨, 돌출 및 끊어짐 등으로 인해 전기적 연결이 불안정할 수 있다. 전술한 본딩 와이어의 문제점을 해결하기 위해 내부 소자들을 범프를 통해 전기적으로 연결하는 플립 칩 패키지가 제안되었다. 이러한 플립 칩 패키지는 내부 소자들, 일 예로 반도체 칩과 기판을 전기적으로 연결하는 범프의 솔더 조인트(solder joint) 특성을 확보하는 것이 중요하다.In general, a semiconductor package may be classified into a wire bonding method and a bump forming method for electrical connection between internal elements of a semiconductor package including a semiconductor chip. When the internal elements of the semiconductor package are electrically connected through the wire bonding, the electrical connection may be unstable due to bending, protruding or breaking of the bonding wire. In order to solve the above-described problems of the bonding wire, a flip chip package for electrically connecting internal elements through bumps has been proposed. Such a flip chip package is important to secure solder joint characteristics of bumps that electrically connect internal devices, for example, a semiconductor chip and a substrate.

이와 같은 범프의 솔더 조인트 특성을 확보하기 위해, 도 1에 도시한 바와 같이, 반도체 칩(11)의 본딩 패드(12) 상에 범프 형성을 위한 솔더막(14)을 형성한 다음, 리플로우(reflow)를 실시하여 도 2에 도시한 바와 같이, 솔더막(14)을 볼 형태의 솔더 볼(14a)로 형성한다. 즉, 범프 형성을 위한 솔더막(14)은 리플로우를 실시하여 솔더 볼(14a)이 됨으로써, 범프의 솔더 조인트 특성이 확보된다. 상기 도 1 및 도 2에서, 미설명된 도면부호 13은, 보호막을 나타낸다.In order to secure the solder joint characteristics of such a bump, as shown in FIG. 1, a solder film 14 for bump formation is formed on the bonding pad 12 of the semiconductor chip 11, and then reflow ( As shown in FIG. 2, the solder film 14 is formed into a ball-type solder ball 14a. That is, the solder film 14 for bump formation reflows and becomes the solder ball 14a, and the solder joint characteristic of bump is ensured. 1 and 2, reference numeral 13, which is not described, denotes a protective film.

이러한 종래의 플립 칩 패키지의 범프 형성방법에서, 범프의 솔더 조인트 특성 확보를 위해 반도체 칩(11)의 본딩 패드(12) 상에 솔더막(14)을 형성한 다음, 리플로우를 실시할 경우, 도 3에 도시한 바와 같이, 인접한 솔더 볼(14a) 간에 브릿지가 발생한다. 다시 말해, 인접한 범프들 간의 간격이 작을 경우, 범프의 솔더 조인트 특성을 향상을 위해 리플로우를 실시하면 상기 인접한 범프들 간에 브릿지 가 발생한다. 이렇게 인접한 범프들이 전기적으로 상호 연결됨에 따라, 패키지가 오동작할 수 있으며, 그 결과 패키지의 신뢰성을 저하시킬 수 있다. 특히, 상기한 바와 같은 문제점은 반도체 칩이 소형화 및 고집적화됨에 따라 더욱 빈번하게 발생한다.In the bump formation method of the conventional flip chip package, when the solder film 14 is formed on the bonding pad 12 of the semiconductor chip 11 to secure the solder joint characteristics of the bump, and then reflow, As shown in Fig. 3, a bridge occurs between adjacent solder balls 14a. In other words, when the spacing between adjacent bumps is small, reflowing to improve solder joint characteristics of the bumps results in bridges between the adjacent bumps. As these adjacent bumps are electrically interconnected, the package may malfunction, resulting in a less reliable package. In particular, the problems as described above occur more frequently as semiconductor chips are downsized and highly integrated.

따라서, 본 발명은 상기한 바와 같은 선행 기술에 따른 플립 칩 패키지의 범프 형성방법에 내재되었던 문제점을 해결하기 위해 창작된 것으로, 본 발명의 목적은, 범프의 솔더 조인트 특성을 확보하기 위해 리플로우를 실시할 경우 범프들 간의 브릿지 발생을 방지하는 플립 칩 패키지의 범프 형성방법을 제공함에 있다.Accordingly, the present invention was created to solve the problems inherent in the bump forming method of the flip chip package according to the prior art as described above, and an object of the present invention is to reflow to secure solder joint properties of the bumps. The present invention provides a bump forming method of a flip chip package which prevents occurrence of bridges between bumps.

상기한 바와 같은 목적을 달성하기 위해, 본 발명에 따라, 플립 칩 패키지의 범프 형성방법이 제공되며: 이 형성방법은, 본딩 패드을 구비하며, 상기 본딩 패드가 노출되도록 보호막이 형성된 반도체 칩을 제공하는 단계; 상기 반도체 칩의 본딩 패드 상에 솔더막을 형성하는 단계; 상기 솔더막을 포함한 상기 반도체 칩 전면 상에 절연막을 형성하는 단계; 상기 솔더막의 상부 표면이 노출되도록 상기 절연막을 그라인딩(grinding)하는 단계; 상기 솔더막의 상부 표면을 포함한 상기 반도체 칩의 본딩 패드 영역이 노출되도록 상기 절연막 상에 감광막 패턴을 형성하는 단계; 상기 보호막이 노출되도록 상기 감광막 패턴과 상기 본딩 패드 영역을 제외한 상기 감광막 패턴 하부에 형성된 절연막을 제거하는 단계; 상기 본딩 패드 상에 형성된 솔더막이 볼 형태가 되도록 리플로우(reflow)를 실시하는 단계; 및 상기 본딩 패드 영역에 잔류된 절연막을 제거하는 단계;를 포함한다.In order to achieve the above object, according to the present invention, there is provided a bump forming method of a flip chip package: the forming method comprising: providing a semiconductor chip having a bonding pad, wherein the protective film is formed such that the bonding pad is exposed; step; Forming a solder film on a bonding pad of the semiconductor chip; Forming an insulating film on an entire surface of the semiconductor chip including the solder film; Grinding the insulating film to expose the upper surface of the solder film; Forming a photoresist pattern on the insulating layer to expose a bonding pad region of the semiconductor chip including an upper surface of the solder film; Removing an insulating layer formed below the photoresist pattern except for the photoresist pattern and the bonding pad region to expose the passivation layer; Reflowing the solder film formed on the bonding pads into a ball shape; And removing the insulating film remaining in the bonding pad region.

(실시예)(Example)

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상술하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 4 내지 도 10은 본 발명에 따른 플립 칩 패키지의 범프 형성방법을 설명하기 위한 도면이다.4 to 10 are diagrams for explaining a bump forming method of a flip chip package according to the present invention.

도 4를 참조하면, 본딩 패드(42)를 구비한 반도체 칩(41)을 제공하며, 그 반도체 칩(41) 상에는 반도체 칩(41) 내부에 형성된 내부 회로들을 보호하기 위한 보호막(43)이 상기 본딩 패드(42)를 노출시키도록 형성된다. 그런 다음, 노출된 반도체 칩(41)의 본딩 패드(42) 상에 범프 형성을 위한 솔더막(44)을 전기 도금 방식으로 형성한다.Referring to FIG. 4, a semiconductor chip 41 having a bonding pad 42 is provided, and a protective film 43 for protecting internal circuits formed inside the semiconductor chip 41 is provided on the semiconductor chip 41. It is formed to expose the bonding pads 42. Then, a solder film 44 for bump formation is formed on the bonding pads 42 of the exposed semiconductor chip 41 by electroplating.

다음으로, 도 5를 참조하면, 상기 솔더막(44)을 포함한 반도체 칩(41)의 전면 상에 절연막(45)을 형성한다. 절연막(45)은 감광 물질과 유전 물질이 혼합된 물질을 솔더막(44)이 형성된 반도체 칩(41) 상에 도포함으로써 형성된다.Next, referring to FIG. 5, an insulating film 45 is formed on the entire surface of the semiconductor chip 41 including the solder film 44. The insulating film 45 is formed by applying a mixture of the photosensitive material and the dielectric material onto the semiconductor chip 41 on which the solder film 44 is formed.

그리고 나서, 솔더막(44)의 상부 표면이 노출되도록 상기 절연막(45)을 그라인딩(grinding)한다. 즉, 반도체 칩(41) 상에 형성된 절연막(45)은 솔더막(44)의 두께로 형성되며, 솔더막(44)의 상부 표면을 제외한 반도체 칩(41)의 상부 표면이 상기 절연막(45)에 의해 덮힌다. 이 후, 상기 솔더막(44)을 포함한 반도체 칩(41)의 본딩 패드(42) 영역이 노출되도록 감광막 패턴(46)을 상기 절연막(45) 상에 형성한다. Then, the insulating film 45 is ground so that the upper surface of the solder film 44 is exposed. That is, the insulating film 45 formed on the semiconductor chip 41 is formed to have a thickness of the solder film 44, and the upper surface of the semiconductor chip 41 except the upper surface of the solder film 44 is the insulating film 45. Covered by Thereafter, a photosensitive film pattern 46 is formed on the insulating film 45 to expose the bonding pad 42 region of the semiconductor chip 41 including the solder film 44.                     

그런 다음, 도 8을 참조하면, 상기 감광막 패턴(46)에 의해 노출된 본딩 패드(42) 영역을 빛에 노출시킴으로써, 상기 본딩 패드(42) 영역에 형성된 절연막(45)만을 노광한다. 그리고 나서, 상기 감광막 패턴(46)을 제거하고, 그 감광막 패턴(46) 하부에 형성된 절연막(45) 만을 제거한다. 즉, 보호막(43)이 노출되도록 상기 감광막 패턴(46)과 상기 본딩 패드(42) 영역을 제외한 상기 감광막 패턴(46) 하부에 형성된 절연막(45)을 제거한다. 그에 따라, 절연막(45)은 솔더막(44)을 포함한 본딩 패드(42) 영역에만 잔류하게 된다.Next, referring to FIG. 8, only the insulating film 45 formed in the bonding pad 42 region is exposed by exposing the bonding pad 42 region exposed by the photoresist pattern 46 to light. Then, the photoresist pattern 46 is removed, and only the insulating film 45 formed under the photoresist pattern 46 is removed. That is, the insulating layer 45 formed under the photoresist pattern 46 except for the photoresist pattern 46 and the bonding pad 42 may be removed to expose the passivation layer 43. Accordingly, the insulating film 45 remains only in the region of the bonding pad 42 including the solder film 44.

다음으로, 도 9를 참조하면, 솔더막(44)을 포함한 본딩 패드(42) 영역에 절연막(45)이 형성된 반도체 칩(41)을 리플로우(reflow)를 실시한다. 그에 따라, 상기 솔더막(44)은 볼 형태의 솔더 볼(44a)이 되며, 또한 상기 솔더 볼(44a)과 본딩 패드(42) 간의 솔더 조인트 특성이 향상된다. 즉, 솔더막(44)은 솔더 볼(44a)이 되며, 상기 절연막(45)은 반도체 칩(41)의 리플로우 실시에 따른 솔더 볼(44a)들 간에 브릿지 형성을 방지한다. 다시 말해, 본딩 패드(42) 영역에 잔류된 절연막(45)에 의해 솔더 볼(44a)들이 전기적으로 상호 연결되는 것을 방지한다.Next, referring to FIG. 9, the semiconductor chip 41 in which the insulating film 45 is formed in the region of the bonding pad 42 including the solder film 44 is reflowed. Accordingly, the solder film 44 is a ball-shaped solder ball 44a, and the solder joint properties between the solder ball 44a and the bonding pad 42 are improved. That is, the solder film 44 becomes the solder ball 44a, and the insulating film 45 prevents bridge formation between the solder balls 44a according to reflow of the semiconductor chip 41. In other words, the solder balls 44a are prevented from being electrically interconnected by the insulating film 45 remaining in the bonding pad 42 region.

그리고 나서, 도 10을 참조하면, 본딩 패드(42) 영역에 잔류된 절연막(45)을 제거함으로써 반도체 칩(41)의 본딩 패드(42)와 전기적 및 물리적으로 상호 연결된 범프(44a)를 형성한다.Then, referring to FIG. 10, the bumps 44a electrically and physically interconnected with the bonding pads 42 of the semiconductor chip 41 are formed by removing the insulating layer 45 remaining in the bonding pads 42 region. .

이와 같은 본 발명에 따른 플립 칩 패키지의 범프 형성방법은, 반도체 칩(41)의 본딩 패드(42) 상에 범프 형성을 위한 솔더막(44)을 형성한 다음, 상기 솔더막(44)을 포함한 반도체 칩(41)의 본딩 패드(42) 영역에 절연막(45)을 형성한다. 이렇게 절연막(45)을 형성한 상태에서 반도체 칩(41)을 리플로우를 실시하여 범프를 형성한다. 그 결과, 범프의 솔더 조인트 특성이 향상되며, 또한 범프들 간의 브릿지 발생을 방지할 수 있다.In the bump forming method of the flip chip package according to the present invention, the solder film 44 for bump formation is formed on the bonding pad 42 of the semiconductor chip 41, and then the solder film 44 is included. The insulating film 45 is formed in the bonding pad 42 region of the semiconductor chip 41. In this way, the semiconductor chip 41 is reflowed while the insulating film 45 is formed to form bumps. As a result, the solder joint properties of the bumps are improved, and the occurrence of bridges between the bumps can be prevented.

상기한 바와 같은 본 발명의 구성에 따라, 범프의 솔더 조인트 특성을 확보하며, 범프들 간의 브릿지 발생을 방지함으로써, 패키지의 오동작을 막을 수 있다. 그 결과, 패키지의 신뢰성을 향상시킬 수 있다.According to the configuration of the present invention as described above, by ensuring the solder joint characteristics of the bumps, by preventing the bridge between the bumps, it is possible to prevent the malfunction of the package. As a result, the reliability of the package can be improved.

본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구범위에 의해 마련되는 본 발명의 정신이나 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자는 용이하게 알 수 있다.While the invention has been shown and described with reference to specific embodiments, the invention is not so limited, and it is to be understood that the invention is capable of various modifications without departing from the spirit or field of the invention as set forth in the claims below. It will be readily apparent to one of ordinary skill in the art that modifications and variations can be made.

Claims (2)

본딩 패드을 구비하며, 상기 본딩 패드가 노출되도록 보호막이 형성된 반도체 칩을 제공하는 단계;Providing a semiconductor chip having a bonding pad, wherein a protective film is formed to expose the bonding pad; 상기 반도체 칩의 본딩 패드 상에 솔더막을 형성하는 단계;Forming a solder film on a bonding pad of the semiconductor chip; 상기 솔더막을 포함한 상기 반도체 칩 전면 상에 절연막을 형성하는 단계;Forming an insulating film on an entire surface of the semiconductor chip including the solder film; 상기 솔더막의 상부 표면이 노출되도록 상기 절연막을 그라인딩(grinding)하는 단계;Grinding the insulating film to expose the upper surface of the solder film; 상기 솔더막의 상부 표면을 포함한 상기 반도체 칩의 본딩 패드 영역이 노출되도록 상기 절연막 상에 감광막 패턴을 형성하는 단계;Forming a photoresist pattern on the insulating layer to expose a bonding pad region of the semiconductor chip including an upper surface of the solder film; 상기 보호막이 노출되도록 상기 감광막 패턴과 상기 본딩 패드 영역을 제외한 상기 감광막 패턴 하부에 형성된 절연막을 제거하는 단계;Removing an insulating layer formed below the photoresist pattern except for the photoresist pattern and the bonding pad region to expose the passivation layer; 상기 본딩 패드 상에 형성된 솔더막이 볼 형태의 솔더 볼이 되도록 리플로우(reflow)를 실시하는 단계; 및Reflowing the solder film formed on the bonding pad to be a ball-shaped solder ball; And 상기 본딩 패드 영역에 잔류된 절연막을 제거하는 단계;를 포함하는 것을 특징으로 하는 플립 칩 패키지의 범프 형성방법.Removing the insulating film remaining in the bonding pad region; and forming a bump of the flip chip package. 제 1 항에 있어서,The method of claim 1, 상기 절연막은 감광 물질과 유전 물질이 혼합된 물질로 형성되는 것을 특징으로 하는 플립 칩 패키지의 범프 형성방법.And the insulating layer is formed of a material in which a photosensitive material and a dielectric material are mixed.
KR1020040113818A 2004-12-28 2004-12-28 Method for forming bump of flip chip package KR20060074706A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040113818A KR20060074706A (en) 2004-12-28 2004-12-28 Method for forming bump of flip chip package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040113818A KR20060074706A (en) 2004-12-28 2004-12-28 Method for forming bump of flip chip package

Publications (1)

Publication Number Publication Date
KR20060074706A true KR20060074706A (en) 2006-07-03

Family

ID=37167441

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040113818A KR20060074706A (en) 2004-12-28 2004-12-28 Method for forming bump of flip chip package

Country Status (1)

Country Link
KR (1) KR20060074706A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100843384B1 (en) * 2007-04-13 2008-07-03 삼성전기주식회사 Method for forming micro solder ball of printed circuit board
US8710657B2 (en) 2010-10-06 2014-04-29 Samsung Electronics Co., Ltd. Semiconductor assembly and semiconductor package including a solder channel

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100843384B1 (en) * 2007-04-13 2008-07-03 삼성전기주식회사 Method for forming micro solder ball of printed circuit board
US8710657B2 (en) 2010-10-06 2014-04-29 Samsung Electronics Co., Ltd. Semiconductor assembly and semiconductor package including a solder channel

Similar Documents

Publication Publication Date Title
US11121108B2 (en) Flip chip package utilizing trace bump trace interconnection
KR100320648B1 (en) Wafer level chip scale package and process for making the same
US7473998B2 (en) Method for forming bump protective collars on a bumped wafer
US8252630B2 (en) Semiconductor device, method of manufacturing the semiconductor device, flip chip package having the semiconductor device and method of manufacturing the flip chip package
US20040232562A1 (en) System and method for increasing bump pad height
CN106098667B (en) Semiconductor device with a plurality of transistors
US20070075423A1 (en) Semiconductor element with conductive bumps and fabrication method thereof
US20060249844A1 (en) Contact structure on chip and package thereof
US7972521B2 (en) Method of making reliable wafer level chip scale package semiconductor devices
JP2011142185A (en) Semiconductor device
US7067350B1 (en) Method of manufacturing a semiconductor device using electrical contacts formed in an isolation layer
JP2006294704A (en) Semiconductor device
JP2009164607A (en) Bonding pad structure, manufacturing method thereof, and semiconductor package including bonding pad structure
US9524944B2 (en) Method for fabricating package structure
KR100713912B1 (en) Flip chip package by wafer level process and manufacture method thereof
KR20060041453A (en) Flip chip bonding structure using non-conductive adhesive and related fabrication method
JP4728079B2 (en) Semiconductor device substrate and semiconductor device
KR20060074706A (en) Method for forming bump of flip chip package
KR100571752B1 (en) Chip scale package
US7057282B2 (en) Semiconductor device and method for manufacturing the same, circuit board and electronic equipment
KR20060074090A (en) Method for forming bump of flip chip package
JP2008311531A (en) Semiconductor device
JP2005079431A (en) Semiconductor device
KR100826977B1 (en) Wafer level chip scale package
KR20030059424A (en) Wafer level chip scale package having pillar in solder bump

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination