KR20060065742A - Device of detecting phase of system voltage using virtual two phase voltage - Google Patents

Device of detecting phase of system voltage using virtual two phase voltage Download PDF

Info

Publication number
KR20060065742A
KR20060065742A KR1020040104139A KR20040104139A KR20060065742A KR 20060065742 A KR20060065742 A KR 20060065742A KR 1020040104139 A KR1020040104139 A KR 1020040104139A KR 20040104139 A KR20040104139 A KR 20040104139A KR 20060065742 A KR20060065742 A KR 20060065742A
Authority
KR
South Korea
Prior art keywords
phase
voltage
estimated
output voltage
virtual
Prior art date
Application number
KR1020040104139A
Other languages
Korean (ko)
Other versions
KR100620760B1 (en
Inventor
김흥근
최종우
윤중혁
Original Assignee
경북대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 경북대학교 산학협력단 filed Critical 경북대학교 산학협력단
Priority to KR1020040104139A priority Critical patent/KR100620760B1/en
Publication of KR20060065742A publication Critical patent/KR20060065742A/en
Application granted granted Critical
Publication of KR100620760B1 publication Critical patent/KR100620760B1/en

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R25/00Arrangements for measuring phase angle between a voltage and a current or between voltages or currents
    • G01R25/005Circuits for comparing several input signals and for indicating the result of this comparison, e.g. equal, different, greater, smaller, or for passing one of the input signals as output signal

Abstract

본 발명은 단상 전압을 가상 2상 전압으로 변환함으로서 신속하고 정확한 계통 전압의 위상 추정을 통해 분산 전압과의 정밀한 계통 연계가 가능한 PLL 제어 방식을 위한 가상 2상을 이용한 계통전압 위상 검출장치에 관한 것으로, 특히 교류전원으로부터 단상 입력전압을 입력받고 위상추정 수단으로부터 추정 위상을 궤환 입력받아, 상기 단상 입력전압과 진폭, 위상, 각주파수가 동일한 제 1 출력전압을 발생하는 제 1 출력전압 발생부 및 상기 단상 입력전압과 진폭, 각주파수가 동일하고 상기 단상 입력전압과 π/2 의 위상차를 가지는 제 2 출력전압을 발생시키는 제 2 출력전압 발생부를 포함하는 가상 2상 전압발생 수단; 및 상기 가상 2상 전압발생 수단으로부터 상기 제 1 출력전압 및 상기 제 2 출력전압을 입력받아 상기 추정 위상을 계산하여 출력하는 위상추정 수단을 포함하는 것을 특징으로 함으로써, 순시적으로 입력전원의 위상을 검출하여 계통전압의 위상을 동기화할 수 있으며, 위상 추정에 소요되는 시간이 단축되며, 노이즈 또는 전압강하, 고조파 주입에 따른 영점 교란에 의한 오차가 발생하지 않기 때문에 노이즈 및 외란에 강인한 특성을 가지는 현저한 효과를 제공한다.The present invention relates to a system voltage phase detection device using a virtual two-phase for the PLL control method capable of precise grid linkage with a distributed voltage through fast and accurate phase voltage estimation by converting a single phase voltage into a virtual two-phase voltage. In particular, a first output voltage generator for receiving a single phase input voltage from an AC power supply and a feedback input from a phase estimating means to generate a first output voltage having the same amplitude, phase, and angular frequency as the single phase input voltage; A virtual two-phase voltage generator comprising a second output voltage generator for generating a second output voltage having the same amplitude as the single-phase input voltage and the angular frequency and having a phase difference of? / 2 with the single-phase input voltage; And phase estimating means for receiving the first output voltage and the second output voltage from the virtual two-phase voltage generating means and calculating and outputting the estimated phase. It is possible to synchronize the phase of the grid voltage by detecting, shorten the time required for phase estimation, and because it does not generate errors due to noise or voltage drop and zero disturbance due to harmonic injection, it has a strong characteristic against noise and disturbance. Provide effect.

계통전압, 단상 전압, 가상 2상 전압, 위상검출, one phase voltage, virtual two phase voltage, phase detectionGrid voltage, single phase voltage, virtual two phase voltage, phase detection, one phase voltage, virtual two phase voltage, phase detection

Description

가상 2상을 이용한 계통전압 위상 검출장치{Device of Detecting Phase of System Voltage Using Virtual Two Phase Voltage}Device Voltage Detecting Device using Virtual Two-Phase {Device of Detecting Phase of System Voltage Using Virtual Two Phase Voltage}

도 1은 종래기술에 따른 계통 연계형 태양광 발전 시스템의 구성도.1 is a block diagram of a grid-tied photovoltaic power generation system according to the prior art.

도 2는 종래기술에 따른 영점 검출 시스템의 구성도.Figure 2 is a block diagram of a zero point detection system according to the prior art.

도 3은 종래기술에 따른 영점 검출 방법의 순서도.3 is a flow chart of a zero detection method according to the prior art.

도 4는 본 발명의 실시예에 따른 가상 2상을 이용한 계통전압 위상 검출장치의 구성도.4 is a block diagram of a system voltage phase detection apparatus using a virtual two-phase according to an embodiment of the present invention.

도 5는 본 발명의 실시예에 따른 메모리 테이블을 이용한 가상 2상 전압발생 수단의 구성도.5 is a block diagram of a virtual two-phase voltage generation means using a memory table according to an embodiment of the present invention.

도 6은 본 발명의 실시예에 따른 추정위상과 추정진폭을 이용한 가상 2상 전압발생 수단의 구성도.6 is a block diagram of a virtual two-phase voltage generation means using the estimated phase and the estimated amplitude according to an embodiment of the present invention.

도 7은 본 발명의 실시예에 따른 2차 저역 통과 필터를 이용한 가상 2상 전압발생 수단의 구성도.7 is a block diagram of a virtual two-phase voltage generating means using a second order low pass filter in accordance with an embodiment of the present invention.

도 8은 본 발명의 실시예에 따른 1차 저역 통과 필터를 이용한 가상 2상 전압발생 수단의 구성도.8 is a block diagram of a virtual two-phase voltage generation means using a first order low pass filter in accordance with an embodiment of the present invention.

도 9는 본 발명의 실시예에 따른 2차 전역 통과 필터를 이용한 가상 2상 전압발생 수단의 구성도.9 is a block diagram of a virtual two-phase voltage generation means using a second-order all-pass filter according to an embodiment of the present invention.

도 10은 본 발명의 실시예에 따른 arctan 함수를 이용한 위상추정 수단의 구성도.10 is a block diagram of the phase estimation means using the arctan function according to an embodiment of the present invention.

도 11은 본 발명의 실시예에 따른 동기 좌표계를 이용한 위상추정 수단의 구성도.11 is a block diagram of a phase estimating means using a synchronous coordinate system according to an embodiment of the present invention.

도 12는 본 발명에 따른 가상 2상을 이용한 계통전압 위상 검출장치의 전체 구성도.12 is an overall configuration diagram of a system voltage phase detection apparatus using a virtual two-phase according to the present invention.

도 13a 내지 도 13j 는 초기상태에서의 본 발명의 실시예에 따른 가상 2상을 이용한 계통전압 위상 검출장치의 추정 입력전원, 추정 각주파수, 추정 진폭을 도시하는 그래프13A to 13J are graphs showing an estimated input power, an estimated angular frequency, and an estimated amplitude of a system voltage phase detection device using a virtual two-phase according to an embodiment of the present invention in an initial state.

도 14는 정상상태에서의 본 발명의 실시예에 따른 가상 2상을 이용한 계통전압 위상 검출장치의 추정 입력전원, 추정 각주파수, 추정 진폭을 도시하는 그래프. 14 is a graph showing an estimated input power, an estimated angular frequency, and an estimated amplitude of a system voltage phase detection apparatus using a virtual two-phase according to an embodiment of the present invention in a steady state.

도 15는 전압 강하시 본 발명의 실시예에 따른 가상 2상을 이용한 계통전압 위상 검출장치의 추정 입력전원, 추정 각주파수, 추정 진폭을 도시하는 그래프.15 is a graph showing an estimated input power, an estimated angular frequency, and an estimated amplitude of a system voltage phase detection apparatus using a virtual two-phase according to an embodiment of the present invention during voltage drop.

도 16a 내지 16b는 고조파 주입시 본 발명의 실시예에 따른 가상 2상을 이용한 계통전압 위상 검출장치의 추정 입력전원, 추정 각주파수, 추정 진폭을 도시하는 그래프.16A to 16B are graphs showing an estimated input power, an estimated angular frequency, and an estimated amplitude of a system voltage phase detection device using a virtual two-phase according to an embodiment of the present invention during harmonic injection.

본 발명은 단상 전압을 가상 2상 전압으로 변환함으로서 신속하고 정확한 계통 전압의 위상 추정을 통해 분산 전압과의 정밀한 계통 연계가 가능한 PLL 제어 방식을 위한 가상 2상을 이용한 계통전압 위상 검출장치에 관한 것이다. The present invention relates to a grid voltage phase detection device using a virtual two-phase for the PLL control method capable of precise grid linkage with a distributed voltage through fast and accurate phase voltage estimation by converting a single phase voltage into a virtual two-phase voltage. .

AC/DC 컨버터, UPS(Uninterruptible Power Supply), 대체 에너지 발전 시스템 등의 적용 분야에서 정확하고 빠른 계통 전압의 위상추정은 전체 시스템 제어에 반드시 필요하다. 이 경우 계통 전압의 위상 정보는 기준 전류 신호를 발생하는데 필수적이다. 이 때 계통 전압에 노이즈나 외란이 유입될 경우에도 계통전압의 위상은 순시적으로 정확히 검출되어야 한다. In applications such as AC / DC converters, uninterruptible power supplies (UPS), and alternative energy generation systems, accurate and fast grid voltage phase estimation is essential for overall system control. In this case, the phase information of the grid voltage is essential for generating the reference current signal. At this time, even if noise or disturbances are introduced into the grid voltage, the phase of the grid voltage must be detected instantaneously and accurately.

3상 전압의 경우, 3상 전압을 정지좌표계로 변환한 후, 전압의 벡터각으로부터 위상각을 쉽게 검출할 수 있으나 단상 전압의 경우는 이러한 방법이 적용될 수 없기 때문에 단상 시스템의 위상 및 주파수 검출이 일반적으로 어렵다는 문제가 있다. 종래의 단상 전압의 위상 검출을 위한 방식으로는 영점 검출 방식이 많이 사용되는데, 이 방법은 영점에서만 위상을 검출하기 때문에 추정속도가 느리며 순시적인 위상을 검출할 수 없고 노이즈에 민감한 단점이 있다. In the case of three-phase voltage, after converting the three-phase voltage to the stationary coordinate system, the phase angle can be easily detected from the vector angle of the voltage. However, in the case of the single-phase voltage, this method cannot be applied. There is a problem that is generally difficult. As a conventional method for detecting a phase of a single phase voltage, a zero detection method is widely used. This method detects a phase only at zero, and thus has a low estimation speed, cannot detect an instantaneous phase, and is sensitive to noise.

도 1은 단상 계통 연계형 태양광 발전 시스템의 전체 구성도를 나타낸다. 계통 연계형 태양광 발전 시스템은 태양전지(10)에서 발생한 직류 전력을 인버터(30)를 통해 교류 전력으로 변환하는 시스템이다. 상기 시스템에서는 발전 전력이 부하 전력보다 크면 잉여 전력을 계통에 반환하고, 반대인 경우 부족한 전력을 계통으로부터 공급받는다. 태양전지(10)는 일사량과 온도에 따라 비선형의 특성을 가지므로 DC-DC 컨버터(20)를 통해 최대 전력점 추종제어를 하여 최대 전력을 생성하고 인버터를 통해 직류 링크 전압(

Figure 112004058273373-PAT00001
)과 인버터 출력 전류(
Figure 112004058273373-PAT00002
)를 제어하게 된다. 이 때 인버터의 출력 전류(
Figure 112004058273373-PAT00003
)는 계통의 전압과 반드시 동상인 정현파가 되어야하는데, 계통전압과 동상인 정현파를 만들기 위해 PLL제어(40)를 통해 계통 전압의 위상(
Figure 112004058273373-PAT00004
)을 검출하여 기준 전류(
Figure 112004058273373-PAT00005
)를 생성하여 제어한다.1 shows the overall configuration of a single-phase grid-tied photovoltaic power generation system. The grid-tied photovoltaic power generation system is a system for converting DC power generated in the solar cell 10 into AC power through the inverter 30. In the system, when the generated power is greater than the load power, surplus power is returned to the grid, and in reverse, insufficient power is supplied from the grid. Since the solar cell 10 has a non-linear characteristic according to the amount of solar radiation and temperature, the maximum power point following control is performed through the DC-DC converter 20 to generate the maximum power, and the DC link voltage through the inverter
Figure 112004058273373-PAT00001
) And inverter output current (
Figure 112004058273373-PAT00002
Will be controlled. At this time, the output current of inverter
Figure 112004058273373-PAT00003
) Must be a sinusoid that is in phase with the voltage of the system, and the phase of the system voltage through the PLL control 40 to create a sinusoid in phase with the system voltage.
Figure 112004058273373-PAT00004
) To detect the reference current (
Figure 112004058273373-PAT00005
) To control.

도 2는 계통 전압의 주파수와 위상을 측정하기 위한 종래의 영점 검출 방법의 블록도를 도시한다. 종래의 영점 검출 방법에 따르면 제로 크로싱 검출기(50)에서 입력전압의 반주기마다 영점을 지나는 점을 찾아내어 위상을 검출하고 추정 각주파수를 이용하여 추정위상(

Figure 112004058273373-PAT00006
)을 계산한다. 이때 PI 제어(Proportional-Integral Control)를 사용하여 실제 위상(
Figure 112004058273373-PAT00007
)과 추정위상(
Figure 112004058273373-PAT00008
)의 오차를 제어하여
Figure 112004058273373-PAT00009
를 출력하며 각 주파수 초기 설정치(
Figure 112004058273373-PAT00010
)를 더하여 추정 각주파수(
Figure 112004058273373-PAT00011
)를 출력한다. 시스템 각 주파수 초기 설정치(
Figure 112004058273373-PAT00012
)는 PI제어기(52)의 초기값으로 계통의 알려진 각 주파수인 377rad/s 이다.Figure 2 shows a block diagram of a conventional zero detection method for measuring the frequency and phase of a grid voltage. According to the conventional zero detection method, the zero crossing detector 50 finds a point passing through the zero point every half cycle of the input voltage, detects a phase, and estimates a phase using an estimated angular frequency (
Figure 112004058273373-PAT00006
Calculate At this point, you can use Proportional-Integral Control to
Figure 112004058273373-PAT00007
) And estimated phase (
Figure 112004058273373-PAT00008
Control the error of
Figure 112004058273373-PAT00009
Each frequency initial set value (
Figure 112004058273373-PAT00010
) Plus the estimated angular frequency (
Figure 112004058273373-PAT00011
) Initial frequency setting for each system
Figure 112004058273373-PAT00012
) Is the initial value of the PI controller 52 is 377 rad / s, which is the known angular frequency of the system.

도 3은 종래의 영점 검출 방법의 순서도이다. 계통 전압을 샘플링하여 현재 값과 과거값을 곱셈 연산하여 그 결과가 음의 값이면 영점으로 간주한다(S10). 이 때 현재 값이 0보다 크면 위상이 0인 경우이고 현재 값이 0보다 작으면 위상이 π 인 경우이다(S20). 그러나 이러한 종래의 영점 검출 방법에 따르면 계통전압에 노이즈 또는 외란이 유입되어 영점을 여러 번 지나게 되는 경우 계통전압의 위상검출에 오류가 발생할 수 있다는 단점을 가지고 있다.3 is a flowchart of a conventional zero point detection method. The grid voltage is sampled and multiplied by the present value and the past value. If the result is a negative value, it is regarded as a zero point (S10). At this time, if the current value is greater than 0, the phase is 0. If the current value is less than 0, the phase is π (S20). However, the conventional zero detection method has a disadvantage in that an error may occur in phase detection of the grid voltage when noise or disturbance is introduced into the grid voltage so as to pass the zero point several times.

본 발명은 상기의 문제점을 해결하기 위한 것으로서, 단상의 계통전압을 가상 2상 전압으로 변환시킨 후 가상 2상 전압의 위상차를 이용하여 매 순간 위상을 추정함으로서 위상추정에 소요되는 시간을 단축하고, 가상 2상 전압으로 단상 전압을 변환함으로서 노이즈 또는 외란에 의한 오차를 줄일 수 있는 가상 2상 위상 검출 장치를 제공하는 것을 목적으로 한다.The present invention is to solve the above problems, by converting the single-phase system voltage into a virtual two-phase voltage, and by using the phase difference of the virtual two-phase voltage to estimate the phase every moment, the time required for phase estimation is shortened, An object of the present invention is to provide a virtual two-phase phase detection apparatus capable of reducing errors caused by noise or disturbance by converting a single-phase voltage into a virtual two-phase voltage.

상기한 목적을 달성하기 위하여, 본 발명에 따른 가상 2상을 이용한 계통전압 위상 검출장치는, 교류전원으로부터 단상 입력전압을 입력받고 위상추정 수단으로부터 추정 위상을 궤환 입력받아, 상기 단상 입력전압과 진폭, 위상, 각주파수가 동일한 제 1 출력전압을 발생하는 제 1 출력전압 발생부 및 상기 단상 입력전압과 진폭, 각주파수가 동일하고 상기 단상 입력전압과 π/2 의 위상차를 가지는 제 2 출력전압을 발생시키는 제 2 출력전압 발생부를 포함하는 가상 2상 전압발생 수단; 및 상기 가상 2상 전압발생 수단으로부터 상기 제 1 출력전압 및 상기 제 2 출력전압을 입력받아 상기 추정 위상을 계산하여 출력하는 위상추정 수단을 포함하는 것을 특징으로 한다.In order to achieve the above object, the system voltage phase detection apparatus using a virtual two-phase according to the present invention, the single-phase input voltage is input from an AC power supply and the estimated phase feedback from the phase estimation means, the single-phase input voltage and amplitude A first output voltage generator for generating a first output voltage having the same phase and angular frequency, and a second output voltage having the same amplitude and angular frequency as the single phase input voltage and having a phase difference of π / 2 with the single phase input voltage. A virtual two-phase voltage generator comprising a second output voltage generator for generating; And phase estimating means for receiving the first output voltage and the second output voltage from the virtual two-phase voltage generating means and calculating and outputting the estimated phase.

상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부된 도면과 관 련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하, 첨부된 도면을 참조하여 본 발명의 실시례를 상세히 설명하면 다음과 같다. The above and other objects and features and advantages of the present invention will become more apparent from the following detailed description taken in conjunction with the accompanying drawings. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 4는 본 발명에 따른 가상 2상을 이용한 계통전압 위상 검출장치의 구성도를 도시한다. 가상 2상을 이용한 계통전압 위상 검출장치는 가상 2상 전압발생 수단(100)과 위상추정 수단(200)을 포함하여 구성된다. 가상 2상 전압발생 수단(100)은, 교류전원으로부터 단상 입력전압(

Figure 112004058273373-PAT00013
)을 입력받고 위상추정 수단(200)으로부터 추정 위상(
Figure 112004058273373-PAT00014
)을 궤환 입력받아, 단상 입력전압(
Figure 112004058273373-PAT00015
)과 진폭, 위상, 각주파수가 동일한 제 1 출력전압(
Figure 112004058273373-PAT00016
)을 발생하는 제 1 출력전압 발생부 및 상기 단상 입력전압(
Figure 112004058273373-PAT00017
)과 진폭, 각주파수가 동일하고 상기 단상 입력전압(
Figure 112004058273373-PAT00018
)과 π/2 의 위상차를 가지는 제 2 출력전압(
Figure 112004058273373-PAT00019
)을 발생시키는 제 2 출력전압 발생부를 포함하여 구성된다. 위상추정 수단(200)은, 제 1 출력전압(
Figure 112004058273373-PAT00020
)과 제 2 출력전압(
Figure 112004058273373-PAT00021
)의 두 신호를 이용하여 추정 위상각(
Figure 112004058273373-PAT00022
) 및 추정 각주파수(
Figure 112004058273373-PAT00023
), 추정 진폭(
Figure 112004058273373-PAT00024
) 등을 계산하는 기능을 수행한다. 4 is a block diagram of a system voltage phase detection apparatus using a virtual two-phase according to the present invention. The system voltage phase detection apparatus using the virtual two-phase includes a virtual two-phase voltage generating means 100 and a phase estimating means 200. The virtual two-phase voltage generating means 100 is a single-phase input voltage (from an AC power supply)
Figure 112004058273373-PAT00013
) Is inputted, and the estimated phase (
Figure 112004058273373-PAT00014
) Feedback input, single-phase input voltage (
Figure 112004058273373-PAT00015
) And the first output voltage having the same amplitude, phase, and angular frequency (
Figure 112004058273373-PAT00016
And a first output voltage generator for generating the single phase input voltage (
Figure 112004058273373-PAT00017
), Amplitude and angular frequency are the same, and the single phase input voltage (
Figure 112004058273373-PAT00018
) And a second output voltage having a phase difference of π / 2
Figure 112004058273373-PAT00019
It is configured to include a second output voltage generator for generating a). The phase estimating means 200 uses a first output voltage (
Figure 112004058273373-PAT00020
) And the second output voltage (
Figure 112004058273373-PAT00021
Using two signals of), the estimated phase angle (
Figure 112004058273373-PAT00022
) And estimated angular frequency (
Figure 112004058273373-PAT00023
), Estimated amplitude (
Figure 112004058273373-PAT00024
) To calculate the function.

가상 2상 전압발생 수단(100)은 도 4에서 단상 입력전압(

Figure 112004058273373-PAT00025
)이 다음과 같이 주어졌을 때, The virtual two-phase voltage generating means 100 is a single phase input voltage (
Figure 112004058273373-PAT00025
) Is given by

Figure 112004058273373-PAT00026
Figure 112004058273373-PAT00026

위상차가 π/2인 다음과 같은 제 1 출력전압(

Figure 112004058273373-PAT00027
)과 제 2 출력전압()을 발생시킨다. The first output voltage with the phase difference π / 2
Figure 112004058273373-PAT00027
) And the second output voltage ( ).

Figure 112004058273373-PAT00029
Figure 112004058273373-PAT00029

Figure 112004058273373-PAT00030
Figure 112004058273373-PAT00030

이 때 2상 전압발생 수단(100)의 제 1 출력전압(

Figure 112004058273373-PAT00031
)은 단상 입력전압(
Figure 112004058273373-PAT00032
)과 동일하므로, 제 2 출력전압(
Figure 112004058273373-PAT00033
) 발생부를 구현하는 방법에 따라 메모리 테이블을 이용하는 방법, 추정위상과 추정진폭을 이용하는 방법, 2차 저역 통과 필터를 이용하는 방법, 1차 저역 통과 필터를 이용하는 방법, 및 2차 전역 통과 필터를 이용하는 방법의 5가지의 방법으로 구분할 수 있다. 도 5 내지 도 9는 각각의 방법에 따른 가상 2상 전압발생 수단(100)을 도시한다.At this time, the first output voltage of the two-phase voltage generating means 100 (
Figure 112004058273373-PAT00031
) Is the single-phase input voltage (
Figure 112004058273373-PAT00032
Is the same as the second output voltage (
Figure 112004058273373-PAT00033
) A method of using a memory table, a method of using an estimated phase and an estimated amplitude, a method of using a second order low pass filter, a method of using a first order low pass filter, and a method of using a second order all pass filter according to a method of implementing a generator. It can be divided into five ways. 5 to 9 show the virtual two-phase voltage generating means 100 according to each method.

도 5를 참조하여 메모리 테이블을 이용한 가상 2상 전압발생 수단(100)의 구현방법을 설명하면 다음과 같다. 메모리 테이블을 이용하는 방법은, 도 5에 도시된 바와 같이 단상 입력전압(

Figure 112004058273373-PAT00034
)을 매 샘플링주기마다 메모리(110)에 저장한다. 이 때 제 1 출력전압(
Figure 112004058273373-PAT00035
)은 단상 입력전압(
Figure 112004058273373-PAT00036
)과 같고, 제 2 출력전압(
Figure 112004058273373-PAT00037
)은 단상 입력전압(
Figure 112004058273373-PAT00038
)의 1/4 주기 이전의 값에 -1 을 곱하여 얻을 수 있다. 즉,
Figure 112004058273373-PAT00039
이면,An implementation method of the virtual two-phase voltage generator 100 using the memory table will be described with reference to FIG. 5. As shown in FIG. 5, the method using the memory table includes a single-phase input voltage (
Figure 112004058273373-PAT00034
) Is stored in the memory 110 at every sampling period. At this time, the first output voltage (
Figure 112004058273373-PAT00035
) Is the single-phase input voltage (
Figure 112004058273373-PAT00036
), And the second output voltage (
Figure 112004058273373-PAT00037
) Is the single-phase input voltage (
Figure 112004058273373-PAT00038
This can be obtained by multiplying -1 by the value before 1/4 of the period. In other words,
Figure 112004058273373-PAT00039
If,

Figure 112004058273373-PAT00040
Figure 112004058273373-PAT00040

이 되어 제 1 출력전압(

Figure 112004058273373-PAT00041
)과 90°의 위상차를 가지는 제 2 출력전압(
Figure 112004058273373-PAT00042
)을 얻을 수 있다.To the first output voltage (
Figure 112004058273373-PAT00041
) And a second output voltage having a phase difference of 90 °
Figure 112004058273373-PAT00042
) Can be obtained.

따라서 메모리 테이블을 이용하여 가상 2상 전압발생 수단을 구현하는 경우, 위상추정 수단(200)은, 추정 각주파수(

Figure 112004058273373-PAT00043
)를 더 계산하여 가상 2상 전압발생 수단(100)으로 궤환입력시키도록 한다. 가상 2상 전압발생 수단(100) 중 제 1 출력전압 발생부는 단상 입력전압(
Figure 112004058273373-PAT00044
)을 바이패스하여 제 1 출력전압(
Figure 112004058273373-PAT00045
)을 발생시키는 바이패스부를 포함하여 구성되도록 하고, 제 2 출력전압 발생부는 특정 샘플링 주기마다 단상 입력전압(
Figure 112004058273373-PAT00046
)을 저장하여 위상추정 수단(200)으로부터 입력된 추정 각주파수(
Figure 112004058273373-PAT00047
)를 입력받아 단상 입력전압(
Figure 112004058273373-PAT00048
)의 1/4 주기 이전의 단상 입력전압(
Figure 112004058273373-PAT00049
)을 출력하는 메모리부(100), 및 메모리(100)부로부터의 출력에 -1 을 승산하여 제 2 출력전압(
Figure 112004058273373-PAT00050
)을 발생시키는 제 1 승산부(112)를 포함하여 구성되도록 한다.Therefore, when the virtual two-phase voltage generating means is implemented using the memory table, the phase estimating means 200 may estimate the angular frequency (
Figure 112004058273373-PAT00043
) Is further calculated to be fed back into the virtual two-phase voltage generating means (100). The first output voltage generating unit of the virtual two-phase voltage generating means 100 is a single phase input voltage (
Figure 112004058273373-PAT00044
) Bypasses the first output voltage (
Figure 112004058273373-PAT00045
And a bypass portion for generating a second output voltage generator, and the second output voltage generator
Figure 112004058273373-PAT00046
) Is estimated and the estimated angular frequency inputted from the phase estimating means 200 (
Figure 112004058273373-PAT00047
), The single-phase input voltage (
Figure 112004058273373-PAT00048
Single-phase input voltage before 1/4 cycle of
Figure 112004058273373-PAT00049
) And the second output voltage () by multiplying -1 by the output from the memory 100 and the output from the memory 100.
Figure 112004058273373-PAT00050
It is configured to include a first multiplier 112 for generating a).

도 6을 참조하여 추정 위상각(

Figure 112004058273373-PAT00051
)과 추정 진폭(
Figure 112004058273373-PAT00052
)을 이용한 가상 2상 전압발생 수단(100)을 설명하면 다음과 같다. 위상추정 수단(200)에서 추정된 추정 진폭(
Figure 112004058273373-PAT00053
)과 추정 위상각(
Figure 112004058273373-PAT00054
)이 각각 실제 진폭과 실제 위상각을 잘 추정하고 있는 경우는,Referring to FIG. 6, the estimated phase angle (
Figure 112004058273373-PAT00051
) And estimated amplitude (
Figure 112004058273373-PAT00052
Referring to the virtual two-phase voltage generation means 100 using the following. The estimated amplitude estimated by the phase estimating means 200 (
Figure 112004058273373-PAT00053
) And estimated phase angle (
Figure 112004058273373-PAT00054
) Estimates the actual amplitude and the actual phase angle, respectively,

Figure 112004058273373-PAT00055
Figure 112004058273373-PAT00055

이 되어, 제 2 출력전압(

Figure 112004058273373-PAT00056
)은 제 1 출력전압(
Figure 112004058273373-PAT00057
)과 90°의 위상차이를 가지는 신호가 된다. To the second output voltage (
Figure 112004058273373-PAT00056
) Is the first output voltage (
Figure 112004058273373-PAT00057
) And a signal having a phase difference of 90 °.

따라서 추정 위상각과 추정 진폭을 이용한 가상 2상 전압발생 수단을 구현하는 경우, 위상추정 수단(200)은, 추정 위상각(

Figure 112004058273373-PAT00058
)에 추가하여 추정 진폭(
Figure 112004058273373-PAT00059
)을 더 계산하여 가상 2상 전압발생 수단(100)으로 더 궤환입력시키도록 한다. 가상 2상 전압발생 수단(100) 중 제 1 출력전압 발생부는 단상 입력전압(
Figure 112004058273373-PAT00060
)을 바이패스하여 제 제 1 출력전압(
Figure 112004058273373-PAT00061
)을 발생시키는 바이패스부를 포함하여 구성되도록 하고, 제 2 출력전압 발생부는 추정 위상각(
Figure 112004058273373-PAT00062
)을 이용하여 단상 입력전압(
Figure 112004058273373-PAT00063
)과 π 의 위상차를 가지는 정현파 신호를 발생시키는 정현파 발생부(120), 및 정현파 발생부(120)로부터의 출력에 추정 진폭(
Figure 112004058273373-PAT00064
)을 승산하여 제 2 출력전압(
Figure 112004058273373-PAT00065
)을 발생시키는 제 2 승산부(122)를 포함하여 구성되도록 한다.Therefore, when implementing the virtual two-phase voltage generation means using the estimated phase angle and the estimated amplitude, the phase estimation means 200, the estimated phase angle (
Figure 112004058273373-PAT00058
In addition to),
Figure 112004058273373-PAT00059
) Is further calculated to be further fed back into the virtual two-phase voltage generating means (100). The first output voltage generating unit of the virtual two-phase voltage generating means 100 is a single phase input voltage (
Figure 112004058273373-PAT00060
) Bypasses the first output voltage (
Figure 112004058273373-PAT00061
And a bypass portion for generating the second output voltage generator, and the second output voltage generator
Figure 112004058273373-PAT00062
Single-phase input voltage
Figure 112004058273373-PAT00063
Sine wave generator 120 for generating a sinusoidal signal having a phase difference of π and an estimated amplitude (a) to an output from the sinusoidal wave generator 120.
Figure 112004058273373-PAT00064
) By multiplying the second output voltage (
Figure 112004058273373-PAT00065
It is configured to include a second multiplier (122) for generating a).

도 7을 참조하여 2차 저역 통과 필터(130)를 이용한 가상 2상 전압발생 수단(100)을 설명하면 다음과 같다. 도 7에 도시된 바와 같이 단상 입력전압(

Figure 112004058273373-PAT00066
)이 감 쇄비가
Figure 112004058273373-PAT00067
이고 비감쇄 고유주파수(
Figure 112004058273373-PAT00068
)가 추정 각주파수(
Figure 112004058273373-PAT00069
)인 2차 저역 통과 필터(LPF:130)를 거치게 되면, 추정 각주파수(
Figure 112004058273373-PAT00070
)가 실제 각주파수와 일치하는 경우 단상 입력전압(
Figure 112004058273373-PAT00071
)과 90°의 위상차를 가지고 진폭이
Figure 112004058273373-PAT00072
인 신호를 얻게 된다. 따라서 제 2 출력전압(
Figure 112004058273373-PAT00073
)은 아래의 식과 같이 구할 수 있다.Referring to FIG. 7, the virtual two-phase voltage generator 100 using the second order low pass filter 130 will be described. As shown in FIG.
Figure 112004058273373-PAT00066
)
Figure 112004058273373-PAT00067
And non-attenuated natural frequency (
Figure 112004058273373-PAT00068
) Is the estimated angular frequency (
Figure 112004058273373-PAT00069
Pass through the second order low pass filter (LPF: 130),
Figure 112004058273373-PAT00070
) Matches the actual angular frequency, the single-phase input voltage (
Figure 112004058273373-PAT00071
) And the phase difference of 90 °
Figure 112004058273373-PAT00072
You get a signal. Therefore, the second output voltage (
Figure 112004058273373-PAT00073
) Can be obtained as

Figure 112004058273373-PAT00074
Figure 112004058273373-PAT00074

따라서 2차 저역 통과 필터를 이용한 가상 2상 전압발생 수단의 구현방법은 다음과 같다. 위상추정 수단(200)은, 추정 각주파수(

Figure 112004058273373-PAT00075
)를 더 계산하여 가상 2상 전압발생 수단(100)으로 더 궤환입력시키도록 구성하고, 가상 2상 전압발생 수단(100)의 제 1 출력전압 발생부는 단상 입력전압(
Figure 112004058273373-PAT00076
)을 바이패스하여 제 1 출력전압(
Figure 112004058273373-PAT00077
)을 발생시키는 바이패스부를 포함하여 구성하고, 제 2 출력전압 발생부는, 고유 각주파수(
Figure 112004058273373-PAT00078
)가 추정 각주파수(
Figure 112004058273373-PAT00079
)이고, 단상 입력전압(
Figure 112004058273373-PAT00080
)을 여과하여 출력하는 2차 저역통과필터(130), 및 2차 저역통과필터(130)의 출력에 2차 저역통과필터(130)의 감쇄비를 보정하여 제 2 출력전압(
Figure 112004058273373-PAT00081
)을 발생시키는 제 3 승산부(132)를 포함하여 구성한다.Therefore, the implementation method of the virtual two-phase voltage generation means using the second order low pass filter is as follows. The phase estimating means 200 estimates the angular frequency (
Figure 112004058273373-PAT00075
) Is further calculated and fed back into the virtual two-phase voltage generator 100, and the first output voltage generator of the virtual two-phase voltage generator 100 is a single-phase input voltage (
Figure 112004058273373-PAT00076
) Bypasses the first output voltage (
Figure 112004058273373-PAT00077
And a bypass section for generating a second output voltage generator, and the second output voltage generator
Figure 112004058273373-PAT00078
) Is the estimated angular frequency (
Figure 112004058273373-PAT00079
), Single-phase input voltage (
Figure 112004058273373-PAT00080
) By attenuating the attenuation ratio of the second low pass filter 130 and the second low pass filter 130 at the output of the second low pass filter 130.
Figure 112004058273373-PAT00081
It comprises a third multiplier 132 for generating a).

도 8을 참조하여 1차 저역 통과 필터를 이용한 가상 2상 전압발생 수단(100)을 설명하면 다음과 같다. 단상 입력전압(

Figure 112004058273373-PAT00082
)이 차단주파수가 추정 각주파수 (
Figure 112004058273373-PAT00083
)인 1차 저역통과필터(LPF:140)를 통과하도록 하면, 추정 각주파수(
Figure 112004058273373-PAT00084
)가 실제 각주파수와 동일한 경우 출력전압은
Figure 112004058273373-PAT00085
가 되고, 따라서 제 2 출력전압(
Figure 112004058273373-PAT00086
)은 다음의 수식과 같이 구할 수 있다.Referring to FIG. 8, the virtual two-phase voltage generator 100 using the first order low pass filter will be described. Single phase input voltage
Figure 112004058273373-PAT00082
) This cutoff frequency is estimated angular frequency (
Figure 112004058273373-PAT00083
Pass through the first order lowpass filter (LPF: 140),
Figure 112004058273373-PAT00084
Is equal to the actual angular frequency, the output voltage is
Figure 112004058273373-PAT00085
And thus the second output voltage (
Figure 112004058273373-PAT00086
) Can be found as

Figure 112004058273373-PAT00087
Figure 112004058273373-PAT00087

따라서 1차 저역 통과 필터를 이용한 가상 2상 전압발생 수단의 구현방법은 다음과 같다. 위상추정 수단(200)은, 추정 각주파수(

Figure 112004058273373-PAT00088
)를 더 계산하여 가상 2상 전압발생(100) 수단으로 더 궤환입력시키도록 구성하고, 제 1 출력전압 발생부(100)는 단상 입력전압(
Figure 112004058273373-PAT00089
)을 바이패스하여 제 1 출력전압(
Figure 112004058273373-PAT00090
)을 발생시키는 바이패스부를 포함하도록 구성하고, 제 2 출력전압 발생부는, 차단각주파수가 추정 각주파수(
Figure 112004058273373-PAT00091
)이고 단상 입력전압(
Figure 112004058273373-PAT00092
)을 여과하여 출력하는 1차 저역통과필터(140), 1차 저역통과필터(140)의 출력에 -2 를 승산하여 제 2 출력전압(
Figure 112004058273373-PAT00093
)을 발생시키는 제 4 승산부(142), 및 제 4 승산부(142)의 출력에 단상 입력전압(
Figure 112004058273373-PAT00094
)을 가산하는 제 1 가산부(144)를 포함하도록 구성한다.Therefore, the implementation method of the virtual two-phase voltage generation means using the first order low pass filter is as follows. The phase estimating means 200 estimates the angular frequency (
Figure 112004058273373-PAT00088
) And further feedback input to the virtual two-phase voltage generator 100, and the first output voltage generator 100 is a single-phase input voltage (
Figure 112004058273373-PAT00089
) Bypasses the first output voltage (
Figure 112004058273373-PAT00090
And a bypass unit for generating a second output voltage generator, and the second output voltage generator includes an estimated angular frequency (
Figure 112004058273373-PAT00091
) And single-phase input voltage (
Figure 112004058273373-PAT00092
) Is multiplied by -2 to the output of the primary low pass filter 140 and the primary low pass filter 140 to filter and output the second output voltage (
Figure 112004058273373-PAT00093
) And the single-phase input voltage at the output of the fourth multiplier 142 and the fourth multiplier 142
Figure 112004058273373-PAT00094
It is configured to include a first adder (144) for adding).

도 9를 참조하여 2차 전역 통과 필터를 이용한 가상 2상 전압발생 수단(100)을 설명하면 다음과 같다. 단상 입력전압(

Figure 112004058273373-PAT00095
)이 감쇄비가
Figure 112004058273373-PAT00096
이고 비감쇄 고유주파수(
Figure 112004058273373-PAT00097
)가 추정 각주파수(
Figure 112004058273373-PAT00098
)의
Figure 112004058273373-PAT00099
배인 2차 전역 통과 필터(150)를 통과하게 되면 추정 각주파수가 실제 각주파수와 일치하는 경우 입력전압과 위상차가 90°이고 크기가
Figure 112004058273373-PAT00100
인 신호를 얻을 수 있다. 따라서 제 2 출력전압(
Figure 112004058273373-PAT00101
)은 다음의 식과 같게 된다.Referring to FIG. 9, the virtual two-phase voltage generation means 100 using the second-order all-pass filter is as follows. Single phase input voltage
Figure 112004058273373-PAT00095
)
Figure 112004058273373-PAT00096
And non-attenuated natural frequency (
Figure 112004058273373-PAT00097
) Is the estimated angular frequency (
Figure 112004058273373-PAT00098
)of
Figure 112004058273373-PAT00099
Passing through the second order all-pass filter 150, if the estimated angular frequency matches the actual angular frequency, the input voltage and the phase difference are 90 ° and the magnitude
Figure 112004058273373-PAT00100
Signal can be obtained. Therefore, the second output voltage (
Figure 112004058273373-PAT00101
) Becomes the following equation.

Figure 112004058273373-PAT00102
Figure 112004058273373-PAT00102

따라서, 2차 전역 통과 필터를 이용한 가상 2상 전압발생 수단(100)의 구현방법을 설명하면 다음과 같다. 위상추정 수단(200)은, 추정 각주파수(

Figure 112004058273373-PAT00103
)를 더 계산하여 가상 2상 전압발생 수단(100)으로 더 궤환 입력시키도록 구성하고, 제 1 출력전압 발생부는 단상 입력전압(
Figure 112004058273373-PAT00104
)을 바이패스하여 제 1 출력전압(
Figure 112004058273373-PAT00105
)을 발생시키는 바이패스부를 포함하도록 구성하고, 제 2 출력전압 발생부는 고유 각주파수가 추정 각주파수(
Figure 112004058273373-PAT00106
)의
Figure 112004058273373-PAT00107
배이고 단상 입력전압(
Figure 112004058273373-PAT00108
)을 여과하여 출력하는 2차 전역통과필터(150), 및 2차 전역통과필터(150)의 출력에 2차 전역통과필터(150)의 감쇄비를 보정하여 제 2 출력전압(
Figure 112004058273373-PAT00109
)을 발생시키는 제 5 승산부를 포함하도록 구성한다.Therefore, the implementation method of the virtual two-phase voltage generating means 100 using the second-order all-pass filter is as follows. The phase estimating means 200 estimates the angular frequency (
Figure 112004058273373-PAT00103
) Is further calculated to further input the feedback to the virtual two-phase voltage generating means 100, and the first output voltage generating unit includes a single phase input voltage (
Figure 112004058273373-PAT00104
) Bypasses the first output voltage (
Figure 112004058273373-PAT00105
And a bypass portion for generating a second output voltage generator, and the second output voltage generator
Figure 112004058273373-PAT00106
)of
Figure 112004058273373-PAT00107
Double and single phase input voltage
Figure 112004058273373-PAT00108
) By attenuating the attenuation ratio of the second all-pass filter 150 and the second all-pass filter 150 at the output of the second all-pass filter 150 to filter and output the second output voltage (
Figure 112004058273373-PAT00109
It is configured to include a fifth multiplier for generating a).

한편 위상추정 수단(200)의 경우에도 arctan 함수를 이용하여 추정 각주파수, 추정 위상각, 추정 진폭을 계산하는 방법과 동기 좌표계를 이용하여 계산하는 방법의 두 가지 방법이 가능하다. 도 10 및 도 11은 각각의 방법에 따른 위상추정 수단(200)을 도시한다.On the other hand, in the case of the phase estimating means 200, there are two methods of calculating the estimated angular frequency, the estimated phase angle and the estimated amplitude using the arctan function, and the method using the synchronous coordinate system. 10 and 11 show the phase estimation means 200 according to each method.

도 10을 참조하여 arctan 함수를 이용한 위상추정 수단을 설명하면 다음과 같다. 먼저 지령 위상각(

Figure 112004058273373-PAT00110
)은 다음의 공식에 의해 계산할 수 있다.Referring to FIG. 10, phase estimation means using an arctan function is described as follows. First command phase angle (
Figure 112004058273373-PAT00110
) Can be calculated by the following formula.

Figure 112004058273373-PAT00111
Figure 112004058273373-PAT00111

추정 각주파수(

Figure 112004058273373-PAT00112
)는 상기의 arctan 함수에 의해 계산된 지령 위상각(
Figure 112004058273373-PAT00113
)과 피드 백 입력되는 추정 위상각(
Figure 112004058273373-PAT00114
)의 차이를 비례적분(PI) 제어하여
Figure 112004058273373-PAT00115
를 만들어 내어 이 결과에 각 주파수 설정치(
Figure 112004058273373-PAT00116
)를 더하는 방법으로 구할 수 있다. 이때 시스템의 각주파수 초기 설정치(
Figure 112004058273373-PAT00117
)는 계통 전압의 각 주파수로 설정한다.Estimated angular frequency (
Figure 112004058273373-PAT00112
) Is the command phase angle calculated by the arctan function
Figure 112004058273373-PAT00113
) And the estimated phase angle (feedback input)
Figure 112004058273373-PAT00114
Control the difference between
Figure 112004058273373-PAT00115
To produce the frequency setpoint for each frequency setpoint (
Figure 112004058273373-PAT00116
Can be obtained by adding At this time, the initial setting value of each frequency
Figure 112004058273373-PAT00117
) Is set to each frequency of the grid voltage.

추정 위상각(

Figure 112004058273373-PAT00118
)은 이미 계산된 추정 각주파수(
Figure 112004058273373-PAT00119
)를 적분하는 방법으로 구할 수 있다.Estimated phase angle (
Figure 112004058273373-PAT00118
) Is the estimated angular frequency (
Figure 112004058273373-PAT00119
Can be obtained by integrating

추정 진폭(

Figure 112004058273373-PAT00120
)은 아래의 식에 의해 구할 수 있다.Estimated amplitude (
Figure 112004058273373-PAT00120
) Can be obtained by the following equation.

Figure 112004058273373-PAT00121
Figure 112004058273373-PAT00121

따라서 arctan 함수를 이용한 위상추정 수단(200)의 구현방법은 다음과 같다. 위상추정 수단(100)은, 제 2 출력전압(

Figure 112004058273373-PAT00122
)에 대한 제 1 출력전압(
Figure 112004058273373-PAT00123
)의 비의 arctan 값을 통해 지령 위상각(
Figure 112004058273373-PAT00124
)을 계산하여(214) 지령 위상각(
Figure 112004058273373-PAT00125
)과 추정 각주파수(
Figure 112004058273373-PAT00126
)의 차(215)를 비례적분 제어한 값(216)에 각주파수 설정치(
Figure 112004058273373-PAT00127
)를 가산하여(217) 추정 각주파수(
Figure 112004058273373-PAT00128
)를 출력하는 추정 각주파수 발생부(214,215,216,217), 추정 각주파수 발생부(214,215,216,217)로부터의 추정 각주파수(
Figure 112004058273373-PAT00129
)를 적분하여(218) 추정 위상각(
Figure 112004058273373-PAT00130
)을 출력하는 추정 위상각 발생부(218) 및 제 1 출력전압(
Figure 112004058273373-PAT00131
)의 제곱값과 제 2 출력전압(
Figure 112004058273373-PAT00132
)의 제곱값을 가산한 결과의 제곱근을 계산하여 추정 진폭(
Figure 112004058273373-PAT00133
)을 출력하는 추정 진폭 발생부(210)를 포함하여 구성하도록 한다.Therefore, the implementation method of the phase estimating means 200 using the arctan function is as follows. The phase estimating means 100 has a second output voltage (
Figure 112004058273373-PAT00122
Output voltage for
Figure 112004058273373-PAT00123
The command phase angle (
Figure 112004058273373-PAT00124
) And (214) the command phase angle (
Figure 112004058273373-PAT00125
) And estimated angular frequency (
Figure 112004058273373-PAT00126
The angular frequency set value (
Figure 112004058273373-PAT00127
) By adding (217) the estimated angular frequency (
Figure 112004058273373-PAT00128
Estimated angular frequencies (214, 215, 216, 217) and estimated angular frequencies (214, 215, 216, 217)
Figure 112004058273373-PAT00129
) By integrating (218) the estimated phase angle (
Figure 112004058273373-PAT00130
) And an estimated phase angle generator 218 and a first output voltage
Figure 112004058273373-PAT00131
Squared value and the second output voltage (
Figure 112004058273373-PAT00132
Calculate the square root of the result of adding the squared values of
Figure 112004058273373-PAT00133
) Is configured to include an estimated amplitude generator 210 for outputting.

도 11을 참조하여 동기 좌표계를 이용한 위상검출 수단(200)을 설명하면 다음과 같다. 위상검출 수단(200)으로 입력되는 제 1 출력전압(

Figure 112004058273373-PAT00134
) 및 제 2 출력전 압(
Figure 112004058273373-PAT00135
)을 동기 좌표계로 변환하면 다음의 식과 같다.Referring to FIG. 11, the phase detection means 200 using the synchronous coordinate system will be described. A first output voltage input to the phase detecting means 200 (
Figure 112004058273373-PAT00134
) And second output voltage (
Figure 112004058273373-PAT00135
) Is converted into the synchronous coordinate system.

Figure 112004058273373-PAT00136
Figure 112004058273373-PAT00136

Figure 112004058273373-PAT00137
Figure 112004058273373-PAT00137

이 결과에

Figure 112004058273373-PAT00138
,
Figure 112004058273373-PAT00139
식을 대입하여 정리하면 다음의 식과 같다.On this result
Figure 112004058273373-PAT00138
,
Figure 112004058273373-PAT00139
Substituting the equation gives the following equation.

Figure 112004058273373-PAT00140
Figure 112004058273373-PAT00140

Figure 112004058273373-PAT00141
Figure 112004058273373-PAT00141

이 때 실제 위상각에 대한 추정 위상각(

Figure 112004058273373-PAT00142
)의 오차가 작다면 다음의 식과 같이 근사화 할 수 있다.In this case, the estimated phase angle with respect to the actual phase angle (
Figure 112004058273373-PAT00142
If the error of) is small, it can be approximated by the following equation.

Figure 112004058273373-PAT00143
Figure 112004058273373-PAT00143

Figure 112004058273373-PAT00144
Figure 112004058273373-PAT00144

Figure 112004058273373-PAT00145
는 단상 입력전압(
Figure 112004058273373-PAT00146
)의 추정 진폭(
Figure 112004058273373-PAT00147
)을 나타내고,
Figure 112004058273373-PAT00148
는 추정 위상오 차를 표현한다.
Figure 112004058273373-PAT00149
에 추정 진폭(
Figure 112004058273373-PAT00150
)을 나누어 추정오차를 구한 다음 비례적분(PI) 제어하여
Figure 112004058273373-PAT00151
를 출력하고 주파수 설정치(
Figure 112004058273373-PAT00152
)를 더하는 방법으로 추정 각주파수(
Figure 112004058273373-PAT00153
)를 구할 수 있다. 추정 위상각(
Figure 112004058273373-PAT00154
)은 상기의 추정 각주파수(
Figure 112004058273373-PAT00155
)를 적분하는 방법으로 구할 수 있다. 추정 진폭(
Figure 112004058273373-PAT00156
)은
Figure 112004058273373-PAT00157
를 통해 구할 수 있다.
Figure 112004058273373-PAT00145
Is the single-phase input voltage (
Figure 112004058273373-PAT00146
Estimated amplitude of
Figure 112004058273373-PAT00147
),
Figure 112004058273373-PAT00148
Represents the estimated phase error.
Figure 112004058273373-PAT00149
Estimated amplitude in
Figure 112004058273373-PAT00150
) To obtain the estimated error, then control the proportional integral (PI)
Figure 112004058273373-PAT00151
Output and the frequency setpoint (
Figure 112004058273373-PAT00152
Add the estimated angular frequency (
Figure 112004058273373-PAT00153
) Can be obtained. Estimated phase angle (
Figure 112004058273373-PAT00154
) Is the estimated angular frequency (
Figure 112004058273373-PAT00155
Can be obtained by integrating Estimated amplitude (
Figure 112004058273373-PAT00156
)silver
Figure 112004058273373-PAT00157
Available through

따라서 동기 좌표계를 이용한 위상추정 수단(200)의 구현방법을 설명하면 다음과 같다. 위상추정 수단(200)은, 제 1 출력전압(

Figure 112004058273373-PAT00158
)과 제 2 출력전압(
Figure 112004058273373-PAT00159
)을 동기 좌표계로 변환하여 추정 진폭(
Figure 112004058273373-PAT00160
) 및 추정 위상오차를 계산하는 동기 좌표계 변환부(220), 추정 위상오차를 추정 진폭(
Figure 112004058273373-PAT00161
)으로 나누어(223) 이를 비례적분 제어(224)한 값에 설정된 각주파수()를 가산하여(225) 추정 각주파수(
Figure 112004058273373-PAT00162
)를 출력하는 추정 각주파수 출력부(223,224,225), 및 추정 각주파수 발생부(223,224,225)로부터의 추정 각주파수(
Figure 112004058273373-PAT00163
)를 적분하여(226) 추정 위상각(
Figure 112004058273373-PAT00164
)을 출력하는 추정 위상각 발생부(226)를 포함하여 구성하도록 한다.Therefore, the implementation method of the phase estimating means 200 using the synchronous coordinate system is as follows. The phase estimating means 200 uses a first output voltage (
Figure 112004058273373-PAT00158
) And the second output voltage (
Figure 112004058273373-PAT00159
) Into a synchronous coordinate system,
Figure 112004058273373-PAT00160
) And the synchronous coordinate system conversion unit 220 that calculates the estimated phase error, and estimates the estimated phase error
Figure 112004058273373-PAT00161
Dividing by (223) and adding the angular frequency () to the value obtained by proportional integral control (224) (225) to estimate the estimated angular frequency (
Figure 112004058273373-PAT00162
Estimated angular frequency outputs 223, 224, 225 for outputting the estimated angular frequency (223, 224, 225)
Figure 112004058273373-PAT00163
) By integrating (226) the estimated phase angle (
Figure 112004058273373-PAT00164
) Is configured to include an estimated phase angle generator 226 for outputting.

도 12는 실제 시스템에 구현된 본 발명에 따른 가상 2상을 이용한 계통전압 위상 검출장치를 도시한다. 실제 구현시에는 단상 입력전압의 노이즈를 제거하기 위해 도시된 바와 같이 저역 통과 필터(300)를 가상 2상 전압발생 수단(100) 전단 에 추가삽입하는 것이 바람직하다. 이때 이득보상 수단(310)은 저역 통과 필터(300) 및 가상 2상 전압발생 수단 사이에 개재되어 저역 통과 필터(300)에 의한 진폭의 감쇄를 보상(K)하는 기능을 수행하고, 위상보상 수단은 위상추정 수단(200)의 후단에 설치되어 저역 통과 필터(300)에 의한 위상지연을 보상하는 기능을 수행한다. 저역 통과 필터(300)에 의한 감쇄 및 위상지연을 보상하기 위한 이득(K) 및 보상위상(

Figure 112004058273373-PAT00165
)의 크기는 아래의 식과 같다.12 illustrates a system voltage phase detection device using a virtual two-phase according to the present invention implemented in an actual system. In actual implementation, it is preferable to insert the low pass filter 300 in front of the virtual two-phase voltage generating means 100 as shown in order to remove noise of the single phase input voltage. At this time, the gain compensating means 310 is interposed between the low pass filter 300 and the virtual two-phase voltage generating means to perform the function of compensating (K) the attenuation of the amplitude by the low pass filter 300, phase compensation means Is installed at the rear end of the phase estimating means 200 to compensate for the phase delay caused by the low pass filter 300. Gain (K) and compensation phase for compensating attenuation and phase delay by the low pass filter 300 (
Figure 112004058273373-PAT00165
) Is the same as

Figure 112004058273373-PAT00166
Figure 112004058273373-PAT00166

Figure 112004058273373-PAT00167
Figure 112004058273373-PAT00167

이상 설명한 5가지 방법에 의한 가상 2상 전압발생 수단과 2가지 방법에 의한 위상추정 수단을 조합하면 아래와 같은 10가지의 실시예를 구성할 수 있다.The following ten embodiments can be configured by combining the virtual two-phase voltage generation means by the five methods described above and the phase estimation means by the two methods.

구분 방식             Division method 2상 전압 발생기2-phase voltage generator 위상 추정기Phase estimator 제 1 실시예    First embodiment 메모리테이블을 이용하는 방법How to use a memory table arctan을 이용하는 방법How to use arctan 제 2 실시예    Second embodiment 추정위상각과 추정진폭을 이용하는 방법How to use estimated phase angle and estimated amplitude arctan을 이용하는 방법How to use arctan 제 3 실시예    Third embodiment 2차 필터를 이용하는 방법How to use a second order filter arctan을 이용하는 방법How to use arctan 제 4 실시예    Fourth embodiment 1차 필터를 이용하는 방법How to use the primary filter arctan을 이용하는 방법How to use arctan 제 5 실시예    Fifth Embodiment 전역 필터를 이용하는 방법How to use global filters arctan을 이용하는 방법How to use arctan 제 6 실시예    Sixth embodiment 메모리테이블을 이용하는 방법How to use a memory table 동기좌표계를 이용하는 방법How to use synchronous coordinate system 제 7 실시예    Seventh embodiment 추정위상각과 추정진폭을 이용하는 방법How to use estimated phase angle and estimated amplitude 동기좌표계를 이용하는 방법How to use synchronous coordinate system 제 8 실시예    Eighth embodiment 2차 필터를 이용하는 방법How to use a second order filter 동기좌표계를 이용하는 방법How to use synchronous coordinate system 제 9 실시예    9th embodiment 1차 필터를 이용하는 방법How to use the primary filter 동기좌표계를 이용하는 방법How to use synchronous coordinate system 제 10 실시예    10th embodiment 전역필터를 이용하는 방법 How to use the global filter 동기좌표계를 이용하는 방법How to use synchronous coordinate system

도 13 내지 16은 상기 10가지 실시예에 대한 초기 추정특성, 정상상태 추정특성, 전압강하시 추정특성, 및 고조파 주입시 추정특성에 대한 실제 실험결과를 각각 도시한다. 실험에 사용한 입력전압은 220 Vms, 60 Hz 이며, 초기 추정특성, 정상상태 추정특성, 및 전압강하시 추정특성의 경우는 실험시 노이즈에 대한 강인성을 검증하기 위해 노이즈(30 Vpeak 1kHz)를 주입하였고, 위상추정 수단은 실제 위상이 π일 때부터 동작시켰다. 고조파 주입시 추정특성의 실험시 3고조파와 5고조파를 각각 주입하였다. 추정 입력전원은 추정 진폭(

Figure 112004058273373-PAT00168
)과 추정 위상각(
Figure 112004058273373-PAT00169
)을 이용하여 다음과 같이 구하였다.13 to 16 show the actual experimental results for the initial estimation characteristics, the steady state estimation characteristics, the voltage drop estimation characteristics, and the estimation characteristics during the harmonic injection for the ten embodiments. The input voltages used in the experiments were 220 Vms and 60 Hz, and noise (30 Vpeak 1kHz) was injected to verify the robustness against noise during the initial estimation characteristics, steady state estimation characteristics, and voltage drop estimation characteristics. The phase estimation means was operated when the actual phase was π. In harmonic injection, 3 harmonics and 5 harmonics were injected, respectively. The estimated input power is estimated amplitude (
Figure 112004058273373-PAT00168
) And estimated phase angle (
Figure 112004058273373-PAT00169
) Was obtained as follows.

(1) 초기 추정 특성(1) Initial Estimation Characteristics

도 13a 내지 도 13j는 각 실시예에 따른 초기 추정 특성을 도시한다. 각 그래프의 첫 번째 파형은 입력전원(

Figure 112004058273373-PAT00170
)과 추정입력전원(
Figure 112004058273373-PAT00171
)을, 두 번째 파형은 추정입력주파수(
Figure 112004058273373-PAT00172
)를, 세 번째 파형은 추정진폭(
Figure 112004058273373-PAT00173
)을 각각 나타낸다. 도 13b 및 도 13g에 도시된 바와 같이 추정 위상각과 추정 진폭을 이용한 가상 2상 전압발생 수단을 사용하는 경우에는 초기에는 정확한 추정 위상을 얻을 수 없기 때문에 입력전압과 위상차이가 90°인 제 2 출력전압을 얻는 과정에서 상당한 진동이 발생하는 것을 확인할 수 있다. 아래의 표는 제 1 실시예 내지 제 10 실시예의 추정속도를 표시한다. 추정속도는 제어기가 동작한 시점부터 주파수 측정값이 60±0.5Hz 이내에 도달하는데 소요되는 시간으로 정한다. 제 2 실시예와 제 7 실시예의 경우에는 추정 시간이 약 325ms 와 275ms 로 느린 특성을 보이는 반면 나머지 실시예의 경우는 약 110ms 내지 140ms 로 우수한 특성을 가짐을 확인할 수 있다.13A-13J illustrate initial estimation characteristics in accordance with each embodiment. The first waveform of each graph is the input power (
Figure 112004058273373-PAT00170
) And estimated input power (
Figure 112004058273373-PAT00171
) And the second waveform is the estimated input frequency (
Figure 112004058273373-PAT00172
), And the third waveform is estimated amplitude (
Figure 112004058273373-PAT00173
) Respectively. As shown in FIGS. 13B and 13G, when the virtual two-phase voltage generator using the estimated phase angle and the estimated amplitude is used, an accurate estimated phase cannot be obtained initially, so that the second output having a phase difference of 90 ° is obtained. It can be seen that significant vibration occurs in the process of obtaining voltage. The table below shows the estimated speeds of the first to tenth embodiments. The estimated speed is determined by the time it takes for the frequency measurement to reach within 60 ± 0.5 Hz from the time the controller is operated. In the case of the second embodiment and the seventh embodiment, the estimated time is slow at about 325 ms and 275 ms, whereas the remaining embodiments have excellent characteristics at about 110 ms to 140 ms.

구분division 추정속도(ms)Estimated speed (ms) 제 1 실시예First embodiment 120120 제 2 실시예Second embodiment 325325 제 3 실시예Third embodiment 140140 제 4 실시예Fourth embodiment 130130 제 5 실시예Fifth Embodiment 130130 제 6 실시예Sixth embodiment 120120 제 7 실시예Seventh embodiment 275275 제 8 실시예Eighth embodiment 120120 제 9 실시예9th embodiment 110110 제 10 실시예10th embodiment 120120

(2) 정상상태 추정특성(2) steady-state estimated characteristics

도 14는 초기 추정특성에서 우수한 결과를 보였던 제 8 실시예(가상 2상 전압발생 수단과 위상추정 수단으로 각각 2차 필더 및 동기 좌표계를 이용한 실시예)에서 입력 전원에 노이즈가 포함되어 있는 경우의 추정특성을 도시한다. 그래프의 첫 번째 파형은 입력전원(

Figure 112004058273373-PAT00174
)을, 두 번째 파형은 추정입력전원(
Figure 112004058273373-PAT00175
)을, 세 번째 파형은 추정입력주파수(
Figure 112004058273373-PAT00176
)를, 네 번째 파형은 추정진폭(
Figure 112004058273373-PAT00177
)을 각각 나타낸다. 정상상태에 서도 노이즈가 있는 경우에도 추정 입력전원이 실제 입력전원을 잘 추정하며 주파수도 60Hz로 정확하게 추정함을 확인할 수 있다. 한편 실험결과 나머지 실시예의 경우도 도 14와 유사한 파형을 나타낸다.FIG. 14 illustrates a case in which noise is included in the input power supply in the eighth embodiment (the embodiment using the secondary filter and the synchronous coordinate system as the virtual two-phase voltage generating means and the phase estimating means, respectively) which showed excellent results in the initial estimation characteristics. The estimated characteristic is shown. The first waveform on the graph is the input power (
Figure 112004058273373-PAT00174
), And the second waveform is estimated input power (
Figure 112004058273373-PAT00175
), And the third waveform is the estimated input frequency (
Figure 112004058273373-PAT00176
), And the fourth waveform is estimated amplitude (
Figure 112004058273373-PAT00177
) Respectively. Even in the presence of noise, it can be seen that the estimated input power accurately estimates the actual input power and accurately estimates the frequency to 60Hz. Experimental results show waveforms similar to those of FIG. 14.

(3) 전압강하시 추정특성(3) Estimation characteristics under voltage drop

도 15는 입력전압이 50% 강하되었을 때의 제 8 실시예의 추정 특성을 나타낸 것이며 나머지 실시예의 경우도 비슷한 결과를 나타낸다. 그래프의 첫 번째 파형은 입력전원(

Figure 112004058273373-PAT00178
)과 추정입력전원(
Figure 112004058273373-PAT00179
)을, 두 번째 파형은 추정입력주파수(
Figure 112004058273373-PAT00180
)를, 세 번째 파형은 추정진폭(
Figure 112004058273373-PAT00181
)을 각각 나타낸다. 아래의 표는 전압강하시의 각 실시예에 따른 추정특성을 표시한다. 제 2 실시예와 제 7 실시예의 경우 추정속도가 다소 느린 반면 나머지 실시예의 경우는 우수한 추정속도를 나타내는 것을 확인할 수 있다.FIG. 15 shows estimation characteristics of the eighth embodiment when the input voltage drops by 50%, and similar results for the remaining embodiments. The first waveform on the graph is the input power (
Figure 112004058273373-PAT00178
) And estimated input power (
Figure 112004058273373-PAT00179
) And the second waveform is the estimated input frequency (
Figure 112004058273373-PAT00180
), And the third waveform is estimated amplitude (
Figure 112004058273373-PAT00181
) Respectively. The table below shows estimated characteristics according to each embodiment under voltage drop. In the second and seventh exemplary embodiments, the estimation speed is slightly slower, whereas in the other exemplary embodiments, the estimation speed is excellent.

구분division 추정 속도(ms)Estimated speed (ms) 제 1 실시예First embodiment 125125 제 2 실시예Second embodiment 250250 제 3 실시예Third embodiment 120120 제 4 실시예Fourth embodiment 130130 제 5 실시예Fifth Embodiment 140140 제 6 실시예Sixth embodiment 115115 제 7 실시예Seventh embodiment 225225 제 8 실시예Eighth embodiment 100100 제 9 실시예9th embodiment 130130 제 10 실시예10th embodiment 130130

(4) 고주파 주입시 추정특성(4) Estimation Characteristics at High Frequency Injection

도 16 및 도 17은 제 8 실시예에서의 3고조파(30Vpeak) 및 5고조파(30Vpeak) 주입 시의 추정 특성을 각각 도시한다. 각 그래프의 첫 번째 파형은 입력전원(

Figure 112004058273373-PAT00182
)을, 두 번째 파형은 추정입력전원(
Figure 112004058273373-PAT00183
)을, 세 번째 파형은 추정입력주파수(
Figure 112004058273373-PAT00184
)를, 네 번째 파형은 추정진폭(
Figure 112004058273373-PAT00185
)을 각각 나타낸다. 아래의 표는 고조파 주입시의 각 실시예의 추정속도를 나타낸다. 다른 결과와 동일하게 추정 위상각과 추정 진폭을 이용한 방식인 제 2 실시예와 제 7 실시예의 경우는 추정속도가 다소 늦지만 나머지 실시예의 경우 모두 우수한 특성을 나타내는 것을 확인할 수 있다.16 and 17 show estimation characteristics at the time of injecting three harmonics (30 Vpeak) and five harmonics (30 V peak) in the eighth embodiment, respectively. The first waveform of each graph is the input power (
Figure 112004058273373-PAT00182
), And the second waveform is estimated input power (
Figure 112004058273373-PAT00183
), And the third waveform is the estimated input frequency (
Figure 112004058273373-PAT00184
), And the fourth waveform is estimated amplitude (
Figure 112004058273373-PAT00185
) Respectively. The table below shows the estimated speed of each embodiment at the time of harmonic injection. As in the other results, the second and seventh exemplary embodiments using the estimated phase angle and the estimated amplitude are slightly slower in estimating speed, but the other examples show excellent characteristics.

구분division 추정 속도(ms)Estimated speed (ms) 제 1 실시예First embodiment 140140 제 2 실시예Second embodiment 330330 제 3 실시예Third embodiment 145145 제 4 실시예Fourth embodiment 140140 제 5 실시예Fifth Embodiment 145145 제 6 실시예Sixth embodiment 135135 제 7 실시예Seventh embodiment 300300 제 8 실시예Eighth embodiment 130130 제 9 실시예9th embodiment 135135 제 10 실시예10th embodiment 133133

이상에서 설명한 바와 같이 본 발명에 따른 가상 2상을 이용한 계통전압 위상 검출장치에 따르면 입력전원의 영점 도달 여부와 무관하게 순시적으로 입력전원의 위상을 검출하여 계통전압의 위상을 동기화할 수 있으며, 위상 추정에 소요되는 시간이 단축되며, 노이즈 또는 전압강하, 고조파 주입에 따른 영점 교란에 의한 오차가 발생하지 않기 때문에 노이즈 및 외란에 강인한 특성을 가지는 현저한 효과를 제공한다.As described above, according to the system voltage phase detection device using the virtual two-phase according to the present invention, regardless of whether the input power reaches zero, the phase of the input power can be detected instantaneously to synchronize the phase of the system voltage. Since the time required for phase estimation is shortened, and errors due to zero disturbance due to noise, voltage drop, and harmonic injection do not occur, it provides a remarkable effect having robustness against noise and disturbance.

아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가 등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구의 범위에 속하는 것으로 보아야 할 것이다.In addition, preferred embodiments of the present invention are disclosed for the purpose of illustration, those skilled in the art will be able to make various modifications, changes, additions, etc. within the spirit and scope of the present invention, such modifications and modifications belong to the scope of the claims You will have to look.

Claims (9)

교류전원으로부터 단상 입력전압을 입력받고 위상추정 수단으로부터 추정 위상을 궤환 입력받아, 상기 단상 입력전압과 진폭, 위상, 각주파수가 동일한 제 1 출력전압을 발생하는 제 1 출력전압 발생부 및 상기 단상 입력전압과 진폭, 각주파수가 동일하고 상기 단상 입력전압과 π/2 의 위상차를 가지는 제 2 출력전압을 발생시키는 제 2 출력전압 발생부를 포함하는 가상 2상 전압발생 수단; 및A first output voltage generator and the single phase input which receive a single phase input voltage from an AC power source and feedback an estimated phase from a phase estimating means to generate a first output voltage having the same amplitude, phase, and angular frequency as the single phase input voltage. A virtual two-phase voltage generator comprising a second output voltage generator for generating a second output voltage having the same voltage, amplitude, and angular frequency and having a phase difference of? / 2 with the single-phase input voltage; And 상기 가상 2상 전압발생 수단으로부터 상기 제 1 출력전압 및 상기 제 2 출력전압을 입력받아 상기 추정 위상을 계산하여 출력하는 위상추정 수단을 포함하는 것을 특징으로 하는 가상 2상을 이용한 계통전압 위상 검출장치.And a phase estimating means for receiving the first output voltage and the second output voltage from the virtual two-phase voltage generating means and calculating and outputting the estimated phase. . 제 1 항에 있어서,The method of claim 1, 상기 가상 2상을 이용한 계통전압 위상 검출장치는,The grid voltage phase detection device using the virtual two-phase, 상기 단상 입력전압과 상기 가상 2상 전압발생수단 사이에 설치되어 상기 단상 입력전압의 잡음을 제거하는 저역통과필터;A low pass filter disposed between the single phase input voltage and the virtual two phase voltage generating means to remove noise of the single phase input voltage; 상기 저역통과필터에서의 진폭감소를 보상하여 상기 가상 2상 전압발생 수단으로 입력전압을 입력시키는 이득보상 수단를 더 포함하고;Gain compensation means for compensating for amplitude reduction in said low pass filter to input an input voltage to said virtual two-phase voltage generating means; 상기 위상추정 수단은, The phase estimation means, 계산된 상기 추정 위상에 상기 저역통과필터에서 발생한 위상 지연을 보상하기 위한 보상위상을 가산하는 위상보상 수단을 더 포함하는 것을 특징으로 하는 가 상 2상을 이용한 계통전압 위상 검출장치.And a phase compensating means for adding a compensation phase for compensating for the phase delay generated in the low pass filter to the calculated phase. 제 1 항 또는 제 2 항에 있어서,The method according to claim 1 or 2, 상기 위상추정 수단은, 추정 각주파수를 더 계산하여 상기 가상 2상 전압발생 수단으로 더 궤환입력시키고;The phase estimating means further calculates an estimated angular frequency and further feedbacks the input to the virtual two-phase voltage generating means; 상기 제 1 출력전압 발생부는 상기 단상 입력전압을 바이패스하여 제 1 출력전압을 발생시키는 바이패스부를 포함하여 구성되고;The first output voltage generator includes a bypass unit configured to bypass the single-phase input voltage to generate a first output voltage; 상기 제 2 출력전압 발생부는 특정 샘플링 주기마다 상기 단상 입력전압을 저장하여 상기 위상추정 수단으로부터 입력된 상기 추정 각주파수를 입력받아 단상 입력전압의 1/4 주기 이전의 상기 단상 입력전압을 출력하는 메모리부, 및 상기 메모리부로부터의 출력에 -1 을 승산하여 제 2 출력전압을 발생시키는 제 1 승산부를 포함하여 구성되는 것을 특징으로 하는 가상 2상을 이용한 계통전압 위상 검출장치.The second output voltage generation unit stores the single-phase input voltage for each specific sampling period, receives the estimated angular frequency input from the phase estimating means, and outputs the single-phase input voltage before a quarter cycle of the single-phase input voltage. And a first multiplier for multiplying the output from the memory by -1 to generate a second output voltage. 제 1 항 또는 제 2 항에 있어서,The method according to claim 1 or 2, 상기 위상추정 수단은, 추정 진폭을 더 계산하여 상기 가상 2상 전압발생 수단으로 더 궤환입력시키고;The phase estimating means further calculates an estimated amplitude to further feed back the virtual two-phase voltage generating means; 상기 제 1 출력전압 발생부는 상기 단상 입력전압을 바이패스하여 제 1 출력전압을 발생시키는 바이패스부를 포함하여 구성되고;The first output voltage generator includes a bypass unit configured to bypass the single-phase input voltage to generate a first output voltage; 상기 제 2 출력전압 발생부는 상기 추정 위상을 이용하여 상기 단상 입력전 압과 π 의 위상차를 가지는 정현파 신호를 발생시키는 정현파 발생부, 및 상기 정현파 발생부로부터의 출력에 상기 추정 진폭을 승산하여 제 2 출력전압을 발생시키는 제 2 승산부를 포함하여 구성되는 것을 특징으로 하는 가상 2상을 이용한 계통전압 위상 검출장치.The second output voltage generator generates a sine wave signal having a phase difference of π with the single phase input voltage using the estimated phase, and multiplies the estimated amplitude by an output of the sinusoidal wave generator to multiply the estimated amplitude by a second. System voltage phase detection apparatus using a virtual two-phase, characterized in that it comprises a second multiplier for generating an output voltage. 제 1 항 또는 제 2 항에 있어서,The method according to claim 1 or 2, 상기 위상추정 수단은, 추정 각주파수를 더 계산하여 상기 가상 2상 전압발생 수단으로 더 궤환입력시키고;The phase estimating means further calculates an estimated angular frequency and further feedbacks the input to the virtual two-phase voltage generating means; 상기 제 1 출력전압 발생부는 상기 단상 입력전압을 바이패스하여 제 1 출력전압을 발생시키는 바이패스부를 포함하여 구성되고;The first output voltage generator includes a bypass unit configured to bypass the single-phase input voltage to generate a first output voltage; 상기 제 2 출력전압 발생부는, 고유각주파수가 추정 각주파수이고 상기 단상 입력전압을 여과하여 출력하는 2차 저역통과필터, 및 상기 2차 저역통과필터의 출력에 상기 2차 저역통과필터의 감쇄비를 보정하여 제 2 출력전압을 발생시키는 제 3 승산부를 포함하여 구성되는 것을 특징으로 하는 가상 2상을 이용한 계통전압 위상 검출장치.The second output voltage generation unit includes a second low pass filter for filtering and outputting the single phase input voltage having an intrinsic angular frequency and an estimated angular frequency, and an attenuation ratio of the second low pass filter to an output of the second low pass filter. And a third multiplier for generating a second output voltage by correcting the system voltage phase detection device using the virtual two-phase. 제 1 항 또는 제 2 항에 있어서The method according to claim 1 or 2 상기 위상추정 수단은, 추정 각주파수를 더 계산하여 상기 가상 2상 전압발생 수단으로 더 궤환입력시키고;The phase estimating means further calculates an estimated angular frequency and further feedbacks the input to the virtual two-phase voltage generating means; 상기 제 1 출력전압 발생부는 상기 단상 입력전압을 바이패스하여 제 1 출력 전압을 발생시키는 바이패스부를 포함하여 구성되고;The first output voltage generator includes a bypass unit configured to bypass the single-phase input voltage to generate a first output voltage; 상기 제 2 출력전압 발생부는, 차단각주파수가 상기 추정 각주파수이고 상기 단상 입력전압을 여과하여 출력하는 1차 저역통과필터, 상기 1차 저역통과필터의 출력에 -2 를 승산하여 제 2 출력전압을 발생시키는 제 4 승산부, 및 상기 제 4 승산부의 출력에 단상 입력전압을 가산하는 제 1 가산부를 포함하여 구성되는 것을 특징으로 하는 가상 2상을 이용한 계통전압 위상 검출장치.The second output voltage generator is configured to multiply -2 by an output of the first low pass filter and the first low pass filter by filtering the single phase input voltage and outputting the second output voltage by filtering the single phase input voltage. And a first multiplier configured to add a single-phase input voltage to the output of the fourth multiplier. 제 1 항 또는 제 2 항에 있어서The method according to claim 1 or 2 상기 위상추정 수단은, 추정 각주파수를 더 계산하여 상기 가상 2상 전압발생 수단으로 더 궤환입력시키고;The phase estimating means further calculates an estimated angular frequency and further feedbacks the input to the virtual two-phase voltage generating means; 상기 제 1 출력전압 발생부는 상기 단상 입력전압을 바이패스하여 제 1 출력전압을 발생시키는 바이패스부를 포함하여 구성되고;The first output voltage generator includes a bypass unit configured to bypass the single-phase input voltage to generate a first output voltage; 상기 제 2 출력전압 발생부는 고유각주파수가 추정 각주파수의 -1 배이고 상기 단상 입력전압을 여과하여 출력하는 2차 전역통과필터, 및 상기 2차 전역통과필터의 출력에 상기 2차 전역통과필터의 감쇄비를 보정하여 제 2 출력전압을 발생시키는 제 5 승산부를 포함하여 구성되는 것을 특징으로 하는 가상 2상을 이용한 계통전압 위상 검출장치.The second output voltage generation unit includes a second all-pass filter for filtering the single-phase input voltage and outputting the second full-pass filter at the output of the second full-pass filter by filtering the single-phase input voltage. And a fifth multiplier for correcting the attenuation ratio to generate a second output voltage. 제 1 항 또는 제 2 항에 있어서, 상기 위상추정 수단은,The method of claim 1 or 2, wherein the phase estimation means, 상기 제 2 출력전압에 대한 제 1 출력전압의 비의 arctan 값을 통해 지령위 상값을 계산하여 상기 지령위상값과 상기 추정 위상각의 차를 비례적분 제어한 값에 설정된 각주파수를 가산하여 추정 각주파수를 출력하는 추정 각주파수 발생부;Calculate a command phase value using an arctan value of the ratio of the first output voltage to the second output voltage, and add an angular frequency set to a value obtained by proportionally integral control of the difference between the command phase value and the estimated phase angle. An estimated angular frequency generator for outputting a frequency; 상기 추정 각주파수 발생부로부터의 추정 각주파수를 적분하여 상기 추정 위상각을 출력하는 추정 위상각 발생부; 및 An estimated phase angle generator for integrating an estimated angular frequency from the estimated angular frequency generator and outputting the estimated phase angle; And 상기 제 1 출력전압의 제곱값과 상기 제 2 출력전압의 제곱값을 가산한 결과의 제곱근을 계산하여 추정 진폭을 출력하는 추정 진폭 발생부;를 포함하여 구성되는 것을 특징으로 하는 가상 2상을 이용한 계통전압 위상 검출장치.An estimated amplitude generator configured to calculate a square root of a result of adding the square value of the first output voltage and the square value of the second output voltage to output an estimated amplitude; Grid voltage phase detection device. 제 1 항 또는 제 2 항에 있어서, 상기 위상추정 수단은,The method of claim 1 or 2, wherein the phase estimation means, 상기 제 1 출력전압과 제 2 출력전압을 동기 좌표계로 변환하여 추정 진폭 및 추정 위상오차를 계산하는 동기 좌표계 변환부;A synchronous coordinate system converter configured to calculate an estimated amplitude and an estimated phase error by converting the first output voltage and the second output voltage into a synchronous coordinate system; 상기 추정 위상오차를 상기 추정 진폭으로 나누어 이를 비례적분 제어한 값에 설정된 각주파수를 가산하여 추정 각주파주를 출력하는 추정 각주파수 발생부; 및 상기 추정 각주파수 발생부로부터의 추정 각주파수를 적분하여 상기 추정 위상각을 출력하는 추정 위상각 발생부;를 포함하여 구성되는 것을 특징으로 하는 가상 2상을 이용한 계통전압 위상 검출장치.An estimated angular frequency generator for dividing the estimated phase error by the estimated amplitude and adding an angular frequency set to a value obtained by proportional integral control to output an estimated angular frequency; And an estimated phase angle generator for integrating the estimated angular frequencies from the estimated angular frequency generator and outputting the estimated phase angle.
KR1020040104139A 2004-12-10 2004-12-10 Device of Detecting Phase of System Voltage Using Virtual Two Phase Voltage KR100620760B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040104139A KR100620760B1 (en) 2004-12-10 2004-12-10 Device of Detecting Phase of System Voltage Using Virtual Two Phase Voltage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040104139A KR100620760B1 (en) 2004-12-10 2004-12-10 Device of Detecting Phase of System Voltage Using Virtual Two Phase Voltage

Publications (2)

Publication Number Publication Date
KR20060065742A true KR20060065742A (en) 2006-06-14
KR100620760B1 KR100620760B1 (en) 2006-09-12

Family

ID=37160780

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040104139A KR100620760B1 (en) 2004-12-10 2004-12-10 Device of Detecting Phase of System Voltage Using Virtual Two Phase Voltage

Country Status (1)

Country Link
KR (1) KR100620760B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100899560B1 (en) * 2007-06-19 2009-05-27 한국전기연구원 Phase Angle Detection Method based on Reference Frame Transformation and Bumpless Auto Synchronizer
KR100933488B1 (en) * 2007-11-19 2009-12-23 한국전기연구원 Three-Phase Voltammetric Simulator and Driving Method for Digital Wattmeters
CN114137306A (en) * 2021-11-26 2022-03-04 王智峰 Grid-connected converter voltage phase detection method and system

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4488108A (en) * 1982-08-27 1984-12-11 Rockwell International Corporation Phase detector error compensation apparatus
KR0183914B1 (en) * 1996-08-19 1999-04-15 김광호 Circuit for detecting phase angle of three phases alternate current
KR20010092960A (en) * 2000-03-28 2001-10-27 손정수 Power factor discriminator
KR100375019B1 (en) * 2000-05-10 2003-03-08 주식회사 지오닉스 Phase estimating method for PWM rectifier and its apparatus
KR100439647B1 (en) * 2001-08-17 2004-07-12 한홍석 Portable Anglemeter

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100899560B1 (en) * 2007-06-19 2009-05-27 한국전기연구원 Phase Angle Detection Method based on Reference Frame Transformation and Bumpless Auto Synchronizer
KR100933488B1 (en) * 2007-11-19 2009-12-23 한국전기연구원 Three-Phase Voltammetric Simulator and Driving Method for Digital Wattmeters
CN114137306A (en) * 2021-11-26 2022-03-04 王智峰 Grid-connected converter voltage phase detection method and system

Also Published As

Publication number Publication date
KR100620760B1 (en) 2006-09-12

Similar Documents

Publication Publication Date Title
Hwang et al. DC offset error compensation for synchronous reference frame PLL in single-phase grid-connected converters
Monfared et al. Direct active and reactive power control of single-phase grid-tie converters
Fang et al. A novel frequency-adaptive PLL for single-phase grid-connected converters
US7778053B2 (en) Power system having a voltage regulator with a notch filter
KR101789403B1 (en) Phase Error Compensation Method According to the Grid Frequency Variation of the Single-phase Grid-connected Inverters
CN110350551B (en) Direct current amplitude-frequency control method and system for voltage source type grid-connected conversion device
Ahmad et al. A new simple structure PLL for both single and three phase applications
Xu et al. Adaptive control method for enhancing the stability of grid-connected inverters under very weak grid condition
Al-Gahtani et al. A New Voltage Sensorless Control Method for a Shunt Active Power Filter for Unbalanced Conditions
Busarello et al. Designing a second order generalized integrator digital phase locked loop based on a frequency response approach
JP5567365B2 (en) Inverter control circuit and grid-connected inverter system provided with this inverter control circuit
TWI604697B (en) Phase-locked loop method for a utility parallel system
Saxena et al. Design and Testing of Frequency Adaptive Zero-Crossing Detector as a Synchronizing Technique
KR100620760B1 (en) Device of Detecting Phase of System Voltage Using Virtual Two Phase Voltage
Hoepfner et al. Symmetrical components detection with FFDSOGI-PLL under distorted grid conditions
KR101946308B1 (en) Method of phase locked loop to improve accuracy of frequency measurement for single phase photovoltaic system
JP5767721B2 (en) Inverter control circuit and grid-connected inverter system provided with this inverter control circuit
US10063242B2 (en) Phase-locked loop method for use in utility electricity parallel-connection system
Tyagi et al. Utilization of small hydro energy conversion based renewable energy for dual mode operation
JP6263990B2 (en) Synchronous control circuit for AC / DC converter
Djabali et al. Enhanced Sensorless Predictive Direct Power Control for PWM Rectifier with Constant Switching Frequency under Grid Disturbances
Gakis et al. Simple control schemes for grid-connected three-phase voltage-source inverters of DG units
Seong et al. Analysis of phase error effects between virtual two-phase voltages in SRF-PLL based on APF
Kim et al. DC offset compensation algorithm in the grid voltage of single-phase grid-connected inverter
Yang et al. Control scheme based on capacitor voltage second-order complex-vector feedforward for LCL-filtered inverter

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110729

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20111130

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140724

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee