KR20060060154A

KR20060060154A - Semiconductor device having buffer pad for contacting a storage node and method of manufacturing the same

Info

Publication number: KR20060060154A
Application number: KR1020040099052A
Authority: KR
Inventors: 박제민; 황유상
Original assignee: 삼성전자주식회사
Priority date: 2004-11-30
Filing date: 2004-11-30
Publication date: 2006-06-05

Abstract

용이한 사진식각공정을 이용하고 오버랩 마진을 충분히 확보하기 위한 스퀘어 형태의 스토리지 전극을 갖는 반도체 소자 및 그 제조방법에 대해 개시한다. 그 소자 및 방법은 소자분리층에 의해 정의되고 제1 방향에 대하여 사선방향으로 연장된 활성영역과, 제1 방향에 따라 연장되며 활성영역의 양단부에 형성된 스토리지 콘택을 포함하는 제1 라인과, 제1 라인의 양측에 위치하며 스토리지 콘택 상에 버퍼패드가 형성된 제2 라인을 포함한다.Disclosed are a semiconductor device having a square storage electrode and a method of fabricating the same, using an easy photolithography process and sufficiently securing an overlap margin. The device and method comprise a first line comprising an active region defined by an isolation layer and extending obliquely relative to the first direction, and a storage contact extending along the first direction and formed at both ends of the active region; And a second line positioned at both sides of one line and having a buffer pad formed on the storage contact.

오버랩 마진, 사선방향, 스토리지 콘택, 버퍼패드Overlap Margin, Diagonal, Storage Contact, Buffer Pad

Description

Semiconductor device having buffer pad for contacting a storage node and method of manufacturing the same

도 1은 종래의 6F2 구조에서 스퀘어 형태의 스토리지 전극이 배열된 구조를 나타낸 평면도이다.1 is a plan view illustrating a structure in which square storage electrodes are arranged in a conventional 6F2 structure.

도 2는 종래의 6F2 구조에서 스퀘어 형태의 스토리지 전극을 형성하기 위하여 버퍼패드를 각각의 스토리지 콘택패드 상에 형성한 구조를 나타낸 평면도이다.FIG. 2 is a plan view illustrating a structure in which a buffer pad is formed on each storage contact pad to form a square storage electrode in a conventional 6F2 structure.

도 3은 본 발명에 의한 버퍼패드를 이용하여 연결된 스토리지 전극을 갖는 반도체 소자를 나타낸 평면도이다.3 is a plan view illustrating a semiconductor device having a storage electrode connected using a buffer pad according to the present invention.

도 4a는 본 발명에 의한 스토리지 콘택패드와 콘택홀이 형성된 상태를 나타낸 평면도이고, 도 4b, 도 4c 및 도 4d는 각각 4B-4B선, 4C-4C선 및 4D-4D선으로 자른 단면도들이다.4A is a plan view illustrating a state in which a storage contact pad and a contact hole are formed, and FIGS. 4B, 4C, and 4D are cross-sectional views taken along lines 4B-4B, 4C-4C, and 4D-4D, respectively.

도 5a는 본 발명에 의한 스토리지 콘택과 버퍼패드가 형성된 상태를 나타낸 평면도이고, 도 5b, 도 5c 및 도 5d는 각각 5B-5B선, 5C-5C선 및 5D-5D선으로 자른 단면도들이다.5A is a plan view illustrating a state in which a storage contact and a buffer pad are formed according to the present invention, and FIGS. 5B, 5C, and 5D are cross-sectional views taken along lines 5B-5B, 5C-5C, and 5D-5D, respectively.

도 6a는 본 발명에 의한 스토리지 전극이 형성된 상태를 나타낸 평면도이고, 도 6b, 도 6c 및 도 6d는 각각 6B-6B선, 6C-6C선 및 6D-6D선으로 자른 단면도들이 다.6A is a plan view showing a state in which a storage electrode according to the present invention is formed, and FIGS. 6B, 6C, and 6D are cross-sectional views taken along lines 6B-6B, 6C-6C, and 6D-6D, respectively.

*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

112; 소자분리층 114; 활성영역112; An isolation layer 114; Active area

120; 게이트 전극층 130; 제1 층간절연막120; The gate electrode layer 130; First interlayer insulating film

132; 스토리지 콘택패드 136; 제2 층간절연막132; Storage contact pads 136; Second interlayer insulating film

140; 스토리지 콘택 142; 버퍼패드140; Storage contact 142; Buffer pad

150; 스토리지 전극 150; Storage electrode

본 발명은 반도체 소자에 관한 것으로, 특히 커패시터의 스토리지 전극(storage node)을 스토리지 콘택패드에 보다 확실하게 접촉하기 위한 반도체 소자 및 그 제조방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly, to a semiconductor device and a method of manufacturing the same, for more reliably contacting a storage node of a capacitor with a storage contact pad.

반도체 소자의 제조기술이 발달함에 따라 반도체 소자의 집적도는 급격히 증가하여 왔다. 이에 따라, 각 층들간의 전기적 연결을 위한 콘택의 크기도 줄어들고 있다. 특히, DRAM 소자의 경우 소자의 고집적화에 따른 콘택의 크기가 작아짐에 따라, 8F2 구조의 일자형 활성영역 구조에서 커패시터를 형성하는 것이 점점 어려워지고 있다. 현재, 8F2 구조에서 커패시터의 스토리지 전극들은 평면상에서 볼 때 활성영역의 길이 방향에 따라 일자 형태(strait type)로 배열된다. As the manufacturing technology of semiconductor devices has developed, the degree of integration of semiconductor devices has increased rapidly. Accordingly, the size of the contact for electrical connection between each layer is also reduced. In particular, in the case of DRAM devices, as the size of the contact due to the high integration of devices decreases, it is increasingly difficult to form a capacitor in the 8F2 linear active region structure. Currently, the storage electrodes of the capacitor in the 8F2 structure are arranged in a strait type along the longitudinal direction of the active region in plan view.

현재, DRAM의 경우 실린더 형태의 스토리지 전극을 포함하여 구성되는 커패 시터를 채용하여, 실린더 안과 밖의 면적을 이용하는 방법으로 요구되는 커패시턴스를 부합하고자 하는 일반적인 경향이다. 그런데, DRAM 소자가 고집적화되어 디자인룰이 점점 감소하게 됨에 따라, 커패시터의 바닥 임계 선폭(CD; Critical Dimension)을 충분히 확보하기가 어려워지고 있다. Currently, in the case of DRAM, it is a general tendency to adopt a capacitor configured to include a storage electrode in the form of a cylinder, so as to meet the capacitance required by a method using an area inside and outside a cylinder. However, as the DRAM devices are highly integrated and design rules are gradually reduced, it is difficult to sufficiently secure the bottom critical line (CD) of the capacitor.

한편, 실린더 형태의 스토리지 전극의 바닥 CD가 매우 작아짐에 따라, 스토리지 전극을 기울어지지 않고 실린더 형태로 세우기가 매우 힘들어지고 있다. 이러한 스토리지 전극의 기울어짐 또는 Tm러짐은 이웃하는 스토리지 전극과 접촉하는 불량을 유발하고, 결국 2-비트 불량을 일으킨다. 그런데, 실린더 형태의 스토리지 전극들이 일자 형태로 배열되는 상태에서는 이러한 기울어짐 또는 쓰러짐을 방지하기가 매우 어렵다.On the other hand, as the bottom CD of the cylindrical storage electrode becomes very small, it is very difficult to put the storage electrode in a cylindrical shape without tilting. This slant or Tm of the storage electrode causes a defect in contact with the neighboring storage electrode, resulting in a 2-bit failure. However, it is very difficult to prevent such tilting or falling down when the cylindrical storage electrodes are arranged in a straight shape.

스토리지 전극의 기울어짐 또는 쓰러짐을 극복하기 위해서는 스토리지 전극의 바닥 CD를 키우거나 스토리지 전극의 높이를 낮추어야 한다. 그런데, 소자의 디자인룰이 정해지면 바닥 CD를 디자인룰 이상으로 키우는 것은 매우 힘들고, 스토리지 전극의 높이를 낮추면 원하는 커패시턴스를 얻는 것이 불가능해진다.To overcome the tilt or fall of the storage electrode, it is necessary to raise the bottom CD of the storage electrode or lower the height of the storage electrode. However, once the design rule of the device is determined, it is very difficult to grow the bottom CD beyond the design rule, and lowering the height of the storage electrode makes it impossible to obtain the desired capacitance.

스토리지 전극의 기울어짐 또는 쓰러짐 현상을 극복할 수 있는 방안으로 스토리지 전극의 배열을 변화시키는 것이 고려될 수 있다. 예를 들어, 스퀘어 형태(square type)의 스토리지 전극을 형성하면, 일자 형태보다 바닥 CD가 약 2배정도 커지므로 기울어짐 또는 쓰러짐에 강한 구조를 만들 수 있다. 이에 따라, 보통 일자 형태의 구조에서 스토리지 콘택 상에 버퍼패드를 사용하여 스퀘어 형태의 스토리지 전극을 형성하는 공정이 도입되었다. 그런데, 소자의 크기를 줄이기 위해 6F2 구조에 스퀘어 형태의 스토리지 전극을 형성하는 것이 문제가 되고 있다. Changing the arrangement of the storage electrodes may be considered as a way to overcome the tilting or falling of the storage electrodes. For example, if a square type storage electrode is formed, the bottom CD is about twice as large as that of the straight shape, and thus a structure that is strong against tilting or falling down can be made. Accordingly, a process of forming a storage electrode having a square shape using a buffer pad on a storage contact in a general date structure has been introduced. However, in order to reduce the size of the device, forming a storage electrode having a square shape in a 6F2 structure has become a problem.

도 1에 의하면, 소자분리층(10)에 의해 정의된 활성영역(12)의 양단부에는 스토리지 콘택패드(16)가 형성되어 있다. 스토리지 콘택패드(12)는 버퍼패드가 없이 직접 스토리지 전극(14)과 연결된다. 스토리지 전극(14)은 스토리지 콘택패드(12)와 오버랩되는 마진이 매우 작아서 전기적으로 연결하기 어렵다.Referring to FIG. 1, storage contact pads 16 are formed at both ends of the active region 12 defined by the device isolation layer 10. The storage contact pad 12 is directly connected to the storage electrode 14 without the buffer pad. The storage electrode 14 has a very small margin overlapping with the storage contact pad 12 and thus is difficult to electrically connect.

도 2는 종래의 6F2 구조에서 스퀘어 형태의 스토리지 전극(14)을 형성하기 위하여 버퍼패드(12)를 각각의 스토리지 콘택패드(16) 상에 형성한 것이다. 도시된 바와 같이, 버퍼패드(12)를 사용하면 사진식각공정이 매우 힘들어지고 버퍼패드(12)와 스토리지 전극(14)과의 오버랩 마진이 70% 정도를 미치지 못하고 있다. FIG. 2 illustrates buffer pads 12 formed on the respective storage contact pads 16 to form a square storage electrode 14 in the conventional 6F2 structure. As shown, when the buffer pad 12 is used, the photolithography process is very difficult and the overlap margin between the buffer pad 12 and the storage electrode 14 is less than 70%.

따라서, 본 발명에서 이루고자 하는 기술적 과제는 6F2 구조에서 용이한 사진식각공정을 이용하고 오버랩 마진을 충분히 확보하기 위한 스퀘어 형태의 스토리지 전극을 갖는 반도체 소자 및 그 제조방법을 제공하는 데 있다.Accordingly, a technical object of the present invention is to provide a semiconductor device having a square-type storage electrode and a method of manufacturing the same, using an easy photolithography process in a 6F2 structure and sufficiently securing an overlap margin.

상기 기술적 과제를 달성하기 위한 본 발명에 따른 반도체 소자는 소자분리층에 의해 정의되고 제1 방향에 대하여 사선방향으로 연장된 활성영역과, 상기 제1 방향에 따라 연장되며, 상기 활성영역의 양단부에 형성된 스토리지 콘택을 포함하는 제1 라인과, 상기 제1 라인의 양측에 위치하며 상기 스토리지 콘택 상에 버퍼패 드가 형성된 제2 라인을 포함한다.According to an aspect of the present invention, a semiconductor device includes an active region defined by an isolation layer and extending in an oblique direction with respect to a first direction, and extending along the first direction, at both ends of the active region. And a second line including a formed storage contact and a second line positioned at both sides of the first line and having a buffer pad formed on the storage contact.

상기 제1 라인과 상기 제2 라인은 쌍을 이루어 상기 제1 방향과 직교하는 제2 방향으로 연속적으로 반복하여 배치될 수 있다. 상기 제1 라인과 상기 제2 라인의 스토리지 콘택은 상기 제1 방향을 따라 지그재그 형태로 배열될 수 있다. 상기 제1 라인과 상기 제2 라인의 스토리지 콘택패드는 상기 제2 방향을 따라 일직선 형태로 배열될 수 있다. The first line and the second line may be paired and repeatedly arranged in a second direction perpendicular to the first direction. The storage contact of the first line and the second line may be arranged in a zigzag form along the first direction. The storage contact pads of the first line and the second line may be arranged in a straight line along the second direction.

상기 제1 라인의 스토리지 전극은 상기 스토리지 콘택 상에 놓일 수 있다. 상기 제2 라인의 스토리지 전극은 상기 버퍼패드의 중심부에 놓일 수 있다.The storage electrode of the first line may be on the storage contact. The storage electrode of the second line may be positioned at the center of the buffer pad.

상기 제2 라인의 스토리지 콘택은 상호 반대되는 쪽의 상기 버퍼패드의 단부와 연결될 수 있다. The storage contact of the second line may be connected to an end of the buffer pad opposite to each other.

상기 제1 라인의 스토리지 전극의 높이와 상기 제2 라인의 스토리지 전극의 높이는 상기 버퍼패드의 두께만큼 차이를 갖을 수 있다.The height of the storage electrode of the first line and the height of the storage electrode of the second line may be different by the thickness of the buffer pad.

상기 다른 기술적 과제를 달성하기 위한 본 발명에 따른 반도체 소자의 제조방법은 먼저 반도체 기판에 제1 방향에 대해 사선방향으로 연장된 활성영역을 정의한다. 그후, 상기 활성영역이 형성된 반도체기판 상에 게이트 전극층을 형성한다. 상기 게이트 전극층 사이에 스토리지 콘택패드를 형성한다. 상기 스토리지 콘택패드가 형성된 상기 반도체기판의 전면에 제1 층간절연막을 채운다. 상기 스토리지 콘택패드의 상부면이 노출되도록 상기 제1 층간절연막을 평탄화한다. 상기 평탄화된 제1 층간절연막 상에 제2 층간절연막을 형성한다. 상기 제2 층간절연막에 상기 스토리지 콘택패드와 연결되는 스토리지 콘택을 형성한다. 상기 제1 방향과 직 교하는 제2 방향을 따라 배열된 버퍼패드에 있어서, 상부에 상기 버퍼패드가 형성된 상기 스토리지 콘택과 상기 버퍼패드가 형성되지 않은 상기 스토리지 콘택을 반복하여 형성한다. 노출된 상기 스토리지 콘택과 상기 버퍼패드 상에 스토리지 콘택을 형성한다.According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor device, which defines an active region extending in an oblique direction with respect to a first direction on a semiconductor substrate. Thereafter, a gate electrode layer is formed on the semiconductor substrate on which the active region is formed. A storage contact pad is formed between the gate electrode layers. A first interlayer insulating layer is filled on an entire surface of the semiconductor substrate on which the storage contact pads are formed. The first interlayer insulating layer is planarized to expose an upper surface of the storage contact pad. A second interlayer insulating film is formed on the planarized first interlayer insulating film. A storage contact connected to the storage contact pad is formed on the second interlayer insulating layer. In the buffer pads arranged in a second direction orthogonal to the first direction, the storage contact with the buffer pad formed thereon and the storage contact without the buffer pad formed thereon are formed repeatedly. A storage contact is formed on the exposed storage contact and the buffer pad.

상기 버퍼패드가 형성된 스토리지 콘택 상에 형성되는 상기 스토리지 전극은 상호 반대되는 쪽의 버퍼패드의 단부와 연결될 수 있다.The storage electrode formed on the storage contact in which the buffer pad is formed may be connected to ends of the buffer pads opposite to each other.

이하 첨부된 도면을 참조하면서 본 발명의 바람직한 실시예를 상세히 설명한다. 다음에서 설명되는 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술되는 실시예에 한정되는 것은 아니다. 본 발명의 실시예들은 당분야에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것이다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. The embodiments described below may be modified in various other forms, and the scope of the present invention is not limited to the embodiments described below. Embodiments of the present invention are provided to more fully explain the present invention to those skilled in the art.

도 3은 본 발명의 실시예에 의한 버퍼패드를 이용하여 연결된 스토리지 전극을 갖는 반도체 소자를 나타낸 평면도이다.3 is a plan view illustrating a semiconductor device having a storage electrode connected using a buffer pad according to an embodiment of the present invention.

도 3을 참조하면, 소자분리층(112)에 의해 정의된 활성영역(114)은 X축에 대하여 사선방향으로 연장되어 있다. 도 3의 하부에는 활성영역(114)의 양단부의 스토리지 콘택(132)들이 인접하여 이루는 제1 라인(200)이 형성되어 있다. 제1 라인(200)의 양측에는 각각의 스토리지 콘택(132) 상에 버퍼패드(142)가 형성된 제2 라인(300)이 배치된다. 제1 라인(200)과 제2 라인(300)은 쌍을 이루어 Y축 방향으로 연속적으로 반복하여 배치된다. 제2 라인(300)의 스토리지 콘택(140)은 상호 반대쪽의 버퍼패드(142)의 단부에 접촉된 형상이 X축 방향으로 반복되면서 배열된다. 스토리지 전극(150)은 제1 라인(200)에서는 스토리지 콘택(140) 상에 놓이고, 제2 라인(300)에서는 버퍼패드(142)의 중심부와 연결된다.Referring to FIG. 3, the active region 114 defined by the device isolation layer 112 extends diagonally with respect to the X axis. 3, a first line 200 is formed between the storage contacts 132 at both ends of the active region 114 to be adjacent to each other. On both sides of the first line 200, second lines 300 having buffer pads 142 are disposed on the respective storage contacts 132. The first line 200 and the second line 300 are paired and continuously arranged in the Y-axis direction. The storage contacts 140 of the second line 300 are arranged while repeating the shapes in contact with the ends of the buffer pads 142 opposite to each other in the X-axis direction. The storage electrode 150 is disposed on the storage contact 140 in the first line 200, and is connected to the center of the buffer pad 142 in the second line 300.

도 4a는 본 발명의 실시예에 의한 스토리지 콘택패드(132)와 콘택홀(134)이 형성된 상태를 나타낸 평면도이고, 도 4b, 도 4c 및 도 4d는 각각 4B-4B선, 4C-4C선 및 4D-4D선으로 자른 단면도들이다.4A is a plan view illustrating a state in which a storage contact pad 132 and a contact hole 134 are formed according to an embodiment of the present invention, and FIGS. 4B, 4C, and 4D are lines 4B-4B, 4C-4C, and 4D, respectively. Sections cut by 4D-4D lines.

도 4a 내지 도 4d를 참조하면, 소자분리층(112)에 의해 정의된 활성영역(114)을 포함하는 반도체기판(110) 상에 게이트 전극층(120)을 통상의 방법으로 형성한다. 게이트 전극층(120)은 게이트절연층(미도시)을 게재하여, 게이트전극 패턴(122)과 실리사이드층(124) 및 마스크절연층(126)을 포함할 수 있다. 게이트 전극층(120)의 양측벽에는 자기정합에 의한 스토리지 콘택패드(132)를 형성하기 위한 절연 스페이서(128)를 더 형성할 수 있다. 그후, 자기정합 방식에 의하여 스토리지 콘택패드(132)를 형성한다. 스토리지 콘택패드(132)의 상부면은 통상의 방법을 이용하여 면적을 넓게 형성하는 것이 바람직하다. 스토리지 콘택패드(132)가 형성된 반도체기판(110)의 전면에 제1 층간절연막(130)을 채운 다음, 평탄화공정을 이용하여 스토리지 콘택패드(132)의 상부면이 노출되도록 평탄화한다.4A through 4D, the gate electrode layer 120 is formed on the semiconductor substrate 110 including the active region 114 defined by the device isolation layer 112 in a conventional manner. The gate electrode layer 120 may include a gate insulation layer 122, a silicide layer 124, and a mask insulation layer 126 by disposing a gate insulation layer (not shown). Insulating spacers 128 may be further formed on both sidewalls of the gate electrode layer 120 to form the storage contact pads 132 by self matching. Thereafter, the storage contact pads 132 are formed by a self-aligning method. The upper surface of the storage contact pad 132 may be formed to have a large area by using a conventional method. After filling the first interlayer insulating layer 130 on the front surface of the semiconductor substrate 110 on which the storage contact pads 132 are formed, the planarization process may be performed to expose the upper surface of the storage contact pads 132.

이어서, 평탄화된 제1 층간절연막(130)을 포함하는 반도체기판(110)의 전면에 제2 층간절연막(136)을 형성한다. 그후, 제2 층간절연막(136) 상에 스토리지 콘택홀(134)을 정의하는 포토레지스트층(도시 안됨)을 형성한다. 포토레지스트층을 식각마스크로 하여 스토리지 콘택패드(132)가 노출되도록 제2 층간절연막(136)을 식각한다. Subsequently, a second interlayer insulating layer 136 is formed on the entire surface of the semiconductor substrate 110 including the planarized first interlayer insulating layer 130. A photoresist layer (not shown) defining a storage contact hole 134 is then formed on the second interlayer insulating film 136. The second interlayer insulating layer 136 is etched to expose the storage contact pads 132 using the photoresist layer as an etch mask.

콘택패드(132)는 Y축 방향으로 동일한 직선 상에 형성되며, 콘택홀(134)이 형성된 2개의 콘택패드(132)와 콘택홀(134)이 형성되지 않은 1개의 콘택패드(132)가 군을 이루어 Y축 방향으로 연속적으로 반복된다. X축 방향의 콘택패드(132)는 소정의 피치만큼 쉬프트하여 지그재그 형태로 엇갈리게 배열된다. 후속공정에서 버퍼패드(도 5a의 142)가 형성된 제2 라인(300)은 콘택홀(134)이 형성된 1개의 콘택패드(132)와 콘택홀(134)이 형성되지 않은 1개의 콘택패드(132)가 쌍을 이루어 X축 방향으로 교대로 반복되면서 놓여진다. 이에 반해, 버퍼패드(142)가 놓이지 않는 제1 라인(200)은 모든 콘택패드(132) 상에 콘택홀(134)이 형성된다. The contact pads 132 are formed on the same straight line in the Y-axis direction, and two contact pads 132 in which the contact holes 134 are formed and one contact pad 132 in which the contact holes 134 are not formed are grouped. It is repeated continuously in the Y-axis direction. The contact pads 132 in the X-axis direction are shifted by a predetermined pitch and staggered in a zigzag form. In the subsequent process, the second line 300 in which the buffer pad (142 of FIG. 5A) is formed may include one contact pad 132 in which the contact hole 134 is formed and one contact pad 132 in which the contact hole 134 is not formed. ) Are placed in pairs and alternately repeated in the X-axis direction. In contrast, in the first line 200 where the buffer pad 142 is not placed, contact holes 134 are formed on all the contact pads 132.

도 5a는 본 발명의 실시예에 의한 스토리지 콘택(140)과 버퍼패드(142)가 형성된 상태를 나타낸 평면도이고, 도 5b, 도 5c 및 도 5d는 각각 5B-5B선, 5C-5C선 및 5D-5D선으로 자른 단면도들이다.5A is a plan view showing a state in which a storage contact 140 and a buffer pad 142 are formed according to an embodiment of the present invention, and FIGS. 5B, 5C, and 5D are lines 5B-5B, 5C-5C, and 5D, respectively. Sections cut with -5D line.

도 5a 내지 도 5d를 참조하면, 제2 층간절연막(136)에 형성된 콘택홀(134)에 도전물질층을 채운 다음, 통상의 방법으로 제2 층간절연막(136)의 상부면을 평탄화하여 스토리지 콘택(140)을 형성한다. 스토리지 콘택(140)은 제1 라인(200)에는 모든 스토리지 콘택패드(132) 상부에 형성된다. 이에 반해, 제2 라인(300)은 콘택(140)이 형성된 1개의 콘택패드(132)와 콘택(140)이 형성되지 않은 1개의 콘택패드(132)가 쌍을 이루어 X축 방향으로 반복적으로 놓여진다. 5A through 5D, the conductive material layer is filled in the contact hole 134 formed in the second interlayer insulating layer 136, and then the upper surface of the second interlayer insulating layer 136 is planarized in a conventional manner to store the storage contact. 140 is formed. The storage contact 140 is formed on all storage contact pads 132 on the first line 200. In contrast, in the second line 300, one contact pad 132 on which the contact 140 is formed and one contact pad 132 on which the contact 140 is not formed are repeatedly arranged in the X-axis direction. Lose.

이어서, 제2 라인(300)의 스토리지 콘택패드(132)를 덮는 제2 층간절연막(136)과 스토리지 콘택(140)의 상면에 버퍼패드(142)를 형성한다. 버퍼패드(142)는 제2 라인(300)의 제2 층간절연막(136)의 상면에서 스토리지 콘택패드(132)의 직상 방향에 놓인다. 또한, 제1 라인(200)의 제2 층간절연막(136) 상에는 버퍼패드(142)가 형성되지 않는다. 따라서, 버퍼패드(142)가 형성된 제2 라인(300)의 최상단의 높이는 버퍼패드(142)가 형성되지 않은 제1 라인(200)의 높이보다 버퍼패드(142)의 두께만큼 높다. Subsequently, a buffer pad 142 is formed on an upper surface of the second interlayer insulating layer 136 and the storage contact 140 covering the storage contact pad 132 of the second line 300. The buffer pad 142 is disposed in the direction of the storage contact pad 132 on the upper surface of the second interlayer insulating layer 136 of the second line 300. In addition, the buffer pad 142 is not formed on the second interlayer insulating layer 136 of the first line 200. Therefore, the height of the uppermost end of the second line 300 on which the buffer pad 142 is formed is higher than the height of the first line 200 on which the buffer pad 142 is not formed.

제2 라인(300)은 스토리지 콘택(140)과 연결된 1개의 버퍼패드(142)와 콘택(140)과 연결되지 않은 1개의 버퍼패드(142)가 쌍을 이루어 X축 방향으로 반복적으로 놓여진다. 버퍼패드(142)는 X축 방향의 폭보다 Y축 방향으로 넓은 폭을 가진다. 즉, 버퍼패드(142)는 Y축 방향으로 길게 늘어진 형상을 가진다. 제2 라인(300)의 스토리지 콘택(140)은 상호 반대쪽의 버퍼패드(142)의 단부에 접촉되어진 형상으로 X축 방향에 따라 교대로 반복되면서 배열된다.The second line 300 is repeatedly paired with one buffer pad 142 connected to the storage contact 140 and one buffer pad 142 not connected to the contact 140 in the X-axis direction. The buffer pad 142 has a width wider in the Y-axis direction than a width in the X-axis direction. That is, the buffer pad 142 has a long shape in the Y-axis direction. The storage contacts 140 of the second line 300 are arranged in contact with ends of the buffer pads 142 opposite to each other and alternately repeated along the X-axis direction.

도 6a는 본 발명의 실시예에 의한 스토리지 전극(150)이 형성된 상태를 나타낸 평면도이고, 도 6b, 도 6c 및 도 6d는 각각 6B-6B선, 6C-6C선 및 6D-6D선으로 자른 단면도들이다.6A is a plan view showing a state in which a storage electrode 150 is formed according to an embodiment of the present invention, and FIGS. 6B, 6C, and 6D are cross-sectional views taken along lines 6B-6B, 6C-6C, and 6D-6D, respectively. admit.

도 6a 내지 도 6d를 참조하면, 제1 라인(200)의 스토리지 콘택(140)과 제2 라인(300)의 버퍼패드(142) 상에 스토리지 전극(150)을 형성한다. 제1 라인(200)과 제2 라인(300)의 스토리지 전극(150)은 쌍을 이루어 Y축 방향으로 연속적으로 반복하여 배치된다. 본 발명의 실시예에 의한 스토리지 전극(150)은 스퀘어 형태로 배열될 수 있다. 6A through 6D, the storage electrode 150 is formed on the storage contact 140 of the first line 200 and the buffer pad 142 of the second line 300. The storage electrodes 150 of the first line 200 and the second line 300 are paired and continuously arranged in the Y-axis direction. Storage electrodes 150 according to an embodiment of the present invention may be arranged in a square shape.

제1 라인(200)의 스토리지 전극(150)은 모든 스토리지 콘택(140) 상에 놓인다. 제2 라인(300)의 스토리지 전극(150)은 상호 반대쪽의 버퍼패드(142)의 단부에 접촉된 형상이 X축 방향으로 반복되면서 배열된다. 버퍼패드(142) 상에 형성되는 스토리지 전극(150)은 버퍼패드(142)의 중심부에 형성된다. The storage electrode 150 of the first line 200 lies on all storage contacts 140. The storage electrodes 150 of the second line 300 are arranged while the shapes in contact with the ends of the buffer pads 142 opposite to each other are repeated in the X-axis direction. The storage electrode 150 formed on the buffer pad 142 is formed at the center of the buffer pad 142.

버퍼패드(142)를 Y축 방향으로 길게 형성함으로써. 콘택(140)과 효율적으로 연결할 수 있는 마진이 커진다. 또한, 도 2에서 살펴본 바와 같은 버퍼패드(12)를 각각의 스토리지 콘택패드(16) 상에 형성한 경우에 비해 사진식각공정을 위한 마진을 충분하게 확보할 수 있다. By forming the buffer pad 142 long in the Y-axis direction. Margin that can be efficiently connected to the contact 140 is increased. In addition, the margin for the photolithography process may be sufficiently secured when the buffer pad 12 as shown in FIG. 2 is formed on each of the storage contact pads 16.

이상, 본 발명은 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상의 범위내에서 당분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다. As mentioned above, although the present invention has been described in detail with reference to preferred embodiments, the present invention is not limited to the above embodiments, and various modifications may be made by those skilled in the art within the scope of the technical idea of the present invention. It is possible.

상술한 본 발명에 따른 스토리지 전극과 접촉하기 위한 버퍼패드를 갖는 반도체 소자 및 그 제조방법은 상면에 버퍼패드가 형성된 스토리지 콘택과 버퍼패드가 형성되지 않는 스토리지 콘택을 교대로 반복하면서 배치함으로써, 쓰러짐 현상이 일어나지 않도록 하는 스토리지 전극 배열을 위한 사진식각공정을 위한 오버랩 마진을 충분하게 확보할 수 있다.The semiconductor device having a buffer pad for contacting the storage electrode according to the present invention and a method of manufacturing the same are collapsed by alternately arranging a storage contact having a buffer pad formed thereon and a storage contact having no buffer pad formed thereon. The overlap margin for the photolithography process for the storage electrode array to prevent this from happening can be secured sufficiently.

Claims

An active region defined by the device isolation layer and extending in an oblique direction with respect to the first direction;

A first line extending along the first direction and including storage contacts formed at both ends of the active region;

And a buffer pad disposed on both sides of the first line, the buffer pad being in contact with the storage electrode including a second line having a buffer pad formed on the storage contact.

2. The buffer pad of claim 1, wherein the first line and the second line are arranged in pairs and are repeatedly arranged in a second direction perpendicular to the first direction. Semiconductor device.

The semiconductor device of claim 1, wherein the storage contacts of the first line and the second line are arranged in a zigzag pattern along the first direction.

The semiconductor device of claim 1, wherein the storage contact pads of the first line and the second line are arranged in a straight line along the second direction.

The semiconductor device of claim 1, wherein the storage electrode of the first line rests on the storage contact.

The semiconductor device of claim 1, wherein the storage electrode of the second line is positioned at the center of the buffer pad.

The semiconductor device of claim 1, wherein the storage contact of the second line is connected to an end of the buffer pad opposite to each other.

The semiconductor device of claim 1, wherein a height of the storage electrode of the first line and a height of the storage electrode of the second line have a difference by a thickness of the buffer pad. .

Defining an active region extending in an oblique direction with respect to the first direction on the semiconductor substrate;

Forming a gate electrode layer on the semiconductor substrate on which the active region is formed;

Forming a storage contact pad between the gate electrode layers;

Filling a first interlayer dielectric layer on an entire surface of the semiconductor substrate on which the storage contact pads are formed;

Planarizing the first interlayer dielectric layer to expose an upper surface of the storage contact pad;

Forming a second interlayer insulating film on the planarized first interlayer insulating film;

Forming a storage contact on the second interlayer insulating layer, the storage contact being connected to the storage contact pad;

A buffer pad arranged in a second direction orthogonal to the first direction, comprising: repeatedly forming the storage contact with the buffer pad formed thereon and the storage contact without the buffer pad formed thereon; And

And forming a storage contact on the exposed storage contact and the buffer pad.

The semiconductor device of claim 9, wherein the storage electrodes formed on the storage contacts having the buffer pads are connected to ends of the buffer pads opposite to each other.