KR20060059574A - Semiconductor package using a board with through hole - Google Patents
Semiconductor package using a board with through hole Download PDFInfo
- Publication number
- KR20060059574A KR20060059574A KR1020040098701A KR20040098701A KR20060059574A KR 20060059574 A KR20060059574 A KR 20060059574A KR 1020040098701 A KR1020040098701 A KR 1020040098701A KR 20040098701 A KR20040098701 A KR 20040098701A KR 20060059574 A KR20060059574 A KR 20060059574A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- hole
- semiconductor chip
- semiconductor package
- semiconductor
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
본 발명은 기판에 관통홀이 형성된 반도체 패키지에 관한 것으로, 칩 실장 영역에 다수의 관통홀이 형성된 기판; 상기 기판의 칩 실장 영역에 필름형 접착제에 의하여 부착되는 반도체 칩; 상기 반도체 칩과 기판을 전기적으로 연결하는 연결수단; 및 상기 기판의 상면과 반도체 칩, 연결수단을 봉지한 수지 봉지부;를 포함하며, 상기 수지 봉지부를 형성할 때 상기 기판과 접착제 사이에 잔존하는 공기가 관통홀을 통하여 빠져나가는 것을 특징으로 한다. 본 발명에 따른 기판에 관통홀이 형성된 반도체 패키지에 의하면 기판과 필름형 접착제 사이의 공기 트랩에 의한 보이드의 발생을 감소시켜 반도체 패키지의 신뢰성을 높일 수 있다. The present invention relates to a semiconductor package having a through hole formed in a substrate, comprising: a substrate having a plurality of through holes formed in a chip mounting area; A semiconductor chip attached to the chip mounting region of the substrate by a film adhesive; Connecting means for electrically connecting the semiconductor chip and the substrate; And a resin encapsulation portion encapsulating the upper surface of the substrate, the semiconductor chip, and the connecting means, wherein air remaining between the substrate and the adhesive is discharged through the through hole when the resin encapsulation portion is formed. According to the semiconductor package in which the through hole is formed in the substrate according to the present invention, the generation of voids caused by the air trap between the substrate and the film adhesive may be reduced, thereby increasing the reliability of the semiconductor package.
반도체 패키지, 관통홀, 공기 트랩, 필름형 접착제, 패키지 크랙 Semiconductor Package, Through Hole, Air Trap, Film Adhesive, Package Crack
Description
도 1a는 두께 300㎛의 반도체 칩을 액상형 접착제에 의하여 기판에 부착한 상태를 나타내는 단면도이다.1A is a cross-sectional view illustrating a state in which a semiconductor chip having a thickness of 300 μm is attached to a substrate by a liquid adhesive.
도 1b는 두께 50㎛의 반도체 칩을 액상형 접착제에 의하여 기판에 부착한 상태를 나타내는 단면도이다.1B is a cross-sectional view illustrating a state in which a semiconductor chip having a thickness of 50 μm is attached to a substrate by a liquid adhesive.
도 2a는 두께 50㎛의 반도체 칩을 필름형 접착제에 의하여 기판에 부착한 상태를 나타내는 단면도이다. 2A is a cross-sectional view showing a state in which a semiconductor chip having a thickness of 50 µm is attached to a substrate by a film adhesive.
도 2b는 도 2a의 "A" 부분을 확대한 단면도이다.FIG. 2B is an enlarged cross-sectional view of part “A” of FIG. 2A.
도 3a는 본 발명의 실시예에 따른 반도체 패키지의 반도체 칩이 관통홀이 형성된 기판에 부착된 상태를 나타내는 평면도이다.3A is a plan view illustrating a semiconductor chip of a semiconductor package according to an embodiment of the present invention attached to a substrate on which a through hole is formed.
도 3b는 도 3a의 B-B'선에 따른 단면도로서, 기판에 관통홀이 형성된 반도체 패키지를 나타내는 단면도이다.FIG. 3B is a cross-sectional view taken along line BB ′ of FIG. 3A and illustrates a semiconductor package in which a through hole is formed in a substrate.
도 3c는 도 3b의 "C"부분의 확대도로서, 봉지 공정시 기판과 필름형 접착제 사이의 트랩된 공기가 빠져 나가는 것을 도시한 단면도이다.FIG. 3C is an enlarged view of portion “C” of FIG. 3B, and is a cross-sectional view illustrating trapped air escaped between the substrate and the film adhesive during the encapsulation process.
도 4a는 기판에 관통홀이 형성되지 않은 경우 봉지 공정후 반도체 칩 부착면의 저배율 현미경(Low scope) 사진이다. 4A is a low magnification (Low scope) photograph of a semiconductor chip attaching surface after an encapsulation process when a through hole is not formed in a substrate.
도 4b는 기판에 관통홀이 형성된 경우 봉지 공정후 반도체 칩 부착면의 저배율 현미경 사진이다.4B is a low magnification photomicrograph of a semiconductor chip attaching surface after an encapsulation process when a through hole is formed in a substrate.
도 5a는 기판에 관통홀이 형성되지 않은 경우 반도체 패키지 일부의 단면을 관찰한 고배율 현미경(High scope) 사진이다.5A is a high magnification microscope (High scope) photograph of a cross section of a part of a semiconductor package when a through hole is not formed in a substrate.
도 5b는 기판에 관통홀이 형성된 경우 반도체 패키지 일부의 단면을 관찰한 고배율 현미경 사진이다.5B is a high magnification micrograph observing a cross section of a part of a semiconductor package when a through hole is formed in a substrate.
<도면의 주요부분에 대한 간단한 설명><Brief description of the main parts of the drawing>
11, 21, 111; 기판 22, 112; 솔더 레지스터(Solder resistor)11, 21, 111;
13, 23, 113; 접착제 24; 공기 트랩(Air trap)13, 23, 113; Adhesive 24; Air trap
15, 25, 115; 반도체 칩 26, 116; 배선 패턴15, 25, 115;
117; 관통홀 118; 본딩 와이어117; Through-
119; 수지 봉지부119; Resin bag
본 발명은 반도체 패키지에 관한 것으로, 보다 구체적으로는 반도체 칩을 필름형 접착제를 사용하여 관통홀이 형성된 기판에 부착함으로써 공기 트랩에 의한 보이드를 감소시켜 패키지의 신뢰성을 높일 수 있는 기판에 관통홀이 형성된 반도체 패키지에 관한 것이다. The present invention relates to a semiconductor package. More specifically, the semiconductor chip is attached to a substrate on which a through hole is formed using a film adhesive to reduce voids caused by an air trap, thereby increasing the reliability of the package. A semiconductor package formed.
최근 전자 휴대기기의 소형화, 경량화로 인하여 반도체 패키지의 크기는 경 박단소화 되어가는 반면, 성능 측면에서는 다기능을 요구하여 패키지 내에 적층되는 반도체 칩의 수는 증가하고 있다. 따라서 패키지 내에 탑재되는 반도체 칩의 두께 또한 점점 얇아지고 있으며, 최근에는 그 두께가 50㎛ 수준 이하로 감소하고 있다.Recently, due to the miniaturization and weight reduction of electronic portable devices, the size of a semiconductor package has been reduced in size and weight, while the number of semiconductor chips stacked in the package is increasing due to the demand for multifunction in terms of performance. Therefore, the thickness of the semiconductor chip mounted in the package is also getting thinner, and in recent years, the thickness has been reduced to less than 50㎛ level.
이에 따라 액상형 접착제를 사용하여 기판에 반도체 칩을 부착하는 경우 다음과 같은 문제가 발생하며, 반도체 칩의 두께가 감소할수록 이러한 문제는 더욱 심각하다.Accordingly, when the semiconductor chip is attached to the substrate using the liquid adhesive, the following problem occurs. As the thickness of the semiconductor chip decreases, the problem becomes more serious.
일반적인 액상형 접착제에 의한 반도체 칩의 접착 상태가 도 1a 및 1b에 도시되어 있다. 도 1a는 반도체 칩(15a)의 두께가 두꺼운 경우, 즉 300㎛ 정도의 두께를 갖는 반도체 칩(15a)이 액상형 접착제(13)에 의하여 기판(11)에 부착된 상태를 나타내는 단면도이다. 도 1b는 반도체 칩(15b)의 두께가 얇은 경우, 즉 50㎛ 정도의 반도체 칩(15b)이 액상형 접착제(13)에 의하여 기판(11)에 부착된 상태를 나타내는 단면도이다. 도시된 바와 같이, 반도체 칩(15b)의 두께가 50㎛ 수준에 이르면 미리 도포된 액상형 접착제(13)가 반도체 칩(15a) 부착시 압력에 의하여 반도체 칩(15a)의 외측면을 타고 반도체 칩(15a)의 상부까지 올라오게 된다.The adhesion state of the semiconductor chip by the general liquid adhesive is shown in Figs. 1A and 1B. FIG. 1A is a cross-sectional view showing a state where the
따라서 반도체 칩(15b)의 상부에 배치된 본딩패드(도시되지 않음)가 외측면을 타고 올라온 액상형 접착제(13)에 의하여 오염되고, 결과적으로 와이어 본딩 등의 후속공정에서 불량을 유발하거나 후속공정 자체가 불가능하게 되는 문제가 발생한다.Therefore, the bonding pads (not shown) disposed on the upper portion of the
이러한 문제점 때문에 반도체 칩의 두께가 50㎛ 수준으로 얇은 경우에는 일 반적으로 필름형 접착제를 사용하여 기판에 반도체 칩을 부착하게 된다. 도 2a는 필름형 접착제를 사용하여 기판에 반도체 칩을 부착한 경우의 단면도이며 도 2b는 2a의 일부를 확대한 단면도이다. 도 2a 및 2b를 참조하면, 필름형 접착제(23)를 사용하여 기판(21)에 반도체 칩(25)을 부착하는 경우 반도체 칩(25) 상부의 본딩 패드의 오염이 방지됨을 알 수 있다. 필름형 접착제(23)는 액상형 접착제에 비하여 유동성이 작아 반도체 칩(25) 부착시 압력에 의해 변형되는 정도가 작기 때문이다.Due to this problem, when the thickness of the semiconductor chip is as thin as 50 μm, the semiconductor chip is generally attached to the substrate using a film adhesive. 2A is a cross-sectional view when the semiconductor chip is attached to the substrate using a film adhesive, and FIG. 2B is an enlarged cross-sectional view of part of 2A. 2A and 2B, when the
그러나, 필름형 접착제(23)를 사용하는 경우에는 기판(21)에 형성된 배선 패턴(26) 및 이를 피복하고 있는 솔더 레지스터(Solder resistor;22)에 의해 발생한 기판(21) 표면의 단차로 인하여 필름형 접착제(23)와 기판(21) 표면 사이에 공기 트랩(Air Trap;24)에 의한 보이드(Void)가 발생하게 된다.However, when the film adhesive 23 is used, the film may be formed due to the stepped surface of the
이러한 보이드는 패키징이 완료된 상태에서도 존재하며 신뢰성 시험이나 패키지를 외부 기판에 실장하는 경우와 같이 고온이 수반되는 공정에서 팽창하여 필름형 접착제와 기판 표면 사이의 박리를 유발하거나 심할 경우 패키지 크랙(Crack)을 유발할 수 있다.These voids are present even when the packaging is complete, and if they are expanded in a process involving high temperatures, such as reliability tests or when the package is mounted on an external substrate, causing cracks between the film-like adhesive and the substrate surface or severe cracks in the package. May cause.
본 발명의 목적은 필름형 접착제를 사용하는 경우에 접착제와 기판 표면 사이의 공기 트랩에 의한 보이드를 감소시켜 패키지의 신뢰성을 확보하는데 있다.An object of the present invention is to reduce the voids caused by the air trap between the adhesive and the substrate surface when using a film adhesive to ensure the reliability of the package.
이와 같은 목적 달성을 위하여 본 발명은, 칩 실장 영역에 다수의 관통홀이 형성된 기판; 상기 기판의 칩 실장 영역에 필름형 접착제에 의하여 부착되는 반도 체 칩; 상기 반도체 칩과 기판을 전기적으로 연결하는 연결수단; 및 상기 기판의 상면과 반도체 칩, 연결수단을 봉지한 수지 봉지부;를 포함하며, 상기 수지 봉지부를 형성할 때 상기 기판과 접착제 사이에 잔존하는 공기가 관통홀을 통하여 빠져나가는 것을 특징으로 하는 기판에 관통홀이 형성된 반도체 패키지를 제공한다.In order to achieve the above object, the present invention provides a substrate having a plurality of through holes formed in a chip mounting region; A semiconductor chip attached to the chip mounting area of the substrate by a film adhesive; Connecting means for electrically connecting the semiconductor chip and the substrate; And a resin encapsulation portion encapsulating the upper surface of the substrate, the semiconductor chip, and the connecting means, wherein the air remaining between the substrate and the adhesive is released through the through hole when the resin encapsulation portion is formed. A semiconductor package having a through hole formed therein is provided.
본 발명에 따른 기판에 관통홀이 형성된 반도체 패키지에 있어서 상기 기판의 관통홀은 상기 반도체 칩 아래에만 형성된 것을 특징으로 한다. In the semiconductor package in which the through hole is formed in the substrate according to the present invention, the through hole of the substrate is formed only under the semiconductor chip.
이하 본 발명에 따른 기판에 관통홀이 형성된 반도체 패키지의 실시예를 도면을 참조하여 상세히 설명하기로 한다.Hereinafter, an embodiment of a semiconductor package having a through hole formed in a substrate according to the present invention will be described in detail with reference to the accompanying drawings.
본 발명에 따른 기판에 관통홀이 형성된 반도체 패키지의 실시예가 도 3a 내지 3c에 도시되어 있다. 도 3a는 관통홀이 형성된 기판에 반도체 칩이 부착된 상태를 나타내는 평면도이고, 도 3b는 3a의 B-B'선에 따른 단면도이며, 도 3c는 도 3b의 일부를 확대한 단면도이다. 도 3a 내지 3c를 참조하면, 본 발명에 따른 기판에 관통홀이 형성된 반도체 패키지(100)는 관통홀(117)이 형성된 기판(111)에 필름형 접착제(113)에 의하여 반도체 칩(115)이 부착되고, 수지 봉지 공정에서의 높은 압력에 의하여 기판(111)과 필름형 접착제(113) 사이에 트랩된 공기가 관통홀(117)을 통하여 외부로 방출되는 것을 특징으로 한다.An embodiment of a semiconductor package having through holes formed in a substrate according to the present invention is illustrated in FIGS. 3A to 3C. 3A is a plan view illustrating a state in which a semiconductor chip is attached to a substrate on which a through hole is formed, FIG. 3B is a cross-sectional view taken along the line BB ′ of FIG. 3A, and FIG. 3C is an enlarged cross-sectional view of a portion of FIG. 3B. Referring to FIGS. 3A through 3C, the
관통홀(117)은 반도체 칩(115)이 실장되는 영역에 기판(111)을 관통하여 형성된다. 구체적으로 관통홀(117)은 기판(111)에 배선 패턴(116) 형성되고 솔더 레지스터(112)가 도포된 후 드릴링(Drilling)과 같은 기계적인 방법으로 형성된다. 예를 들면, 관통홀(117)은 일반적인 PCB 공법에서 드릴링하여 비아(Via)를 형성하 는 것과 같은 공정으로 형성이 가능하며, 이 경우 관통홀(117)을 형성하기 위한 별도의 공정이 요구되지 않아 생산원가 면에서 유리하다. 관통홀(117)은 기판(111) 표면에 형성된 배선 패턴(116)을 피하여 형성되어야 하며, 직경이 작을수록, 홀간격이 가까울수록 바람직하다.The through
반도체 칩(115)은 하면에 부착된 필름형 접착제(113)에 의하여 기판(111)에 부착된다. 본 발명의 실시예에 따른 반도체 패키지(100)는 하나의 반도체 칩(115)만을 부착한 예를 개시하였으나, 둘 이상의 반도체 칩을 적층하는 것도 가능함은 물론이다.The
본딩 와이어(118)는 반도체 칩(115)과 기판(111)을 전기적으로 연결하며, 반도체 칩(115)과 본딩 와이어(118)의 보호를 위하여 기판(111)의 상면에 수지 봉지부(119)가 형성된다.The
도 3c는 봉지 수지의 주입 공정에서의 높은 압력에 의해 기판(111)과 필름형 접착제(113) 사이에 트랩되었던 공기가 빠져나가는 모습을 나타내는 단면도이다. 반도체 칩(115)을 부착하는 공정에서 솔더 레지스터(112)의 단차로 인하여 필름형 접착제(113)와 기판(111) 사이에 트랩되었던 공기는 봉지 공정에서 주입되는 봉지수지의 높은 압력에 의하여 관통홀(117)을 통하여 기판(111) 하부면으로 방출된다. 이 때 반도체 칩(115)에 비해 상대적으로 팽창계수(Moudulus)와 경도(Hardness)가 낮은 필름형 접착제(113)가 솔더 레지스터(112)의 단차면에 밀착되면서 기판(111)과 반도체 칩(115) 사이에서 버퍼(Buffer) 역할을 하게 된다.3C is a cross-sectional view showing a state in which air trapped between the
따라서, 관통홀이 형성된 기판을 사용하는 경우 관통홀이 형성되지 않은 기 판을 사용하는 경우에 비하여 공기트랩에 의한 보이드의 현저한 감소를 가져오며, 이러한 현상은 패키지의 단면을 촬영한 현미경 사진에서도 잘 나타난다.Therefore, when using a substrate having a through-hole, the voids caused by an air trap are significantly reduced compared to a substrate having no through-hole, and this phenomenon is well observed in a micrograph of a cross section of a package. appear.
도 4a 및 4b는 기판에 관통홀이 형성되지 않은 경우와 형성된 경우에 봉지 공정 후 기판의 하면 일부를 갈아내고 반도체 칩 부착면을 촬영한 저배율 현미경 사진이다. 도 4a에서 화살표 D가 가리키는 밝은 영역은 솔더 레지스터의 단차로 인하여 발생한 기판과 필름형 접착제 사이의 트랩된 공기(도 2b의 24)에 의한 보이드를 나타낸다. 도 4b에서는 그러한 보이드가 거의 관찰되지 않으며, 특히 관통홀(117)이 형성된 영역에서는 더욱 그러하다. 앞서 설명한 바와 같이, 봉지공정에서 높은 압력에 의해 트랩된 공기가 관통홀(117)을 통하여 방출되기 때문이다.4A and 4B are low magnification micrographs of a part of the lower surface of the substrate removed after the sealing process and photographing the semiconductor chip attachment surface when the through hole is not formed or when the substrate is formed. The bright areas indicated by arrow D in FIG. 4A represent voids due to trapped air (24 in FIG. 2B) between the substrate and the film adhesive caused by the step of the solder resistor. Such voids are hardly observed in FIG. 4B, especially in the region where the through
이러한 보이드는 단면 관찰에서도 차이가 있다. 도 5a 및 5b는 기판이 관통홀이 형성되지 않은 경우와 형성된 경우에 반도체 패키지의 단면을 촬영한 고배율 현미경 사진이다. 도 5a에서 기판(21)과 필름형 접착제(23) 사이의 화살표 F가 가리키는 영역이 트랩된 공기에 의한 보이드를 나타낸다. 도 5b에서는 기판(111)과 필름형 접착제(113) 사이에 트랩되었던 공기가 기판(111)에 형성된 관통홀을 통하여 방출되기 때문에 그러한 보이드가 관찰되지 않는다.These voids also differ in cross-sectional observation. 5A and 5B are high magnification micrographs of a cross section of a semiconductor package when and when a substrate is formed without a through hole. In FIG. 5A, the area indicated by the arrow F between the
기판에 관통홀이 형성되지 않은 반도체 패키지와 기판에 관통홀이 형성된 반도체 패키지의 신뢰성 시험 결과는 표 1과 같다. 실험번호 1,2는 관통홀이 형성되지 않는 일반기판(STD)을 사용한 반도체 패키지군이(이하 1군, 2군이라 함)며, 실험번호 3,4 는 관통홀이 형성된 기판(Hole)을 사용한 반도체 패키지군(이하 3군, 4군이라 함)이다. 각 실험군마다 50개의 반도체 패키지 시료를 사용하였으며, 3, 4 군에 사용된 시료는 직경 0.2mm, 홀 간격 1.0mm 의 원형의 관통홀이 형성된 기판을 사용한 반도체 패키지군이다.The reliability test results of the semiconductor package having no through-hole formed on the substrate and the semiconductor package having the through-hole formed on the substrate are shown in Table 1 below. Experiment Nos. 1 and 2 are semiconductor package groups (hereinafter, referred to as Group 1 and Group 2) using a general substrate (STD) having no through holes, and Experiment Nos. 3 and 4 are substrates in which through holes are formed. It is the semiconductor package group (henceforth 3 group and 4 group) used. Fifty semiconductor package samples were used for each experimental group, and the samples used in groups 3 and 4 were semiconductor package groups using substrates having circular through holes having a diameter of 0.2 mm and hole spacing of 1.0 mm.
표 1을 참조하면, 1군과 3군은 반도체 칩을 120도의 온도 조건에서 2초동안 2.5kg의 힘으로 부착하였으며, 2군과 4군은 80도의 온도 조건에서 1초동안 0.7kg의 힘으로 부착하였다. 각 시험군마다 온도 85도, 습도 65%에서 17시간, 36시간동안 신뢰성시험을 진행한 결과 외관 크랙이 발생하지 않았으나 온도 85도, 습도 85%에서 24시간의 추가 시험을 진행한 결과 관통홀이 형성되지 않은 일반 기판을 사용한 반도체 패키지에서만 1군은 45개 중 5개, 2군은 45개 중 4개의 외관 크랙에 의한 불량이 발생하였다. Referring to Table 1, Groups 1 and 3 attached the semiconductor chip with a force of 2.5kg for 2 seconds at a temperature of 120 degrees, and Groups 2 and 4 had a force of 0.7kg for 1 second at a temperature of 80 degrees. Attached. Reliability test did not occur in each test group for 17 hours and 36 hours at 85 ° C and 65% humidity. However, after 24 hours of additional testing at 85 ° C and 85% humidity, the through-holes In the semiconductor package using a non-generated general substrate, defects were caused by appearance cracks in 5 out of 45 in group 1 and 4 out of 45 in group 2.
이상에서 살펴본 바와 같이 본 발명에 따른 기판에 관통홀이 형성된 반도체 패키지는 반도체 칩이 부착되는 칩 실장 영역에 기판을 관통하는 관통홀을 형성함으로써, 기판과 필름형 접착제 사이에 트랩된 공기를 관통홀을 통하여 방출시켜 보이드의 발생을 억제시킬 수 있기 때문에, 패키지의 신뢰성을 향상시킬 수 있다.As described above, the semiconductor package in which the through hole is formed in the substrate according to the present invention forms a through hole through the substrate in a chip mounting region to which the semiconductor chip is attached, thereby allowing air trapped between the substrate and the film adhesive to pass through. Since the generation of voids can be suppressed through release, the reliability of the package can be improved.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040098701A KR20060059574A (en) | 2004-11-29 | 2004-11-29 | Semiconductor package using a board with through hole |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040098701A KR20060059574A (en) | 2004-11-29 | 2004-11-29 | Semiconductor package using a board with through hole |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20060059574A true KR20060059574A (en) | 2006-06-02 |
Family
ID=37156745
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040098701A KR20060059574A (en) | 2004-11-29 | 2004-11-29 | Semiconductor package using a board with through hole |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20060059574A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101247381B1 (en) * | 2006-06-30 | 2013-03-26 | 서울반도체 주식회사 | Luminous element |
| KR20180017590A (en) * | 2016-08-10 | 2018-02-21 | 엘지이노텍 주식회사 | Camera module |
| KR101897057B1 (en) * | 2018-03-21 | 2018-09-10 | 손방용 | FPCB on which a controller is mounted for ink cartridge reproduction |
| KR101897061B1 (en) * | 2018-03-21 | 2018-09-10 | 손방용 | Cartridge recycling method using FPCB for ink cartridge reproduction |
-
2004
- 2004-11-29 KR KR1020040098701A patent/KR20060059574A/en not_active Application Discontinuation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101247381B1 (en) * | 2006-06-30 | 2013-03-26 | 서울반도체 주식회사 | Luminous element |
| KR20180017590A (en) * | 2016-08-10 | 2018-02-21 | 엘지이노텍 주식회사 | Camera module |
| KR101897057B1 (en) * | 2018-03-21 | 2018-09-10 | 손방용 | FPCB on which a controller is mounted for ink cartridge reproduction |
| KR101897061B1 (en) * | 2018-03-21 | 2018-09-10 | 손방용 | Cartridge recycling method using FPCB for ink cartridge reproduction |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100997793B1 (en) | Semiconductor pacakge and method of manufacturing thereof | |
| US8237257B2 (en) | Substrate structure with die embedded inside and dual build-up layers over both side surfaces and method of the same | |
| US7312536B2 (en) | Substrate having a built-in chip and external connection terminals on both sides and a method for manufacturing the same | |
| TWI425896B (en) | Circuit board with buried conductive trace formed thereon and method for manufacturing the same | |
| US7679190B2 (en) | Raised solder-mask-defined (SMD) solder ball pads for a laminate electronic circuit board | |
| US20060006536A1 (en) | BGA package and manufacturing method | |
| US7541203B1 (en) | Conductive adhesive for thinned silicon wafers with through silicon vias | |
| US8338236B1 (en) | Vented substrate for semiconductor device | |
| US20090045513A1 (en) | Semiconductor chip package, electronic device including the semiconductor chip package and methods of fabricating the electronic device | |
| US20080261346A1 (en) | Semiconductor image device package with die receiving through-hole and method of the same | |
| US20080083980A1 (en) | Cmos image sensor chip scale package with die receiving through-hole and method of the same | |
| JP2002057246A (en) | Tape having transplantable conductive pattern and used for semiconductor packaging process, and manufacturing method therefor | |
| JP2008160084A (en) | Wafer level package with die storing cavity and its method | |
| US20080211075A1 (en) | Image sensor chip scale package having inter-adhesion with gap and method of the same | |
| KR20090037817A (en) | Semiconductor device and method of manufacturing the same | |
| KR20130051423A (en) | Semiconductor sensor device and method of packaging same | |
| US20070001295A1 (en) | Semiconductor device and fabrication method thereof | |
| US20080122122A1 (en) | Semiconductor package with encapsulant delamination-reducing structure and method of making the package | |
| KR20060059574A (en) | Semiconductor package using a board with through hole | |
| KR100829613B1 (en) | Semiconductor chip package and method of manufacturing the same | |
| Zhang et al. | Effectiveness of conformal coatings on a PBGA subjected to unbiased high humidity, high temperature tests | |
| US20060103006A1 (en) | Substrate design to improve chip package reliability | |
| US20110134612A1 (en) | Rebuilt wafer assembly | |
| JP2008047662A (en) | Semiconductor device | |
| KR100632596B1 (en) | BGA package and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |