KR20060059379A - Apparatus for baking a wafer - Google Patents
Apparatus for baking a wafer Download PDFInfo
- Publication number
- KR20060059379A KR20060059379A KR1020040098439A KR20040098439A KR20060059379A KR 20060059379 A KR20060059379 A KR 20060059379A KR 1020040098439 A KR1020040098439 A KR 1020040098439A KR 20040098439 A KR20040098439 A KR 20040098439A KR 20060059379 A KR20060059379 A KR 20060059379A
- Authority
- KR
- South Korea
- Prior art keywords
- temperature
- baking
- plate
- thermoelectric element
- wafer
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/16—Coating processes; Apparatus therefor
- G03F7/168—Finishing the coated layer, e.g. drying, baking, soaking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67098—Apparatus for thermal treatment
- H01L21/67103—Apparatus for thermal treatment mainly by conduction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67248—Temperature monitoring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
웨이퍼 상에 도포된 포토레지스트 막을 경화시키기 위한 베이크 장치는 상기 웨이퍼를 지지하는 베이크 플레이트를 구비한다. 상기 베이크 플레이트 내부에 구비되는 열선은 상기 베이크 플레이트를 가열한다. 상기 베이크 플레이트의 하부에 구비되는 열전소자 어레이는 상기 베이크 플레이트의 온도를 조절한다.. 상기 열전소자 어레이와 인접하게 구비되는 냉각 라인은 상기 열전소자 어레이를 냉각한다. 따라서 고온의 베이크 플레이트를 원하는 온도로 빠르게 냉각할 수 있다.A baking apparatus for curing a photoresist film applied on a wafer includes a bake plate that supports the wafer. The heating wire provided in the baking plate heats the baking plate. The thermoelectric element array disposed below the bake plate controls the temperature of the bake plate. A cooling line provided adjacent to the thermoelectric element array cools the thermoelectric element array. Therefore, the hot bake plate can be cooled quickly to the desired temperature.
Description
도 1은 종래의 기술에 따른 베이크 장치를 설명하기 위한 개략적인 단면도이다. 1 is a schematic cross-sectional view for explaining a baking apparatus according to the prior art.
도 2는 본 발명의 일실시예에 따른 웨이퍼 베이크 장치를 설명하기 위한 단면도이다.2 is a cross-sectional view illustrating a wafer baking apparatus according to an embodiment of the present invention.
도 3은 도 2의 웨이퍼 베이크 장치에서 베이크 플레이트 및 열전소자를 나타내는 평면도이다.3 is a plan view illustrating a baking plate and a thermoelectric element in the wafer baking apparatus of FIG. 2.
도 4는 도 2의 웨이퍼 베이크 장치에서 베이크 플레이트의 온도 제어를 설명하기 위한 블록도이다. 4 is a block diagram illustrating temperature control of a baking plate in the wafer baking apparatus of FIG. 2.
*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
110 : 챔버 120 : 커버110: chamber 120: cover
130 : 베이크 플레이트 140 : 열선130: baking plate 140: hot wire
150 : 열전소자 어레이 160 : 냉각 라인150: thermoelement array 160: cooling line
170 : 온도 센서 180 : 제1 전원부170: temperature sensor 180: first power supply
190 : 제2 전원부 200 : 제어부190: second power supply unit 200: control unit
W : 웨이퍼W: Wafer
본 발명은 웨이퍼를 가열하는 장치에 관한 것으로서, 보다 상세하게는 웨이퍼 전면을 균일하게 가열하기 위한 베이크 장치에 관한 것이다. The present invention relates to an apparatus for heating a wafer, and more particularly, to a baking apparatus for uniformly heating the entire surface of a wafer.
일반적으로, 반도체 장치는 반도체 웨이퍼으로 사용되는 실리콘웨이퍼 상에 전기적인 회로를 형성하는 팹(Fab) 공정과, 상기 팹 공정에서 형성된 반도체 장치들의 전기적인 특성을 검사하는 EDS(electrical die sorting)공정과, 상기 반도체 장치들을 각각 에폭시 수지로 봉지하고 개별화시키기 위한 패키지 조립 공정을 통해 제조된다.In general, a semiconductor device includes a Fab process for forming an electrical circuit on a silicon wafer used as a semiconductor wafer, and an electrical die sorting (EDS) process for examining electrical characteristics of the semiconductor devices formed in the fab process. Each of the semiconductor devices is manufactured through a package assembly process for encapsulating and individualizing the semiconductor devices.
상기 팹 공정은 웨이퍼 상에 막을 형성하기 위한 증착 공정과, 상기 막을 평탄화하기 위한 화학적 기계적 연마 공정과, 상기 막 상에 포토레지스트 패턴을 형성하기 위한 포토리소그래피 공정과, 상기 포토레지스트 패턴을 이용하여 상기 막을 전기적인 특성을 갖는 패턴으로 형성하기 위한 식각 공정과, 웨이퍼의 소정 영역에 이온들을 주입하기 위한 이온 주입 공정과, 웨이퍼 상의 불순물을 제거하기 위한 세정 공정과, 상기 세정된 웨이퍼를 건조시키기 위한 건조 공정과, 상기 막 또는 패턴의 결함을 검사하기 위한 검사 공정 등을 포함한다.The fab process includes a deposition process for forming a film on a wafer, a chemical mechanical polishing process for planarizing the film, a photolithography process for forming a photoresist pattern on the film, and the photoresist pattern using the photoresist pattern. An etching process for forming the film into a pattern having electrical characteristics, an ion implantation process for implanting ions into a predetermined region of the wafer, a cleaning process for removing impurities on the wafer, and a drying process for drying the cleaned wafer And an inspection step for inspecting the defect of the film or pattern.
상기 포토리소그래피 공정은 실리콘웨이퍼 상에 포토레지스트 조성물 층을 형성하기 위한 포토레지스트 코팅 공정과, 포토레지스트 막을 형성하기 위하여 상기 포토레지스트 조성물 층을 경화시키는 베이크 공정과, 레티클 패턴을 상기 포토레지스트 막으로 전사하기 위한 노광 공정과, 상기 전사된 레티클 패턴을 포토레지 스트 패턴으로 형성하기 위한 현상 공정을 포함한다.The photolithography process includes a photoresist coating process for forming a photoresist composition layer on a silicon wafer, a baking process for curing the photoresist composition layer to form a photoresist film, and a transfer of a reticle pattern to the photoresist film. And a developing step for forming the transferred reticle pattern into a photoresist pattern.
일반적으로, 상기 베이크 공정은 포토레지스트 조성물이 도포된 웨이퍼를 가열하여 웨이퍼 상에 형성된 포토레지스트를 경화 정착시키는 공정이다. 상기 베이크 공정의 종류로는 소프트 베이크(Soft Bake), 하드 베이크(Hard Bake), PEB(Post Exposure Bake) 등이 있다. 소프트 베이크 및 하드 베이크는 웨이퍼 상에 형성된 포토레지스트의 균일도를 유지하기 위해 포토레지스트의 솔벤트를 웨이퍼에 열을 가하여 제거하는 공정이다. PEB은 포토레지스트를 노광할 경우, 자외선의 빛 산란으로 인해 노광 경계부위의 불필요한 노광 현상을 방지하기 위해 웨이퍼를 가열하는 공정이다.In general, the baking process is a process of curing and fixing the photoresist formed on the wafer by heating the wafer to which the photoresist composition is applied. Types of the baking process include soft bake, hard bake, and post exposure bake (PEB). Soft bake and hard bake are processes in which the solvent of the photoresist is removed by applying heat to the wafer in order to maintain the uniformity of the photoresist formed on the wafer. PEB is a process of heating a wafer in order to prevent unnecessary exposure phenomenon at the exposure boundary due to light scattering of ultraviolet light when exposing the photoresist.
상기 베이크 공정은 구체적으로 챔버 내에 구비되는 베이크 플레이트 상에 예비포토레지스트 패턴이 형성된 웨이퍼를 내려놓음으로서 웨이퍼를 가열하는 베이크 장치를 사용하여 수행한다. 이 때, 상기 웨이퍼 전면에 균일한 온도로 상기 웨이퍼가 가열되어야만 상기 베이크에 의해 형성되는 포토레지스트 패턴의 선폭도 웨이퍼 전 영역에서 균일해진다. 더구나, 최근에 형성하고자하는 포토레지스트 패턴이 점점 미세해짐에 따라, 상기 베이크 온도가 균일성이 포토레지스트의 패턴의 균일성을 더욱 크게 좌우하고 있다. Specifically, the baking process is performed by using a baking apparatus that heats a wafer by laying down a wafer on which a pre-photoresist pattern is formed on a baking plate provided in a chamber. At this time, when the wafer is heated to a uniform temperature over the entire surface of the wafer, the line width of the photoresist pattern formed by the bake is also uniform in the entire wafer area. Moreover, as the photoresist pattern to be formed recently becomes finer, the uniformity of the bake temperature is more and more dependent on the uniformity of the pattern of the photoresist.
도 1은 종래의 기술에 따른 베이크 장치를 설명하기 위한 개략적인 단면도이다. 1 is a schematic cross-sectional view for explaining a baking apparatus according to the prior art.
도 1을 참조하면, 베이크 공정이 수행되기 위한 챔버(10)가 구비된다. 상기 챔버(10)의 상부에는 상기 챔버(10)를 덮기 위한 커버(20)가 구비되어 있다. 상기 커버(20)는 상기 챔버(10) 내부를 밀폐하거나 상기 챔버(10) 내부를 오픈하는 기능을 한다. Referring to FIG. 1, a
상기 챔버(10) 내부에는 베이크 플레이트(30)가 구비된다. 상기 베이크 플레이트(30) 내에는 열선(40)이 상기 베이크 플레이트 상부면을 가열할 수 있도록 동심원 형태로 배치되어 있다. 또한, 상기 베이크 플레이트(30)의 온도를 검출하기 위한 온도 센서(50)가 구비되고, 상기 온도 센서(50)를 통해 검출된 온도가 설정된 온도에 비해 낮거나 높은 경우에, 상기 설정된 온도가 되도록 상기 열선(40)을 구동시킨다. The
상기 베이크 장치를 이용한 베이크 공정에서 베이크 플레이트(30)의 온도는 웨이퍼 상에 형성된 포토레지스트의 종류와 공정의 종류에 따라 달라진다. 예를 들면, 상기 베이크 공정은 150℃에서 수행되기도 하고, 100℃에서 수행되기도 한다. In the baking process using the baking apparatus, the temperature of the
상기 베이크 플레이트(30)를 채용하는 베이크 장치를 사용하는 경우, 상기 베이크 플레이트(30)의 가열시 상기 베이크 플레이트(30)의 온도는 상기 열선(40) 및 온도 센서(50)를 이용하여 조절할 수 있으나, 냉각시 상기 베이크 플레이트(30)의 온도는 조절할 수 없다.When using a baking apparatus employing the
따라서 상기 베이크 공정이 150℃에서 수행된 후 100℃의 베이크 공정을 수행하기 위해서는 상기 베이크 플레이트(30)가 상온 상태에서 냉각되기만을 기다려야 한다. 그러므로 상기 베이크 플레이트(30)의 냉각에 많은 시간이 소요되고, 상기 베이크 공정의 효율이 저하되는 문제점이 있다. Therefore, in order to perform the baking process at 100 ° C. after the baking process is performed at 150 ° C., the
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 베이크 플레이트를 가열하고 상기 가열된 베이크 플레이트를 냉각할 수 있는 베이크 장치를 제공하는데 있다. An object of the present invention for solving the above problems is to provide a baking device capable of heating the baking plate and cooling the heated bake plate.
상기한 목적을 달성하기 위하여 본 발명의 일실시예에 따른 베이크 장치는 웨이퍼 상에 도포된 포토레지스트 막을 경화시키기 위하여 상기 웨이퍼를 지지하는 베이크 플레이트를 구비한다. 열선은 상기 베이크 플레이트 내부에 구비되어 상기 베이크 플레이트를 가열하며, 열전소자 어레이는 상기 베이크 플레이트의 하부에 구비되어 상기 베이크 플레이트의 온도를 조절한다. 냉각 라인은 상기 열전소자 어레이와 인접하게 구비되어 상기 열전소자 어레이와의 열교환한다. In order to achieve the above object, a baking apparatus according to an embodiment of the present invention includes a baking plate that supports the wafer to cure a photoresist film applied on the wafer. A heating wire is provided inside the bake plate to heat the bake plate, and a thermoelectric element array is provided below the bake plate to adjust the temperature of the bake plate. A cooling line is provided adjacent to the thermoelectric element array to exchange heat with the thermoelectric element array.
상기 베이크 장치는 바람직하게 상기 베이크 플레이트에 설치되어 상기 베이크 플레이트의 온도를 검출하는 온도 센서, 상기 열선과 연결되며 상기 열선에 전원을 공급하기 위한 제1 전원부, 상기 열전소자 어레이와 연결되며 상기 열전소자 어레이에 전원을 공급하기 위한 제2 전원부 및 상기 온도 센서에서 검출된 온도와 기 설정된 온도를 비교하여 상기 베이크 플레이트의 온도가 상기 기 설정된 온도에 근접하도록 상기 제1 및 제2 전원부를 제어하는 제어부를 더 포함할 수 있다.The baking device is preferably installed on the baking plate, a temperature sensor detecting a temperature of the baking plate, a first power supply unit connected to the heating wire, a power supply unit for supplying power to the heating wire, and the thermoelectric element array. A second power supply unit for supplying power to the array and a control unit controlling the first and second power supply units to compare the temperature detected by the temperature sensor with a preset temperature so that the temperature of the baking plate is close to the preset temperature. It may further include.
상기 베이크 장치는 상기 베이크 플레이트를 원하는 온도로 가열하거나 원하는 온도로 냉각할 수 있다. 따라서, 상기 베이크 플레이트의 냉각시 소요되는 시간을 줄일 수 있다. 또한 상기 베이크 플레이트의 온도를 정밀하게 제어할 수 있어 상기 베이크 공정에서의 불량 발생을 최소화할 수 있다. The baking device may heat or bake the bake plate to a desired temperature. Therefore, the time required for cooling the bake plate can be reduced. In addition, it is possible to precisely control the temperature of the baking plate to minimize the occurrence of defects in the baking process.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 2는 본 발명의 일실시예에 따른 웨이퍼 베이크 장치를 설명하기 위한 단면도이다. 2 is a cross-sectional view illustrating a wafer baking apparatus according to an embodiment of the present invention.
도 2를 참조하면, 베이크 공정이 수행되기 위한 챔버(110)가 구비된다. 상기 챔버(110)는 원통형으로 되어 있다. 상기 챔버(110)의 상부에는 상기 챔버(110)를 덮기 위한 커버(120)가 구비되어 있다. 상기 커버(120)는 상기 챔버(110) 내부를 밀폐하거나 상기 챔버(110) 내부를 개방하는 기능을 한다. Referring to FIG. 2, a
상기 챔버(110)의 내부의 하부면에는 베이스(112)가 구비된다. A
상기 베이스(112)의 상부면에는 웨이퍼(W)를 균일하게 베이크하기 위한 베이크 플레이트(130)가 구비된다. 상기 베이크 플레이트(130) 상에 상기 웨이퍼(W)가 수평 방향으로 놓여지게 된다. The upper surface of the
상기 베이스(112)는 상기 베이크 플레이트(130)를 안정적으로 지지하는 역할을 한다. 상기 베이스(112)의 표면에는 상기 챔버(110)의 외부와의 온도 차이에 의해 상기 챔버(110)의 내부에서 대류 현상이 발생되지 않도록 테프론 코팅이 되어 있고, 상기 챔버(110) 내부에 유지되는 열이 외부로 방출되는 것을 차단하기 위한 단열층이 형성되어 있다. The
또한, 상기 베이크 플레이트(130)의 윗면에는 상기 웨이퍼(W)가 수평 방향으로 놓여지도록 지지하는 지지핀(132)이 설치되어 있다. 상기 지지핀(132) 상부면에 웨이퍼(W)가 놓여져서 상기 베이크 플레이트(130) 상부면에 상기 웨이퍼(W)가 직접 접촉되지 않는다. In addition, a
상기 커버(120)는 도시되지는 않았지만 가스공급 유닛 및 가열 유닛과 연결된다. 상기 가스공급 유닛은 작동 유체인 N2가스를 저장 가능하고, 상기 챔버(110) 내로 유입되는 가스를 단속할 수 있다. 또한 상기 가스공급 유닛은 설정된 시간에 따라 배출되는 가스량을 미세 조절하는 가스유량 조절수단을 구비한다. 그리고, 상기 가스공급 유닛은 상기 챔버(110)와 가스공급라인으로 연통된다. 여기서, 상기 가스유량조절수단은 가스의 유량조건을 정확히 측정할 수 있어야 하는데, 이는 공지된 바와 같이, 체적 내의 가스온도와 압력의 변화율을 측정하고 측정된 값으로부터 질량유량을 측정할 수 있다.Although not shown, the
상기 가열 유닛은 상기 가스공급라인의 중간 영역에 설치되어 상기 가스공급 유닛과 상호 연결되는 것으로 상기 가스공급라인을 따라 공급되는 가스를 공정화에 필요한 소정온도로 가열시켜 상기 챔버(110) 내로 공급한다. 여기서, 상기 가열 유닛은 상기 챔버(110)로 유입되기 직전에 가스를 가열하기 위한 히팅존을 구비한다. 즉, 상기 가열 유닛은 통과하는 가스를 히팅존에서 예열하여 상기 챔버(110) 내로 직접 공급하게 된다.The heating unit is installed in an intermediate region of the gas supply line and is interconnected with the gas supply unit. The heating unit heats the gas supplied along the gas supply line to a predetermined temperature required for processing and supplies the gas into the
상기 커버(120)에는 상기 가스공급라인과 연결되고 중앙부분에 다수의 가스 주입구(124)가 형성되어 있는 가스공급플레이트(122), 상기 가스공급플레이트(122)와 소정간격 이격되도록 설치되며 다수의 구멍을 가지고 있는 제1 완충플레이트(126) 및 상기 제1 완충플레이트(126)와 소정간격 이격 되도록 설치되며 다수의 구 멍을 가지고 있는 제2 완충플레이트(128)로 구성된다.The
상기 가스공급플레이트(122)는 원형판의 중앙에 상기 가스공급라인을 통해 분사된 N2가스가 주입되도록 다수개의 가스주입구(124)가 형성되어 있다. 즉, 가스공급 유닛 및 가열 유닛을 거친 N2가스는 상기 가스공급라인을 통해 가스공급플레이트(122)의 가스주입구(124)로 주입된다.The
상기 제1 완충플레이트(126)는 원형판의 전면에 다수의 구멍이 형성되어 있다. 상기 구멍은 원형판에 균일한 직경으로 형성된다. 따라서 상기 가스공급플레이트(122)로부터 공급된 N2가스가 챔버(110)의 내부공간에 균일하게 분산된다. The
상기 제2 완충플레이트(128)는 상기 제1 완충플레이트(126)와 소정간격 이격되게 설치되고, 원형판의 전면에 다수의 구멍이 형성되어 있다. 상기 다수의 구멍은 원형판의 중앙부로부터 가장자리로 갈수록 직경이 작아진다. 따라서 상기 가스공급플레이트(122)로부터 공급된 N2가스로 인해 웨이퍼(W)가 균일온도 분포를 유지하도록 중앙부분에서 많이 분사되며, 중앙부분에 분사된 N2가스는 횡방향 유동을 형성하여 외각의 작은 구멍에서 공급되는 N2가스와 함께 외각으로 분출된다.The
도 3은 도 2의 웨이퍼 베이크 장치에서 베이크 플레이트 및 열전소자를 나타내는 평면도이고, 도 4는 도 2의 웨이퍼 베이크 장치에서 베이크 플레이트의 온도 제어를 설명하기 위한 블록도이다. 3 is a plan view illustrating a baking plate and a thermoelectric element in the wafer baking apparatus of FIG. 2, and FIG. 4 is a block diagram illustrating temperature control of the baking plate in the wafer baking apparatus of FIG. 2.
도 2 내지 4를 참조하면, 상기 베이크 플레이트(130) 내부에는 상기 베이크 플레이트(130) 전면을 가열하기 위한 열선(140)이 구비된다. 상기 열선(140)은 상기 베이크 플레이트(130)의 중심을 기준으로 동심원 형태로 구비된다. 그러므로 상기 베이크 플레이트(130)를 균일하게 가열할 수 있다.2 to 4, a
상기 도 3에서는 상기 열선(140)이 동심원 형태로 구비되는 것으로 도시되었지만, 상기 열선(140)은 나선 형태, 격자 형태 등 다양한 형태로 구비될 수 있다.In FIG. 3, the
열전소자 어레이(150)는 상기 베이크 플레이트(130)의 하부에 구비되며, 외부로부터 가해진 전원에 의해서 상기 베이크 플레이트(130)를 냉각시킨다. 상기 열전소자 어레이(150)는 서로 다른 온도의 냉각열을 제공하는 다수의 열전소자로 이루어진다. The
일반적인 열전소자로는 크게 전기저항의 온도 변화를 이용한 소자인 서미스터, 온도차에 의해 기전력이 발생하는 현상인 제베크 효과를 이용한 소자, 전류에 의해 열의 흡수(또는 발생)가 생기는 현상인 펠티에 효과(Peltier Effect)를 이용한 소자인 펠티에 소자 등이 있다. Typical thermoelectric devices include thermistors, which are devices that use large changes in electrical resistance, devices using the Seebeck effect, which are electromotive forces generated by temperature differences, and the Peltier effect, which is a phenomenon in which heat is absorbed (or generated) by current. Peltier device which is an element using an effect).
상기 베이크 장치에 사용되는 열전소자는 펠티에 효과를 이용한 펠티에 소자로, 펠티에 효과는 2종류의 금속 끝을 접속시켜, 여기에 전류를 흘려보내면, 전류 방향에 따라 한쪽 단자는 흡열하고, 다른 쪽 단자는 발열을 일으키는 현상이다. 2종류의 금속 대신 전기전도 방식이 다른 비스무트(Bi), 텔루르(Te) 등 반도체를 사용하면, 효율성 높은 흡열 및 발열 작용을 하는 펠티에소자를 얻을 수 있다. 이것은 전류 방향에 따라 흡열 및 발열의 전환이 가능하고, 전류량에 따라 흡열 및 발열량이 조절된다. The thermoelectric element used in the baking apparatus is a Peltier element using the Peltier effect. The Peltier effect connects two kinds of metal tips, and when current flows therein, one terminal absorbs heat in the current direction, and the other terminal It is a phenomenon that causes fever. By using semiconductors such as bismuth (Bi) and tellurium (Te), which have different electric conduction methods, instead of the two kinds of metals, a Peltier device having an efficient endothermic and exothermic effect can be obtained. It is possible to switch between endothermic and exothermic according to the current direction, and the endothermic and exothermic amount is adjusted according to the current amount.
상기 열전소자에 대해 구체적으로 살펴보면, 상기 열전소자는 일반적으로 n형 반도체와 p형 반도체로 구성되어, 전원을 공급할 때 n형 반도체에서는 흡열이 일어나고 p형 반도체에서는 발열이 일어나므로, 전원의 극성 변화에 따라 대상물체를 가열 및 냉각할 수 있다. 또한, 상기 열전소자는 가해지는 전압의 크기에 따라서 발열량과 흡열량이 변화하게 되는데, 전원이 공급되기 이전의 온도를 기준온도라 했을 때, 더 많은 전원을 공급하게 되면 열전소자의 n형 반도체 및 p형 반도체에서 발생되는 발열 및 흡열은 전류에 비례해서 점점 커지게 된다. 그러나, 열전소자에는 고유 성질에 따른 최대 온도차가 존재하며, 아무리 많은 전류가 가해지더라도 열전소자의 흡열부 및 발열부 사이의 온도차는 최대 온도차를 넘지 못하게 된다. In detail, the thermoelectric element is generally composed of an n-type semiconductor and a p-type semiconductor. When the power is supplied, endothermic occurs in the n-type semiconductor and heat is generated in the p-type semiconductor. The object can be heated and cooled accordingly. In addition, the thermoelectric element has a heat generation amount and endothermic amount change according to the magnitude of the applied voltage. When the temperature before the power is supplied is referred to as a reference temperature, when more power is supplied, the n-type semiconductor and p The heat generation and endotherm generated in the type semiconductor become larger in proportion to the current. However, the thermoelectric element has a maximum temperature difference according to its intrinsic properties, and no matter how much current is applied, the temperature difference between the heat absorbing portion and the heat generating portion of the thermoelectric element does not exceed the maximum temperature difference.
본 발명에서와 같이 열전소자를 이용해서 베이크 플레이트(130)를 냉각시킬 경우, 열전소자의 n형 반도체가 상기 베이크 플레이트(130)를 향하게 하여 상기 베이크 플레이트(130)를 냉각시킨다. 즉 상기 열전소자의 n형 반도체가 상부를 향하고, p형 반도체가 하부를 향하게 열전소자가 배치된다. When the
냉각 라인(160)은 상기 열전소자 어레이(150)의 하부에 구비되며, 상기 열전소자 어레이(150)를 냉각한다. 상기 냉각 라인(160)은 상기 열전소자 어레이(150)의 형태에 따라 달라지지만, 나선형이나 지그재그형 등의 형태를 가질 수 잇다. 상기 냉각 라인(160)은 냉매 저장부(미도시)에 저장된 냉매가 공급 라인(162)을 통해 공급되고 배출 라인(164)을 통해 다시 냉매 저장부로 배출된다. 상기 냉매로는 냉각수가 사용되는 것이 바람직하다.
The
상기 냉각 라인(160)은 구체적으로 상기 열전소자들의 p형 반도체를 냉각시킨다. 즉, 상기 냉각 라인(160)은 p형 반도체, 즉 발열부와 인접하도록 배치되어 상기 열전소자를 냉각하여 열전소자 어레이(150)의 냉각효과를 극대화한다. 따라서 상기 냉각 라인(160)의 냉매와 상기 열전소자의 발열부 사이의 열교환에 의해서 열전소자 자체의 기준 온도가 내려가게 되고, 상기 기준 온도가 내려감에 따라서 열전소자의 발열 및 흡열반응에 의한 온도 범위가 내려가게 된다. 즉, 상기 냉각 라인(160)에 의해 열전소자의 기준 온도를 낮춘다는 것은 상기 열전소자의 흡열부에서 보다 낮은 온도의 냉각 열을 상기 베이크 플레이트(160)에 제공할 수 있다는 것을 의미하며, 결국 웨이퍼(W)에 대한 냉각효과를 극대화시킬 수 있다. The
상기 베이크 플레이트(130) 내부에는 상기 베이크 플레이트(130)의 온도를 측정하기 위한 온도 센서(170)가 구비된다. 상기 온도 센서(170)는 상기 열선(140)에 의해 가열된 베이크 플레이트(130)의 온도 및 상기 열전소자 어레이(150)에 의해 냉각된 베이크 플레이트(130)의 온도를 측정한다. The
상기 온도 센서(170)는 상기 베이크 플레이트(130)의 각 부위에 따른 온도를 각각 측정하기 위해 다수개 구비된다. 따라서 상기 온도 센서(170)는 상기 베이크 플레이트(130)에 고르게 분포되어 구비된다. 상기 온도 센서(170)는 상기 베이크 플레이트(130)의 중심을 기준으로 동심원 형태로 배치되는 것이 바람직하다.The
상기 열선(140)에는 전원을 공급하기 위한 제1 전원부(180)가 연결된다. 상기 열선(140)은 동심원 상으로 다수개가 구비되므로, 상기 다수개의 열선(140)은 개별적으로 제1 전원부(180)가 연결된다. 즉 상기 열선(140)의 개수와 상기 제1 전 원부(180)의 개수는 동일하다. 그러므로 상기 열선(140)들은 개별적으로 가열이 가능하다.The
상기 열전소자 어레이(150)에는 전원을 공급하기 위한 제2 전원부(190)가 연결된다. 상기 열전소자 어레이(150)는 다수의 열전소자로 구성되고, 상기 각각의 열전소자는 개별적으로 제2 전원부(190)가 연결된다. 즉 상기 열전소자의 개수와 상기 제2 전원부(190)의 개수는 동일하다. 그러므로 상기 열전소자들은 개별적으로 냉각이 가능하다.A second
상기 온도 센서(170)들에서 검출된 온도와 기 설정된 온도를 비교하여 상기 베이크 플레이트(130)의 각 부위의 온도가 상기 설정된 온도에 근접하도록 상기 제1 전원부(180)들 및 제2 전원부(190)들을 각각 제어하는 온도 제어부(200)를 구비한다. 즉, 상기 온도 제어부(200)는 상기 베이크 플레이트(130)의 가열하는 경우 상기 베이크 플레이트(130)가 기 설정된 온도로 가열되도록 제1 전원부(180)를 제어하고, 상기 베이크 플레이트(130)의 냉각하는 경우 상기 베이크 플레이트(130)가 기 설정된 온도로 냉각되도록 제2 전원부(190)를 제어한다. The first
구체적으로 살펴보면, 상기 베이크 플레이트(130)의 가열하는 경우 상기 온도 제어부(200)는 온도 센서(170)들로부터 검출된 온도를 각각 입력받고, 상기 입력받은 온도를 기 설정된 온도와 각각 비교한다. 상기 비교 결과, 상기 입력 온도가 기 설정된 온도에 비해 낮게 검출되는 부위에는 상기 부위의 하부에 위치하는 열선(140)의 전원이 온(on) 되도록 하는 신호를 출력시킨다. 또한, 상기 입력 온도가 기 설정된 온도에 비해 높게 검출되는 부위에는 상기 부위의 하부에 위치하는 열선(140)의 전원이 오프(off) 되도록 하는 신호를 출력시킨다. In detail, when the
상기 베이크 플레이트(130)의 냉각하는 경우 상기 온도 제어부(200)는 온도 센서(170)들로부터 검출된 온도를 각각 입력받고, 상기 입력받은 온도를 기 설정된 온도와 각각 비교한다. 상기 비교 결과, 상기 입력 온도가 기 설정된 온도에 비해 높게 검출되는 부위에는 상기 부위의 하부에 위치하는 열전소자의 전원이 온(on) 되도록 하는 신호를 출력시키거나 더 많은 전원이 상기 열전소자로 공급되도록 하는 신호를 출력시킨다. 또한, 상기 입력 온도가 기 설정된 온도에 비해 낮게 검출되는 부위에는 상기 부위의 하부에 위치하는 열전소자의 전원이 오프(off) 되도록 하는 신호를 출력시키거나 더 작은 전원이 상기열전소자로 공급되도록 하는 신호를 출력시킨다. When the
상기와 같이, 베이크 플레이트(130)에 다수개의 온도 센서(170)를 구비하고, 상기 온도 센서(170)에 의해 검출된 온도를 기준으로 상기 베이크 플레이트(130)의 구비된 열선(140)들의 온도 및 상기 열전소자의 온도를 개별적으로 컨트롤함으로서 상기 베이크 플레이트(130)를 원하는 온도로 가열하거나 냉각할 수 있다.As described above, a plurality of
상술한 바와 같이 본 발명의 베이크 장치는 열전소자 어레이를 이용하여 베이크 플레이트를 원하는 온도로 빠르게 냉각할 수 있다. 따라서, 상기 베이크 플레이트의 냉각시 소요되는 시간을 줄일 수 있다. 또한 상기 베이크 플레이트의 온도를 정밀하게 제어할 수 있어 상기 베이크 공정에서의 불량 발생을 최소화할 수 있다. As described above, the baking apparatus of the present invention can quickly cool the bake plate to a desired temperature by using a thermoelectric element array. Therefore, the time required for cooling the bake plate can be reduced. In addition, it is possible to precisely control the temperature of the baking plate to minimize the occurrence of defects in the baking process.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. As described above, although described with reference to a preferred embodiment of the present invention, those skilled in the art will be variously modified without departing from the spirit and scope of the invention described in the claims below. And can be changed.
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040098439A KR20060059379A (en) | 2004-11-29 | 2004-11-29 | Apparatus for baking a wafer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040098439A KR20060059379A (en) | 2004-11-29 | 2004-11-29 | Apparatus for baking a wafer |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20060059379A true KR20060059379A (en) | 2006-06-02 |
Family
ID=37156575
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040098439A KR20060059379A (en) | 2004-11-29 | 2004-11-29 | Apparatus for baking a wafer |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20060059379A (en) |
-
2004
- 2004-11-29 KR KR1020040098439A patent/KR20060059379A/en not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6018616A (en) | Thermal cycling module and process using radiant heat | |
TWI541517B (en) | Methods of fault detection for multiplexed heater array | |
US6353209B1 (en) | Temperature processing module | |
US5927077A (en) | Processing system hot plate construction substrate | |
JP3665826B2 (en) | Substrate heat treatment equipment | |
JP6772258B2 (en) | Preheating method for millisecond annealing system | |
US6359264B1 (en) | Thermal cycling module | |
JP2011503877A (en) | Workpiece support with fluid zone for temperature control | |
US20060242967A1 (en) | Termoelectric heating and cooling apparatus for semiconductor processing | |
US20080093057A1 (en) | Cooling apparatus having an auxiliary chiller, and an apparatus and method of fabricating a semiconductor device using the same | |
KR20010015662A (en) | Integrated bake and chill plate | |
KR101634452B1 (en) | Chuck structure for testing a wafer using probe card | |
KR102490594B1 (en) | Chuck of supporting substrate and probe station having the same | |
US6261365B1 (en) | Heat treatment method, heat treatment apparatus and treatment system | |
TWI657523B (en) | Heating platform, thermal treatment and manufacturing method | |
JPH10256325A (en) | Temperature controlling plate for semiconductor wafer tester | |
KR20080096068A (en) | Testing apparatus of semiconductor device and adjusting method of temperature for testing the semiconductor device | |
KR100920399B1 (en) | cooling block and substrate processing apparatus including the cooling block | |
KR101292605B1 (en) | Apparatus for controlling surface temperature of electrode static chuck | |
JP7313208B2 (en) | Substrate processing method | |
KR20060059379A (en) | Apparatus for baking a wafer | |
US6838643B2 (en) | Method and apparatus for performing baking treatment to semiconductor wafer | |
KR20110099520A (en) | Temperature control equipment of semiconductor and led wafer | |
JP2000180071A (en) | Heat-treating device | |
KR20070018170A (en) | apparatus for baking |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |