KR20060057215A - Method of de-interleaving in digital receiver - Google Patents
Method of de-interleaving in digital receiver Download PDFInfo
- Publication number
- KR20060057215A KR20060057215A KR1020040096303A KR20040096303A KR20060057215A KR 20060057215 A KR20060057215 A KR 20060057215A KR 1020040096303 A KR1020040096303 A KR 1020040096303A KR 20040096303 A KR20040096303 A KR 20040096303A KR 20060057215 A KR20060057215 A KR 20060057215A
- Authority
- KR
- South Korea
- Prior art keywords
- address
- deinterleaving
- column
- matrix
- bit
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/025—Systems for the transmission of digital non-picture data, e.g. of text during the active part of a television frame
- H04N7/035—Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal
- H04N7/0357—Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal for error detection or correction
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/41—Structure of client; Structure of client peripherals
- H04N21/4104—Peripherals receiving signals from specially adapted client devices
- H04N21/4126—The peripheral being portable, e.g. PDAs or mobile phones
- H04N21/41265—The peripheral being portable, e.g. PDAs or mobile phones having a remote control device for bidirectional communication between the remote control device and client device
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/41—Structure of client; Structure of client peripherals
- H04N21/414—Specialised client platforms, e.g. receiver in car or embedded in a mobile appliance
- H04N21/41407—Specialised client platforms, e.g. receiver in car or embedded in a mobile appliance embedded in a portable device, e.g. video client on a mobile phone, PDA, laptop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/60—Network structure or processes for video distribution between server and client or between remote clients; Control signalling between clients, server and network components; Transmission of management data between server and client, e.g. sending from server to client commands for recording incoming content stream; Communication details between server and client
- H04N21/61—Network physical structure; Signal processing
- H04N21/6106—Network physical structure; Signal processing specially adapted to the downstream path of the transmission network
- H04N21/6143—Network physical structure; Signal processing specially adapted to the downstream path of the transmission network involving transmission via a satellite
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/20—Adaptations for transmission via a GHz frequency band, e.g. via satellite
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Astronomy & Astrophysics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
Abstract
본 발명은 디지털 수신기의 역인터리빙 방법에 관한 것이다. 본 발명은 인터리빙 모드 값을 입력받아 역인터리빙을 위한 주소 행렬을 구성하는 단계와, 상기 구성된 주소 행렬을 통해 메모리의 읽기 / 쓰기 주소를 생성하는 단계와, 상기 생성된 주소에 따라 메모리에 수신된 데이터의 읽기 / 쓰기 동작을 실행하는 단계를 포함하여 이루어지는 디지털 수신기의 역인터리빙 방법을 제공한다. 따라서, 디지털 수신기의 여러 모드에 대응 가능하며 주소 행렬을 통해 비트 역인터리빙을 가능하게 하는 효과가 있다.The present invention relates to a method for deinterleaving a digital receiver. The present invention provides a method of constructing an address matrix for deinterleaving by receiving an interleaving mode value, generating a read / write address of a memory through the configured address matrix, and data received in the memory according to the generated address. It provides a method of deinterleaving a digital receiver comprising the step of performing a read / write operation. Accordingly, it is possible to cope with various modes of the digital receiver and to enable bit deinterleaving through an address matrix.
위성 DMB, 인터리브, 파일롯 신호, 인터리브 모드Satellite DMB, Interleaved, Pilot Signal, Interleaved Mode
Description
도 1은 본 발명에 따른 비트 역인터리빙 방법을 설명하기 위해 나타낸 비트 인터리버의 개념도1 is a conceptual diagram of a bit interleaver shown to explain the bit deinterleaving method according to the present invention.
도 2는 본 발명에 따른 역인터리빙 방법을 설명하기 위해 나타낸 비트 인터리버와 비트 역인터리버를 나타낸 도면2 is a diagram illustrating a bit interleaver and a bit deinterleaver shown for explaining a deinterleaving method according to the present invention.
도 3은 본 발명에 따른 역인터리빙 방법을 설명하기 위해 나타낸 인터리빙 모드에 따른 인터리브 사이즈를 나타낸 도면3 is a diagram illustrating an interleaving size according to an interleaving mode shown to explain a deinterleaving method according to the present invention.
도 4는 본 발명에 따른 역인터리빙 알고리즘을 나타낸 플로우 챠트4 is a flow chart illustrating a deinterleaving algorithm according to the present invention.
도 5는 본 발명에 따른 역인터리빙 알고리즘에서 사용되는 주소 행렬의 구성 방법을 나타낸 플로우 챠트5 is a flowchart illustrating a method of constructing an address matrix used in a deinterleaving algorithm according to the present invention.
도 6은 본 발명에 따른 실제 주소 행렬의 구성예를 나타낸 도면6 is a diagram showing a configuration example of an actual address matrix according to the present invention;
도 7은 본 발명에 따른 위성 DMB 수신기의 전체 구성을 간략히 나타낸 블록도7 is a block diagram schematically showing the overall configuration of a satellite DMB receiver according to the present invention.
- 도면의 주요부분에 대한 부호의 설명 --Explanation of symbols for the main parts of the drawings-
1 : 튜너 5 : A/D 변환부1: Tuner 5: A / D Converter
9 : 트래커 15 : 레이크 합성기 9: Tracker 15: Rake Synthesizer
25 : 데이터 모드 검출기 27 : 비트 역인터리버25: data mode detector 27: bit reverse interleaver
35 : A/V 데이터 복호기35: A / V data decoder
본 발명은 디지털 수신기의 역인터리빙 방법에 관한 것으로, 보다 상세하게는 이동 수신 환경에서도 보다 안정적인 수신이 가능하도록 하는 오류 정정 부호화 방법 중 인터리빙되어 송신된 신호를 역인터리빙하는 방법에 관한 것이다.The present invention relates to a deinterleaving method of a digital receiver, and more particularly, to a method of deinterleaving an interleaved transmitted signal among error correction encoding methods for more stable reception in a mobile reception environment.
이하, CDM 전송 방식을 사용하는 위성 DMB(Digital Multimedia Broadcasting) 수신기를 예로들어 설명한다.Hereinafter, a satellite digital multimedia broadcasting (DMB) receiver using a CDM transmission method will be described.
상기 위성 DMB 수신기에서 오류 정정을 위한 역인터리빙 방법에 관한 부분은 스펙(spec)에 명시된 내용은 없고 구현상의 문제이므로 구체적으로 정의되어 있는 선행 기술은 없다. 여기서 간단히 상기 위성 DMB 수신기에 관해 살펴보면 다음과 같다.The portion of the deinterleaving method for error correction in the satellite DMB receiver is not specified in the spec and is an implementation problem, so there is no specific prior art defined. Here, the satellite DMB receiver will be briefly described as follows.
방송의 디지털화는 데이터 전송과 멀티미디어 서비스를 포괄하는 디지털 멀티미디어 방송(DMB : Digital Multimedia Broadcasting, 이하 'DMB')을 가능하도록 만들었다. 상기 DMB는 전송 채널상의 잡음과 왜곡에 강인하고, 전송 효율이 높을뿐 아니라 멀티미디어 서비스를 가능하게 하는 장점을 갖고 있다.Digitalization of broadcasts has made Digital Multimedia Broadcasting (DMB) possible, encompassing data transmission and multimedia services. The DMB is robust against noise and distortion on a transmission channel, has a high transmission efficiency and has an advantage of enabling a multimedia service.
한국에서 채택된 위성 DMB 방송은 일본식의 시스템 E 방식을 기반으로 하고 있으며, 연주설비, 지구국, 위성, 지상 중계설비 및 가입자 수신기로 이루어져 있 다.The satellite DMB broadcasting adopted in Korea is based on the Japanese system E system and consists of a performance equipment, earth station, satellite, terrestrial relay equipment and subscriber receiver.
이러한 위성 DMB 방송 시스템은 멀티미디어 컨텐츠를 상기 지구국 송출센터에서 위성으로 송출하며, 사용자는 상기 위성으로부터 직접 수신하거나 또는 신호의 세기가 약한 음영지역에서는 갭필터(Gap Filler)라는 지상 보조 중계설비로부터 수신하도록 동작하게 된다.The satellite DMB broadcasting system transmits multimedia contents from the earth station transmission center to the satellite, and the user receives the data directly from the satellite or from a terrestrial auxiliary relay called a gap filter in a shaded area where the signal strength is weak. It will work.
이때, 상기 위성 DMB의 전송 채널은 무선 이동 수신 채널로써, 수신 신호의 크기(Amplitude)가 시변(Time Varying)할 뿐만 아니라, 이동 수신의 영향으로 수신 신호 스펙트럼의 도플러 천이(Doppler shift)가 발생한다. In this case, the transmission channel of the satellite DMB is a wireless mobile reception channel, and the amplitude of the received signal is not only time-varying, but also the Doppler shift of the received signal spectrum occurs due to the mobile reception. .
따라서, 이러한 채널 환경하에서의 송수신을 고려하여, 위성 DMB 전송 방식은 코드 분할 다중화(CDM : Code Divison Multiplexing, 이하 'CDM') 전송 방식을 채택하였다.Therefore, in consideration of the transmission and reception in such a channel environment, the satellite DMB transmission method adopts a code division multiplexing (CDM) transmission method.
상기 CDM 전송 방식은 전송하려는 데이터에 상기 데이터보다 훨씬 빠른 전송율을 갖는 의사잡음(Pseudo Noise) 신호를 곱함으로써 주파수 확산을 시켜 전송하는 방식으로 넓은 대역에 걸쳐 신호가 존재하므로 협대역 신호 간섭(Narrow-band interface)에 강한 특성을 가지며, 레이크(RAKE) 구조의 수신기를 통해 다중 경로에 의한 수신 성능 열화를 줄이게 된다.The CDM transmission method is a method of multiplying a data to be transmitted by a pseudo noise signal having a data rate much faster than that of the data to spread and transmit the signal. band interface), and the receiver of the RAKE structure reduces the degradation of reception performance due to the multipath.
이러한 CDM 전송 방식을 사용하는 위성 DMB는 CD급 음질과 다양한 채널을 이용한 날씨, 교통, 비디오 정보등을 방송하는 대표적인 통신, 방송 융합의 신개념 서비스이다.Satellite DMB using the CDM transmission method is a new concept service of convergence communication and broadcasting, which broadcasts weather, traffic, and video information using CD quality sound and various channels.
이러한 위성 DMB에 있어 순간 잡음에 의한 내성 강화를 위해 인터리빙 (interleaving) 방법을 사용한다. 상기 인터리빙은 송신단에서 일정 규칙에 따라 신호를 뒤섞는 과정을 이야기하며, 역인터리빙(de-interleaving)이란 수신단에서 상기 뒤섞인 신호를 원래의 순서데로 재배열하는 과정을 의미한다.In such satellite DMB, an interleaving method is used to improve immunity from instantaneous noise. The interleaving refers to a process of mixing signals in a transmitter according to a predetermined rule, and de-interleaving refers to a process of rearranging the mixed signals in an original order in a receiver.
상기 역인터리빙은 수신단의 FEC(Foward Error Correction)단에서 이루어지며, 특히 비트 역인터리버는 연집 오류를 분산하여, FEC 시스템에서 정정 가능한 범위의 오류로 바꾸어주기 때문에 오류를 정정하기 위해서는 반드시 필요한 블록이다. 따라서, 위성 DMB에서 비트 역인터리빙 방법의 개발은 중요한 문제가 아닐수 없다.The reverse interleaving is performed at the Forward Error Correction (FEC) stage of the receiver. In particular, the bit reverse interleaver distributes the concatenation error and converts the error into a range of errors that can be corrected in the FEC system. Therefore, the development of bit deinterleaving method in satellite DMB is an important problem.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 위성 DMB 시스템에서 정의된 비트 인터리버 규격에 따라 여러 모드에 대응하는 비트 역인터리빙을 수행하는 알고리즘을 제안하는데 있다.The present invention is to solve the above problems, and to propose an algorithm for performing bit deinterleaving corresponding to various modes according to the bit interleaver standard defined in the satellite DMB system.
상기 목적을 달성하기 위하여, 본 발명은 인터리빙 모드 값을 입력받아 역인터리빙을 위한 주소 행렬을 구성하는 단계와, 상기 구성된 주소 행렬을 통해 메모리의 읽기 / 쓰기 주소를 생성하는 단계와, 상기 생성된 주소에 따라 메모리에 수신된 데이터의 읽기 / 쓰기 동작을 실행하는 단계를 포함하여 이루어지는 디지털 수신기의 역인터리빙 방법을 제공한다.In order to achieve the above object, the present invention comprises the steps of constructing an address matrix for deinterleaving by receiving an interleaving mode value, generating a read / write address of the memory through the configured address matrix, and the generated address According to the present invention, there is provided a method of deinterleaving a digital receiver, the method including performing a read / write operation of data received in a memory.
상기 주소 행렬 구성 단계는, 0부터 (B-1)*N/2 까지의 값들로 행렬의 첫번째 열을 구성하는 단계와, 가지수(B)에서 구성된 열번호를 뺀 값에 인터리브 사이즈를 곱한 수만큼 이동하여 다음 열을 구성하는 단계와, 상기 단계를 마지막 열의 마지막 행이 0이 될때까지 반복하는 단계를 포함하여 이루어짐을 특징으로 한다.The address matrix constructing step includes constructing the first column of the matrix with values from 0 to (B-1) * N / 2, and multiplying the interleaved size by subtracting the column number configured from the branch number (B). Moving to the next column to form the next column, and repeating the step until the last row of the last column becomes zero.
따라서, 본 발명에 의하면, 위성 DMB 수신기의 여러 모드에 대응 가능하며 주소 행렬을 통해 비트 역인터리빙을 가능하게 하는 효과가 있다.Accordingly, according to the present invention, it is possible to cope with various modes of the satellite DMB receiver and to enable bit deinterleaving through an address matrix.
이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 설명한다.Hereinafter, with reference to the accompanying drawings, preferred embodiments of the present invention that can specifically realize the above object will be described.
아울러 본발명에서 사용되는 용어는 가능한한 현재 널리 사용되는 일반적인 용어를 선택하였으나, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며 이 경우는 해당되는 발명의 설명부분에서 상세히 그 의미를 기재하였으므로, 단순한 용어의 명칭이 아닌 용어가 가지는 의미로서 본발명을 파악하여야 됨을 밝혀두고자 한다. In addition, the terminology used in the present invention was selected as a general term widely used as possible now, but in some cases, the term is arbitrarily selected by the applicant, in which case the meaning is described in detail in the corresponding description of the invention, The present invention is to be understood as the meaning of terms rather than names.
도 1은 본 발명에 따른 비트 역인터리빙 방법을 설명하기 위해 나타낸 비트 인터리버의 개념도이다.1 is a conceptual diagram of a bit interleaver shown for explaining a bit deinterleaving method according to the present invention.
도 1과 같이, 위성 DMB 규격에서 정의하고 있는 비트 인터리버는 비트 단위로 주기 51인 분할형 길쌈 인터리브 방식을 취하고 있다. 즉, 0부터 50까지의 주기를 갖고 시간 지연 방식으로 비트 단위로 인터리빙이 수행되는 것이다.As shown in FIG. 1, the bit interleaver defined in the satellite DMB standard adopts a partitioned convolutional interleaving method having a period of 51 in units of bits. That is, interleaving is performed bit by bit in a time delay manner with a period from 0 to 50.
이를 좀 더 자세히 설명하면, 데이터 프레임에서 처음 비트는 지연없이 출력되고, 다음의 비트는 0부터 50까지의 숫자 중 17에 인터리브 사이즈(m)를 곱한만큼 지연되어 출력된다. 다음의 비트는 34에 인터리브 사이즈(m)만큼 곱한만큼 지연되어 출력되며 그 다음의 비트는 인터리브 사이즈(m)만큼 지연되어 출력된다.
In more detail, the first bit is output without delay in the data frame, and the next bit is delayed by 17 of the
이와 같은 방법으로 51개의 주기를 갖도록 지연 출력되어 배열됨으로써 인터리브되는 것이다. 물론, 이때 상기 주기는 0부터 50까지 일정하게 배열되어도 비트단위로 시간지연되어 인터리브되지만 그 무작위성을 더하기 위해 0부터 50까지의 숫자를 다시 랜덤하게 배열하는 것이다.In this manner, the delayed outputs are arranged to have 51 cycles so that they are interleaved. Of course, the period is interleaved with time delay in units of bits even if the period is constantly arranged from 0 to 50, but the numbers from 0 to 50 are randomly arranged again to add the randomness.
상기 랜덤하게 배열된 형태는 송신단과 수신단에서 알고 있어야 할 값 중 하나이다. 이러한 인터리빙 형태와 이에 따른 역인터리빙 방법은 첨부한 도 2를 참조하여 설명하면 다음과 같다.The randomly arranged form is one of values that should be known to the transmitter and the receiver. The interleaving form and the reverse interleaving method according to the present invention will be described with reference to FIG. 2.
도 2는 본 발명에 따른 역인터리빙 방법을 설명하기 위해 나타낸 비트 인터리버와 비트 역인터리버를 나타낸 도면이다.2 is a diagram illustrating a bit interleaver and a bit deinterleaver shown to explain a deinterleaving method according to the present invention.
도 2와 같이, 주기가 51인 인터리버는 51개의 가지(Branch)를 갖고, 각 비트마다 하나의 가지가 선택되어 지연 출력됨으로써 인터리브된다. 이때, 상기 도 2의 박스는 지연소자를 나타낸 것으로 일예로 가지 1의 경우는 17에 인터리브 사이즈(m)을 곱한만큼 지연되어 출력될 것이다. 이때 가지 0의 경우는 지연없이 출력되는 경우이다.As shown in FIG. 2, the interleaver having a period of 51 has 51 branches, and one branch is selected and delayed for each bit to be interleaved. In this case, the box of FIG. 2 illustrates a delay element. For example, in case of the
이러한 인터리빙을 위한 시간 지연 관계를 좀 더 자세히 설명하면, 지연량이 0인 비트의 위치를 0번째로 했을때, n번째 위치에 있는 비트의 지연량 D는 다음의 수식과 같이 계산할 수 있다.In more detail, the time delay relationship for interleaving will be described in detail. When the bit position of the delay amount is 0, the delay amount D of the bit in the n-th position can be calculated using the following equation.
상기 수식에서 I는 n을 51로 나눈 나머지를 3으로 나누었을때의 몫의 소수점 이하를 잘라낸 값으로 0에서 16까지의 정수이다. 또한 상기 J는 n을 3으로 나누었을때의 나머지이며 0에서 2까지의 정수이다.In the above formula, I is an integer of 0 to 16, which is a value obtained by cutting off the decimal point of the quotient when n is divided by 51 and the remainder is divided by 3. J is the remainder of n divided by 3 and is an integer from 0 to 2.
한편, 상기 인터리브 사이즈(m)은 첨부한 도 3에 도시하였으며, 도 3과 같이 각 인터리브 모드에 따라 인터리브 사이즈가 다르게 설정된다. 상기 인터리브 사이즈가 654인 것이 디폴트 값으로 사용된다.Meanwhile, the interleave size m is shown in FIG. 3, and the interleave size is set differently according to each interleave mode as shown in FIG. 3. The interleave size of 654 is used as a default value.
이와 같은 방법으로 인터리빙된 데이터에 대해 수신단에서 이루어지는 역인터리빙 관계를 설명하면 다음과 같다.Referring to the reverse interleaving relationship performed at the receiving end with respect to the interleaved data in this manner, it will be described below.
도 2와 같이, 역인터리버에서의 지연 소자의 배열은 인터리버에서 배열된 지연소자의 역순으로 배열된다. As shown in Fig. 2, the arrangement of the delay elements in the reverse interleaver is arranged in the reverse order of the delay elements arranged in the interleaver.
이를 예를들어 설명하면, 인터리버에서 가지 0에 해당하는 비트는 지연없이 출력된바, 역인터리버에서 가지 0은 50 * m 만큼 지연되어 출력되도록 한다(상기 지연량은 설명의 편의를 위한 것으로 실제 지연량은 앞서 설명한 수학식 1에 의해 계산된 결과이다). 또한, 인터리버에서 가지 1에 해당하는 비트는 17 * m 만큼 지연되어 출력된바, 역인터리버에서는 33 * m 만큼 지연되어 출력됨으로써 결과적으로 가지 0과 가지 1은 51 주기를 갖게 되어 인터리브되기 전에 배열되었던 비트 순서대로 출력된다.For example, the bit corresponding to the
좀 더 예를 들어보면, 인터리버의 가지 2는 34 * m 만큼 지연되고 역인터리버의 가지 2는 16 * m만큼 지연되므로 상기 역인터리버에서 출력되는 비트는 51 주기를 갖도록 지연되어 출력된다.For example, since the
마찬가지로 51개의 가지 모두 같은 주기를 갖도록 인터리버나 역인터리버의 지연소자가 배열됨으로써, 상기 인터리버를 통해 일정 시간 지연되어 인터리빙된 데이터가 상기 역인터리버를 통해 다시 같은 주기를 갖도록 시간 지연되어 출력되어 결과적으로 인터리빙되기 전의 데이터가 역인터리버를 통해 출력되는 것이다.Similarly, the delay elements of the interleaver or the reverse interleaver are arranged so that all 51 branches have the same period, so that the interleaved data is delayed for a certain time through the interleaver and outputted with the same period again through the reverse interleaver. The data before it is output through the reverse interleaver.
이러한 인터리빙 및 역인터리빙 방법에 따라 본 발명에 따른 역인터리빙 알고리즘을 첨부한 도 4를 참조하여 설명하면 다음과 같다. 설명의 편의를 위해 해당 단계의 좀 더 자세한 설명이 필요한 곳에서는 다시 첨부한 도면을 참조하여 설명함을 밝혀둔다.Referring to Figure 4 attached to the deinterleaving algorithm according to the present invention according to the interleaving and deinterleaving method as follows. For convenience of description, where more detailed explanation of the steps is required, it will be described with reference to the accompanying drawings again.
도 4는 본 발명에 따른 역인터리빙 알고리즘을 나타낸 플로우 챠트이다.4 is a flowchart illustrating a deinterleaving algorithm according to the present invention.
도 4와 같이, 역인터리버에서는 수신된 데이터의 역인터리빙을 위해 먼저 인터리빙 모드값을 입력받아 주소 행렬을 구성한다.(S10)As shown in FIG. 4, the inverse interleaver first receives an interleaving mode value to construct an address matrix for reverse interleaving of received data.
이때, 상기 인터리빙 모드값이란 첨부한 도 3에 도시되어 있으며, 도 3에서와 같이 각 인터리브 사이즈(m)에 따른 인터리브 모드 검출값이 존재하여 수신기가 상기 검출값을 통해 각 모드에 따른 인터리브 사이즈(m)를 알 수 있게 된다.In this case, the interleaving mode value is shown in FIG. 3, and as shown in FIG. 3, an interleaved mode detection value corresponding to each interleave size (m) is present. m) can be known.
상기 인터리빙 모드값에 따라 구성되는 상기 주소 행렬은 첨부한 도 5를 참조하여 설명한다.The address matrix constructed according to the interleaving mode value will be described with reference to FIG. 5.
도 5는 본 발명에 따른 역인터리빙 알고리즘에서 사용되는 주소 행렬의 구성 방법을 나타낸 플로우 챠트이다.5 is a flowchart illustrating a method of constructing an address matrix used in a deinterleaving algorithm according to the present invention.
도 5와 같이, 주소 행렬은 최초 0부터 (B-1)*N/2 까지의 값들로 행렬의 첫번째 열을 구성한다.(S10) 이때 상기 수식에서 B는 가지(Branch)의 개수를 나타내며, N은 상기 가지에 인터리브 사이즈를 곱한 값이다.(N = B * m) As shown in FIG. 5, the address matrix constitutes the first column of the matrix with values from 0 to (B-1) * N / 2. (S10) In the above formula, B represents the number of branches. N is the branch multiplied by the interleave size (N = B * m)
다음 상기 첫번째 열의 다음 열은 상기 가지수에서 구성된 열의 번호를 뺀수에서 인터리브 사이즈를 곱한값만큼 이동하여 구성한다.(S20)(B-(구성된열번호))*M) 즉, 상기 구성된 첫번째열에 다음의 두번째 열을 구성할때는 상기 가지수에서 구성된 첫번째 열의 번호인 1을 뺀 값에 다시 인터리브 사이즈를 곱한 수만큼 이동시켜 구성하는 것이다.The next column of the first column is constructed by shifting the interleaved size by subtracting the number of columns constructed from the branch number. (S20) (B- (configured column number)) * M) When constructing the second column of, it is configured by shifting the interleaved size by subtracting 1, which is the number of the first column of the branch.
마찬가지로, 다음의 세번째 열을 구성할때는 상기 가지수에서 구성된 두번째열의 번호인 2를 뺀 값에 다시 인터리브 사이즈를 곱한 수만큼 이동시켜 구성한다.Similarly, when configuring the next third column, the subtracted number, which is the number of the second column configured from the branch number, is moved by the number multiplied by the interleave size.
이와 같은 열의 구성은 마지막열(B번째 열)의 마지막 행의 값이 0이 될때까지 반복한다.(S30) 이와 같이하면 B * [(B - 1) * N/2] + 1의 주소 행렬이 구성된다. The configuration of such a column is repeated until the value of the last row of the last column (B column) becomes 0. (S30) In this case, the address matrix of B * [(B-1) * N / 2] + 1 is repeated. It is composed.
상기 본 발명에 따른 주소 행렬 구성 단계에 따라 실제 주소 행렬이 구성되는 형태는 첨부한 도 6에 도시하였다.The configuration of the actual address matrix according to the address matrix construction step according to the present invention is shown in FIG. 6.
도 6에서 예시한 주소 행렬은 설명의 편의를 위해 B=4, m=2, N=8 인 경우를 예시한 것이다.The address matrix illustrated in FIG. 6 illustrates a case where B = 4, m = 2, and N = 8 for convenience of description.
도 6과 같이, 주소 행렬에서 첫번째 열은 상기 도 5의 플로우 챠트에서 단계 10(S10)의 수식에 따라 0부터 12까지 배열된다.(B=4, N=8이므로) 다음 열은 단계 20(S20)의 수식에 따라 구성되는바 6 만큼 이동하게 되므로 0이 열방향으로 6칸 내려가 있음을 볼 수 있다. 그 다음 열은 단계 20(S20)의 수식에 따라 4 만큼 이동하게 되므로 다시 0이 4만큼 열방향으로 이동하게 된다. 같은 방법으로 마지막 열을 구성하면 마지막 열의 마지막 행이 0이 되고 주소 행렬이 구성된다. As shown in FIG. 6, the first column in the address matrix is arranged from 0 to 12 according to the formula of step 10 (S10) in the flowchart of FIG. 5 (since B = 4 and N = 8). It is configured according to the formula of S20), so it can be seen that 0 is moved down 6 spaces in the column direction. Since the next column is moved by 4 according to the formula of step 20 (S20), 0 is moved in the column direction by 4 again. In the same way, when you construct the last column, the last row of the last column is zero and the address matrix is constructed.
한편, 본 발명에서와 같이 주소 행렬을 구성한 이후에는 다시 도 4와 같이 상기 주소 행렬을 통해 메모리의 읽기 / 쓰기 주소를 생성한다.(S20)On the other hand, after configuring the address matrix as in the present invention, the read / write address of the memory is generated again through the address matrix as shown in Figure 4 (S20).
즉, 상기 주소 행렬의 매 행에서 한 열씩 이동하면서 쓰기 주소(WA : Write Address)를 만들고, 상기 쓰기 주소를 한 번 이동하여 읽기 주소(RA : Read Address)를 만드는 것이다.That is, a write address (WA) is created while moving one column in each row of the address matrix, and a read address (RA) is created by moving the write address once.
이를 첨부한 도 6의 주소 행렬을 참조하여 설명하면 쓰기 주소는 다음과 같다.Referring to the address matrix of FIG. 6 attached thereto, the write address is as follows.
0, 7, 3, 1, 1, 8, 4, 2, 2, 9, 5, 3, ... , 12, 6, 2, 0, 7, ... , (반복)0, 7, 3, 1, 1, 8, 4, 2, 2, 9, 5, 3, ..., 12, 6, 2, 0, 7, ..., (repeat)
이때, 읽기 주소는 상기 쓰기 주소를 한 번 이동하여 구성하므로 읽기 주소는 다음과 같다.In this case, since the read address is configured by moving the write address once, the read address is as follows.
X, 0, 7, 3, 1, 1, 8, 4, 2, 2, 9, 5, 3, ... ,12, 6, 2, 0, 7, ... ,(반복)X, 0, 7, 3, 1, 1, 8, 4, 2, 2, 9, 5, 3, ..., 12, 6, 2, 0, 7, ..., (repeat)
즉, 어떤 주소에 데이터를 먼저 쓰고, 그 다음 클럭에 같은 주소의 데이터를 읽어내는 것이다.That is, it writes data to an address first, and then reads data from the same address on a clock.
이와 같이 읽기 / 쓰기 주소를 생성한 이후 실제 데이터가 입력되면, 상기 발생된 주소로써 메모리에 읽기 / 쓰기 동작을 실행한다.(S30)As described above, when actual data is input after generating the read / write address, the read / write operation is executed in the memory using the generated address.
한편, 첨부한 도 7은 본 발명의 실시예에 따른 기술 사상이 구현되는 위성 DMB 수신기의 전체 구성을 간략히 나타낸 블록도이다.On the other hand, Figure 7 is a block diagram showing the overall configuration of the satellite DMB receiver in which the technical idea according to an embodiment of the present invention is implemented.
도 7과 같이, 안테나를 통해 입력된 수신 신호는 튜너(1)를 통해 기저대역(Baseband) 신호로 변환되며, AGC(Automatic Gain Controller)부(3)를 통해 그 신호의 크기가 일정하게 유지된다. 상기 AGC부(3)에 의해 크기가 비교적 일정해진 신 호는 A/D 변환부(Analog / Digital Converter)(5)에서 표본화(Sampling)되어 디지털 신호로 변환된다.As shown in FIG. 7, the received signal input through the antenna is converted into a baseband signal through the
CDM 전송 방식에서는 신호의 확산에 사용된 의사 잡음 시퀀스(Pseudo-Noise Sequence)의 포착이 우선되어야 하는바, 이 과정은 신호의 포착(Acquisition)과 추적(Tracking) 단계로 나누어진다.In the CDM transmission method, the acquisition of a pseudo-noise sequence used for spreading a signal should be prioritized. This process is divided into an acquisition and a tracking step.
상기 의사 잡음 시퀀스의 구분 단위를 칩(chip)이라 하므로, 상기 포착이란 수신기에서 신호 동기를 ±1/2 칩 이내로 확보하는 과정이며 이러한 과정은 서처(Searcher)(7)에서 수행된다. 상기 신호의 추적은 이렇게 포착된 신호의 동기를 미세하게 맞추는 것으로, 트래커(Tracker)(9(1),…,9(n))에서 수행된다.Since the division unit of the pseudo noise sequence is called a chip, the acquisition is a process of securing signal synchronization within ± 1/2 chips at a receiver, and this process is performed by a searcher 7. The tracking of the signal finely synchronizes the captured signal, and is performed in the trackers 9 (1), ..., 9 (n).
이렇게 해서 동기를 맞춘 신호는 PN 역확산 및 WALSH 역확산부(11(1),…,11(n))에서 수신기에서 생성한 의사 잡음 시퀀스를 곱함으로써 역확산되고, CDM 채널을 구분하는데 사용된 WALSH 코드를 곱함으로써 원하는 CDM 채널의 심볼을 추출하게 된다.The synchronized signal is then despread by multiplying the pseudo-noise sequences generated by the receiver in the PN despreading and WALSH despreading units 11 (1), ..., 11 (n), and used to distinguish the CDM channels. By multiplying the WALSH code, the symbol of the desired CDM channel is extracted.
이러한 과정은 상기 서처(7)에서 찾아준 모든 다중 경로에서 수행되며, 상기 경로 각각을 핑거(Finger)라 명명한다.This process is performed in all the multiple paths found in the searcher (7), each of which is called a finger.
이후, 주파수 옵셋 추정기(Frequency offset estimator)(13)에서는 상기 각 핑거별로 주파수 옵셋을 추정하여 이를 합성한 뒤에, 튜너(1)로 피드백하여 주파수 옵셋을 보정하게 된다.Thereafter, the frequency offset
이러한 과정을 통해 추출된 심볼은 레이크(Rake) 합성기(15)에서 합성되는데, 이때, 수신 채널 환경을 추정(Channel Estimation)해서 보상함으로써 수신 성 능을 향상시키는 방법을 사용하기도 한다. 상기 레이크 합성은 복조를 원하는 모든 CDM 채널에 대해서 수행된다.The symbols extracted through this process are synthesized by the
이후, 프레임 및 슈퍼 프레임 타이밍 추출회로(17)에서는 파일롯 신호에 포함된 프레임 및 슈퍼 프레임의 타이밍을 추출해내어 후단의 채널 복호(decoding) 과정에서 채널 복호의 시작 위치를 지정하는 등의 수신 신호의 타이밍을 맞추는 역할을 하게 된다.Thereafter, the frame and super frame
이후, 상기 제어 채널인 파일롯 채널은 길쌈 복호 및 역인터리빙등의 해당 구성 블록을 통해 복조되는바, 특히 데이터 모드 검출기(25)에서 본 발명에 따른 인터리빙 모드에 관한 정보를 얻어내어 데이터 채널의 복호에 이용한다.The pilot channel, which is the control channel, is then demodulated through the corresponding building blocks, such as convolutional decoding and reverse interleaving. In particular, the
한편, 데이터 채널은 비트 역인터리버(27)에서 본 발명의 실시예에 따른 방법으로 역인터리빙을 수행한다. 즉, 상기 데이터 모드 검출기(25)에서 검출된 인터리빙 모드값을 입력받아 주소 행렬을 구성하고, 상기 주소 행렬을 통해 메모리의 읽기 / 쓰기 주소를 생성하며, 생성된 주소에 따라 수신된 데이터에 대한 읽기 / 쓰기 동작을 수행함으로써 역인터리빙하는 것이다.On the other hand, the data channel performs deinterleaving in the
이후, 상기 비트 역인터리빙된 데이터는 해당 구성 블록을 통해 길쌈 복호되고, 다시 바이트 역인터리빙된 연후에 RS 복호되고 A/V 데이터 복호됨으로써 A/V 데이터를 화면(미도시)에 디스플레이하게 된다.Thereafter, the bit deinterleaved data is convolutionally decoded through the corresponding construction block, and after RS deinterleaving again, RS decoded and A / V data decoded to display A / V data on a screen (not shown).
본 발명은 상술한 실시예에 한정되지 않으며, 첨부된 청구범위에서 알 수 있는 바와 같이 본 발명이 속한 분야의 통상의 지식을 가진 자에 의해 변형이 가능하고 이러한 변형은 본 발명의 범위에 속한다. The present invention is not limited to the above-described embodiments, and as can be seen in the appended claims, modifications can be made by those skilled in the art to which the invention pertains, and such modifications are within the scope of the present invention.
상기에서 설명한 본 발명에 따른 오류 정정 부호화 방법은 위성 DMB 수신기의 여러 모드에 대응 가능하며 간단한 주소 발생 알고리즘으로써 비트 역인터리빙을 가능하게 하는 효과가 있다.The error correction encoding method according to the present invention described above can cope with various modes of a satellite DMB receiver and has an effect of enabling bit deinterleaving as a simple address generation algorithm.
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040096303A KR20060057215A (en) | 2004-11-23 | 2004-11-23 | Method of de-interleaving in digital receiver |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040096303A KR20060057215A (en) | 2004-11-23 | 2004-11-23 | Method of de-interleaving in digital receiver |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20060057215A true KR20060057215A (en) | 2006-05-26 |
Family
ID=37152679
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040096303A KR20060057215A (en) | 2004-11-23 | 2004-11-23 | Method of de-interleaving in digital receiver |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20060057215A (en) |
-
2004
- 2004-11-23 KR KR1020040096303A patent/KR20060057215A/en not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6061387A (en) | Method and system for turbo-coded satellite digital audio broadcasting | |
JP2003521840A (en) | Method for evaluating amplitude and phase in wireless communication system | |
KR100777280B1 (en) | Forward error correction in digital multimedia broadcasting a receiving set | |
KR20060057215A (en) | Method of de-interleaving in digital receiver | |
KR100720547B1 (en) | bit De-interlever and DMB receiver using the same | |
KR100672413B1 (en) | Mobile broadcasting reception method | |
KR100686046B1 (en) | Apparatus and Method of channel estimating in Digital receiver | |
KR100617129B1 (en) | Digital Multimedia Broadcasting Receiver with Forward Error Correction | |
JP4823165B2 (en) | OFDM receiver | |
KR101147769B1 (en) | Digital broadcasting system and processing method | |
KR100685999B1 (en) | Apparatus and Method of rake combining using noise estimator | |
JP3144411B2 (en) | Spread spectrum communication equipment | |
KR100873130B1 (en) | Digital broadcasting receiver | |
KR101100178B1 (en) | Apparatus and Method for gain compensates using channel estimator | |
KR100771609B1 (en) | Method of Time-Shift function in Digital MultimediA Broadcasting a receiving set | |
KR100672303B1 (en) | Apparatus and Method for detecting Gap filter ID in Digital receiver | |
KR100686054B1 (en) | method and apparatus for transmitting pilot information of mobile broadcasting receiver | |
KR100672414B1 (en) | RAKE combinator of mobile-type broadcasting receiver | |
KR100698152B1 (en) | Data Mode Detector in Digital Multimedia Broadcasting a receiving set | |
KR100710321B1 (en) | Timing Recovery Device for Mobile Broadcasting Receiver | |
KR100651949B1 (en) | Apparatus and Method for gain compensates using channel estimator | |
KR100628140B1 (en) | RAKE combinator of mobile-type broadcasting receiver | |
JP2003018047A (en) | Cdma receiver and symbol soft-decision method for error correction code | |
KR100771601B1 (en) | Viterbi decoder in digital multimedia broadcasting a receiving set | |
KR20060103719A (en) | Method of memory control for bit-deinterleaving |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |