KR20060054566A

KR20060054566A - Integrated card outputing status information using direct memory access

Info

Publication number: KR20060054566A
Application number: KR1020040093168A
Authority: KR
Inventors: 박성근
Original assignee: 삼성전자주식회사
Priority date: 2004-11-15
Filing date: 2004-11-15
Publication date: 2006-05-23

Abstract

본 발명에 따른 집적 회로 카드는 상태 데이터를 저장하도록 구성된 전송 바이트 레지스터를 포함한다. 중앙 처리 장치는 입출력 블록으로 인가된 명령 데이터에 응답하여 작업을 수행한다. 판별 블록은 명령 데이터의 수신이 완료된 후 상기 중앙 처리 장치의 작업 시간이 소정의 작업 대기 시간에 도달하였는지 여부를 판별한다. 전송 바이트 레지스터는 판별 블록의 출력 신호에 응답하여 입력된 상태 데이터를 중앙 처리 장치의 개입 없이 입출력 블록을 통해 출력한다. An integrated circuit card according to the present invention includes a transfer byte register configured to store state data. The central processing unit performs a task in response to the command data applied to the input / output block. The determination block determines whether the work time of the central processing unit reaches a predetermined work waiting time after the reception of the command data is completed. The transfer byte register outputs the input state data in response to the output signal of the determination block through the input / output block without intervention of the central processing unit.

Description

INTEGRATED CARD OUTPUTING STATUS INFORMATION USING DIRECT MEMORY ACCESS}

도 1은 본 발명의 바람직한 실시예에 따른 집적회로 카드의 내부 구성도를 보인 것이다. 1 shows an internal configuration of an integrated circuit card according to a preferred embodiment of the present invention.

도 2는 본 발명의 바람직한 실시예에 따른 집적 회로 카드의 동작을 설명하기 위한 흐름도이다. 2 is a flowchart illustrating an operation of an integrated circuit card according to a preferred embodiment of the present invention.

*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

10 : 전송 제어 레지스터 20 : 16-비트 업 카운터10: transfer control register 20: 16-bit up counter

30 :16-비트 비교기 40 : 16-비트 기준 레지스터30: 16-bit comparator 40: 16-bit reference register

50 : 전송 바이트 레지스터 60 : 직접 메모리 접근 컨트롤러50: transfer byte register 60: direct memory access controller

70 : 입출력 포트 모드 제어 블럭 80 : 중앙 처리 장치70: input / output port mode control block 80: central processing unit

90 : 입출력 포트 110 : 범용 비동기화 송수신기 블럭90: input / output port 110: general purpose asynchronous transceiver block

본 발명은 집적 회로 카드에 관한 것으로, 더욱 상세하게는 직접 메모리 접근을 이용하여 일정시간이 되면 자동으로 상태 정보를 전송하는 집적회로 카드에 관한 것이다.The present invention relates to an integrated circuit card, and more particularly, to an integrated circuit card that automatically transmits status information when a predetermined time is reached by using direct memory access.

집적 회로 카드란 신용카드 크기의 플라스틱 카드에 집적 회로 기술을 사용하여 마이크로프로세서 및 기억 장치 등을 모아놓은 휴대용 카드를 말하는 것으로, 넓은 의미로는 집적회로가 내장되어 있는 카드 모두를 가리킨다. 집적 회로 카드는 암호 알고리즘을 내장하고 있어 카드 소유자의 신분 확인이나 상호 인증, 입출력 데이터의 암호화와 정보 저장 등이 가능하여 금융결제용, 프로그램 수납용, 공중전화용, 신분증명용 등 폭넓게 쓰이고 있다. An integrated circuit card refers to a portable card in which a microprocessor and a memory device are collected by using integrated circuit technology in a plastic card of a credit card size, and in a broad sense, refers to a card having an integrated circuit. Integrated circuit cards have built-in cryptographic algorithms that enable identification, mutual authentication, encryption of I / O data, and storage of information, making them widely used for financial settlement, program storage, public telephones, and identification.

집적 회로 카드는 ISO 표준 7816에 규정된 인터페이스 방식에 따라 데이터를 송수신한다. 특히, 집적 회로 카드의 전기 신호(electronic signals) 및 전송 프로토콜(transmission protocol)은 ISO 표준 7816-3에 정의되어 있다. ISO 표준 7816-3에 규정된 비동기 반이중 문자 전송 프로토콜(asynchronous half duplex character transmission protocol 이하 "T=0 전송 프로토콜"이라함)에 따르면, 인터페이스 장치가 집적 회로 카드로 명령을 전송하면, 집적 회로 카드는 정해진 시간(이하 "작업 대기 시간(work wating time)"이라 함)내에 응답을 인터페이스 장치로 전송하여야 한다. The integrated circuit card transmits and receives data according to the interface method specified in ISO standard 7816. In particular, the electronic signals and transmission protocols of integrated circuit cards are defined in ISO standard 7816-3. According to the asynchronous half duplex character transmission protocol ("T = 0 transmission protocol") specified in ISO standard 7816-3, when an interface device sends a command to an integrated circuit card, the integrated circuit card The response must be sent to the interface device within a predetermined time (hereinafter referred to as "work wating time").

커맨드 응용 프로토콜 데이터 단위(command APDU/ command application protocol data unit)에서 에러(error)가 발생하여, 완전한 데이터를 전달하지 못하면 카드는 계속 데이터를 전송을 기다린다. 그리고 작업 대기 시간이 지나면 인터페이스 장치와 집적 회로 카드 사이에 통신이 끊어지게 된다. 널리 알려진 바와 같이, 집적 회로 카드는 응용 프로그램에 의해 명령을 처리한다. 따라서 인터페이스 장치와 집적 회로 카드 사이에 통신 상태를 체크하여 상태 정보를 보내주기 위해서는 미리 코딩이 필요하며, 이는 프로그램 오버헤드(program overhead)를 유발하는 원인이 되고 있다. If an error occurs in the command APDU / command application protocol data unit, and the complete data cannot be delivered, the card continues to wait for data transmission. After a waiting time, communication is lost between the interface device and the integrated circuit card. As is well known, integrated circuit cards process commands by applications. Therefore, in order to check the communication state between the interface device and the integrated circuit card and send the state information, coding is required in advance, which causes a program overhead.

본 발명은 상술한 문제점을 해결하기 위하여 제안된 것으로, 본 발명의 목적은 직접 메모리 접근(DMA/direct memory access) 방식을 이용하여, 작업 대기 시간이 경과되기 전에 자동으로 상태 바이트를 전송할 수 있는 집적 회로 카드를 제공하는데 있다. SUMMARY OF THE INVENTION The present invention has been proposed to solve the above problems, and an object of the present invention is to use an integrated memory access (DMA / direct memory access) scheme, which is capable of automatically sending a status byte before the operation wait time has elapsed. To provide a circuit card.

상술한 기술적 과제를 달성하기 위한 본 발명에 따른 집적 회로 카드는 상태 데이터를 저장하도록 구성된 전송 바이트 레지스터와; 외부로부터 명령 데이터를 입력받는 입출력 블록과; 상기 입력된 명령 데이터에 응답하여 작업을 수행하는 중앙 처리 장치와; 상기 명령 데이터의 수신이 완료된 후 상기 중앙 처리 장치의 작업 시간이 소정의 작업 대기 시간에 도달하였는지 여부를 판별하는 판별 블록과; 그리고 상기 판별 블록의 출력 신호에 응답하여 상기 전송 바이트 레지스터에 입력된 상태 데이터를 상기 중앙 처리 장치의 개입 없이 상기 입출력 블록을 통해 출력하는 직접 메모리 접근 제어기를 포함한다. An integrated circuit card according to the present invention for achieving the above-described technical problem and a transfer byte register configured to store state data; An input / output block for receiving command data from the outside; A central processing unit that performs a job in response to the input command data; A determination block that determines whether a work time of the central processing unit reaches a predetermined work waiting time after the reception of the command data is completed; And a direct memory access controller for outputting state data input to the transfer byte register through the input / output block in response to the output signal of the determination block without the intervention of the central processing unit.

이 실시예에 있어서, 입출력 블록 모드 제어 블록을 더 포함하되, 상기 입출력 블록 모드 제어 블록은 상기 판별 블록의 출력 신호에 응답하여 상기 입출력 블록을 송신 모드로 설정한다. In this embodiment, further comprising an input / output block mode control block, wherein the input / output block mode control block sets the input / output block to a transmission mode in response to an output signal of the determination block.

이 실시예에 있어서, 상기 입출력 블록 모드 제어 블록은 상기 상태 데이터의 송신이 완료되면 상기 입출력 블록을 수신 모드로 설정한다. In this embodiment, the input / output block mode control block sets the input / output block to a reception mode when transmission of the state data is completed.

이 실시예에 있어서, 상기 판별 블록은 상기 명령 데이터의 수신이 완료될 때, 외부 클럭 신호를 인가받아 카운트 동작을 수행하는 카운터와; 상기 작업 대기 시간을 저장하도록 구성된 레지스터와; 그리고 상기 카운터의 카운트 값과 상기 레지스터에 저장된 값을 비교하여 상기 출력신호를 내보내는 비교기를 포함한다. The determination block may include: a counter configured to receive an external clock signal and perform a count operation when reception of the command data is completed; A register configured to store the working wait time; And a comparator for outputting the output signal by comparing the count value of the counter with the value stored in the register.

이 실시예에 있어서, 상기 카운터는 상기 명령 데이터의 수신이 완료될 때 초기화되거나 또는 상기 카운터의 카운트 시간이 상기 작업 대기 시간에 도달할 때 발생되는 상기 비교기의 출력 신호에 의하여 초기화된다. In this embodiment, the counter is initialized when the reception of the command data is completed or by the output signal of the comparator generated when the count time of the counter reaches the task waiting time.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. do.

본 발명에 따른 집적회로 카드는 전송 제어 레지스터(10), 16-비트 업 카운터(20), 16-비트 비교기(30), 16-비트 기준 레지스터(40), 전송 바이트 레지스터(50), 직접 메모리 접근(DMA/ direct memory access) 컨트롤러(60), 입출력 포트 모드 제어 블럭(70), 중앙처리장치(80), 입출력 포트(90) 및 범용 비동기화 송수신기(UART/ Universal Asynchronous Receiver Transmitter)를 포함한다. The integrated circuit card according to the invention comprises a transfer control register 10, a 16-bit up counter 20, a 16-bit comparator 30, a 16-bit reference register 40, a transfer byte register 50, a direct memory. Access (DMA / direct memory access) controller 60, input / output port mode control block 70, central processing unit 80, input / output port 90, and a UART / Universal Asynchronous Receiver Transmitter. .

전송 제어 레지스터(10)는 시작 비트를 받아 작업이 시작되도록 하는 기능을 한다. 또한 전송 바이트 레지스터(50)는 상태 바이트를 기입할 수 있는 레지스터로 다양한 상태 바이트를 기입 및 독출하는 것이 가능하도록 구성된다. 또한 전송 바이트 레지스터(50)는 상태 바이트 대신에 다른 처리 바이트를 저장하도록 구성될 수도 있다. The transfer control register 10 functions to receive a start bit and start a task. The transfer byte register 50 is also configured to write and read various status bytes into registers that can write status bytes. The transfer byte register 50 may also be configured to store other processing bytes instead of status bytes.

16-비트 기준 레지스터(40)에는 기준 시간(예를 들면, 작업 대기 시간 또는 그 보다 짧은 시간)을 나타내는 값이 저장된다. 16-비트 업 카운터(20)는 전송 제어 레지스터(10)의 신호(counter clear)에 의하여 초기화되며, 스위치(11)를 통해 전달된 외부 클럭에 의하여 동기되어 카운트 동작을 수행한다. 즉, 16-비트 업 카운터(20)는 집적 회로 카드에 명령이 입력되는 시점부터 카운트 동작을 수행하는 것이다. 16-비트 비교기(30)는 16-비트 업 카운터(20)의 카운트 값이 16-비트 기준 레지스터(40)에 저장된 값에 도달되었는지 여부를 비교하는 기능을 한다. 16-비트 업 카운터(20)의 카운트 값이 16-비트 기준 레지스터(40)에 저장된 값에 도달되면, 16-비트 업 카운터(20)는 16-비트 업 카운터(20), 직접 메모리 접근 컨트롤러(60) 및 입출력 포트 모드 제어 블럭(70)으로 각각 신호를 출력한다. 16-비트 업 카운터(20)로 입력된 16-비트 비교기(30)의 출력은 16-비트 업 카운터(20)를 초기화시킨다. 또한 직접 메모리 접근 컨트롤러(60) 및 입출력 포트 모드 제어 블럭(70)으로 출력된 신호는 이후 상태 정보를 출력하도록 제어하는데 사용된다. 도 1에는 16 비트 업카운터, 비교기 및 기준 레지스터가 도시되었으나, 다른 비트를 이용하여 상기 장치를 구성할 수 있음은 본 발명이 속하는 분야의 통상의 지식을 가진 자에게 자명하다. The 16-bit reference register 40 stores a value representing a reference time (eg, wait time for task or shorter time). The 16-bit up counter 20 is initialized by a signal (counter clear) of the transmission control register 10 and is synchronized with an external clock transmitted through the switch 11 to perform a count operation. That is, the 16-bit up counter 20 performs a count operation from the time when a command is input to the integrated circuit card. The 16-bit comparator 30 functions to compare whether the count value of the 16-bit up counter 20 has reached the value stored in the 16-bit reference register 40. When the count value of the 16-bit up counter 20 reaches the value stored in the 16-bit reference register 40, the 16-bit up counter 20 is a 16-bit up counter 20, a direct memory access controller ( 60) and a signal are output to the input / output port mode control block 70, respectively. The output of the 16-bit comparator 30 input to the 16-bit up counter 20 initializes the 16-bit up counter 20. The signals output to the direct memory access controller 60 and the input / output port mode control block 70 are then used to control to output status information. Although a 16-bit up counter, a comparator, and a reference register are shown in FIG. 1, it is apparent to those skilled in the art that the apparatus can be configured using other bits.

도 2는 본 발명의 바람직한 실시예에 따른 집적 회로 카드의 동작을 설명하기 위한 흐름도이다. 도 1및 도 2를 참조하여 본 발명에 따른 집적 회로 카드의 동작을 상세하게 설명하고자 한다. 2 is a flowchart illustrating an operation of an integrated circuit card according to a preferred embodiment of the present invention. 1 and 2, the operation of the integrated circuit card according to the present invention will be described in detail.

전송 제어 레지스터(10)에는 전송할 데이터의 수와 작업 대기 시간이 기입되고, 전송 바이트 레지스터(50)에는 전송될 상태 데이터가 기입된다. 시작 비트가 입력되면 전송 제어 레지스터(10)의 출력 신호에 의하여, 16-비트 업 카운터(20)가 초기화되고, 인가되는 외부 클럭에 동기되어 16-비트 업 카운터(20)는 카운트 동작을 수행한다(S100). The transfer control register 10 writes the number of data to be transferred and the job waiting time, and the transfer byte register 50 writes the state data to be transferred. When the start bit is input, the 16-bit up counter 20 is initialized by the output signal of the transfer control register 10, and the 16-bit up counter 20 performs a count operation in synchronization with an applied external clock. (S100).

16-비트 비교기(30)는 16-비트 업 카운터(20)의 카운트 값이 16-비트 기준 레지스터(40)에 저장된 기준 시간 값(또는 기준 시간보다 짧은 시간 값)에 도달하는지를 판별한다(S200). 만약 16-비트 업 카운터(20)의 카운트 값이 16-비트 기준 레지스터(40)에 저장된 기준 시간 값(또는 기준 시간보다 짧은 시간 값)에 도달하면, 16-비트 비교기(30)는 출력 신호를 16-비트 업 카운터(20), 직접 메모리 접근 컨트롤러(60) 및 입출력 포트 모드 제어 블럭(70)으로 각각 출력한다. 이때 16-비트 업 카운터(20)의 카운트 값이 16-비트 기준 레지스터(40)에 저장된 기준 시간 값(또는 기준 시간보다 짧은 시간 값)에 도달하기 전에 데이터 전달이 이루어진다면 이것은 정상적으로 데이터 전송이 완료된 것이다. 따라서 이때에는 별도의 상태 정보를 인터페이스 장치에 전달할 필요가 없으며, 16-비트 업 카운터는 초기화된다. The 16-bit comparator 30 determines whether the count value of the 16-bit up counter 20 reaches a reference time value (or a time value shorter than the reference time) stored in the 16-bit reference register 40 (S200). . If the count value of the 16-bit up counter 20 reaches a reference time value (or a time value shorter than the reference time) stored in the 16-bit reference register 40, the 16-bit comparator 30 outputs the output signal. Output to 16-bit up counter 20, direct memory access controller 60 and input / output port mode control block 70, respectively. At this time, if the data transfer is made before the count value of the 16-bit up counter 20 reaches the reference time value (or a time value shorter than the reference time) stored in the 16-bit reference register 40, this is normally completed. will be. Therefore, there is no need to transmit separate status information to the interface device at this time, and the 16-bit up counter is initialized.

16-비트 업 카운터(20)의 카운트 값이 16-비트 기준 레지스터(40)에 저장된 기준 시간 값(또는 기준 시간보다 짧은 시간 값)에 도달할 때 출력되는 신호는 16-비트 업 카운터를 초기화시킨다. 직접 메모리 접근 컨트롤러(60)는 16-비트 비교기(30)로부터 신호(I/O Request)를 입력받으면, 전송 바이트 레지스터(50)로 신호(I/O ACK)를 보낸다. 이 신호는 전송 바이트 레지스터(50)로부터 상태 정보를 나타내는 데이터를 전달받기 위한 신호이다. 또한 직접 메모리 접근 컨트롤러(60)는 중앙 처리 장치(80)에 버스(bus) 점유를 위한 신호(DMA Request)를 보낸다(S300). 중앙 처리 장치(80)로부터 버스 점유를 인가하는 신호(DMA Grant)를 받으면 직접 메모리 접근 컨트롤러(60)는 범용 비동기화 송수신기 블럭(110)을 통해 입출력 포트(90)로 상태 정보를 전송한다(S400). 널리 알려진 바와 같이 상태어(status word)는 2 바이트(bytes)의 단위로 출력된다. The output signal initializes the 16-bit up counter when the count value of the 16-bit up counter 20 reaches a reference time value (or a time value shorter than the reference time) stored in the 16-bit reference register 40. . The direct memory access controller 60 receives a signal (I / O Request) from the 16-bit comparator 30 and sends a signal (I / O ACK) to the transfer byte register 50. This signal is a signal for receiving data representing status information from the transfer byte register 50. In addition, the direct memory access controller 60 sends a signal (DMA Request) for occupying the bus to the central processing unit 80 (S300). When receiving a signal (DMA Grant) for applying bus occupancy from the central processing unit 80, the direct memory access controller 60 transmits state information to the input / output port 90 through the general-purpose asynchronous transceiver block 110 (S400). ). As is well known, the status word is output in units of 2 bytes.

16-비트 비교기(30)로부터 신호(output)를 입력받은 입출력 포트 모드 제어 블럭(70)은 입출력 포트(90)의 모드를 컨트롤하는 신호(I/O Port mode control)를 출력한다. 이 신호에 따라 입출력 포트는 송신 모드 상태를 유지하게 된다. The input / output port mode control block 70 receiving a signal from the 16-bit comparator 30 outputs a signal (I / O Port mode control) for controlling the mode of the input / output port 90. According to this signal, the input / output port maintains the transmission mode state.

범용 비동기화 송수신 블럭(110)으로 전달된 상태 정보를 전달이 완료되면, 범용 비동기화 송수신 블럭(110)은 중앙 처리 장치(80)로 데이터의 출력이 완료되었다는 신호(Data output completion)를 출력한다. 이 신호는 또한 입출력 포트 모드 제어 블럭(70)으로 인가되고, 입출력 포트 모드 제어 블럭(70)은 입출력 포트(90)가 다시 수신 모드로 유지되도록 신호(I/O Port mode control)를 출력한다. When the state information delivered to the general purpose asynchronous transmission and reception block 110 is completed, the general purpose asynchronous transmission and reception block 110 outputs a signal indicating that data output is completed to the central processing unit 80. . This signal is also applied to the input / output port mode control block 70, and the input / output port mode control block 70 outputs a signal (I / O Port mode control) so that the input / output port 90 remains in the receiving mode again.

이후 중앙 처리 장치(80)에 의해서 수행되는 작업이 완료되었는지 여부가 판별된다(S500). 만약 작업이 완료되지 않았다면 상술한 절차들(S200, S300, S400 및 S500)이 상태 정보 신호를 출력하기 위하여 반복 수행될 것이다. Thereafter, it is determined whether a task performed by the central processing unit 80 is completed (S500). If the work is not completed, the above-described procedures S200, S300, S400, and S500 will be repeated to output the status information signal.

본 발명에 의하면 작업 대기 시간 동안 에러가 발생하여 데이터 전송이 완료되지 않은 경우 자동으로 상태 정보를 직접 메모리 접근 방식을 통하여 출력한다. According to the present invention, when an error occurs during a work waiting time and data transmission is not completed, status information is automatically output through a direct memory access method.

한편, 본 발명의 상세한 설명에서는 구체적인 실시예에 관하여 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 상술한 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구범위 뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.On the other hand, in the detailed description of the present invention has been described with respect to specific embodiments, various modifications are of course possible without departing from the scope of the invention. Therefore, the scope of the present invention should not be limited to the above-described embodiments, but should be defined by the equivalents of the claims of the present invention as well as the following claims.

상술한 바와 같이 본 발명에 의하면, 인터페이스 장치와 집적 회로 카드의 데이터 전송 시 작업 대기 시간 내에 상태 정보를 출력하여 양 장치간의 통신이 끊어지는 것을 방지할 수 있다. As described above, according to the present invention, it is possible to prevent the communication between the two devices from being disconnected by outputting the status information during the operation waiting time during the data transmission between the interface device and the integrated circuit card.

Claims

A transfer byte register configured to store state data;

An input / output block for receiving command data from the outside;

A central processing unit that performs a job in response to the input command data;

A determination block that determines whether a work time of the central processing unit reaches a predetermined work waiting time after the reception of the command data is completed; And

And a direct memory access controller for outputting state data input to the transfer byte register through the input / output block in response to the output signal of the determination block without the intervention of the central processing unit.

The method of claim 1,

Further comprising an input / output block mode control block,

And the input / output block mode control block sets the input / output block to a transmission mode in response to an output signal of the determination block.

The method of claim 2,

And the input / output block mode control block sets the input / output block to a reception mode when transmission of the state data is completed.

The method of claim 1,

The determination block

A counter configured to receive an external clock signal and perform a count operation when reception of the command data is completed;

A register configured to store the working wait time; And

And a comparator for outputting the output signal by comparing a count value of the counter with a value stored in the register.

The method of claim 4, wherein

And the counter is initialized when the reception of the command data is completed or by an output signal of the comparator generated when the count time of the counter reaches the task waiting time.