KR20060053527A - Method of manufacturing thin film transistor, thin film transistor manufactured by the method and flat panel display device having the thin film transistor - Google Patents

Method of manufacturing thin film transistor, thin film transistor manufactured by the method and flat panel display device having the thin film transistor Download PDF

Info

Publication number
KR20060053527A
KR20060053527A KR1020040093924A KR20040093924A KR20060053527A KR 20060053527 A KR20060053527 A KR 20060053527A KR 1020040093924 A KR1020040093924 A KR 1020040093924A KR 20040093924 A KR20040093924 A KR 20040093924A KR 20060053527 A KR20060053527 A KR 20060053527A
Authority
KR
South Korea
Prior art keywords
electrode
film
thin film
active layer
source
Prior art date
Application number
KR1020040093924A
Other languages
Korean (ko)
Other versions
KR100669415B1 (en
Inventor
이근수
박병건
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040093924A priority Critical patent/KR100669415B1/en
Publication of KR20060053527A publication Critical patent/KR20060053527A/en
Application granted granted Critical
Publication of KR100669415B1 publication Critical patent/KR100669415B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66765Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651Silicon transistors
    • H01L29/7866Non-monocrystalline silicon transistors
    • H01L29/78672Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 목적은 소오스 영역 및 드레인 영역 형성을 위한 도핑용 마스크 사용을 배제하여 공정 시간을 감소시키고 제조 비용을 절감할 수 있는 박막 트랜지스터를 제공하는 것이다.SUMMARY OF THE INVENTION An object of the present invention is to provide a thin film transistor which can reduce process time and reduce manufacturing cost by eliminating the use of a doping mask for forming source and drain regions.

본 발명에 따른 박막 트랜지스터는 기판, 기판 상에 형성된 게이트 전극, 게이트 전극을 덮으면서 기판 전면 상에 형성된 게이트 절연막, 게이트 절연막 상에 형성되고 폴리실리콘막으로 이루어진 액티브층, 액티브층 상에 형성된 소오스 영역 및 드레인 영역, 및 소오스 영역 및 드레인 영역과 전기적으로 연결되는 소오스 전극 및 드레인 전극을 포함한다.The thin film transistor according to the present invention includes a substrate, a gate electrode formed on the substrate, a gate insulating film formed on the entire surface of the substrate while covering the gate electrode, an active layer formed on the gate insulating film and made of a polysilicon film, and a source region formed on the active layer. And a source region and a drain electrode electrically connected to the source region and the drain region.

TFT, 유기 EL, 폴리실리콘막, 마스크, 액티브층TFT, organic EL, polysilicon film, mask, active layer

Description

박막 트랜지스터 제조 방법, 이 방법에 의해 제조된 박막 트랜지스터 및 이 박막 트랜지스터를 구비한 평판 표시 장치{METHOD OF MANUFACTURING THIN FILM TRANSISTOR, THIN FILM TRANSISTOR MANUFACTURED BY THE METHOD AND FLAT PANEL DISPLAY DEVICE HAVING THE THIN FILM TRANSISTOR}A thin film transistor manufacturing method, a thin film transistor manufactured by this method, and a flat panel display device having the thin film transistor TECHNICAL FIELD

도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터를 나타낸 단면도.1 is a cross-sectional view of a thin film transistor according to an exemplary embodiment of the present invention.

도 2a 내지 도 2e는 본 발명의 일 실시예에 따른 박막 트랜지스터의 제조방법을 설명하기 위한 순차적 공정 단면도.2A through 2E are sequential process cross-sectional views illustrating a method of manufacturing a thin film transistor according to an embodiment of the present invention.

도 3은 본 발명에 따른 평판 표시 장치를 개략적으로 나타낸 단면도.3 is a schematic cross-sectional view of a flat panel display device according to the present invention;

도 4는 도 3의 평판 표시 장치의 화소부를 나타낸 레이아웃 평면도.4 is a layout plan view illustrating a pixel part of the flat panel display of FIG. 3.

도 5은 도 4의 화소부를 나타낸 단면도로서, 도 4의 Ⅰ-Ⅰ 선에 따른 부분 단면도.FIG. 5 is a cross-sectional view illustrating the pixel portion of FIG. 4, and is a partial cross-sectional view taken along line II of FIG. 4.

본 발명은 박막 트랜지스터에 관한 것으로, 보다 상세하게는 마스크 수를 저감시킬 수 있는 박막 트랜지스터 제조방법, 이 방법에 의해 제조된 박막 트랜지스터 및 이 박막 트랜지스터를 구비한 평판 표시 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor, and more particularly, to a thin film transistor manufacturing method capable of reducing the number of masks, a thin film transistor manufactured by the method, and a flat panel display device including the thin film transistor.

일반적으로 박막 트랜지스터(Thin Film Transistor; TFT, 이하 TFT라 칭함)는 능동 매트릭스 방식의 액정 표시(Liquid Crystal Display; LCD, 이하 LCD라 칭함) 장치나 유기 전계발광(Electro luminescent; EL, 이하 EL 이라 칭함) 표시 장치의 구동 소자로서 사용되고 있다. Generally, a thin film transistor (TFT) is referred to as an active matrix liquid crystal display (LCD) device or an organic electroluminescent (EL) hereinafter EL. ) Is used as a drive element of a display device.

여기서, 유기 EL 표시 장치는 유기 화합물을 전기적으로 여기시켜 발광시키는 자발광형 표시 소자로서, N×M 개의 유기 발광셀들을 전압구동 또는 전류구동하여 영상을 표현할 수 있도록 되어 있다. Here, the organic EL display device is a self-luminous display element that electrically excites an organic compound to emit light, and is capable of displaying an image by driving voltage or current driving N × M organic light emitting cells.

상기 유기 발광셀은 다이오드 특성을 가져서 유기 발광 다이오드라고도 불리며, 이는 정공 주입 전극인 애노드 전극과, 발광층인 유기 박막과 전자 주입 전극인 캐소드 전극의 구조로 이루어져, 각 전극으로부터 각각 정공과 전자를 유기박막 내부로 주입시켜 주입된 정공과 전자가 결합한 엑시톤(exiton)이 여기상태로부터 기저상태로 떨어질 때 발광이 이루어진다. The organic light emitting cell has a diode characteristic and is also called an organic light emitting diode. The organic light emitting cell includes an anode electrode, which is a hole injection electrode, an organic thin film, which is a light emitting layer, and a cathode electrode, which is an electron injection electrode. When an exciton, which is a hole and electron injected by being injected into the inside, falls from the excited state to the ground state, light emission is performed.

발광층은 전자와 정공의 균형을 좋게 하여 발광 효율을 향상시키기 위해 발광층(emitting layer; EML)에 전자 수송층(Electron Transport Layer; ETL), 정공 수송층(Hole Transport Layer; HTL)을 포함한 다층 구조로 이루어지고, 때로는 별도의 전자 주입층(Electron Injection Layer; EIL)과 홀주입층(Hole Injection Layer; HIL)을 더 포함할 수 있다.The light emitting layer has a multilayer structure including an electron transport layer (ETL) and a hole transport layer (HTL) in the light emitting layer (EML) to improve the light emission efficiency by improving the balance between electrons and holes. In some embodiments, the electronic device may further include a separate electron injection layer (EIL) and a hole injection layer (HIL).

이와 같이 유기 EL 표시 장치는 두 전극 사이에 유기박막의 발광층이 존재함에 따라 LCD 장치와 달리 별도의 광원을 필요로 하지 않을 뿐만 아니라 낮은 전압 구동 및 넓은 시야각 확보가 가능하고 응답속도가 빨라 고해상도 구현에 적합한 장 점을 갖는다.As such, the organic EL display device does not require a separate light source, unlike an LCD device, as a light emitting layer of an organic thin film is present between two electrodes, and enables low voltage driving, a wide viewing angle, and a fast response speed. Has the appropriate advantages.

한편, 능동 매트릭스 방식의 유기 EL 표시 장치에는 각 화소마다 형성되어 각각의 화소를 구동하는 화소 구동용 TFT와, 스캔(scan; gate) 구동 회로와 데이터(data) 구동 회로에 형성되어 화소 구동용 TFT를 작동하는 구동 회로용 TFT가 구비된다.On the other hand, in an active matrix type organic EL display device, a pixel driving TFT which is formed for each pixel and drives each pixel, and is formed in a scan (gate) driving circuit and a data driving circuit, and is a pixel driving TFT A TFT for driving circuit for operating is provided.

이러한 유기 EL 표시 장치에 있어, 상기한 TFT로서 근래에는 레이저를 이용한 결정화 기술에 의해 비정질 실리콘(Amorphous silicon; a-Si, 이하 a-Si이라 칭함) TFT와 유사한 600℃ 이하의 낮은 온도에서 제작이 가능하면서 a-Si TFT에 비해 전자(electron)나 정공(hole)의 이동도가 높은 저온 폴리실리콘(Low Temperature Polycrystalline Silicon; LTPS) TFT를 적용함에 따라, N 채널 모스(n-channel Metal Oxide Silicon; NMOS)와 P 채널 모스(p-channel MOS; PMOS)가 공존하는 상보형 모스(Complementary MOS; CMOS) TFT의 구현이 가능하여 기판 상에 화소구동용 TFT와 구동 회로용 TFT를 동시에 집적하는 것이 가능해지고 있다.In such an organic EL display device, as the TFT, in recent years, a crystallization technique using a laser has been fabricated at a low temperature of 600 ° C. or lower, similar to amorphous silicon (a-Si) TFT. By applying a Low Temperature Polycrystalline Silicon (LTPS) TFT, which has high electron or hole mobility compared to a-Si TFT, N-channel Metal Oxide Silicon; Complementary MOS (CMOS) TFTs, in which NMOS) and P-channel MOS (PMOS) coexist, can be implemented to simultaneously integrate a pixel driver TFT and a driver circuit TFT on a substrate. Is getting.

이러한 폴리실리콘 TFT에서는 게이트 전극을 게이트 절연막을 사이에 두고 액티브층의 하부 또는 상부에 배치할 수 있다. 그러나, 게이트 전극이 액티브층 상부에 배치되는 구조와는 달리 게이트 전극이 액티브층 하부에 배치되는 구조에서는 이를 제조할 때에 액티브층에 소오스 영역 및 드레인 영역 형성을 위한 도핑 공정 시, 별도의 도핑용 마스크를 사용하여야 하므로 해당 TFT의 전체 공정 시간이 증가하고 제조 비용이 높아지는 문제가 있다.In such a polysilicon TFT, the gate electrode may be disposed below or above the active layer with the gate insulating film interposed therebetween. However, unlike the structure in which the gate electrode is disposed above the active layer, in the structure in which the gate electrode is disposed below the active layer, a separate doping mask may be used during the doping process for forming the source region and the drain region in the active layer. Since there is a need to use the overall process time of the TFT increases, there is a problem that the manufacturing cost increases.

본 발명은 상술한 바와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 소오스 영역 및 드레인 영역 형성을 위한 도핑용 마스크 사용을 배제하여 공정 시간을 감소시키고 제조 비용을 절감할 수 있는 박막 트랜지스터의 제조방법을 제공하는데 그 목적이 있다. The present invention is to solve the problems of the prior art as described above, to eliminate the use of the doping mask for forming the source region and drain region to reduce the process time and manufacturing cost thin film transistor manufacturing method The purpose is to provide.

또한, 본 발명은 상술한 방법에 의해 제조된 박막 트랜지스터를 제공하는데 다른 목적이 있다.Another object of the present invention is to provide a thin film transistor manufactured by the above-described method.

또한, 본 발명은 상술한 박막 트랜지스터를 구비한 평판 표시 장치를 제공하는데 또 다른 목적이 있다.Another object of the present invention is to provide a flat panel display device having the above-described thin film transistor.

상술한 바와 같은 본 발명의 목적을 달성하기 위하여, 본 발명에 따른 박막 트랜지스터는 기판, 기판 상에 형성된 게이트 전극, 게이트 전극을 덮으면서 기판 전면 상에 형성된 게이트 절연막, 게이트 절연막 상에 형성되고 폴리실리콘막으로 이루어진 액티브층, 액티브층 상에 형성된 소오스 영역 및 드레인 영역, 및 소오스 영역 및 드레인 영역과 전기적으로 연결되는 소오스 전극 및 드레인 전극을 포함한다.In order to achieve the object of the present invention as described above, the thin film transistor according to the present invention is formed on a substrate, a gate electrode formed on the substrate, a gate insulating film formed on the entire surface of the substrate covering the gate electrode, a polysilicon formed on the gate insulating film An active layer made of a film, a source region and a drain region formed on the active layer, and a source electrode and a drain electrode electrically connected to the source region and the drain region.

여기서, 소오스 영역 및 드레인 영역이 N 또는 P 불순물이 도핑된 폴리실리콘막으로 이루어지고, 액티브층의 내부에 미량의 N 또는 P 불순물이 포함될 수 있다.Here, the source region and the drain region may be made of a polysilicon film doped with N + or P + impurities, and a small amount of N + or P + impurities may be included in the active layer.

또한, 상술한 바와 같은 본 발명의 목적을 달성하기 위하여, 본 발명에 따른 박막 트랜지스터는 게이트 전극을 덮도록 기판 전면 상에 게이트 절연막, 제 1 비정질 실리콘막 및 N 또는 P 불순물이 도핑된 제 2 비정질 실리콘막을 순차적으로 증착하고, 제 1 비정질 실리콘막과 제 2 비정질 실리콘막을 동시에 결정화시켜 제 1 폴리실리콘막과 제 2 폴리실리콘막을 형성하고, 제 2 폴리실리콘막과 제 1 폴리실리콘막을 패터닝하여 제 2 폴리실리콘막으로 이루어진 폴리실리콘막 패턴과 제 1 폴리실리콘막으로 이루어진 액티브층을 형성하고, 기판 전면 상에 소오스 전극 및 드레인 전극 물질막을 증착하고, 그리고 소오스 전극 및 드레인 전극 물질막과 폴리실리콘막 패턴을 패터닝하여 게이트 전극 양측의 액티브층 상에 소오스 영역 및 드레인 영역을 형성함과 동시에 소오스 영역 및 드레인 영역과 전기적으로 연결되는 소오스 전극 및 드레인 전극을 형성하는 것에 의해 제조된다.In addition, in order to achieve the object of the present invention as described above, the thin film transistor according to the present invention is a doped with a gate insulating film, a first amorphous silicon film and N + or P + impurities on the entire surface of the substrate to cover the gate electrode 2 Amorphous silicon film is deposited sequentially, the first amorphous silicon film and the second amorphous silicon film are simultaneously crystallized to form a first polysilicon film and a second polysilicon film, and the second polysilicon film and the first polysilicon film are patterned. Forming a polysilicon film pattern consisting of a second polysilicon film and an active layer consisting of a first polysilicon film, depositing a source electrode and a drain electrode material film on the entire surface of the substrate, and a source electrode and drain electrode material film and polysilicon Patterning the film pattern to form source and drain regions on the active layers on both sides of the gate electrode. At the same time it is prepared by forming a source electrode and a drain electrode electrically connected to the source region and the drain region.

여기서, 결정화 시 제 2 비정질 실리콘막의 불순물을 확산시켜 상기 제 1 비정질 실리콘막에 미량의 불순물을 도핑시킨다.Here, during crystallization, impurities of the second amorphous silicon film are diffused to dopure a small amount of impurities to the first amorphous silicon film.

이때, N 불순물로 PH3를 이용하고, P 불순물로 B2H6 를 이용하며, 결정화는 엑시머 레이저를 이용하여 수행한다.At this time, PH 3 is used as the N + impurity, B 2 H 6 is used as the P + impurity, and crystallization is performed using an excimer laser.

또한, 상술한 바와 같은 본 발명의 목적을 달성하기 위하여, 본 발명에 따른 평판 표시 장치는 기판 상에 형성된 구동 소자 및 구동 소자와 전기적으로 연결되는 표시부로 구성된 화소부를 포함하고, 구동 소자가 기판 상에 형성된 게이트 전극, 게이트 전극을 덮으면서 상기 기판 전면 상에 형성된 게이트 절연막, 게이트 절연막 상에 형성되고 폴리실리콘막으로 이루어진 액티브층, 액티브층 상에 형성된 소오스 영역 및 드레인 영역, 및 소오스 영역 및 드레인 영역과 전기적으로 연결되는 소오스 전극 및 드레인 전극을 포함하는 박막 트랜지스터를 포함한다.In addition, in order to achieve the object of the present invention as described above, the flat panel display device according to the present invention includes a pixel portion consisting of a drive element formed on the substrate and a display portion electrically connected to the drive element, the drive element is formed on the substrate A gate electrode formed on the substrate, a gate insulating film formed on the entire surface of the substrate while covering the gate electrode, an active layer formed on the gate insulating film and made of a polysilicon film, a source region and a drain region formed on the active layer, and a source region and a drain region And a thin film transistor including a source electrode and a drain electrode electrically connected to each other.

여기서, 소오스 영역 및 드레인 영역이 N 또는 P 불순물이 도핑된 폴리실리콘막으로 이루어지고, 액티브층의 내부에 미량의 N 또는 P 불순물이 포함될 수 있다.Here, the source region and the drain region may be made of a polysilicon film doped with N + or P + impurities, and a small amount of N + or P + impurities may be included in the active layer.

또한, 표시부가 제 1 전극, 유기 발광층 및 제 2 전극이 순차적으로 적층된 구조로 이루어진다.In addition, the display unit has a structure in which the first electrode, the organic light emitting layer, and the second electrode are sequentially stacked.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.

먼저, 도 1을 참조하여 본 발명의 실시예에 따른 TFT를 설명한다.First, a TFT according to an embodiment of the present invention will be described with reference to FIG. 1.

도 1에 나타낸 바와 같이, 기판(10) 상에 게이트 전극(12)이 형성되고, 게이트 전극(12)을 덮도록 기판(10) 전면 상에 게이트 절연막(14)이 형성되며, 게이트 절연막(14) 상에는 액티브층(16)이 형성된다. 액티브층(16)의 중앙부는 채널영역으로 작용하는 부분으로서 게이트 전극(12)에 대응하여 배치된다. 그리고, 게이트 전극(12)의 양측에 대응하여 액티브층(16) 상에는 소오스 영역 및 드레인 영역(18a, 18b)이 형성되며, 소오스 영역 및 드레인 영역(18a, 18b) 상에는 소오스 영역 및 드레인 영역(18a, 18b)과 전기적으로 연결되는 소오스 전극 및 드레인 전극(20a, 20b)이 형성된다.As shown in FIG. 1, a gate electrode 12 is formed on the substrate 10, a gate insulating layer 14 is formed on the entire surface of the substrate 10 to cover the gate electrode 12, and the gate insulating layer 14 is formed. ) Is formed on the active layer 16. The center portion of the active layer 16 serves as a channel region and is disposed corresponding to the gate electrode 12. Source and drain regions 18a and 18b are formed on the active layer 16 corresponding to both sides of the gate electrode 12, and source and drain regions 18a are formed on the source and drain regions 18a and 18b. And source electrodes and drain electrodes 20a and 20b electrically connected to each other.

여기서, 기판(10)은 투명한 절연 기판으로 이루어지고 그 재질로는 유리나 플라스틱이 사용될 수 있다.Here, the substrate 10 is made of a transparent insulating substrate and the material may be glass or plastic.

그리고, 액티브층(16)은 폴리실리콘막으로 이루어지고 그 내부에 미량의 N 또는 P 불순물을 포함할 수 있으며, 소오스 영역 및 드레인 영역(18a, 18b)은 N 또는 P 불순물이 도핑된 폴리실리콘막으로 이루어진다.In addition, the active layer 16 may be formed of a polysilicon film and may contain a small amount of N + or P + impurities therein, and the source and drain regions 18a and 18b may be doped with N + or P + impurities. Polysilicon film.

이와 같이, 액티브층(16)이 미량의 N 또는 P 불순물을 포함하게 되면 채널의 농도가 증가하여 문턱전압(Vth) 특성이 개선되므로 TFT의 전기적 특성이 향상되는 효과를 예상할 수 있다.As such, when the active layer 16 contains a small amount of N + or P + impurities, the concentration of the channel is increased to improve the threshold voltage (Vth) characteristics, and thus the effect of improving the electrical characteristics of the TFT can be expected.

이어서, 도 2a 내지 도 2d를 참조하여 상술한 TFT의 제조방법을 설명한다.Next, the method of manufacturing the TFT described above with reference to Figs. 2A to 2D will be described.

도 2a를 참조하면, 유리 또는 플라스틱으로 이루어진 투명한 절연 기판(10) 상에 게이트 전극 물질막으로서 MoW, Al, Cr, Al/Cr 등의 금속막을 증착하고, 게이트 전극 형성용 제 1 마스크를 이용한 포토리소그라피 및 식각 공정에 의해 상기 금속막을 패터닝하여 게이트 전극(12)을 형성한다. 그 다음, 게이트 전극(12)을 덮도록 기판(10) 전면 상에 게이트 절연막(14)을 형성한다.Referring to FIG. 2A, a metal film such as MoW, Al, Cr, Al / Cr is deposited as a gate electrode material film on a transparent insulating substrate 10 made of glass or plastic, and a photo using a first mask for forming a gate electrode. The metal layer is patterned by lithography and etching to form the gate electrode 12. Next, a gate insulating film 14 is formed on the entire surface of the substrate 10 to cover the gate electrode 12.

도 2b를 참조하면, 게이트 절연막(14) 상에 제 1 a-Si막(16")을 증착하여 형성하고, 제 1 a-Si막(16") 상부에 N 또는 P 불순물이 도핑된 제 2 a-Si막(18")을 증착하여 형성한다. 이때, N 불순물로는 PH3를 이용하고, P 불순물로는 B2H6를 이용한다. Referring to FIG. 2B, a first a-Si film 16 "is formed on the gate insulating film 14 by deposition, and N + or P + impurities are doped on the first a-Si film 16". The second a-Si film 18 "is formed by vapor deposition. At this time, PH 3 is used as N + impurity and B 2 H 6 is used as P + impurity.

도 2c를 참조하면, 기판(10)을 약 250℃ 정도로 가열하면서 제 1 a-Si막(16")과 제 2 a-Si막(18")에 엑시머 레이저(19)를 조사하여 동시에 결정화시킴으로써 제 1 폴리실리콘막(16')과 제 2 폴리실리콘막(18')을 형성한다. 여기서, 제 1 a-Si막(16")이 결정화된 제 1 폴리실리콘막(16')의 부위는 이후 액티브층 및 채널영역을 이루게 되며, 이 부위에는 상기 결정화시 제 2 a-Si막(18")에 함유된 불순물들이 일부 확산하여 그 내부에 미량의 N 또는 P 불순물이 포함되어 채널 도핑 효과가 이루어지게 된다. 이에 따라, 채널의 문턱 전압(Vth) 조절을 위한 별도의 도핑 공정을 수행하지 않아도 TFT의 우수한 문턱전압 특성을 얻을 수 있다.Referring to FIG. 2C, the substrate 10 is heated to about 250 ° C. while the excimer laser 19 is irradiated to the first a-Si film 16 ″ and the second a-Si film 18 ″ to simultaneously crystallize the same. The first polysilicon film 16 'and the second polysilicon film 18' are formed. Here, a portion of the first polysilicon film 16 'in which the first a-Si film 16 "is crystallized forms an active layer and a channel region, and the second a-Si film ( 18 ") partially diffuses impurities, and a small amount of N + or P + impurities are included therein, thereby effecting channel doping. Accordingly, excellent TFT voltage characteristics of the TFT may be obtained without performing a separate doping process for adjusting the threshold voltage Vth of the channel.

도 2d를 참조하면, 액티브층 형성용 제 2 마스크를 이용한 포토리소그라피 및 식각 공정에 의해 제 2 폴리실리콘막(18')과 제 1 폴리실리콘막(16')을 패터닝하여 중앙부가 게이트 전극(12)과 대응하는 폴리실리콘막 패턴(18)과 액티브층(16)을 각각 형성한다.Referring to FIG. 2D, the second polysilicon layer 18 ′ and the first polysilicon layer 16 ′ are patterned by photolithography and etching using a second mask for forming an active layer to form a gate electrode 12. ) And a polysilicon film pattern 18 and an active layer 16 corresponding to each other are formed.

도 2d를 참조하면, 폴리실리콘막 패턴(18)과 액티브층(16)을 덮도록 게이트 절연막(14) 상에 소오스 전극 및 드레인 전극 물질막(20)을 증착하여 형성한다. 그 다음, 소오스 전극 및 드레인 전극 형성용 제 3 마스크를 이용한 포토리소그라피 및 식각 공정에 의해 소오스 전극 및 드레인 전극 물질막(20)을 패터닝함과 동시에 하부의 폴리실리콘막 패턴(18)도 패터닝하여, 게이트 전극(12)의 양측에 대응하여 액티브층(16) 상에 소오스 영역 및 드레인 영역(18a, 18b)을 형성함과 동시에 소오스 영역 및 드레인 영역(18a, 18b)과 전기적으로 연결되는 소오스 전극 및 드 레인 전극(20a, 20b)을 형성한다(도 1 참조).Referring to FIG. 2D, a source electrode and a drain electrode material layer 20 are deposited on the gate insulating layer 14 to cover the polysilicon layer pattern 18 and the active layer 16. Next, the source electrode and drain electrode material film 20 is patterned by a photolithography and etching process using a third mask for forming the source electrode and the drain electrode, and the lower polysilicon film pattern 18 is also patterned. Source electrodes corresponding to both sides of the gate electrode 12 to form source and drain regions 18a and 18b on the active layer 16 and electrically connected to the source and drain regions 18a and 18b, and Drain electrodes 20a and 20b are formed (see FIG. 1).

이와 같이, 소오스 영역 및 드레인 영역(18a, 18b)을 별도의 도핑 마스크를 사용하는 것 없이 N 또는 P 불순물이 도핑된 제 2 a-Si막(18')을 이용하여 액티브층(16) 및 소오스 전극 및 드레인 전극(20a, 20b) 형성 시 결정화 및 패터닝 등을 동시에 수행하여 형성한다. 또한, 액티브층(16) 형성을 위한 a-Si막(16')의 결정화 시 채널 도핑이 동시에 이루어지므로 문턱 전압 조절을 위한 별도의 도핑 공정도 배제할 수 있다.As such, the active layer 16 is formed by using the second a-Si film 18 'doped with N + or P + impurities without using a separate doping mask for the source and drain regions 18a and 18b. And crystallization and patterning at the same time when forming the source electrode and the drain electrode 20a, 20b. In addition, since channel doping is simultaneously performed when the a-Si film 16 ′ for forming the active layer 16 is crystallized, an additional doping process for adjusting the threshold voltage may be excluded.

그 결과, TFT 제조 공정을 단순화할 수 있어 공정 시간을 감소시킬 수 있고 제조 비용을 절감할 수 있을 뿐만 아니라 우수한 문턱 전압 특성을 확보할 수 있어 TFT의 전기적 특성을 개선할 수 있다.As a result, the TFT manufacturing process can be simplified to reduce the process time, to reduce the manufacturing cost, and to secure excellent threshold voltage characteristics, thereby improving the electrical characteristics of the TFT.

다음으로, 도 3 내지 도 5를 참조하여 본 발명에 따른 평판 표시 장치를 설명한다. 본 발명에서는 평판 표시 장치의 일 예로 유기 EL 표시 장치에 대하여 설명한다.Next, the flat panel display according to the present invention will be described with reference to FIGS. 3 to 5. In the present invention, an organic EL display device will be described as an example of a flat panel display device.

도 3에 나타낸 바와 같이, 유기 EL 표시 장치(100)는 제 1 기판(30)과 제 2 기판(50)이 실런트(60)를 통해 합착되어 서로 대향하여 배치되고, 제 1 기판(30) 상부에는 TFT 어레이로 이루어진 화소 구동부(T)와, 이 화소 구동부(T)에 전기적으로 연결된 양극 전극으로서의 제 1 전극(34)과, 적(R), 녹(G), 청(B)의 빛을 발광하는 유기 발광층(36)과, 음극 전극으로서의 제 2 전극(40)으로 이루어진 표시부(L)로 구성된 화소부(P)가 형성되며, 제 2 기판(50)에는 테이프(52)에 의해 고정되 어 흡습제(54)가 형성된다.As shown in FIG. 3, in the organic EL display device 100, the first substrate 30 and the second substrate 50 are bonded to each other through the sealant 60 to be disposed to face each other, and the upper portion of the first substrate 30 is disposed. Includes a pixel driver T made of a TFT array, a first electrode 34 serving as an anode electrode electrically connected to the pixel driver T, and red (R), green (G), and blue (B) light. A pixel portion P composed of an organic light emitting layer 36 that emits light and a display portion L composed of a second electrode 40 as a cathode electrode is formed, and is fixed to the second substrate 50 by a tape 52. A moisture absorbent 54 is formed.

도 4를 참조하여 상술한 유기 EL 표시 장치의 화소부(P)의 구성을 좀 더 상세히 살펴보면, 제 1 기판(30; 도 3 참조) 상에 구동할 화소를 선택하는 스캔 라인(Scan Line; SL)이 일 방향으로 배치되고, 제어된 양에 따라 화소에 전압을 인가하는 데이터 라인(Data line; DL)이 스캔 라인(SL)에 교차하여 배치되며, 전원을 공급하는 파워 라인(Power Line; PL)이 데이터 라인(DL)과 평행하게 이격되면서 스캔 라인(SL)에 교차하여 배치된다. 화소부(P)는 실질적으로 스캔 라인(SL)과 데이터 라인(DL)에 의해 정의되는 영역이다. Looking at the configuration of the pixel portion P of the organic EL display device described above with reference to FIG. 4 in more detail, a scan line (SL) for selecting a pixel to be driven on the first substrate 30 (see FIG. 3). ) Is arranged in one direction, and a data line (DL) for applying a voltage to the pixel according to the controlled amount is arranged to cross the scan line (SL), and supplies a power line (PL) for supplying power. ) Is disposed to cross the scan line SL while being spaced parallel to the data line DL. The pixel portion P is an area substantially defined by the scan line SL and the data line DL.

스캔 라인(SL)과 데이터 라인(DL)이 교차하는 부분에는 스캔 라인(SL)의 신호에 따라 데이터의 흐름을 제어하는 스위칭 소자(T1)가 배치되고, 스위칭 소자(T1)에 연결되어 데이터 라인(DL)으로부터 인가되는 전압에 따라 이 전압과 파워라인(PL)에 의해 공급되는 전압차 만큼의 전하를 축적하는 저장 캐패시터(Cs)가 배치된다. 더욱이, 상기 교차 부위에는 파워라인(PL)에 연결되어 스위칭 소자(T1) 및 저장 캐패시터(Cs)에 축적된 전하에 의한 전압을 입력받아 전류를 흘려주는 구동 소자(T2)가 배치되고, 구동 소자(T2)에 연결되어 구동 소자(T2)에 흐르는 전류에 의해 발광하는 표시부(L)가 배치된다.The switching element T1 that controls the flow of data according to the signal of the scan line SL is disposed at the intersection of the scan line SL and the data line DL, and is connected to the switching element T1 to connect the data line. According to the voltage applied from the DL, a storage capacitor Cs is disposed which accumulates the electric charge by the voltage difference supplied by the voltage and the power line PL. Furthermore, a driving element T2 connected to the power line PL to receive a voltage by the charge accumulated in the switching element T1 and the storage capacitor Cs and flows a current therein is disposed at the crossing portion. A display unit L connected to the T2 and emitting light by a current flowing through the driving element T2 is disposed.

여기서, 스위칭 소자(T1)와 구동 소자(T2)는 각각 1개의 TFT로 구성되어 있는데, 이러한 스위칭 소자(T1)와 구동 소자(T2)는 동작 특성에 따라 각각 하나 이상의 TFT의 조합으로 구성될 수 있다.Here, the switching element T1 and the driving element T2 are each composed of one TFT, and the switching element T1 and the driving element T2 may each be composed of a combination of one or more TFTs according to operating characteristics. have.

도 5를 참조하여, 상술한 화소부(P)의 구동 소자(T2)와 표시부(L)의 구성을 좀 더 상세히 살펴본다. 이때, 도 5에서 도 1과 동일한 구성에 대해서는 동일한 도면 부호를 부여한다. Referring to FIG. 5, the configuration of the driving element T2 and the display unit L of the pixel unit P described above will be described in more detail. In this case, the same reference numerals are assigned to the same components as in FIG. 1 in FIG. 5.

도시된 바와 같이, 제 1 기판(30) 상에 게이트 전극(12)이 형성되고, 게이트 전극(12)을 덮도록 기판(10) 전면 상에 게이트 절연막(14)이 형성되며, 게이트 절연막(14) 상에는 액티브층(16)이 형성된다. 액티브층(16)의 중앙부는 채널영역으로 작용하는 부분으로서 게이트 전극(12)에 대응하여 배치된다. 그리고, 게이트 전극(12)의 양측에 대응하여 액티브층(16) 상에는 소오스 영역 및 드레인 영역(18a, 18b)이 형성되며, 소오스 영역 및 드레인 영역(18a, 18b) 상에는 소오스 영역 및 드레인 영역(18a, 18b)과 전기적으로 연결되는 소오스 전극 및 드레인 전극(20a, 20b)이 형성되어 TFT를 이룸으로써 구동 소자(T2)를 구성한다. As illustrated, a gate electrode 12 is formed on the first substrate 30, a gate insulating layer 14 is formed on the entire surface of the substrate 10 to cover the gate electrode 12, and the gate insulating layer 14 is formed. ) Is formed on the active layer 16. The center portion of the active layer 16 serves as a channel region and is disposed corresponding to the gate electrode 12. Source and drain regions 18a and 18b are formed on the active layer 16 corresponding to both sides of the gate electrode 12, and source and drain regions 18a are formed on the source and drain regions 18a and 18b. And source electrodes and drain electrodes 20a and 20b electrically connected to each other, 18b to form a TFT to form the driving element T2.

여기서, 구동 소자(T2)의 각 층의 물질 및 제조 방법은 상술한 일 실시예와 동일하다. 이에 따라, 구동 소자(T2)의 우수한 전기적 특성을 확보할 수 있으므로 유기 EL 표시 장치의 표시 품질 개선 효과를 예상할 수 있다.Here, the material and the manufacturing method of each layer of the drive element T2 are the same as in the above-described embodiment. As a result, excellent electrical characteristics of the driving element T2 can be ensured, so that an effect of improving display quality of the organic EL display device can be expected.

구동 소자(T2)를 보호하도록 게이트 절연막(14) 상에 드레인 전극(20b)을 노출시키는 비아홀(32a)이 구비된 제 1 절연막(32)이 형성된다. 제 1 절연막(32) 상에는 비아홀(32a)을 통하여 드레인 전극(20b)과 전기적으로 연결되는 양극 전극으로서의 제 1 전극(34)이 형성되고, 제 1 전극(34) 상에는 특정한 색의 빛을 발광하는 유기 발광층(36)과 음극 전극으로서의 제 2 전극(40)이 순차적으로 형성되어 표시부(L)를 구성하며, 제 1 절연막(32) 상에는 화소부(P)와 화소부(P) 사이를 절연하면서 표면을 평탄화하는 제 2 절연막(38)이 형성된다.A first insulating layer 32 having a via hole 32a exposing the drain electrode 20b is formed on the gate insulating layer 14 to protect the driving element T2. A first electrode 34 is formed on the first insulating layer 32 as an anode electrode electrically connected to the drain electrode 20b through the via hole 32a, and emits light of a specific color on the first electrode 34. The organic light emitting layer 36 and the second electrode 40 serving as the cathode electrode are sequentially formed to form the display portion L. The insulating layer 32 is insulated from the pixel portion P and the pixel portion P while being insulated from each other. A second insulating film 38 is formed to planarize the surface.

여기서, 제 1 전극(34) 및 제 2 전극(40)은 ITO, Al, Mg-Ag 중의 하나 또는 그 이상의 물질로 이루어질 수 있으며, 또한 디스플레이 장치의 발광 유형에 따라 그 물질이 달라질 수 있다. 예컨대, 이 유기 EL 표시 장치가 전면 발광형인 경우 제 1 전극(34)은 Pt, Au, Pd 또는 Ni로 이루어질 수 있고, 제 2 전극(40)은 IZO로 이루어질 수도 있다.Here, the first electrode 34 and the second electrode 40 may be made of one or more materials of ITO, Al, Mg-Ag, and the materials may vary according to the light emission type of the display device. For example, when the organic EL display device is a top emission type, the first electrode 34 may be made of Pt, Au, Pd, or Ni, and the second electrode 40 may be made of IZO.

유기 발광층(36)은 코퍼 프탈로시아닌(copper phthalocyanine; CuPc), N,N'-디(나프탈렌-1-일)-N,N'-디페틸-벤지딘(N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl -benzidine; NPB), 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등과 같은 저분자 유기물로 이루어지거나 고분자 유기물로 이루어진다.The organic light emitting layer 36 is copper phthalocyanine (CuPc), N, N'-di (naphthalen-1-yl) -N, N'-dipetyl-benzidine (N, N'-Di (naphthalene-1-). It consists of low molecular weight organic materials such as yl) -N, N'-diphenyl-benzidine (NPB), tris-8-hydroxyquinoline aluminum (Alq3), or polymer organic materials.

예컨대, 유기 발광층(36)이 저분자 유기물로 이루어지는 경우에는 홀 주입층(Hole Injection layer; HIL), 홀 수송층(Hole Transport Layer; HTL), 발광층(Emitting Layer; EML) 및 전자 수송층(Electron Transport Layer; ETL)을 포함한 다층 구조로 이루어진다.For example, when the organic emission layer 36 is formed of a low molecular weight organic material, a hole injection layer (HIL), a hole transport layer (HTL), an emission layer (EML), and an electron transport layer (Electron Transport Layer); It consists of a multilayer structure including ETL).

또한, 유기 발광층(36)이 고분자 유기물로 이루어지는 경우에는 홀 수송층(Hole Transport Layer; HTL) 및 발광층(Emitting Layer; EML)으로 이루어지며, 이때 HTL는 PEDOT 물질로 이루어지고 EML은 폴리-페닐렌비닐렌(Poly-Phenylenevinylene; PPV)계 또는 폴리플루오렌(Polyfluorene)계 물질로 이루어진다.In addition, when the organic light emitting layer 36 is made of a polymer organic material, it is made of a hole transport layer (HTL) and an emitting layer (EML), wherein the HTL is made of PEDOT material and the EML is poly-phenylene vinyl. It is made of poly (Phenylene-vinylene (PPV) -based or polyfluorene-based material.

상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.Although the preferred embodiments of the present invention have been described above, the present invention is not limited thereto, and various modifications and changes can be made within the scope of the claims and the detailed description of the invention and the accompanying drawings. Naturally, it belongs to the range of.

예를 들어, 상기 실시예에서는 TFT가 화소부의 구동 소자로 적용된 경우만을 설명하였지만, 이러한 TFT는 화소부 뿐만 아니라 구동 회로에도 적용하여 실시할 수 있다.For example, in the above embodiment, only the case where the TFT is applied as the driving element of the pixel portion has been described, but such a TFT can be applied to the driving circuit as well as the pixel portion.

또한, 상기 실시예에서는 구동 소자로 TFT를 사용하고 발광부가 유기 발광층을 포함하는 유기 EL 표시 장치에 대해서만 설명하였지만, TFT를 구동 소자로 사용하는 것이 가능한 액정 표시 장치 등의 평판 표시 장치에도 적용하여 실시할 수 있다.In the above embodiment, only the organic EL display device in which the TFT is used as the driving element and the light emitting portion includes the organic light emitting layer has been described. However, the present invention is also applied to a flat panel display device such as a liquid crystal display device in which the TFT can be used as the driving element. can do.

상술한 본 발명에 의하면, TFT의 소오스 영역 및 드레인 영역을 별도의 도핑 마스크를 사용하는 것 없이 N 또는 P 불순물이 도핑된 a-Si막을 이용하여 액티브층 및 소오스 전극 및 드레인 전극 형성 시 결정화 및 패터닝 등을 동시에 수행하여 형성한다. 또한, 액티브층 형성을 위한 a-Si막의 결정화 시 채널 도핑이 동시에 이루어지므로 문턱 전압 조절을 위한 별도의 도핑 공정도 배제할 수 있다.According to the present invention described above, crystallization when forming an active layer, a source electrode and a drain electrode using an a-Si film doped with N + or P + impurities without using a separate doping mask for the source region and the drain region of the TFT And patterning are performed at the same time. In addition, since channel doping is simultaneously performed when crystallization of an a-Si film for forming an active layer, an additional doping process for controlling a threshold voltage may be excluded.

그 결과, TFT 제조 공정을 단순화할 수 있어 공정 시간을 감소시킬 수 있고 제조 비용을 절감할 수 있을 뿐만 아니라 우수한 문턱 전압 특성을 확보하여 TFT의 전기적 특성을 개선할 수 있다. As a result, the TFT manufacturing process can be simplified to reduce the process time, to reduce the manufacturing cost, and to secure excellent threshold voltage characteristics, thereby improving the electrical characteristics of the TFT.                     

또한, 이러한 TFT를 유기 EL 표시 장치 등의 평판 표시 장치에 적용할 경우 화면의 표시 품질을 개선할 수 있다.In addition, when such a TFT is applied to a flat panel display such as an organic EL display, the display quality of the screen can be improved.

Claims (12)

기판;Board; 상기 기판 상에 형성된 게이트 전극;A gate electrode formed on the substrate; 상기 게이트 전극을 덮으면서 상기 기판 전면 상에 형성된 게이트 절연막;A gate insulating film formed on the entire surface of the substrate while covering the gate electrode; 상기 게이트 절연막 상에 형성되고 폴리실리콘막으로 이루어진 액티브층;An active layer formed on the gate insulating film and made of a polysilicon film; 상기 액티브층 상에 형성된 소오스 영역 및 드레인 영역; 및 A source region and a drain region formed on the active layer; And 상기 소오스 영역 및 드레인 영역과 전기적으로 연결되는 소오스 전극 및 드레인 전극을 포함하는 박막 트랜지스터.A thin film transistor comprising a source electrode and a drain electrode electrically connected to the source region and the drain region. 제 1 항에 있어서, The method of claim 1, 상기 소오스 영역 및 드레인 영역이 N 또는 P 불순물이 도핑된 폴리실리콘막으로 이루어진 박막 트랜지스터.And the source and drain regions are formed of a polysilicon film doped with N + or P + impurities. 제 2 항에 있어서, The method of claim 2, 상기 액티브층의 내부에 미량의 N 또는 P 불순물이 포함된 박막 트랜지스터.A thin film transistor including a small amount of N + or P + impurities in the active layer. 기판 상에 게이트 전극을 형성하고;Forming a gate electrode on the substrate; 상기 게이트 전극을 덮도록 기판 전면 상에 게이트 절연막, 제 1 비정질 실리콘막 및 N 또는 P 불순물이 도핑된 제 2 비정질 실리콘막을 순차적으로 증착하고;Sequentially depositing a gate insulating film, a first amorphous silicon film, and a second amorphous silicon film doped with N + or P + impurities to cover the gate electrode; 상기 제 1 비정질 실리콘막과 제 2 비정질 실리콘막을 동시에 결정화시켜 제 1 폴리실리콘막과 제 2 폴리실리콘막을 형성하고;Simultaneously crystallizing the first amorphous silicon film and the second amorphous silicon film to form a first polysilicon film and a second polysilicon film; 상기 제 2 폴리실리콘막과 제 1 폴리실리콘막을 패터닝하여 제 2 폴리실리콘막으로 이루어진 폴리실리콘막 패턴과 제 1 폴리실리콘막으로 이루어진 액티브층을 형성하고;Patterning the second polysilicon film and the first polysilicon film to form an active layer made of a polysilicon film pattern composed of a second polysilicon film and a first polysilicon film; 상기 기판 전면 상에 소오스 전극 및 드레인 전극 물질막을 증착하고; 그리고Depositing a source electrode and a drain electrode material film on the entire surface of the substrate; And 상기 소오스 전극 및 드레인 전극 물질막과 상기 폴리실리콘막 패턴을 패터닝하여 상기 게이트 전극 양측의 상기 액티브층 상에 소오스 영역 및 드레인 영역을 형성함과 동시에 상기 소오스 영역 및 드레인 영역과 전기적으로 연결되는 소오스 전극 및 드레인 전극을 형성하는 단계들을 포함하는 박막 트랜지스터의 제조방법.The source electrode and the drain electrode material layer and the polysilicon layer pattern are patterned to form a source region and a drain region on the active layer on both sides of the gate electrode, and a source electrode electrically connected to the source region and the drain region. And forming a drain electrode. 제 4 항에 있어서, The method of claim 4, wherein 상기 결정화 시 상기 제 2 비정질 실리콘막의 불순물을 확산시켜 상기 제 1 비정질 실리콘막에 미량의 불순물을 도핑시키는 박막 트랜지스터의 제조방법.And diffusing impurities of the second amorphous silicon film during the crystallization to dope a small amount of impurities in the first amorphous silicon film. 제 4 항 또는 제 5 항에 있어서, The method according to claim 4 or 5, 상기 N 불순물로 PH3를 이용하는 박막 트랜지스터의 제조방법.A thin film transistor using PH 3 as the N + impurity. 제 4 항 또는 제 5 항에 있어서, The method according to claim 4 or 5, 상기 P 불순물로 B2H6를 이용하는 박막 트랜지스터의 제조방법. A thin film transistor using B 2 H 6 as the P + impurity. 제 4 항 또는 제 5 항에 있어서, The method according to claim 4 or 5, 상기 결정화는 엑시머 레이저를 이용하여 수행하는 박막 트랜지스터의 제조방법.Wherein the crystallization is performed using an excimer laser. 기판 상에 형성된 구동 소자 및 상기 구동 소자와 전기적으로 연결되는 표시부로 구성된 화소부를 포함하고, A pixel unit including a driving element formed on a substrate and a display unit electrically connected to the driving element; 상기 구동 소자가 The driving element 상기 기판 상에 형성된 게이트 전극;A gate electrode formed on the substrate; 상기 게이트 전극을 덮으면서 상기 기판 전면 상에 형성된 게이트 절연막;A gate insulating film formed on the entire surface of the substrate while covering the gate electrode; 상기 게이트 절연막 상에 형성되고 폴리실리콘막으로 이루어진 액티브층;An active layer formed on the gate insulating film and made of a polysilicon film; 상기 액티브층 상에 형성된 소오스 영역 및 드레인 영역; 및 A source region and a drain region formed on the active layer; And 상기 소오스 영역 및 드레인 영역과 전기적으로 연결되는 소오스 전극 및 드레인 전극을 포함하는 박막 트랜지스터를 포함하는 평판 표시 장치.And a thin film transistor including a source electrode and a drain electrode electrically connected to the source region and the drain region. 제 9 항에 있어서, The method of claim 9, 상기 소오스 영역 및 드레인 영역이 N 또는 P 불순물이 도핑된 폴리실리콘막으로 이루어진 평판 표시 장치.And the source and drain regions are made of a polysilicon film doped with N + or P + impurities. 제 10 항에 있어서, The method of claim 10, 상기 액티브층의 내부에 미량의 N 또는 P 불순물이 포함된 평판 표시 장치.And a small amount of N + or P + impurities in the active layer. 제 9 항에 있어서, The method of claim 9, 상기 표시부가 제 1 전극, 유기 발광층 및 제 2 전극이 순차적으로 적층된 구조로 이루어진 평판 표시 장치.And a display structure in which the display portion is sequentially stacked with a first electrode, an organic emission layer, and a second electrode.
KR1020040093924A 2004-11-17 2004-11-17 Method of manufacturing thin film transistor KR100669415B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040093924A KR100669415B1 (en) 2004-11-17 2004-11-17 Method of manufacturing thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040093924A KR100669415B1 (en) 2004-11-17 2004-11-17 Method of manufacturing thin film transistor

Publications (2)

Publication Number Publication Date
KR20060053527A true KR20060053527A (en) 2006-05-22
KR100669415B1 KR100669415B1 (en) 2007-01-15

Family

ID=37150478

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040093924A KR100669415B1 (en) 2004-11-17 2004-11-17 Method of manufacturing thin film transistor

Country Status (1)

Country Link
KR (1) KR100669415B1 (en)

Also Published As

Publication number Publication date
KR100669415B1 (en) 2007-01-15

Similar Documents

Publication Publication Date Title
US7042163B2 (en) Organic electroluminescence display and method of fabricating the same
JP4058440B2 (en) Organic electroluminescent display device and manufacturing method thereof
US7335919B2 (en) Active matrix organic electroluminescent display device including organic thin film transistor and method of manufacturing the display device
US7626330B2 (en) Organic electroluminescence display device
KR100553745B1 (en) Flat panel display
US20100291716A1 (en) Organic electroluminescence device and method of manufacturing the same
US8946008B2 (en) Organic light emitting diode display, thin film transitor array panel, and method of manufacturing the same
JP2007323044A (en) Organic light emitting display and driving method thereof
JP2006013488A (en) Active drive organic field light-emitting display device provided with organic thin-film transistor, and manufacturing method thereof
KR20120063746A (en) Organinc light emitting display device and manufacturing method for the same
US7385223B2 (en) Flat panel display with thin film transistor
KR100625994B1 (en) Organic electro-luminescent display device and method therefor
KR100728196B1 (en) Fabrication method of organic light emitting display
KR100669457B1 (en) Thin film transistor, flat panel display device with the thin film transistor and method of manufacturing the same
KR100599727B1 (en) A method for manufacturing capacitor in an organic electro-luminescence light emitting cell
KR100669415B1 (en) Method of manufacturing thin film transistor
KR100563060B1 (en) Flat panel display with TFT
KR100669709B1 (en) Organic electro-luminescent display device and method for fabricating thereof
KR100573108B1 (en) Flat panel display with TFT
KR100553744B1 (en) Flat panel display with TFT
KR100592267B1 (en) Manufacturing method of organic electroluminescent display
KR100667936B1 (en) Thin film transistor, method of manufacturing the same and flat panel display device with the thin film transistor
KR20050077832A (en) Tft and flat panel display therewith
KR100728128B1 (en) Organic light emitting display and fabrication method thereof
KR20040094058A (en) Flat panel display with TFT

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140102

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190102

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20191223

Year of fee payment: 14