KR20060050134A - Unipolar nanotube transistor having carrier-trapping material and method of fabricating the same - Google Patents

Unipolar nanotube transistor having carrier-trapping material and method of fabricating the same Download PDF

Info

Publication number
KR20060050134A
KR20060050134A KR1020050063305A KR20050063305A KR20060050134A KR 20060050134 A KR20060050134 A KR 20060050134A KR 1020050063305 A KR1020050063305 A KR 1020050063305A KR 20050063305 A KR20050063305 A KR 20050063305A KR 20060050134 A KR20060050134 A KR 20060050134A
Authority
KR
South Korea
Prior art keywords
trapping material
carrier trapping
nanotubes
field effect
effect transistor
Prior art date
Application number
KR1020050063305A
Other languages
Korean (ko)
Other versions
KR100647330B1 (en
Inventor
강동훈
박노정
박완준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US11/212,582 priority Critical patent/US20070246784A1/en
Priority to CNB2005101067809A priority patent/CN100481502C/en
Priority to EP05256381A priority patent/EP1648041A3/en
Priority to JP2005298837A priority patent/JP2006114912A/en
Publication of KR20060050134A publication Critical patent/KR20060050134A/en
Application granted granted Critical
Publication of KR100647330B1 publication Critical patent/KR100647330B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669Nanowires or nanotubes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02587Structure
    • H01L21/0259Microstructure
    • H01L21/02606Nanotubes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401Multistep manufacturing processes
    • H01L29/4011Multistep manufacturing processes for data storage electrodes
    • H01L29/40117Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/792Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

앰비폴라 나노튜브 전계효과 트랜지스터는 탄소나노튜브에 산소분자와 같은 캐리어 트래핑 물질을 흡착시키거나 또는 상기 탄소나노튜브에 인접하게 캐리어 트래핑 물질을 포함하는 부가층을 제공함으로써 유니폴라 나노튜브 전계효과 트랜지스터로 변환된다. Ambipolar nanotube field effect transistors are used as unipolar nanotube field effect transistors by adsorbing a carrier trapping material such as oxygen molecules on carbon nanotubes or by providing an additional layer containing carrier trapping material adjacent to the carbon nanotubes. Is converted.

Description

캐리어 트래핑 물질을 구비한 유니폴라 나노튜브 트랜지스터 및 그 제조방법{Unipolar nanotube transistor having carrier-trapping material and method of fabricating the same}Unipolar nanotube transistor having a carrier trapping material and a method of manufacturing the same {Unipolar nanotube transistor having carrier-trapping material and method of fabricating the same}

도 1은 종래의 나노튜브 전계효과 트랜지스터의 측면도이다.1 is a side view of a conventional nanotube field effect transistor.

도 2는 본 발명의 일 실시예에 따른 나노튜브 전계효과 트랜지스터의 측면도이다. 2 is a side view of a nanotube field effect transistor according to an embodiment of the present invention.

도 3은 나노튜브에 산소분자가 흡착된 것을 보여주는 사진이다. Figure 3 is a photograph showing that the oxygen molecules are adsorbed on the nanotubes.

도 4는 본 발명의 다른 실시예에 따른 나노튜브 전계효과 트랜지스터의 측면도이다. 4 is a side view of a nanotube field effect transistor according to another embodiment of the present invention.

도 5a는 종래의 CNT FET의 에너지 밴드갭을 보여주는 그래프이다. 5A is a graph showing an energy band gap of a conventional CNT FET.

도 5b는 게이트 전압이 제로에서의 본 발명에 따른 CNT FET의 에너지 밴드갭을 보여주는 그래프이다. 5b is a graph showing the energy bandgap of a CNT FET according to the present invention with a gate voltage of zero.

도 5c는 게이트 전압이 제로 보다 큰 상태에서의 본 발명에 따른 CNT FET의 에너지 밴드갭을 보여주는 그래프이다. 5C is a graph showing the energy bandgap of a CNT FET according to the present invention with a gate voltage greater than zero.

도 6은 본 발명에 따른 CNT FET에서 탄소나노튜브의 길이 방향 위치에 따라서 소스전극과 인접한 전자 및 정공의 에너지를 보여주는 그래프이다. 6 is a graph showing the energy of electrons and holes adjacent to the source electrode according to the longitudinal position of the carbon nanotubes in the CNT FET according to the present invention.

도 7은 본 발명의 실시예에 따른 CNT FET의 LUMO 및 HOMO의 그래프이다. 7 is a graph of LUMO and HOMO of the CNT FET according to an embodiment of the present invention.

본 발명은 앰비폴라(ambipolar) 나노튜브 특성을 유니폴라(unipolar) 나노튜브 특성으로 변환한 캐리어 트래핑 물질을 구비한 유니폴라 (unipolar) 탄소나노튜브 전계효과 트랜지스터(carbon nanotube field effect transistor: CNT FET) 및 그 제조방법에 관한 것이다.The present invention provides a unipolar carbon nanotube field effect transistor (CNT FET) having a carrier trapping material that converts ambipolar nanotube characteristics into unipolar nanotube characteristics. And to a method for producing the same.

나노튜브 전계효과 트랜지스터는 전자적 성질이 우수하여 전자적 응용에 광범위하게 사용되고 있다. 그러나 나노튜브 전계효과 트랜지스터는 전형적으로 앰비폴라(ambipolar) 전자적 특성을 나타내며, 이것은 많은 소자 응용에 바람직하지 않은 것으로 만든다. Nanotube field effect transistors are widely used in electronic applications because of their excellent electronic properties. Nanotube field effect transistors, however, typically exhibit ambipolar electronic properties, making them undesirable for many device applications.

Yu-Ming Lin, Joerg Appenzeller, Phaedon Avouris에 의한 "ambipolar CNT-FET를 unipolar CNT-FET 로 변환"나노 레터스(NANO LETTERS) 2004 Vol. 4, No. 5, PP 947-950 에 개시된 것처럼, 게이트 옥사이드의 두께를 감소시켜서 탄소나노튜브 전계)효과 트랜지스터의 스위칭 특성이 개선되는 것은 잘 알려져 있다. 그러나, 게이트 옥사이드 두께를 감소시키는 것은 현저한 앰비폴라 트랜지스터 특성과 높은 오프 전류(off-currents)를 초래하므로 바람직하지 않다. "Converting ambipolar CNT-FETs to unipolar CNT-FETs" by Yu-Ming Lin, Joerg Appenzeller, Phaedon Avouris NANO LETTERS 2004 Vol. 4, No. 5, PP 947-950, it is well known that the switching characteristics of carbon nanotube field effect transistors are improved by reducing the thickness of the gate oxide. However, reducing the gate oxide thickness is undesirable because it results in significant ambipolar transistor characteristics and high off-currents.

탄소나노튜브의 스위칭 특성은 고 유전율 물질을 사용함으로써 개선되었다. 그러나, 트랜지스터에서 금속과 나노튜브 사이의 경계면에 형성된 쇼트기 장벽 콘택이 종래의 FET에서 보다 탄소나노튜브 FET에서 다른 스케일링 행동(scaling behavior)를 일으킨다. The switching properties of carbon nanotubes have been improved by using high dielectric constant materials. However, short-barrier barrier contacts formed at the interface between metal and nanotubes in transistors cause different scaling behavior in carbon nanotube FETs than in conventional FETs.

상기 아티클에서, 게이트 구조 엔지니어링을 사용하여 앰비폴라 탄소나노튜브 트랜지스터를 유니폴라 탄소나노튜브 트랜지스터로 변환하는 적어도 하나의 기술이 개시되어 있다. 유니폴라 CNT FET가 소스 전극 및 드레인 전극에 대해서 비대칭 게이트 구조를 제공함으로써 얻어졌다. 이러한 공정에 의해서, p-type CNT FET가 앰비폴라 CNT FET로부터 제조되었다. In the article, at least one technique is disclosed for converting an ambipolar carbon nanotube transistor into a unipolar carbon nanotube transistor using gate structure engineering. Unipolar CNT FETs were obtained by providing asymmetric gate structures for the source and drain electrodes. By this process, p-type CNT FETs were made from ambipolar CNT FETs.

상기 아티클에 따르면, 앰비폴라 CNT FET 가 드레인 전극의 길이방향을 따라서 게이트 옥사이드층을 "V'형상 트렌치를 형성하여 유니폴라 CNT FET로 만들어졌다. 상기 소자에서, 탄소나노튜브는 소스 및 드레인 사이에 연장되어 있다. 그러나, 상기 아티클에 나타내었듯이 만족하는 유니폴라 특성을 얻기 위해서 비교적 긴(깊은) 트렌치가 필요하다. According to the article, an ambipolar CNT FET is formed of a unipolar CNT FET by forming a gate oxide layer along the longitudinal direction of the drain electrode to form a "V'-shaped trench. In the device, carbon nanotubes are formed between the source and the drain. However, as shown in the above article, relatively long (deep) trenches are required to achieve satisfactory unipolar characteristics.

상기 아티클에 개시된 구조에서, 상기 트렌치는 상기 기판으로 연장되는 깊이를 가진다. 상기 트렌치는 상기 소스 및 드레인 정전기학 사이의 비대칭을 제공하며, 따라서 나노튜브의 일부분 만이 백 게이트를 통해서 정전기적으로 제어된다. 그러나, 앰비폴라 CNT FET로부터 유니폴라 CNT FET로 전환하는 상기 트렌치의 능력은 소자의 스케일 감소를 바람직하지 않게 또는 문제가 있는 것으로 만드는 트렌치 폭의 기능이다. 상기 저자들은 비교적 깊은 트렌치를 사용하여 유사한 부분 게이트 구조를 가진 앰비폴라 CNT FET의 p-type 브랜치를 제거함으로써 n-type CNT FET이 얻어질 것이라고 제안하였다. In the structure disclosed in the article, the trench has a depth extending into the substrate. The trench provides an asymmetry between the source and drain electrostatics, so that only a portion of the nanotubes are electrostatically controlled through the back gate. However, the trench's ability to switch from an ambipolar CNT FET to a unipolar CNT FET is a function of the trench width which makes the device's scale reduction undesirable or problematic. The authors suggest that an n-type CNT FET can be obtained by removing the p-type branch of an ambipolar CNT FET with a similar partial gate structure using a relatively deep trench.

따라서, 비교적 큰 트렌치의 사용와 같은 게이트 구조 엔지니어링의 사용을 필요로 하지 않은 유니폴라 나노튜브 전계효과 트랜지스터가 필요하다. Thus, there is a need for unipolar nanotube field effect transistors that do not require the use of gate structure engineering, such as the use of relatively large trenches.

본 발명에서는 캐리어 트래핑 물질을 사용함으로써 용이하게 앰비폴라 나노튜브 전계효과 트랜지스터를 유니폴라 나노튜브 전계효과 트랜지스터로 변환하는 방법을 제공하는 것을 목적으로 한다. An object of the present invention is to provide a method for easily converting an ambipolar nanotube field effect transistor into a unipolar nanotube field effect transistor by using a carrier trapping material.

본 발명에서, 캐리어 트래핑 물질을 이용하여 앰비폴라 나노튜브 전계효과 트랜지스터를 유니폴라 나노튜브 전계효과 트랜지스터로 전환하는 용이한 방법이 제공된다. 본 발명의 예시적 실시예에서, 상기 캐리어 트래핑 물질은 산소(특히 산소분자)이며, 상기 산소는 상기 나노튜브에 흡착된다. In the present invention, an easy method of converting an ambipolar nanotube field effect transistor into a unipolar nanotube field effect transistor using a carrier trapping material is provided. In an exemplary embodiment of the invention, the carrier trapping material is oxygen (particularly oxygen molecules), and the oxygen is adsorbed onto the nanotubes.

본 발명의 실시예에 따른 앰비폴라 나노튜브 전계효과 트랜지스터를 유니폴라 나노튜브 전계효과 트랜지스터로 전환하는 방법에서, 나노튜브 전계효과 트랜지스터는 소스 전극, 드레인 전극과 게이트, 상기 소스 전극 및 드레인 전극과 상기 게이트를 분리하는 절연층을 포함한다. 나노튜브는 상기 소스 전극 및 드레인 전극과 전기적으로 접촉되게 제공되며, 상기 나노튜브는 상기 전계효과 트랜지스터의 채널영역으로 작용한다. 본 발명에 있어서, 캐리어 트래핑 물질이 나노튜브 표면에 제공된다. In the method for converting an ambipolar nanotube field effect transistor into a unipolar nanotube field effect transistor according to an embodiment of the present invention, the nanotube field effect transistor includes a source electrode, a drain electrode and a gate, the source electrode and a drain electrode and the And an insulating layer separating the gate. Nanotubes are provided in electrical contact with the source and drain electrodes, and the nanotubes serve as channel regions of the field effect transistor. In the present invention, a carrier trapping material is provided on the nanotube surface.

본 발명에 따른 일 실시예에서, 상기 나노튜브에 캐리어 트래핑 물질을 제공하는 단계는 산소분자인 캐리어 트래핑 물질을 상기 나노튜브에 흡착시키는 것을 포함한다. In one embodiment according to the present invention, providing a carrier trapping material to the nanotubes includes adsorbing a carrier trapping material, which is an oxygen molecule, to the nanotubes.

본 발명에 따른 다른 실시예에서, 상기 나노튜브에 캐리어 트래핑 물질을 제공하는 단계는 상기 나노튜브 및 상기 절연층 사이에 하나의 물질층을 제공하는 것을 포함한다. 상기 물질층은 상기 나노튜브를 위한 상기 캐리어 트래핑 물질을 포함하며, 상기 캐리어 트래핑 물질은 산소 분자이다. In another embodiment according to the invention, providing a carrier trapping material to the nanotubes comprises providing a layer of material between the nanotubes and the insulating layer. The material layer comprises the carrier trapping material for the nanotubes, wherein the carrier trapping material is oxygen molecules.

본 발명에 따른 또 다른 실시예에서, 상기 나노튜브에 캐리어 트래핑 물질을 제공하는 단계는 산소분자인 캐리어 트래핑 물질을 상기 나노튜브에 가까운 표면에 흡착시키는 것을 포함한다. In another embodiment according to the invention, providing a carrier trapping material to the nanotubes comprises adsorbing a carrier trapping material, which is an oxygen molecule, to a surface close to the nanotubes.

본 발명에 따른 전계효과 트랜지스터를 제조하는 방법은 기판을 제공하는 단계, 상기 기판 상에 절연층을 형성하는 단계, 상기 절연층 상에 소스 전극 및 드레인 전극을 형성하는 단계를 포함한다. 나노튜브는 상기 소스 전극 및 드레인 전극 사이에 제공되며 상기 나노튜브는 상기 소스전극 및 드레인 전극과 전기적으로 접촉되게 배치된다. 상기 캐리어 트래핑 물질이 제공되는 상기 나노튜브는 상기 전계효과 트랜지스터의 채널영역으로 작용한다. 바람직하게는, 상기 캐리어 트래핑 물질은 산소분자이며, 상기 기판은 상기 전계효과 트랜지스터을 위한 백 게이트로 작용하도록 도핑된다. A method of manufacturing a field effect transistor according to the present invention includes providing a substrate, forming an insulating layer on the substrate, and forming a source electrode and a drain electrode on the insulating layer. A nanotube is provided between the source electrode and the drain electrode, and the nanotube is disposed in electrical contact with the source electrode and the drain electrode. The nanotubes provided with the carrier trapping material serve as channel regions of the field effect transistor. Preferably, the carrier trapping material is an oxygen molecule and the substrate is doped to act as a back gate for the field effect transistor.

본 발명에 따른 실시예에서, 상기 나노튜브를 위한 캐리어 트래핑 물질을 제공하는 단계는 상기 나노튜브에 상기 캐리어 트래핑 물질을 흡착시키는 것을 포함한다. 다른 실시예에서, 상기 나노튜브에 캐리어 트래핑 물질을 제공하는 단계는 상기 나노튜브 및 상기 절연층 사이에 상기 나노튜브를 위한 상기 물질층을 제공하거나 또는 상기 나노튜브에 가까운 표면에 상기 캐리어 트래핑 물질을 흡착시키게 하는 것을 포함한다. In an embodiment according to the invention, providing a carrier trapping material for the nanotubes comprises adsorbing the carrier trapping material to the nanotubes. In another embodiment, providing a carrier trapping material to the nanotubes may provide the material layer for the nanotubes between the nanotubes and the insulating layer, or provide the carrier trapping material to a surface close to the nanotubes. Adsorbing.

본 발명에 따른 전계효과 트랜지스터는 소스 전극 및 드레인 전극, 게이트, 상기 소스 전극 및 드레인 전극으로부터 상기 게이트를 이격시키는 절연층, 상기 소스 전극 및 드레인 전극과 전기적으로 접촉하는 나노튜브를 구비한다. 상기 나노튜브는 상기 전계효과 트랜지스터의 채널영역으로 작요하며, 캐리어 트래핑 물질이 상기 나노튜브의 표면에 제공된다. The field effect transistor according to the present invention includes a source electrode and a drain electrode, a gate, an insulating layer spaced apart from the source electrode and the drain electrode, and a nanotube in electrical contact with the source electrode and the drain electrode. The nanotubes serve as channel regions of the field effect transistor, and carrier trapping material is provided on the surface of the nanotubes.

본 발명의 다른 실시예에서, 상기 전계효과 트랜지스터는 상기 절연층 및 나노튜브 사이에 부가층을 더 구비한다. 상기 부가층은 상기 나노튜브를 위한 상기 캐리어 트래핑 물질을 포함한다. In another embodiment of the present invention, the field effect transistor further includes an additional layer between the insulating layer and the nanotubes. The additional layer includes the carrier trapping material for the nanotubes.

본 발명의 또 다른 실시예에서, 상기 캐리어 트래핑 물질은 상기 나노튜브에 흡착된다. 바람직하게는 상기 게이트는 상기 전계효과 트랜지스터를 위한 기판을 더 구비하며, 상기 절연층은 상기 기판 상에 위치하며, 상기 소스 전극, 드레인 전극 및 나노튜브는 상기 절연층 상에 위치한다. 바람직하게는 상기 나노튜브는 상기 소스 전극 및 드레인 전극 사이에서 연장되며, 상기 기판은 백 게이트로 작용하도록 도핑된다. In another embodiment of the invention, the carrier trapping material is adsorbed onto the nanotubes. Preferably, the gate further comprises a substrate for the field effect transistor, wherein the insulating layer is located on the substrate, and the source electrode, drain electrode, and nanotube are located on the insulating layer. Preferably the nanotubes extend between the source and drain electrodes and the substrate is doped to act as a back gate.

이하, 도면을 참조하여 본 발명에 의한 캐리어 트래핑 물질을 구비한 나노튜브 전계효과 트랜지스터 및 그 제조방법에 대해 보다 상세하게 설명하고자 한다. Hereinafter, a nanotube field effect transistor having a carrier trapping material and a method of manufacturing the same according to the present invention will be described in detail with reference to the accompanying drawings.

전계효과 트랜지스터는 종래의 FET 디자인에서 탄소나노튜브가 제공된다. FET와 함께 탄소나노튜브의 사용은 CNT FET를 만드는 실리콘 베이스 트랜지스터의 전류를 초과하는 특성을 가진 소자를 구현한다. Field effect transistors are provided with carbon nanotubes in conventional FET designs. The use of carbon nanotubes in conjunction with FETs results in devices with characteristics that exceed the current of silicon-based transistors that make CNT FETs.

도 1을 참조하면, 종래의 탄소나노튜브 전계효과 트랜지스터는 백 게이트를 형성하는 p-doped 실리콘 기판(102)을 포함한다. 실리콘 옥사이드 SiO2 의 절연층(104)는 백 게이트(102) 상에 위치하며, 소스 전극(106)이 절연층(104) 상에 배치된다. 유사하게, 드레인 전극(108)이 절연층(104) 상에 배치된다. 탄소나노튜브(110)가 소스(106) 및 드레인(108) 사이에 위치하며, 탄소나노튜브(110)이 소스 전극(106) 및 드레인 전극(108)과 전기적으로 접촉되어 있다. Referring to FIG. 1, a conventional carbon nanotube field effect transistor includes a p-doped silicon substrate 102 forming a back gate. An insulating layer 104 of silicon oxide SiO 2 is located on the back gate 102, and a source electrode 106 is disposed on the insulating layer 104. Similarly, drain electrode 108 is disposed on insulating layer 104. The carbon nanotubes 110 are positioned between the source 106 and the drain 108, and the carbon nanotubes 110 are in electrical contact with the source electrode 106 and the drain electrode 108.

CNT FET 의 동작 원리는 일반적으로 종래의 실리콘 전계효과 트랜지스터와 유사하다. 그러나, 도 1의 CNT FET의 물리적 소자 구조는 전형적인 실리콘 FET의 물리적 소자 구조에 대해서 역전(상측이 아래쪽에 위치)되어 있다. 다시 말하면, 종래의 실리콘 FET에서 게이트가 소스 및 드레인 위에 위치하는 것과 비교하여 CNT FET에서 소스 및 드레인이 게이트 위에 있다. The operating principle of a CNT FET is generally similar to a conventional silicon field effect transistor. However, the physical device structure of the CNT FET of FIG. 1 is inverted (upper side down) relative to the physical device structure of a typical silicon FET. In other words, the source and drain are above the gate in the CNT FET as compared to the gate over the source and drain in a conventional silicon FET.

또한, 소스 및 드레인 사이의 채널은 실리콘 단결정 대신에 탄소나노튜브가 제공된다. 비록 종래의 CNT FET에서, 탄소나노튜브와 소스 및 드레인이 게이트 위에 제공되지만, 소스 및 드레인이 게이트 아래에 배치되거나 또는 탄소나노튜브가 소자 구조 내에 묻혀 있을 수 있다. 본 발명은 도 1의 CNT FET의 사용에 제한되지 않으며, 나노튜브 또는 나노와이어에 의해 제공되는 채널을 구비한 모든 FET와 함께 사용될 수 있다. In addition, the channel between the source and the drain is provided with carbon nanotubes instead of silicon single crystals. Although in conventional CNT FETs, carbon nanotubes and sources and drains are provided over the gates, the sources and drains may be disposed below the gates or the carbon nanotubes may be buried in the device structure. The present invention is not limited to the use of the CNT FET of FIG. 1 and can be used with any FET with channels provided by nanotubes or nanowires.

알려진 CNT FET에서, 소스 및 드레인 전극은 도전체로 작용하도록 도핑된 폴리실리콘으로 형성될 수도 있지만, 소스 및 드레인 전극은 전형적으로 금속으로 이루어져 있다. 백게이트(102)를 형성하는 기판은 비록 CNT FET를 위한 기능적 게이 트를 제공하는 어떠한 물질로도 이루어질 수 있지만, 전형적으로 실리콘으로 이루어진다. 상기 절연층은 비교적 높은 유전상수 k을 가진 적절한 물질로 이루어진다. 비교적 높은 유전상수 k 지수는 SiO2의 유전상수 지수 대략 4.0 보다 큰 것을 의미한다. 상기 나노튜브는 다른 물질로 이루어질 수 있지만 바람직하게는 탄소로 이루어진다. In known CNT FETs, the source and drain electrodes may be formed of polysilicon doped to act as a conductor, but the source and drain electrodes are typically made of metal. The substrate forming the backgate 102 is typically made of silicon, although it may be made of any material that provides a functional gate for the CNT FET. The insulating layer is made of a suitable material having a relatively high dielectric constant k. A relatively high dielectric constant k index means that the dielectric constant index of SiO 2 is greater than approximately 4.0. The nanotubes may be made of other materials but are preferably made of carbon.

본 발명에 따른 소자의 상기 나노튜브(110)는 싱글월 탄소나노튜브(SWCNT) 또는 더블월 탄소나노튜브(DWCNT) 또는 그러한 나노튜브의 묶음일 수 있다. 게다가, 나노와이어도 상기 나노튜브(110)으로 사용될 수 있다. 상기 나노튜브는 소트키 배리어를 형성하는 어느 물질도 구비할 수 있으며, 쇼트키 배리어의 에너지는 흡착된 산소 분자와 같은 캐리어 트래핑 물질의 존재를 통해서 변할 수 있다. 캐리어 트래핑 물질은 채널 물질, 즉 나노튜브의 밴드갭 사이에 존재하는 LUMO(lowest unoccupies molecular orbital)를 가지는 것이 바람직하다. 만일 캐리어 트래핑 물질의 LUMO 값이 채널 물질의 페르미 레벨 아래에 있다면, 정공이 캐리어로서 트래핑된다. The nanotube 110 of the device according to the present invention may be a single-wall carbon nanotube (SWCNT) or a double-wall carbon nanotube (DWCNT) or a bundle of such nanotubes. In addition, nanowires may also be used as the nanotubes 110. The nanotubes can comprise any material that forms a sortie barrier, and the energy of the schottky barrier can be varied through the presence of a carrier trapping material, such as adsorbed oxygen molecules. The carrier trapping material preferably has a channel material, i.e., a lower unoccupies molecular orbital (LUMO) present between the bandgaps of the nanotubes. If the LUMO value of the carrier trapping material is below the Fermi level of the channel material, holes are trapped as carriers.

종래의 CNT FET는 앰비폴라 소자이다. 비록 전형적인 싱글 게이트 CNT FET 소자가 도시되었지만 본 발명은 CNT가 소스 전극 및 드레인 전극 사이에 걸쳐있는 FET 뿐만 아니라 멀티게이트 또는 멀티월 FET와 같은 탄소나노튜브를 도전체로 사용하는 모든 타입의 FET에 사용가능하다. CNT는 실리콘의 싱글 결정 대신에 채널로 작용한다. 본 발명에 따른 소자에서, CNT는 소자 내에 묻힐 수 있다. Conventional CNT FETs are ambipolar devices. Although a typical single gate CNT FET device is shown, the invention is applicable to all types of FETs using CNTs as conductors, as well as FETs spanning between source and drain electrodes, as well as multi-gate or multi-wall FETs. Do. CNTs act as channels instead of single crystals of silicon. In the device according to the invention, the CNTs can be embedded in the device.

접합은 전형적으로 CNT와 금속 전극 사이에 존재하지 않으며, 대신에 CNT와 소스 전극 및 드레인 전극 사이의 경계면에 제공된다. 게이트는 CNT의 위에 또는 아래에 제공될 수 있다. A junction is typically not present between the CNT and the metal electrode, but instead is provided at the interface between the CNT and the source and drain electrodes. The gate may be provided above or below the CNT.

도 2를 참조하면, 본 발명에 따른 나노튜브 전계효과 트랜지스터는 일반적으로 도 1에 도시된 종래의 소자에 상당하다. 도 2의 나노튜브 전계효과 트랜지스터는 소자의 게이트를 형성하는 p-도핑 실리콘 기판(102)을 포함한다. 실리콘 기판(102)은 소자의 백 게이트로 작용하도록 고농도로 도핑될 수 있다. 실리콘 다이옥사이드 SiO2 의 절연층(104)은 도핑된 기판(102) 위에 제공되며, 소스 전극(106)이 절연층(104) 위에 제공된다. 드레인 전극(109)이 절연층(104) 상에 제공된다. 소스전극(106) 및 드레인 전극(109)은 바람직하게는 티타늄, 몰리브뎀과 같은 금속, 또는 골드 또는 이들 원소들의 합금으로 이루어진다. 전극(106, 108)은 도전체로 작용하도록 도핑된 폴리실리콘으로 이루어질 수도 있다. 탄소나노튜브(110)은 소스전극(106) 및 드레인 전극(108) 사이에서 소스 전극(106) 및 드레인 전극(108)과 전기적으로 접촉되게 연장되어 있다. Referring to FIG. 2, the nanotube field effect transistor according to the present invention is generally equivalent to the conventional device shown in FIG. The nanotube field effect transistor of FIG. 2 includes a p-doped silicon substrate 102 forming a gate of the device. Silicon substrate 102 may be heavily doped to serve as the back gate of the device. An insulating layer 104 of silicon dioxide SiO 2 is provided over the doped substrate 102, and a source electrode 106 is provided over the insulating layer 104. A drain electrode 109 is provided on the insulating layer 104. The source electrode 106 and the drain electrode 109 are preferably made of a metal such as titanium, molybdenum, or gold or an alloy of these elements. The electrodes 106 and 108 may be made of polysilicon doped to act as a conductor. The carbon nanotubes 110 extend between the source electrode 106 and the drain electrode 108 to be in electrical contact with the source electrode 106 and the drain electrode 108.

본 발명에 따른 CNT FET는 나노튜브에 캐리어 트래핑 물질(112)이 제공된 점이 종래의 탄소나노튜브와 다르다. 도 2에서, 캐리어 트래핑 물질은 산소 분자(112)를 구비한다. 산소분자는 CNT FET의 제조 중에 나노튜브(110)에 흡착된다. 산소 분자와 같은 캐리어 트래핑 물질의 존재는 드레인 전극으로부터 전자 인젝션을 억제하며, 이는 종래의 앰비폴라 CNT FET 소자로부터 유니폴라 CNT FET 소자로 바꾼다. CNT FET according to the present invention is different from the conventional carbon nanotubes in that the carrier trapping material 112 is provided in the nanotubes. In FIG. 2, the carrier trapping material includes oxygen molecules 112. Oxygen molecules are adsorbed onto the nanotubes 110 during the manufacture of the CNT FET. The presence of carrier trapping material, such as oxygen molecules, suppresses electron injection from the drain electrode, which translates from conventional ambipolar CNT FET devices to unipolar CNT FET devices.

산소분자와 같은 캐리어 트래핑 물질이 CNT 상에 제공되면(또는 절연층(104) 위에 가까이 또는 CNT와 인접한 부가층 안에 또는 위에 제공되면), 캐리어 트래핑 물질의 존재는 대략 CNT 에너지 갭의 중간에 LUMO를 제공한다(도 6a ~ 도 6c 참조). 산소분자의 LUMO 레벨이 산소원자의 Oppπ* 궤도 레벨에 의해 제공된다. 따라서, 산소 분자(또는 다른 캐리어 트래핑 물질)는 드레인 전극으로부터 전자를 트랩시킨다. 전자의 트랩 결과로서, 전체 밴드(가전자 밴드 뿐만 아니라 도전성 밴드도)가 금속(또는 전극) 일함수에 대해서 위로 이동한다. 결과로서, 전자 인젝션을 위한 에너지 배리어가 증가하며, 이는 CNT FET가 앰비폴라 보다는 유니폴라가 되게 한다. If a carrier trapping material, such as an oxygen molecule, is provided on the CNT (or provided near or above the insulating layer 104 or in or on an additional layer adjacent to the CNT), the presence of the carrier trapping material is approximately LUMO in the middle of the CNT energy gap. (See FIGS. 6A-6C). The LUMO level of the oxygen molecule is given by the Oppπ * orbital level of the oxygen atom. Thus, oxygen molecules (or other carrier trapping materials) trap electrons from the drain electrode. As a result of the trapping of the electrons, the entire band (not only the valence band but also the conductive band) is moved up relative to the metal (or electrode) work function. As a result, the energy barrier for electron injection increases, which causes the CNT FET to be unipolar rather than ambipolar.

제조과정에서 탄소나노튜브는 산소 분자에 노출되며, 바람직하게는 산소분자가 탄소나노튜브에 흡착되기 용이하도록 충분한 산소압에 탄소나노튜브가 노출된다. 산소분자는 약 200 ℃ 까지 안정하며, 이는 몇몇의 반도체 제조 단계에서 불안정할 수 있다. 캐리어 트래핑 물질은 그 물질의 LUMO가 채널 물질의 밴드갭 내에 위치, 즉 CNT 의 페르미 레벨과 대략 일치하기만 하면 산소 이외의 다른 분자(고온에 결딜 수 있는)일 수 있다. In the manufacturing process, the carbon nanotubes are exposed to oxygen molecules, and preferably, the carbon nanotubes are exposed to sufficient oxygen pressure so that the oxygen molecules are easily adsorbed onto the carbon nanotubes. Oxygen molecules are stable up to about 200 ° C., which may be unstable in some semiconductor manufacturing steps. The carrier trapping material may be a molecule other than oxygen (which can endure high temperatures) as long as the LUMO of the material is located within the bandgap of the channel material, ie, approximately coincides with the Fermi level of the CNT.

도 2에서 보듯이, 소스 및 드레인 사이의 채널은 실리콘 싱글 결정 대신에 탄소나노튜브가 제공된다. 비록 탄소나노튜브와 소스 및 드레인 전극이 게이트 상에 제공되지만, 본 발명은 소스 및 드레인 전극이 게이트 아래에 제공되며, 탄소나노튜브가 소자 구조 내에 묻히는 구조에도 적용가능하다. 이와 같이, CNT FET의 기판은 실리콘 층이 될 수 있으며, 소스 및 드레인 전극 위에 이격된 게이트가 배치되거나 또는 잘 알려진 CNT FET의 멀티 게이트가 배치될 수 있다. As shown in Figure 2, the channel between the source and drain is provided with carbon nanotubes instead of silicon single crystals. Although carbon nanotubes and source and drain electrodes are provided on the gate, the present invention is also applicable to a structure in which the source and drain electrodes are provided under the gate, and the carbon nanotubes are embedded in the device structure. As such, the substrate of the CNT FET can be a silicon layer, with a gate spaced apart over the source and drain electrodes or a multi-gate of a well known CNT FET.

소스 및 드레인 전극은 비록 도전체로 작용하도록 충분히 도핑된 폴리 실리콘으로 이루어질 수도 있지만, 전형적으로 금속으로 이루어진다. 게이트(102)를 형성하는 기판은 비록 CNT FET에 게이트를 제공하는 어느 물질로도 이루어질 수 있지만, 전형적으로 실리콘으로 만들어진다. 이와 같이, 게이트(102) 상의 절연층(104)은 비록 적절한 절연성 물질, 바람직하게는 산화물이 될 수도 있지만, 바람직하게는 실리콘 다이옥사이드로 이루어진다. 같은 방식으로, 나노튜브는 다른 물질로 이루어질 수도 있지만 바람직하게는 탄소로 이루어진다. The source and drain electrodes are typically made of metal, although they may be made of polysilicon doped sufficiently to act as conductors. The substrate forming the gate 102 is typically made of silicon, although it may be made of any material that provides a gate to the CNT FET. As such, the insulating layer 104 on the gate 102 is preferably made of silicon dioxide, although it may be a suitable insulating material, preferably an oxide. In the same way, the nanotubes may be made of other materials but are preferably made of carbon.

도 3을 참조하면, 산소분자가 탄소나노튜브의 표면으로부터 3.3 Å 이격되게 흡착되어 있다. 이때 산소분자의 나노튜브 월(wall)에 대한 바인딩 에너지(binding energy)는 0.1 eV 으로서, 산소분자 및 나노튜브 사이에는 결합력이 약한 흡착 상태를 보여준다. 각 산소원자가 나노튜브의 인접한 탄소 원자에 지지되어 있다. 이하에서 상세히 설명하지만, 산소원자는 나노튜브에서의 캐리어 트래핑을 용이하게 한다. 비록 실시예에서 산소분자와 같은 캐리어 트래핑 물질이 탄소나노튜브에 흡착되었지만, 캐리어 트래핑 물질은 절연층(104)에 흡착될 수도 있다. 산소분자는 CNT 내부 뿐만 아니라 CNT 표면 상에 흡착될 수 있다. 또한, 산소분자와 같은 캐리어 트래핑 물질은 CNT에 근접한 SiO2 와 같은 절연층(104) 상에 흡착되어, 결과적으로 소자를 유니폴라하게 만들 수 있다. 도 4를 참조하면, 캐리어 트래핑 물질이 소자 상에 스핀 코팅되어 부가층(105)를 형성할 수 있으며, 또는 반도체 소자 제조공정의 적절한 방법으로 증착될 수도 있다. Referring to FIG. 3, oxygen molecules are adsorbed at 3.3 kPa from the surface of the carbon nanotubes. At this time, the binding energy of the oxygen molecules on the nanotube wall is 0.1 eV, and the adsorption state is weak between the oxygen molecules and the nanotubes. Each oxygen atom is supported by adjacent carbon atoms in the nanotubes. As will be described in detail below, oxygen atoms facilitate carrier trapping in nanotubes. Although the carrier trapping material, such as the oxygen molecule, is adsorbed on the carbon nanotube in the embodiment, the carrier trapping material may be adsorbed on the insulating layer 104. Oxygen molecules can be adsorbed on the CNT surface as well as inside the CNT. In addition, carrier trapping materials, such as oxygen molecules, may be adsorbed on insulating layers 104, such as SiO2, in proximity to the CNTs, resulting in unipolar devices. Referring to FIG. 4, the carrier trapping material may be spin coated onto the device to form the additional layer 105, or may be deposited by any suitable method of the semiconductor device manufacturing process.

캐리어 트래핑 물질은 부가층(105)의 물질로 제공될 수도 있다. 또는 이어지 는 제조공정단계에서의 층에 흡착될 수도 있다. 부가층(105)은 산소분자와 같은 캐리어 트래핑 물질을 흡착 또는 포함하는 어는 적절한 물질로 이루어질 수 있다. 부가층(105)은 소자의 보호층, 특히 비교적 저온 제조공정이 적용된 층일 수 있다. The carrier trapping material may be provided as the material of the additional layer 105. Or may be adsorbed onto the bed in subsequent steps of the manufacturing process. The additional layer 105 may be made of any suitable material that adsorbs or contains a carrier trapping material, such as an oxygen molecule. The additional layer 105 may be a protective layer of the device, particularly a layer to which a relatively low temperature manufacturing process is applied.

캐리어 트래핑 물질이 나노튜브(110) 보다는 절연층(104) 또는 부가층(105)에 포함되거나 흡착되는 예시적인 실시예에서, CNT와 캐리어 트래핑 물질을 가진 물질 사이의 갭은 1 nm 이하(즉, 전자 이동의 퀀텀 길이 이하)일 수 있다. In an exemplary embodiment in which carrier trapping material is included or adsorbed in insulating layer 104 or additional layer 105 rather than nanotube 110, the gap between CNT and the material with carrier trapping material is 1 nm or less (ie, Or less than the quantum length of electron transfer).

도 4를 다시 참조하면, 부가층(105)은 탄소나노튜브의 위에 또는 아래에 또는 위 및 아래에(즉, 나노튜브에 근접하게) 제조공정 중 제공될 수 있다. 부가층(105)은 소스 전극(106) 및 드레인 전극(108) 사이에 탄소나노튜브가 제공되기 전 또는 제공된 후 제공될 수 있다. Referring back to FIG. 4, an additional layer 105 may be provided on or under the carbon nanotubes or above and below (ie, close to the nanotubes) during the fabrication process. The additional layer 105 may be provided before or after the carbon nanotubes are provided between the source electrode 106 and the drain electrode 108.

도 5a를 참조하면, 종래의 CNT FET(즉, 산소분자와 같은 캐리어 트래핑 물질의 사용이 없는)에서 제로 게이트 전압에서의 에너지-k 그래프(즉, 웨이브 벡터)가 도시되어 있다. 아래 곡선은 종래의 CNT FET에서의 CNT 채널의 HOMO(highest occupied molecular level)를 나타내며, 위 곡선은 LUMO를 나타낸다. Referring to FIG. 5A, an energy-k graph (ie wave vector) at zero gate voltage is shown in a conventional CNT FET (ie without the use of carrier trapping materials such as oxygen molecules). The lower curve represents the highest occupied molecular level (HOMO) of the CNT channel in the conventional CNT FET, and the upper curve represents LUMO.

도 5b에서, CNT에 흡착된 산소분자와 같은 캐리어 트래핑 물질이 흡착된 본 발명의 실시예에 따른 CNT FET에서 제로 게이트 전압에서의 에너지-k 그래프(즉, 웨이브 벡터)가 도시되어 있다. In FIG. 5B, an energy-k graph (ie wave vector) at zero gate voltage is shown in a CNT FET in accordance with an embodiment of the present invention in which carrier trapping material, such as oxygen molecules adsorbed on the CNT, is shown.

도 5c에서, 게이트 전압이 증가될 때, 캐리어 트래핑 물질의 존재는 전자의 공급을 받아서 LUMO를 나타내는 곡선을 상승시킬 뿐만 아니라 HOMO를 나타내는 곡선도 상승시킨다. 전자가 캐리어 트래핑 물질에 트래핑되어서 트랩 에너지 레벨이 페르미 준위 위에 존재하게 된다.In FIG. 5C, when the gate voltage is increased, the presence of carrier trapping material receives the supply of electrons to raise the curve representing LUMO as well as the curve representing HOMO. Electrons are trapped in the carrier trapping material such that the trap energy level is above the Fermi level.

도 6을 참조하면, 탄소나노튜브의 길이 방향 위치에 따라서 다른 게이트 전압에서의 전자 인젝션의 에너지가 도시되어 있다. 위에서 언급하였듯이 CMOS 소자 및 CNT FET를 포함하는 로직 게이트는 일반적으로 n 또는 p 트랜지스터 소자(즉, 유니폴라 특성의 소자)이면서 동일한 게이트 바이어스에서 작동하는 것을 필요로 한다. 그러나 종래의 CNT FET는 소스 또는 드레인의 장벽을 낮춤으로써 캐리어 인젝션의 결과로서 앰비폴라 특성을 보여준다. 도 6에서, 게이트의 다른 비어어스 조건에서의 밴드 에너지가 나타나 있다. 정공 인젝션의 에너지는 탄소나노튜브의 길이방향 위치 함수로서의 전압으로 플로트되어 있다. 정공 인젝션 에너지는 전자-전압(eV)로 제공되며, 위치는 나노미터(nm)로 나타내었다. Referring to FIG. 6, the energy of electron injection at different gate voltages is shown according to the longitudinal position of the carbon nanotubes. As mentioned above, logic gates containing CMOS devices and CNT FETs generally require n or p transistor devices (ie, unipolar devices) and operate at the same gate bias. However, conventional CNT FETs exhibit ambipolar characteristics as a result of carrier injection by lowering the source or drain barrier. In FIG. 6, band energy at different vias conditions of the gate is shown. The energy of hole injection is plotted as a voltage as a function of the longitudinal position of the carbon nanotubes. Hole injection energy is given in electron-voltage (eV) and the location is given in nanometers (nm).

도 7을 참조하면, CNT의 페르미 레벨(220)이 CNT의 LUMO 레벨(212) 및 CNT의 HUMO 레벨(214) 사이에 일점쇄선으로 도시되어 있다. 산소분자의 LUMO 레벨(216)이 CNT의 LUMO 레벨(212) 및 CNT의 HOMO 레벨(214) 사이에 대략 위치한다. With reference to FIG. 7, the Fermi level 220 of the CNTs is shown by a dashed line between the LUMO level 212 of the CNT and the HUMO level 214 of the CNT. The LUMO level 216 of the oxygen molecule is approximately located between the LUMO level 212 of the CNT and the HOMO level 214 of the CNT.

본 발명의 실시예에 따른 제조 방법에 있어서, 나노튜브 전계효과 트랜지스터는 나노튜브에 산소분자와 같은 캐리어 트래핑 물질을 제공함으로써 앰비폴라 소자에서 유니폴라 소자로 전환된다. 캐리어 트래핑 물질은 바람직하게는 나노튜브에 용이하게 흡착되도록 나노튜브를 적절한 압력 및 온도 조건에서 흡착된다. In the manufacturing method according to the embodiment of the present invention, the nanotube field effect transistor is converted from an ambipolar device to a unipolar device by providing a carrier trapping material such as an oxygen molecule in the nanotube. The carrier trapping material is preferably adsorbed at appropriate pressure and temperature conditions so that the nanotubes are readily adsorbed to the nanotubes.

나노튜브 전계효과 트랜지스터의 제조 공정중, 캐리어 트래핑 물질은 소자의 절연층(SiO2 층과 같은)에 제공될 수도 있다. 선택적으로(또는 부가하여), 다른 층이 소자의 제조공정 중 CNT의 위 또는 아래에 스핀코팅 되거나 또는 증착될 수 있 다. 만일 캐리어 트래핑 물질이 제조공정 중 부가층에 제공되지 않는 다면, 소자를 제조공정 중 다시 캐리어 트래핑 물질(산소분자와 같은)에 노출시켜서 캐리어 트래핑 물질이 부가층에 흡착되도록 할 수 있다. 바람직하게는, 캐리어 트래핑 물질을 포함하는 상기 절연층 또는 부가층은 CNT와 접촉하거나 또는 근접하게 위치하여 CNT와 캐리어 트래핑 물질을 포함하는 물질 사이의 갭이 1 나노미터 이하(또는 전자 이동의 퀀텀 길이 이하)가 되게 한다. During the fabrication process of the nanotube field effect transistor, a carrier trapping material may be provided to the insulating layer (such as the SiO 2 layer) of the device. Alternatively (or in addition), other layers may be spin coated or deposited on or under the CNTs during the fabrication of the device. If the carrier trapping material is not provided to the additional layer during the manufacturing process, the device may be exposed to the carrier trapping material (such as oxygen molecules) again during the manufacturing process so that the carrier trapping material may be adsorbed to the additional layer. Preferably, the insulating or additional layer comprising a carrier trapping material is in contact with or in close proximity to the CNT such that the gap between the CNT and the material comprising the carrier trapping material is less than 1 nanometer (or quantum length of electron transfer). Or less).

본 발명에 의하면, 탄소나노튜브의 표면에 캐리어 트래핑 물질을 흡착시킴으로써 앰비폴라 트랜지스터를 유니폴라 트랜지스터로 용이하게 변환시킬 수 있다. According to the present invention, the ambipolar transistor can be easily converted into a unipolar transistor by adsorbing a carrier trapping material on the surface of the carbon nanotubes.

상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 따라서, 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다. While many details are set forth in the foregoing description, they should be construed as illustrative of preferred embodiments, rather than to limit the scope of the invention. Therefore, the scope of the present invention should not be defined by the described embodiments, but should be determined by the technical spirit described in the claims.

Claims (30)

소스 전극 및 드레인 전극;Source and drain electrodes; 게이트;gate; 상기 소스 전극 및 드레인 전극으로부터 상기 게이트를 이격시키는 절연층;An insulating layer spaced apart from the source electrode and the drain electrode; 상기 소스 전극 및 드레인 전극과 전기적으로 접촉하며, 전계효과 트랜지스터의 채널영역으로 작용하는 나노튜브; 및 A nanotube in electrical contact with the source electrode and the drain electrode and serving as a channel region of a field effect transistor; And 상기 나노튜브 상의 캐리어 트래핑 물질;을 구비하는 것을 특징으로 하는 전계효과 트랜지스터. And a carrier trapping material on the nanotubes. 제 1 항에 있어서,The method of claim 1, 상기 캐리어 트래핑 물질은 산소 분자인 것을 특징으로 하는 전계효과 트랜지스터.And the carrier trapping material is an oxygen molecule. 제 1 항에 있어서,The method of claim 1, 상기 절연층 및 나노튜브 사이에 부가층을 더 구비하며, Further provided between the insulating layer and the nanotubes, 상기 부가층은 상기 캐리어 트래핑 물질을 포함하는 것을 특징으로 하는 전계효과 트랜지스터. And the additional layer comprises the carrier trapping material. 제 3 항에 있어서,The method of claim 3, wherein 상기 캐리어 트래핑 물질은 산소 분자인 것을 특징으로 하는 전계효과 트랜지스터.And the carrier trapping material is an oxygen molecule. 제 1 항에 있어서,The method of claim 1, 상기 캐리어 트래핑 물질은 상기 전계효과 트랜지스터를 앰비폴라 소자에서 유니폴라 소자로 변환하는 것을 특징으로 하는 전계효과 트랜지스터.And the carrier trapping material converts the field effect transistor from an ambipolar device to a unipolar device. 제 1 항에 있어서,The method of claim 1, 상기 전계효과 트랜지스터를 위한 기판을 더 구비하며, Further comprising a substrate for the field effect transistor, 상기 절연층은 상기 기판 상에 위치하며, 상기 소스 전극, 드레인 전극 및 나노튜브는 상기 절연층 상에 위치하며, 상기 나노튜브는 상기 소스 전극 및 드레인 전극 사이에서 연장된 것을 특징으로 하는 전계효과 트랜지스터.The insulating layer is positioned on the substrate, the source electrode, the drain electrode and the nanotube are positioned on the insulating layer, and the nanotube extends between the source electrode and the drain electrode. . 제 6 항에 있어서,The method of claim 6, 상기 캐리어 트래핑 물질은 산소 분자인 것을 특징으로 하는 전계효과 트랜지스터.And the carrier trapping material is an oxygen molecule. 제 6 항에 있어서,The method of claim 6, 상기 절연층 및 나노튜브 사이에 부가층을 더 구비하며, Further provided between the insulating layer and the nanotubes, 상기 부가층은 상기 캐리어 트래핑 물질을 포함하는 것을 특징으로 하는 전 계효과 트랜지스터. And the additional layer comprises the carrier trapping material. 제 8 항에 있어서,The method of claim 8, 상기 캐리어 트래핑 물질은 산소 분자인 것을 특징으로 하는 전계효과 트랜지스터.And the carrier trapping material is an oxygen molecule. 제 8 항에 있어서,The method of claim 8, 상기 기판은 백 게이트로 작용하도록 도핑된 것을 특징으로 하는 전계효과 트랜지스터.And the substrate is doped to act as a back gate. 제 10 항에 있어서,The method of claim 10, 상기 소스 전극 및 드레인 전극은 Ti 및 MO 중 적어도 어느 하나를 포함하는 그룹 중 선택된 물질로 만들어 진 것을 특징으로 하는 전계효과 트랜지스터.And the source and drain electrodes are made of a material selected from the group consisting of at least one of Ti and MO. 제 11 항에 있어서,The method of claim 11, 상기 캐리어 트래핑 물질은 상기 전계효과 트랜지스터를 앰비폴라 소자에서 유니폴라 소자로 변환하는 것을 특징으로 하는 전계효과 트랜지스터.And the carrier trapping material converts the field effect transistor from an ambipolar device to a unipolar device. 제 1 항에 있어서,The method of claim 1, 상기 나노튜브 상에 상기 절연층이 위치하며, 상기 게이트는 상기 절연층 상 에 배치된 것을 특징으로 하는 전계효과 트랜지스터.The insulating layer is located on the nanotubes, the gate is a field effect transistor, characterized in that disposed on the insulating layer. 제 13 항에 있어서,The method of claim 13, 상기 캐리어 트래핑 물질은 산소 분자인 것을 특징으로 하는 전계효과 트랜지스터.And the carrier trapping material is an oxygen molecule. 제 13 항에 있어서,The method of claim 13, 상기 절연층 및 나노튜브 사이에 부가층을 더 구비하며, Further provided between the insulating layer and the nanotubes, 상기 부가층은 상기 캐리어 트래핑 물질을 포함하는 것을 특징으로 하는 전계효과 트랜지스터. And the additional layer comprises the carrier trapping material. 제 15 항에 있어서,The method of claim 15, 상기 캐리어 트래핑 물질은 산소 분자인 것을 특징으로 하는 전계효과 트랜지스터.And the carrier trapping material is an oxygen molecule. 제 16 항에 있어서,The method of claim 16, 상기 소스 전극 및 드레인 전극은 Ti 및 MO 중 적어도 어느 하나를 포함하는 그룹 중 선택된 물질로 만들어 진 것을 특징으로 하는 전계효과 트랜지스터.And the source and drain electrodes are made of a material selected from the group consisting of at least one of Ti and MO. 제 17 항에 있어서, The method of claim 17, 상기 캐리어 트래핑 물질은 상기 전계효과 트랜지스터를 앰비폴라 소자에서 유니폴라 소자로 변환하는 것을 특징으로 하는 전계효과 트랜지스터.And the carrier trapping material converts the field effect transistor from an ambipolar device to a unipolar device. 제 1 항에 있어서,상기 캐리어 트래핑 물질은 상기 나노튜브에 흡착된 것을 특징으로 하는 전계효과 트랜지스터.The field effect transistor of claim 1, wherein the carrier trapping material is adsorbed onto the nanotubes. 앰비폴라 나노튜브 전계효과 트랜지스터를 유니폴라 나노튜브 전계효과 트랜지스터로 변환하는 방법에 있어서, In the method of converting an ambipolar nanotube field effect transistor into a unipolar nanotube field effect transistor, 상기 나노튜브 전계효과 트랜지스터는, 소스 전극 및 드레인 전극; 게이트; 상기 소스 전극 및 드레인 전극으로부터 상기 게이트를 이격시키는 절연층; 상기 소스 전극 및 드레인 전극과 전기적으로 접촉하며, 상기 전계효과 트랜지스터의 채널영역으로 작용하는 나노튜브를 구비하며, The nanotube field effect transistor may include a source electrode and a drain electrode; gate; An insulating layer spaced apart from the source electrode and the drain electrode; A nanotube in electrical contact with the source electrode and the drain electrode and serving as a channel region of the field effect transistor, 상기 나노튜브에 캐리어 트래핑 물질을 제공하는 단계를 구비하는 것을 특징으로 하는 앰비폴라 나노튜브 전계효과 트랜지스터를 유니폴라 나노튜브 전계효과 트랜지스터로 변환하는 방법.Providing an ambipolar nanotube field effect transistor to a unipolar nanotube field effect transistor. 제 20 항에 있어서,The method of claim 20, 상기 나노튜브에 캐리어 트래핑 물질을 제공하는 단계는, 상기 캐리어 트래핑 물질을 상기 나노튜브에 흡착시키는 것을 특징으로 하는 방법. Providing a carrier trapping material to the nanotubes, adsorbing the carrier trapping material to the nanotubes. 제 21 항에 있어서, The method of claim 21, 상기 캐리어 트래핑 물질은 산소 분자인 것을 특징으로 하는 방법. And the carrier trapping material is an oxygen molecule. 제 20 항에 있어서,The method of claim 20, 상기 나노튜브에 캐리어 트래핑 물질을 제공하는 단계는, 상기 절연층 및 상기 나노튜브 사이에 상기 나노튜브를 위한 상기 캐리어 트래핑 물질을 포함하는 부가층을 제공하는 특징으로 하는 방법. Providing a carrier trapping material to the nanotubes, providing an additional layer comprising the carrier trapping material for the nanotubes between the insulating layer and the nanotubes. 제 20 항에 있어서,The method of claim 20, 상기 나노튜브에 캐리어 트래핑 물질을 제공하는 단계는, 상기 나노튜브 근처의 표면에 상기 캐리어 트래핑 물질을 흡착시키는 것을 특징으로 하는 방법. Providing a carrier trapping material to the nanotubes, adsorbing the carrier trapping material to a surface near the nanotubes. 기판을 마련하는 단계;Preparing a substrate; 상기 기판 상에 절연층을 형성하는 단계;Forming an insulating layer on the substrate; 상기 절연층 상에 소스 전극을 형성하는 단계;Forming a source electrode on the insulating layer; 상기 절연층 상에 드레인 전극을 형성하는 단계;Forming a drain electrode on the insulating layer; 상기 소스 전극 및 드레인 전극과 전기적으로 접촉하며, 상기 전계효과 트랜지스터의 채널영역으로 작용하는 나노튜브를 마련하는 단계를 구비하며, Providing a nanotube in electrical contact with the source electrode and the drain electrode and serving as a channel region of the field effect transistor, 상기 나노튜브에 캐리어 트래핑 물질을 제공하는 단계를 구비하는 것을 특징으로 하는 전계효과 트랜지스터 제조방법.And providing a carrier trapping material to the nanotubes. 제 25 항에 있어서,The method of claim 25, 상기 나노튜브에 캐리어 트래핑 물질을 제공하는 단계는, 상기 캐리어 트래핑 물질을 상기 나노튜브에 흡착시키는 것을 특징으로 하는 방법. Providing a carrier trapping material to the nanotubes, adsorbing the carrier trapping material to the nanotubes. 제 26 항에 있어서,The method of claim 26, 상기 캐리어 트래핑 물질은 산소 분자인 것을 특징으로 하는 방법. And the carrier trapping material is an oxygen molecule. 제 26 항에 있어서,The method of claim 26, 상기 기판은 상기 전계효과 트랜지스터에서 백 게이트로 작용하도록 도핑된 것을 특징으로 하는 방법. The substrate is doped to act as a back gate in the field effect transistor. 제 25 항에 있어서,The method of claim 25, 상기 나노튜브에 캐리어 트래핑 물질을 제공하는 단계는, 상기 절연층 및 상기 나노튜브 사이에 상기 나노튜브를 위한 상기 캐리어 트래핑 물질을 포함하는 부가층을 제공하는 것을 특징으로 하는 방법. Providing a carrier trapping material to the nanotubes, providing an additional layer comprising the carrier trapping material for the nanotubes between the insulating layer and the nanotubes. 제 26 항에 있어서,The method of claim 26, 상기 나노튜브에 캐리어 트래핑 물질을 제공하는 단계는, 상기 나노튜브 근처의 표면에 상기 캐리어 트래핑 물질을 흡착시키는 것을 특징으로 하는 방법. Providing a carrier trapping material to the nanotubes, adsorbing the carrier trapping material to a surface near the nanotubes.
KR1020050063305A 2004-10-13 2005-07-13 Unipolar nanotube transistor having carrier-trapping material and method of fabricating the same KR100647330B1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US11/212,582 US20070246784A1 (en) 2004-10-13 2005-08-29 Unipolar nanotube transistor using a carrier-trapping material
CNB2005101067809A CN100481502C (en) 2004-10-13 2005-10-12 Unipolar nanotube transistor using a carrier-trapping material and manufacturing method thereof
EP05256381A EP1648041A3 (en) 2004-10-13 2005-10-13 Unipolar nanotube transistor using a carrier-trapping material
JP2005298837A JP2006114912A (en) 2004-10-13 2005-10-13 Unipolar nanotube transistor comprising carrier trapping substance and its manufacturing method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20040081751 2004-10-13
KR1020040081751 2004-10-13

Publications (2)

Publication Number Publication Date
KR20060050134A true KR20060050134A (en) 2006-05-19
KR100647330B1 KR100647330B1 (en) 2006-11-23

Family

ID=36751599

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050063305A KR100647330B1 (en) 2004-10-13 2005-07-13 Unipolar nanotube transistor having carrier-trapping material and method of fabricating the same

Country Status (1)

Country Link
KR (1) KR100647330B1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100848813B1 (en) * 2007-04-27 2008-07-28 포항공과대학교 산학협력단 Transistor and nonvolatile memory using deformation resistivity of carbon nanotube and piezoelectric effect
KR20110064704A (en) * 2009-12-08 2011-06-15 삼성전자주식회사 Carbon nanotube transistor array and manufacturing method of carbon nanotube transistor
KR101042012B1 (en) * 2008-06-13 2011-06-17 고려대학교 산학협력단 Method for fabricating device having channel layer and sensor device fabricated by using the same
KR101410933B1 (en) * 2008-04-11 2014-07-02 성균관대학교산학협력단 Method of doping transistor comprising carbon nanotube and method of controlling position of doping ion and transistors using the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100544324B1 (en) * 2003-07-09 2006-01-23 학교법인고려중앙학원 Manufacturing Method of anoelectronic Device with Cylindrical Gate And Nanoelectronic Device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100848813B1 (en) * 2007-04-27 2008-07-28 포항공과대학교 산학협력단 Transistor and nonvolatile memory using deformation resistivity of carbon nanotube and piezoelectric effect
KR101410933B1 (en) * 2008-04-11 2014-07-02 성균관대학교산학협력단 Method of doping transistor comprising carbon nanotube and method of controlling position of doping ion and transistors using the same
KR101042012B1 (en) * 2008-06-13 2011-06-17 고려대학교 산학협력단 Method for fabricating device having channel layer and sensor device fabricated by using the same
KR20110064704A (en) * 2009-12-08 2011-06-15 삼성전자주식회사 Carbon nanotube transistor array and manufacturing method of carbon nanotube transistor

Also Published As

Publication number Publication date
KR100647330B1 (en) 2006-11-23

Similar Documents

Publication Publication Date Title
US20070246784A1 (en) Unipolar nanotube transistor using a carrier-trapping material
Lin et al. High-performance carbon nanotube field-effect transistor with tunable polarities
Wind et al. Fabrication and electrical characterization of top gate single-wall carbon nanotube field-effect transistors
Wind et al. Vertical scaling of carbon nanotube field-effect transistors using top gate electrodes
Martel et al. Carbon nanotube field-effect transistors and logic circuits
US6798000B2 (en) Field effect transistor
TWI463654B (en) Self-aligned process for nanotube/nanowire fets
Wang et al. A doping‐free carbon nanotube CMOS inverter‐based bipolar diode and ambipolar transistor
JP2008500735A5 (en)
US10062857B2 (en) Carbon nanotube vacuum transistors
JP2007281489A (en) Electrostatically controlled tunneling transistor
US8759830B2 (en) Vertical organic field effect transistor and method of its manufacture
Sacchetto et al. Ambipolar gate-controllable SiNW FETs for configurable logic circuits with improved expressive capability
US7176147B2 (en) Combination insulator and organic semiconductor formed from self-assembling block co-polymers
KR100647330B1 (en) Unipolar nanotube transistor having carrier-trapping material and method of fabricating the same
Avouris et al. Carbon nanotube electronics and optoelectronics
Moriyama et al. High-performance top-gate carbon nanotube field-effect transistors and complementary metal–oxide–semiconductor inverters realized by controlling interface charges
US7332740B2 (en) Memory device having molecular adsorption layer
Rogdakis et al. Rectifying source and drain contacts for effective carrier transport modulation of extremely doped SiC nanowire FETs
US8916851B2 (en) Graphene-based device and methods of forming the same
Liang et al. Towards entire-carbon-nanotube circuits: the fabrication of single-walled-carbon-nanotube field-effect transistors with local multiwalled-carbon-nanotube interconnects
Alam Transport and performance of a zero-Schottky barrier and doped contacts graphene nanoribbon transistors
Zhu et al. A novel graphene channel field effect transistor with Schottky tunneling source and drain
Reena Monica Seven Strategies to Suppress the Ambipolar Behaviour in CNTFETs: a Review
Chen et al. A carbon nanotube field effect transistor with tunable conduction-type by electrostatic effects

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121016

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131022

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee