KR20060040367A - Method for fabricating liquid crystal display device by using alternating magnetic field crystallization - Google Patents

Method for fabricating liquid crystal display device by using alternating magnetic field crystallization Download PDF

Info

Publication number
KR20060040367A
KR20060040367A KR1020040089937A KR20040089937A KR20060040367A KR 20060040367 A KR20060040367 A KR 20060040367A KR 1020040089937 A KR1020040089937 A KR 1020040089937A KR 20040089937 A KR20040089937 A KR 20040089937A KR 20060040367 A KR20060040367 A KR 20060040367A
Authority
KR
South Korea
Prior art keywords
magnetic field
silicon layer
crystallization
layer
substrate
Prior art date
Application number
KR1020040089937A
Other languages
Korean (ko)
Other versions
KR100675640B1 (en
Inventor
서현식
백승한
남대현
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020040089937A priority Critical patent/KR100675640B1/en
Publication of KR20060040367A publication Critical patent/KR20060040367A/en
Application granted granted Critical
Publication of KR100675640B1 publication Critical patent/KR100675640B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66757Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B30/00Production of single crystals or homogeneous polycrystalline material with defined structure characterised by the action of electric or magnetic fields, wave energy or other specific physical conditions
    • C30B30/04Production of single crystals or homogeneous polycrystalline material with defined structure characterised by the action of electric or magnetic fields, wave energy or other specific physical conditions using magnetic fields
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • H01L21/02667Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/326Application of electric currents or fields, e.g. for electroforming

Abstract

본 발명은 자기장결정화방법을 이용한 폴리실리콘 형성방법에 관한 것으로, 기판을 예열하는 단계; 상기 기판상에 비정질실리콘층을 형성하는 단계; 상기 비정질실리콘층에 자기장을 인가하여 결정화하는 단계; 상기 결정화된 실리콘층을 냉각하면서 수소이온을 주입하는 단계를 포함하는 것을 특징으로 하며 균질하고 문턱전압이 낮아지는 폴리실리콘을 얻을 수 있으며, 생산성을 향상시킬 수 있다.The present invention relates to a polysilicon forming method using a magnetic field crystallization method, the method comprising: preheating a substrate; Forming an amorphous silicon layer on the substrate; Crystallizing by applying a magnetic field to the amorphous silicon layer; It is characterized in that it comprises a step of injecting hydrogen ions while cooling the crystallized silicon layer to obtain a polysilicon homogeneous and lower the threshold voltage, it is possible to improve the productivity.

자기장결정화,AMFC,수소화처리Magnetic field crystallization, AMFC, hydrogenation treatment

Description

자기장결정화방법에 의한 액정표시소자 제조방법{METHOD FOR FABRICATING LIQUID CRYSTAL DISPLAY DEVICE BY USING ALTERNATING MAGNETIC FIELD CRYSTALLIZATION}Liquid crystal display device manufacturing method by magnetic field crystallization method {METHOD FOR FABRICATING LIQUID CRYSTAL DISPLAY DEVICE BY USING ALTERNATING MAGNETIC FIELD CRYSTALLIZATION}

도 1은 일반적인 자기장결정화에 의해 형성되는 실리콘의 문턱전압을 나타내는 그래프.1 is a graph showing the threshold voltage of silicon formed by general magnetic field crystallization.

도 2는 본 발명의 자기장결정화 단계를 나타내는 순서도.2 is a flow chart showing the magnetic field crystallization step of the present invention.

도 3은 본 발명에 사용되는 자기장결정화 장치의 사시도.3 is a perspective view of a magnetic field crystallization apparatus used in the present invention.

도 4는 본 발명의 자기장결정화 공정의 각 단계와 온도와의 관계를 나타내는그래프.4 is a graph showing the relationship between each step and temperature in the magnetic field crystallization process of the present invention.

도 5a~5e는 본 발명의 일 실시 예에 의한 액정표시소자 제조공정의 수순도.5A through 5E are flowcharts of a process of manufacturing a liquid crystal display device according to an embodiment of the present invention.

**********도면의 주요부분에 대한 부호의 설명********************** Description of the symbols for the main parts of the drawings ************

301:로더영역 302,303,304:제1,2,3 예열영역301: loader area 302, 303, 304: first, second, third preheating area

305,307:안정화영역 306:프로세스 영역305, 307: Stabilization area 306: Process area

308,309,310:제 1,2,3 냉각 영역 308,309,310: First 1,2,3 cooling zones

501:기판 502:버퍼층501: substrate 502: buffer layer

503:비정질실리콘 503a:액티브층503: amorphous silicon 503a: active layer

504:게이트절연층 505:게이트전극504: gate insulating layer 505: gate electrode

506:층간절연층 507S,507D:소스,드레인전극506: interlayer insulating layer 507S, 507D: source, drain electrode

508:패시베이션층 509:화소전극508: passivation layer 509: pixel electrode

본 발명은 자기장결정화방법에 의해 결정화된 폴리실리콘을 사용하는 액정표시소자의 제조방법에 관한 것으로, 특히, 자기장결정화방법에 의하면서도 문턱전압이 보정된 폴리실리콘 액정표시소자의 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a liquid crystal display device using polysilicon crystallized by a magnetic field crystallization method, and more particularly, to a method for manufacturing a polysilicon liquid crystal display device with a threshold voltage corrected by a magnetic field crystallization method.

액정표시장치는 경박단소하고 휴대성이 뛰어나기 때문에 오늘날 널리 사용되고 있다. 상기 액정표시장치는 매트릭스 형태로 배열된 화소를 구동하므로써 영상을 표현하는 데, 상기 화소는 액정표시패널에 형성된다.Liquid crystal display devices are widely used today because they are light, thin and portable. The liquid crystal display device displays an image by driving pixels arranged in a matrix, and the pixels are formed in the liquid crystal display panel.

상기 액정표시패널은 액정표시모듈에 의해 지지되며, 단위화소를 구동시키는 구동회로부가 액정표시패널의 외부 또는 액정표시패널의 화면표시부 외곽에 형성되어 화소들을 구동한다.The liquid crystal display panel is supported by a liquid crystal display module, and a driving circuit unit for driving unit pixels is formed outside the liquid crystal display panel or outside the screen display portion of the liquid crystal display panel to drive the pixels.

상기 액정표시패널은 컬러필터기판과 단위화소의 스위칭 소자인 박막트랜지스터(Thin Film Transistor, 이하 TFT)가 배열되는 TFT어레이기판이 합착되고 그 사이에 액정이 충진되어 구성된다.The liquid crystal display panel includes a color filter substrate and a TFT array substrate on which thin film transistors (TFTs), which are switching elements of unit pixels, are bonded to each other, and liquid crystal is filled therebetween.

상기 TFT어레이기판은 복수의 게이트라인 및 상기 게이트라인과 수직 교차하는 복수의 데이터라인을 구비하며, 상기 게이트라인 및 데이터라인에 의해 단위화소영역이 정의된다. 상기 단위화소영역 중 특히 게이트라인 및 데이터라인의 교차 영역에 스위칭소자인 TFT가 형성되는데, 액정표시장치를 제조함에 있어 상기 TFT를 제조하는 공정은 중요부분을 이룬다.The TFT array substrate includes a plurality of gate lines and a plurality of data lines perpendicular to the gate lines, and a unit pixel area is defined by the gate lines and the data lines. A TFT, which is a switching element, is formed in the intersection of the gate line and the data line, particularly in the unit pixel area, and the manufacturing process of the TFT is an important part in manufacturing a liquid crystal display device.

상기 TFT는 채널영역과 소스 영역 및 드레인 영역을 구비하는 액티브층과 상기 소스 영역과 연결되는 소스 전극과 상기 드레인 영역과 연결되는 드레인전극과 상기 채널에 전압을 인가하여 채널을 온-오프 시키는 게이트전극을 구비한다.The TFT includes an active layer including a channel region, a source region, and a drain region, a source electrode connected to the source region, a drain electrode connected to the drain region, and a gate electrode to turn a channel on and off by applying a voltage to the channel. It is provided.

특히, 상기 액티브층은 주로 반도체로 구성되는 데, 통상 비정질실리콘으로 구성된다. In particular, the active layer is mainly composed of a semiconductor, usually composed of amorphous silicon.

그러나 비정질실리콘은 제조가 쉬운 반면, 전기이동도가 양호하지 못해 고속의 동작을 요하는 액정표시장치를 제조하기에는 문제가 있다. 오늘날은 동영상 등을 구현할 수 있는 고속의 동작특성을 가지는 액정표시장치의 수요가 증가함에 따라, 높은 전기이동도 및 안정성을 가지는 TFT를 제조하기 위한 노력들이 진행되고 있다.However, while amorphous silicon is easy to manufacture, there is a problem in manufacturing a liquid crystal display device requiring high-speed operation due to poor electrical mobility. Today, as the demand for liquid crystal display devices having high-speed operation characteristics capable of realizing moving pictures and the like increases, efforts are being made to manufacture TFTs having high electric mobility and stability.

그 중에 액티브층으로 비정질실리콘이 아닌 폴리실리콘을 사용하여 TFT를 구성하는 연구가 활발히 진행되고 있는데, 상기 폴리실리콘은 비정질실리콘에 비해 수십배 ~수백배의 전기이동도를 가진다.Among them, research is being actively conducted to form TFTs using polysilicon rather than amorphous silicon as an active layer, and the polysilicon has tens of times to hundreds of times more mobility than amorphous silicon.

상기 폴리실리콘을 형성하는 방법으로는 가열로에서 비정질실리콘을 가열하여 결정화하는 가열방식과 레이저를 비정질실리콘에 순간적으로 가하여 결정화하는 레이저결정화 방법등이 사용되고 있다.As a method of forming the polysilicon, a heating method of heating and crystallizing amorphous silicon in a heating furnace, and a laser crystallization method of crystallizing by instantaneously applying a laser to amorphous silicon and the like are used.

상기 가열방식에 의한 결정화는 결정화 온도가 유리의 전이온도 이상에서 이루어지므로 유리를 기판으로 사용하는 액정표시장치의 제조에는 적합하지 못하며, 레이저결정화방법은 양질의 폴리실리콘을 형성할 수 있다는 장점은 있으나, 고가의 레이저 장비를 사용하여야 하며, 레이저를 조사함으로써 나타나는 샷(shot)자국이 화면에 얼룩을 형성하는 단점이 있다.The crystallization by the heating method is not suitable for the manufacture of a liquid crystal display device using glass as a substrate because the crystallization temperature is higher than the transition temperature of the glass, the laser crystallization method has the advantage of forming a good quality of polysilicon In other words, expensive laser equipment should be used, and shot marks appearing by irradiating the laser have a disadvantage of forming a stain on the screen.

이러한 단점들을 보완하는 결정화방법으로 니켈 등의 금속촉매를 사용하는 금속유도결정화(Metal Induced Crystallization, 이하 MIC)방법과, 결정화되는 비정질실리콘에 자기장을 인가하여 결정화를 촉진하는 자기장 결정화 방법(Alternating Magnetic Field crystallization, 이하 AMFC)이 소개되었다.Crystallization methods that compensate for these shortcomings include metal induced crystallization (MIC) method using a metal catalyst such as nickel and magnetic field crystallization method that promotes crystallization by applying a magnetic field to the crystallized amorphous silicon (Alternating Magnetic Field). crystallization, hereinafter AMFC) was introduced.

상기 MIC에 의해 결정화된 폴리실리콘은 유리전이온도 이하의 저온에서 결정화를 이룰 수 있다는 장점은 있으나, 결정화 후 남게 되는 금속촉매원소들이 결정질 내에서 불순물로 작용하여 폴리실리콘의 전기적 특성을 악화시키는 문제점이 있다.The polysilicon crystallized by the MIC has the advantage that the crystallization can be achieved at a low temperature below the glass transition temperature, but the metal catalyst elements remaining after crystallization act as impurities in the crystalline to deteriorate the electrical properties of the polysilicon. have.

한편, AMFC에 의해 결정화되는 폴리실리콘은 균질한 결정질의 실리콘이 형성되므로 균질성(uniformity)이 우수한 반면, 음의 값으로 많이 이동한 문턱전압과 40볼트이상의 높은 포화전류전압을 가진다는 점에서 5~20볼트의 구동전압을 사용하는 액정표시소자에 적용하기 어렵다는 문제점을 안고 있다.On the other hand, polysilicon crystallized by AMFC has excellent homogeneity because of the formation of homogeneous crystalline silicon, while having a threshold voltage shifted to a negative value and a high saturation current voltage of 40 volts or more. There is a problem in that it is difficult to apply to a liquid crystal display device using a driving voltage of 20 volts.

도 1은 AMFC결정화에 의해 형성된 TFT의 V-I곡선을 나타낸 것이다. 1 shows the V-I curve of a TFT formed by AMFC crystallization.

도 1의 제 1 곡선(101)은 박막트랜지스터의 드레인 전압(Vd)이 -10V일 때를, 제 2 곡선(102)은 드레인전압이 -0.1V일 때를 나타낸다.The first curve 101 of FIG. 1 shows when the drain voltage Vd of the thin film transistor is -10V, and the second curve 102 shows when the drain voltage is -0.1V.

통상, 문턱전압으로는 드레인전류가 10-8A이고, 드레인전압이 -0.1V인 박막 트랜지스터를 동작시키는 게이트전압이 사용되는데, 도 1을 참조하면, 문턱전압이 약 -18볼트인 것을 확인할 수 있다. 통상 문턱전압이 작을수록 제어가 용이한 구동소자를 제조할 수 있다. 또한 보통 액정표시소자의 구동전압은 5~20볼트 사이에서 정해지므로 이 사이에서 포화 드레인전류(saturation drain current)를 흐르게 하는 포화전류전압(Vs)이 형성되어야 소자의 제조에 사용할 수 있는 폴리실리콘이 된다. 그러나 도 1을 참조하면 AMFC결정화된 실리콘을 사용하는 박막트랜지스터는 문턱전압이 많이 음의 값으로 이동하였으며 포화전류전압(Vs) 또한 약 40볼트에 이르러 소자에 적용하기 어렵다는 문제가 있다.In general, as the threshold voltage, a gate voltage for operating a thin film transistor having a drain current of 10 −8 A and a drain voltage of −0.1 V is used. Referring to FIG. 1, it can be seen that the threshold voltage is about −18 volts. have. In general, the lower the threshold voltage, the more controllable a driving device can be manufactured. In addition, since the driving voltage of the liquid crystal display device is usually set between 5 and 20 volts, a polysilicon that can be used in the manufacture of the device is required only when a saturation current voltage (Vs) is formed therebetween. do. However, referring to FIG. 1, a thin film transistor using AMFC-crystallized silicon has a problem that the threshold voltage is moved to a negative value and the saturation current voltage (Vs) reaches about 40 volts, which makes it difficult to apply to the device.

그러므로 본 발명은 AMFC에 의해 결정화된 폴리실리콘을 적용하여 박막트랜지스터를 구성하면서도 통상의 구동전압 범위 내에서 동작할 수 있도록 문턱전압이 보정된 폴리실리콘을 형성하는 것을 목적으로 한다. 특히 AMFC에 의해 형성된 폴리실리콘을 사용하는 박막트랜지스터를 형성함에 있어, 별도의 공정 장비의 추가나, 프로세스의 추가 없이 구동소자의 특성을 향상시키는 것을 목적으로 한다.Therefore, an object of the present invention is to form polysilicon having a threshold voltage corrected so that the polysilicon crystallized by AMFC is configured to operate a thin film transistor while operating within a normal driving voltage range. In particular, in forming a thin film transistor using polysilicon formed by AMFC, an object of the present invention is to improve characteristics of a driving device without adding additional process equipment or adding a process.

그러므로 본 발명의 자기장결정화방법에 의한 폴리실리콘 형성방법은 기판을 예열하는 단계; 상기 기판상에 비정질실리콘층을 형성하는 단계; 상기 비정질실리콘층에 자기장을 인가하여 결정화하는 단계; 상기 결정화된 실리콘층을 냉각하면서 수소이온을 주입하는 단계를 포함하는 것을 특징으로 한다. Therefore, the polysilicon forming method according to the magnetic field crystallization method of the present invention comprises the steps of preheating the substrate; Forming an amorphous silicon layer on the substrate; Crystallizing by applying a magnetic field to the amorphous silicon layer; Injecting hydrogen ions while cooling the crystallized silicon layer.

또한 상기 폴리실리콘 형성방법을 포함하는 박막트랜지스터 제조방법은 기판 상에 비정질실리콘층을 형성하는 단계; 상기 비정질실리콘층에 자기장을 인가하여 결정화하는 단계; 상기 결정화된 실리콘층을 냉각하면서 수소이온을 주입하는 단계; 상기 결정화된 실리콘층을 패터닝하여 액티브층을 형성하는 단계; 상기 액티브층상에 게이트절연층을 형성하는 단계; 상기 게이트절연층상에 게이트전극을 형성하는 단계; 상기 액티브층의 소스 및 드레인영역과 각각 연결되는 소스 및 드레인전극을 형성하는 단계; 상기 드레인전극과 연결되는 화소전극을 형성하는 단계를 포함하는 것을 특징으로 한다.In addition, the thin film transistor manufacturing method including the polysilicon forming method comprises the steps of forming an amorphous silicon layer on a substrate; Crystallizing by applying a magnetic field to the amorphous silicon layer; Implanting hydrogen ions while cooling the crystallized silicon layer; Patterning the crystallized silicon layer to form an active layer; Forming a gate insulating layer on the active layer; Forming a gate electrode on the gate insulating layer; Forming source and drain electrodes connected to the source and drain regions of the active layer, respectively; And forming a pixel electrode connected to the drain electrode.

폴리실리콘은 비정질실리콘에 비해 우수한 전기이동도를 가지기 때문에 고속동작을 요하는 구동소자의 제조에 적합하다. 그러므로 동영상등을 구현하기 위해 고속으로 동작하는 구동소자의 수요가 급증함에 따라 폴리실리콘을 사용하는 박막트랜지스터의 연구가 활발하다. 그 중 자기장결정화방법에 의한 결정화 방법은 균질한 특성을 가지는 폴리실리콘을 저온에서 형성할 수 있다는 장점이 있지만, 결정화된 실리콘층을 사용한 박막트랜지스터의 문턱전압이 크다는 문제가 있다.Polysilicon has an excellent electric mobility compared to amorphous silicon, and thus is suitable for the manufacture of driving devices requiring high speed operation. Therefore, as the demand for driving devices that operate at high speed to implement moving pictures increases, studies of thin film transistors using polysilicon are active. Among them, the crystallization method by the magnetic field crystallization method has an advantage that polysilicon having homogeneous characteristics can be formed at low temperature, but there is a problem that the threshold voltage of the thin film transistor using the crystallized silicon layer is large.

본 발명은 자기장결정화방법에 의해 형성되는 폴리실리콘의 계면특성을 향상시키는 방법을 제공하며, 상기 방법에 의해 형성되는 폴리실리콘 박막트랜지스터의 문턱전압을 낮추는 것을 목적으로 한다. The present invention provides a method for improving the interfacial properties of polysilicon formed by the magnetic field crystallization method, and aims to lower the threshold voltage of the polysilicon thin film transistor formed by the method.

상기 목적을 위해 자기장결정화된 폴리실리콘에 수소이온을 불어넣어 수소화처리를 함으로써 결정화된 폴리실리콘의 계면특성을 향상시킨다.For this purpose, hydrogen ions are blown into the magnetic field crystallized polysilicon to improve the interfacial properties of the crystallized polysilicon.

또한 상기 수소화처리는 폴리실리콘형성과 별도로 진행되지 않고, 자기장결정화에 의해 형성되는 폴리실리콘을 냉각하는 과정에서 수소이온을 불어넣어 주는 것만으로 수소화처리를 하는 것을 특징으로 한다.In addition, the hydrogenation treatment is not performed separately from polysilicon formation, and the hydrogenation treatment is performed only by blowing hydrogen ions in the process of cooling the polysilicon formed by magnetic field crystallization.

수소화처리는 수소이온과 폴리실리콘의 격자내, 특히 폴리실리콘의 계면에 형성될 수 있는 비공유전자쌍일 수 있는 뎅글링본드(dangling bond)와 불어넣어 주는 수소이온이 결합함으로써 뎅클링본드를 제거하여 계면을 안정화시키는 공정이다.The hydrogenation treatment removes the dangling bonds by combining dangling bonds, which may be non-covalent electron pairs, formed in the lattice of hydrogen ions and polysilicon, in particular, at the interface of polysilicon, thereby removing the dangling bonds. It is a process to stabilize.

상기 수소화공정은 통상 별도의 공정으로 진행되며, 특히 상기 수소화처리를 위해 진공의 환경에서 진행되는 결정화 공정을 중단하고, 공정이 진행되는 챔버내에 수소이온을 주입하는 단계, 수소화처리를 위한 온도 및 압력등의 내부환경을 조절하는 단계를 거쳐 수소화처리가 이루어진다.The hydrogenation process is usually carried out in a separate process, in particular, stopping the crystallization process in a vacuum environment for the hydrogenation process, injecting hydrogen ions into the chamber where the process is carried out, temperature and pressure for the hydrogenation treatment Hydrogenation is performed through the step of controlling the internal environment.

그러나, 본 발명은 상기 결정화 공정은 자기장결정화공정이 진행되는 공정과 동시에 수소화처리가 되도록 하는 것을 특징으로 한다.However, the present invention is characterized in that the crystallization process is subjected to a hydrotreatment at the same time as the magnetic field crystallization process proceeds.

이하 도 2를 참조하여 본 발명의 폴리실리콘 결정화 방법에 관하여 상세히 살펴본다.Hereinafter, the polysilicon crystallization method of the present invention will be described in detail with reference to FIG. 2.

본 발명의 결정화 방법은 비정질실리콘에 교번자기장을 인가하면서 결정화를 진행하는 자기장결정화방법(Alternating Magnetic Field Crystallization, AMFC)을 사용한다.The crystallization method of the present invention uses an alternating magnetic field crystallization method (AMFC) in which crystallization proceeds while applying an alternating magnetic field to amorphous silicon.

도 2를 참조하면, 비정질실리콘층이 형성된 기판을 예열시키기 시작하는 로더(loader)에 이재시킨다. 상기 로더는 결정화공정이 연속적으로 진행되도록하는 컨베이어 벨트의 시작지점이 되며, 소정온도로 기판을 예열하기 시작한다.Referring to FIG. 2, the substrate on which the amorphous silicon layer is formed is transferred to a loader that starts to preheat. The loader becomes the starting point of the conveyor belt allowing the crystallization process to proceed continuously and starts preheating the substrate to a predetermined temperature.

이어서, 상기 기판을 본격적으로 예열하기 시작한다. 상기 예열공정은 비정 질실리콘을 자기장결정화하는 온도에 이르도록 서서히 이루어지게 하기 위한 것으로, 갑작스런 온도상승에 의한 기판의 손상을 방지한다.Subsequently, the substrate is preheated in earnest. The preheating step is to gradually bring the amorphous silicon to a temperature for magnetic field crystallization, and prevents damage to the substrate due to sudden temperature rise.

상기 기판의 예열단계는 예열온도에 따라 복수의 단계로 나뉠 수 있다.The preheating step of the substrate may be divided into a plurality of steps according to the preheating temperature.

이어서, 상기 예열된 기판은 자기장결정화가 진행되는 메인 챔버로 이동한다. 상기 자기장결정화공정은 상압하에서 이루어지므로 상기 예열공정과 연속으로 진행될 수 있다.The preheated substrate then moves to the main chamber where magnetic field crystallization proceeds. Since the magnetic field crystallization process is performed under normal pressure, the magnetic field crystallization process may proceed continuously with the preheating process.

상기 자기장결정화공정에서는 교번자기장을 가열된 기판상에 인가하면서 비정질실리콘을 폴리실리콘으로 변화시킨다.In the magnetic field crystallization process, amorphous silicon is changed to polysilicon while an alternating magnetic field is applied on the heated substrate.

다음으로, 상기 결정화공정이 진행된 다음, 상기 결정화된 실리콘을 서서히 냉각하여 상온에 이르게 한다. 이때 상기 냉각이 이루어지는 단계에서 수소이온을 포함하는 가스를 냉각이 이루어지는 챔버내로 불어넣는다.Next, after the crystallization process is performed, the crystallized silicon is gradually cooled to reach room temperature. At this time, the gas containing hydrogen ions is blown into the chamber in which the cooling is performed.

그 결과, 상기 냉각공정에서 주입된 수소이온이 결정화된 실리콘 내로 침투되어 결정질실리콘층에 형성될 수 있는 결함(defect)들과 결합하여 안정화시킨다. 특히, 상기 수소이온은 폴리실리콘의 표면에 형성되는 뎅글링본드와 결합하여 폴리실리콘층의 계면특성을 향상시킨다.As a result, hydrogen ions implanted in the cooling process are stabilized in combination with defects that can penetrate into the crystallized silicon and form in the crystalline silicon layer. In particular, the hydrogen ions are combined with a dangling bond formed on the surface of the polysilicon to improve the interfacial properties of the polysilicon layer.

상기 폴리실리콘의 계면에서 뎅글링본드가 감소하므로, 상기 폴리실리콘을 채널로 적용하면 상기 채널층을 통해 이동하는 전자가 뎅글링본드에 의해 트랩되지 않아, 박막트랜지스터의 문턱전압을 낮출 수 있다.Since the dangling bond is reduced at the interface of the polysilicon, when the polysilicon is applied to the channel, electrons moving through the channel layer are not trapped by the dangling bond, thereby lowering the threshold voltage of the thin film transistor.

이어서, 상기 냉각공정과 수소화처리공정을 거친 폴리실리콘층이 형성된 기판을 카세트에 수납한다.Subsequently, the substrate on which the polysilicon layer which has undergone the cooling process and the hydrogenation process is formed is stored in a cassette.

상기 공정에 의해 형성된 폴리실리콘층은 이어지는 공정으로 공급된다.The polysilicon layer formed by the above process is supplied to the following process.

이하, 도 3및 4를 참조하여 본 발명의 자기장결정화 방법을 보다 상세히 살펴본다.Hereinafter, the magnetic field crystallization method of the present invention will be described in more detail with reference to FIGS. 3 and 4.

도 3은 본 발명의 자기장결정화가 진행되는 자기장결정화 프로세스챔버의 사시도를 나타낸 것이며, 도 4는 상기 자기장결정화 프로세스 챔버내에서 이루어지는 결정화 단계를 세부적으로 나타내는 그래프이다.FIG. 3 is a perspective view of a magnetic field crystallization process chamber in which magnetic field crystallization proceeds, and FIG. 4 is a graph showing the crystallization step performed in the magnetic field crystallization process chamber in detail.

도 3에 도시된 바와 같이, 상기 자기장결정화 프로세스 챔버는 로더영역(301)과, 예열영역(302,303,304)과, 안정화 및 프로세스 영역(305,306,307)과, 냉각영역(308,309,310)으로 나뉠 수 있다.As shown in FIG. 3, the magnetic crystallization process chamber may be divided into a loader region 301, preheating regions 302, 303, 304, stabilization and process regions 305, 306, 307, and cooling regions 308, 309, 310.

상기 로더영역(301)에는 자동반송대차를 통해 이송되어 온 카세트가 이재되며, 상기 카세트에 저장된 기판이 한장씩 예열 영역으로 이동한다. 상기 기판의 이동은 로봇암에 의해 이루어지며, 상기 자기장결정화 프로세스 챔버는 상압에서 공정이 이루어지고, 연속적으로 공정을 진행하기 위해 컨베이어 벨트등의 이동수단을 구비한다.In the loader area 301, cassettes transferred through an automatic transport cart are transferred, and the substrates stored in the cassettes are moved to the preheating area one by one. The substrate is moved by a robot arm, and the magnetic field crystallization process chamber is processed at normal pressure, and has a moving means such as a conveyor belt to continuously process the process.

상기 예열 영역은 예열 온도에 따라 제 1,2,3 영역으로 나뉠 수 있다. 상기 제 1 예열 영역(302)은 기판을 저온상태에서 가열하는 영역으로 기판을 약 200℃에 이르도록 가열한다. 상기 공정은 도 4의 그래프를 참조하여 알 수 있다.The preheating region may be divided into first, second, and third regions according to the preheating temperature. The first preheating region 302 is a region for heating the substrate at a low temperature, and heats the substrate to about 200 ° C. The process can be seen with reference to the graph of FIG.

이어서, 상기 컨베이어 벨트등과 같은 기판이동수단에 의해 기판은 이송되면서 제 2 예열 영역(303)을 지나며, 약 500℃까지 예열된다.Subsequently, the substrate is transferred by the substrate moving means such as the conveyor belt or the like, passing through the second preheating region 303 and preheated to about 500 ° C.

또한 상기 기판은 계속해서 이동하면서 제 3 예열 영역(304)을 지나면서 약 600℃까지 가열된다.The substrate is also heated to about 600 ° C. while passing through the third preheating region 304 while continuing to move.

이후 상기 기판은 자기장결정화를 위한 프로세스 영역(306)에 이르는데, 자기장결정화가 진행되기 전에 가열된 기판을 안정화시키는 제 1 안정화단계(305)를 거친다. 상기 제 1 안정화 단계에서는 가열된 기판을 소정 시간동안 일정한 온도로 유지시킨다.The substrate then reaches the process region 306 for magnetic field crystallization, which undergoes a first stabilization step 305 to stabilize the heated substrate before magnetic field crystallization proceeds. In the first stabilization step, the heated substrate is maintained at a constant temperature for a predetermined time.

이어서, 상기 기판에 고강도의 교번자기장을 인가하여 결정화를 진행한다. 상기 자기장결정화 단계(306)에서 기판은 인가되는 자기장에 의해 더욱 가열되어 결정화가 촉진된다.Subsequently, a high intensity alternating magnetic field is applied to the substrate to proceed with crystallization. In the magnetic field crystallization step 306, the substrate is further heated by an applied magnetic field to promote crystallization.

자기장결정화 단계(306)를 거친 기판은 일정한 온도를 소정시간 유지시키면서 결정화된 실리콘층을 안정화시키는 제 2 안정화단계(307)를 거쳐 냉각단계로 이송된다. 상기 제 2 안정화단계를 버퍼단계라고도 한다.The substrate passed through the magnetic field crystallization step 306 is transferred to the cooling step through a second stabilization step 307 for stabilizing the crystallized silicon layer while maintaining a constant temperature for a predetermined time. The second stabilization step is also called a buffer step.

상기 제 2 안정화단계를 거친 기판은 냉각단계에서 서서히 냉각되는데, 냉각온도는 약 600℃에서 300℃에 이르도록 냉각된다.The substrate that has passed through the second stabilization step is gradually cooled in the cooling step, and the cooling temperature is cooled to about 600 ° C to 300 ° C.

기판의 냉각이 이루어지는 냉각단계가 이루어지는 프로세스 챔버의 냉각영역에는 챔버내에 가스를 주입시킬 수 있는 밸브가 설치되어 수소이온을 주입시킨다. 그러므로 상기 냉각공정이 진행되면서 수소이온이 주입되어 주입되는 수소이온이 결정화된 실리콘층에 침투한다.A valve for injecting gas into the chamber is installed in the cooling area of the process chamber where the cooling step is performed to cool the substrate to inject hydrogen ions. Therefore, as the cooling process proceeds, hydrogen ions are injected to penetrate the crystallized silicon layer.

상기 과정에서 결정화된 실리콘층은 내부에 형성될 수 있는 뎅글링본드가 제거되고 특히, 계면의 특성이 향상된다.The silicon layer crystallized in the above process is removed from the dangling bond that can be formed therein, in particular, the interface properties are improved.

수소화처리공정은 통상 400℃로 가온된 상태에서 수소이온을 주입시킴으로써 이루어지는데, 본 발명의 자기장결정화 방법에서는 냉각과정이 약 600℃~300℃사이에서 이루어지므로 별도의 가온없이 수소이온만 챔버내에 주입시킴으로써 수소화처리를 할 수 있다.Hydrogenation process is usually carried out by injecting hydrogen ions in a state heated to 400 ℃, in the magnetic field crystallization method of the present invention because the cooling process is performed between about 600 ℃ ~ 300 ℃ only hydrogen ion is injected into the chamber without additional heating The hydrogenation treatment can be carried out.

그러므로 본 발명의 자기장결정화 프로세스챔버는 냉각영역에서 챔버에 수소이온을 주입시킬 수 있는 밸브를 더 구비한다.Therefore, the magnetic field crystallization process chamber of the present invention further includes a valve capable of injecting hydrogen ions into the chamber in the cooling zone.

상기 냉각영역은 냉각온도에 따라 제 1,2,3 냉각영역(308,309,310)으로 나뉠 수 있고 도 4의 그래프를 참조하면 제 1 냉각영역(308)은 약 600℃~500℃사이에서 냉각이 이루어지며, 제 2 냉각영역(309)은 500℃~300℃사이에서 냉각이 이루어지며, 제 3 냉각영역(310)은 약 300℃~상온사이에서 냉각이 이루어진다.The cooling zone may be divided into first, second and third cooling zones 308, 309 and 310 according to the cooling temperature. Referring to the graph of FIG. 4, the first cooling zone 308 is cooled between about 600 ° C and 500 ° C. The second cooling zone 309 is cooled between 500 ° C. and 300 ° C., and the third cooling zone 310 is cooled between about 300 ° C. and room temperature.

이후 상기 냉각공정이 끝난 기판은 로봇암에 의해 다시 카세트로 적재되어 다음 단계로 이송된다. 그러므로 도 3의 311은 카세트가 이송되는 이송영역이다.Subsequently, the cooling process is completed, the substrate is loaded back into the cassette by the robot arm and transferred to the next step. Therefore, 311 of FIG. 3 is a conveying area where the cassette is conveyed.

이하 상기 결정화 방법을 사용하는 액정표시소자의 제조방법에 관하여 도 5a~5e를 참조하여 살펴본다.Hereinafter, a method of manufacturing a liquid crystal display device using the crystallization method will be described with reference to FIGS. 5A to 5E.

도 5a에 도시된 바와 같이, 기판(501)상에 실리콘질화막(SiNx) 또는 실리콘산화막(SiO2)으로 구성되는 버퍼층(502)을 형성한다. 상기 버퍼층(502)은 비정질실리콘을 결정화하는 과정에서 기판등에 포함되는 불순물등이 실리콘층으로 확산되는 것을 방지하는 기능을 한다.As shown in FIG. 5A, a buffer layer 502 including a silicon nitride film (SiNx) or a silicon oxide film (SiO 2) is formed on a substrate 501. The buffer layer 502 serves to prevent diffusion of impurities and the like contained in the substrate into the silicon layer in the process of crystallizing the amorphous silicon.

이어서, 버퍼층(502)상에 비정질의 실리콘을 플라즈마화학기상증착(plasma chemical vapor deposition, PECVD)방법에 의해 증착한다.Subsequently, amorphous silicon is deposited on the buffer layer 502 by plasma chemical vapor deposition (PECVD).

이어서, 상술한 바와 같이 비정질실리콘층이 형성된 기판을 본 발명의 프로 세스 챔버를 통과시키면서 예열단계, 자기장결정화단계, 수소화처리단계 및 냉각단계를 연속적으로 실시하면서 자기장결정화를 진행한다. 상기 자기장결정화과정은 도 5b를 참조하여 설명될 수 있다. 즉, 기판(501)상의 비정질실리콘층은 자기장발생부(M)가 형성된 챔버영역을 통과하면서 결정화가 진행된다. 상기 자기장결정화 공정은 고자기장이 형성된 공간을 기판이 가열되면서 통과하므로써 이루어질 수 있다.Subsequently, the magnetic field crystallization is performed while continuously performing the preheating step, the magnetic field crystallization step, the hydrogenation step, and the cooling step while passing through the process chamber of the present invention, the substrate on which the amorphous silicon layer is formed as described above. The magnetic field crystallization process can be described with reference to FIG. 5B. That is, the crystallization progresses while the amorphous silicon layer on the substrate 501 passes through the chamber region in which the magnetic field generating unit M is formed. The magnetic field crystallization process may be performed by passing a space where a high magnetic field is formed while the substrate is heated.

자기장인가에 의해 실리콘층의 결정화가 촉진되는 것은 자기장에 의해 실리콘층에 유도전류가 발생하고 이 유도전류에 의해 비정질실리콘에 줄울 히팅(Jule heating)이 발생하여 저온에서도 결정화가 촉진되는 것으로 알려져 있다.It is known that the crystallization of the silicon layer is accelerated by the application of the magnetic field, and the induced current is generated in the silicon layer by the magnetic field, and the heating is applied to the amorphous silicon due to the induced current, which promotes crystallization even at low temperatures.

그러므로 자기장을 인가하면서 결정화를 진행하면 기판에 직접 인가되는 온도를 낮추면서도 결정화를 이룰 수 있어 유리를 기판으로 사용하는 액정표시소자의 제조방법에 적합하다.Therefore, when the crystallization proceeds while applying a magnetic field, crystallization can be achieved while lowering the temperature applied directly to the substrate, which is suitable for a method of manufacturing a liquid crystal display device using glass as a substrate.

상기 자기장을 인가하는 방법으로는 고자기장이 형성된 챔버내에서 비정질실리콘을 가온하여 결정화할 수도 있고, 스캔 방식으로 결정화되는 비정질실리콘을 자지장발생장치에 통과시킴으로써 결정화시킬 수도 있다. 본 실시 예는 공정의 연속성을 보장하기 위해 자기장이 형성된 챔버를 기판이 통과하여 자기장에 의해 스캔되므로 결정화되는 방법을 채택한다.The magnetic field may be applied to crystallize by heating amorphous silicon in a chamber in which a high magnetic field is formed, or may be crystallized by passing the amorphous silicon crystallized by a scan method through a magnetic field generating device. This embodiment adopts a method in which the substrate is passed through a chamber in which a magnetic field is formed and scanned by the magnetic field to crystallize the process to ensure continuity of the process.

한편, 본 발명은 자기장결정화가 진행되고 기판이 냉각되는 중에 결정화된 실리콘층에 수소화처리도 동시에 이루어지므로 결정화된 실리콘층의 계면특성이 향상된다. 또한 상기 수소화처리된 결정질 실리콘층을 채널로 채택하는 구동소자는 문턱전압이 낮아지므로 넓은 구동전압 영역에서 사용이 가능하게 되고, 특히 5~20볼트의 구동전압을 사용하는 통상의 액정표시소자에 적용이 가능하게 된다.On the other hand, the present invention improves the interfacial properties of the crystallized silicon layer since the magnetic field crystallization is progressed and the hydrogenation treatment is simultaneously performed on the crystallized silicon layer while the substrate is cooled. In addition, the driving device adopting the hydrogenated crystalline silicon layer as a channel has a low threshold voltage, so that the driving device can be used in a wide driving voltage range, and is particularly applicable to a general liquid crystal display device using a driving voltage of 5 to 20 volts. This becomes possible.

자기장결정화 후, 도 5c에 도시된 바와 같이, 결정화된 실리콘층을 패터닝하여 액티브층(503a)을 형성한다. 상기 액티브층(503a)은 포토리소그래피(photolithography)공정에 의해 패터닝될 수 있다.After magnetic field crystallization, as shown in FIG. 5C, the crystallized silicon layer is patterned to form the active layer 503a. The active layer 503a may be patterned by a photolithography process.

액티브층(503a)이 형성된 다음, 상기 액티브층(503a)상에 실리콘산화막(SiO2) 또는 실리콘질화막(SiNx)으로 구성되는 게이트절연막(504)을 형성한다. 형성되는 게이트절연막의 두께는 약 1000Å일 수 있으며, 실리콘질화막 또는 실리콘산화막의 단층일 수 있고, 상기 두 층의 복수층일 수 있다. After the active layer 503a is formed, a gate insulating film 504 composed of a silicon oxide film (SiO 2 ) or a silicon nitride film (SiNx) is formed on the active layer 503a. The gate insulating film may be formed to have a thickness of about 1000 mW, a single layer of a silicon nitride film or a silicon oxide film, or a plurality of two layers.

게이트절연층(504)은 게이트전극과 액티브층을 절연시키는 역할을 하는데, 게이트전극에 인가되는 전압에 의해 액티브층에 채널이 온-오프된다.The gate insulating layer 504 insulates the gate electrode from the active layer, and the channel is turned on or off by the voltage applied to the gate electrode.

이어서, 게이트절연층(504)이 형성된 다음, 도 5c에 도시된 바와 같이, 게이트절연층(504)상에 게이트전극(505)을 형성한다. 게이트전극(505)은 알루미늄 합금 또는 알루미늄합금과 몰리브덴의 이중층으로 구성될 수 있다. 게이트전극(505)의 형성공정은 메탈층을 스퍼터링 방법에 의해 상기 게이트절연층(504)상에 증착한 다음, 포토리소그래피 공정을 통해 상기 메탈층을 패터닝하여 이루어 질 수 있다.Subsequently, after the gate insulating layer 504 is formed, as shown in FIG. 5C, the gate electrode 505 is formed on the gate insulating layer 504. The gate electrode 505 may be formed of a double layer of aluminum alloy or aluminum alloy and molybdenum. The process of forming the gate electrode 505 may be performed by depositing a metal layer on the gate insulating layer 504 by a sputtering method, and then patterning the metal layer through a photolithography process.

이어서, 상기 게이트전극(505)을 마스크로 적용하여 상기 액티브층(503a)에 불순물을 주입하여 소스(503S) 및 드레인영역(503D)을 형성한다. N형 TFT를 형성하기 위해서는 주입되는 불순물로 인등의 5족원소를 사용할 수 있고, P형 TFT를 형성 하기 위해서는 주입되는 불순물로 붕소등의 3족원소를 사용할 수 있다.Subsequently, impurities are injected into the active layer 503a by applying the gate electrode 505 as a mask to form a source 503S and a drain region 503D. In order to form the N-type TFT, a group 5 element such as phosphorus may be used as the impurity to be implanted, and in order to form the P-type TFT, a group 3 element such as boron may be used as the impurity to be implanted.

상기 소스 및 드레인영역 형성공정에서 게이트전극(505)이 불순물 주입의 블록킹 마스크로 작용하기 때문에 게이트전극(505)의 하방에는 진성의 폴리실리콘으로 구성되는 채널층(503C)이 형성된다.Since the gate electrode 505 acts as a blocking mask for impurity implantation in the source and drain region forming process, a channel layer 503C made of intrinsic polysilicon is formed below the gate electrode 505.

이어서, 도 5d에 도시된 바와 같이, 상기 게이트전극(505)을 덮는 층간절연층(506)을 형성한다. 상기 층간절연층(506)은 실리콘산화막 또는 실리콘질화막으로 구성될 수 있다.Subsequently, as shown in FIG. 5D, an interlayer insulating layer 506 is formed to cover the gate electrode 505. The interlayer insulating layer 506 may be formed of a silicon oxide film or a silicon nitride film.

이어서, 상기 소스 및 드레인영역(503S,503D)을 노출시키는 컨택홀을 상기 층간절연층(506)상에 형성하고 크롬등의 도전층(미도시)을 도포한다. 이어서 상기 도전층을 패터닝하여 소스 전극(507S)및 드레인전극(507D)을 형성한다.Subsequently, a contact hole exposing the source and drain regions 503S and 503D is formed on the interlayer insulating layer 506 and a conductive layer (not shown) such as chromium is coated. Subsequently, the conductive layer is patterned to form a source electrode 507S and a drain electrode 507D.

다음으로, 도 5e에 도시된 바와 같이, 상기 소스 및 드레인전극(507S,507D)상에 유기막 또는 무기막으로 구성될 수 있는 보호층(passivation layer)(508)을 형성한다. 상기 유기막으로는 BCB(BenzoCycroButen)이 사용될 수 있고, 무기막으로는 실리콘질화막 또는 실리콘산화막이 사용될 수 있다.Next, as shown in FIG. 5E, a passivation layer 508 may be formed on the source and drain electrodes 507S and 507D, which may be composed of an organic film or an inorganic film. BCB (BenzoCycroButen) may be used as the organic layer, and a silicon nitride layer or a silicon oxide layer may be used as the inorganic layer.

이어서, 상기 드레인전극(507D)을 노출시키는 컨택홀을 상기 보호층(508)상에 형성하고 상기 보호층(508)상에 화소전극(509)을 형성한다.Next, a contact hole exposing the drain electrode 507D is formed on the passivation layer 508, and a pixel electrode 509 is formed on the passivation layer 508.

상기 화소전극(509)은 인듐-틴-옥사이드(Indium Tin Oxide,ITO) 또는 인듐-징크-옥사이드(Indium Zinc Oxide, IZO)를 상기 보호층(509)상에 스퍼터링방법에 의해 형성하고 포토리소그래피 공정을 통해 패터닝함으로써 형성될 수 있다.The pixel electrode 509 is formed of indium tin oxide (ITO) or indium zinc oxide (IZO) on the protective layer 509 by a sputtering method and a photolithography process. It can be formed by patterning through.

이상으로 자기장결정화와 수소화처리가 하나의 프로세스에서 동시에 이루어 지므로 폴리실리콘을 형성하는 방법을 사용하는 본 발명의 일 실시 예에 의한 액정표시소자의 제조공정을 살펴보았다. 그러므로 본 발명의 결정화방법은 상기 실시 예에서만 제한되지 않고 자기장결정화에 의해 폴리실리콘을 형성하는 임의의 제조방법에 적용될 수 있다.As described above, since the magnetic field crystallization and the hydrogenation are simultaneously performed in one process, the manufacturing process of the liquid crystal display device according to the exemplary embodiment of the present invention using the method of forming polysilicon has been described. Therefore, the crystallization method of the present invention is not limited to the above embodiments but can be applied to any production method for forming polysilicon by magnetic field crystallization.

상기 자기장결정화에 의해 본 발명은 첫째 균질한 실리콘 결정질을 얻을 수 있다. 액정표시장치의 구동소자로 특히 화소부의 구동소자로 폴리실리콘을 적용할 경우, 균일한 화질을 얻기 위해 특성의 균일한 구동소자의 사용이 필수적이다. 비록 구동소자의 동작속도가 빠르더라도 균일성이 나쁘면, 화면에 얼룩이 발생하는 등 화질저하를 초래한다. 그러므로 본 발명에 의해 형성되는 액정표시소자는 균일한 동작특성을 가지는 장점이 있다.By the magnetic field crystallization, the present invention can obtain first homogeneous silicon crystalline. When polysilicon is applied as a driving element of a liquid crystal display device, in particular, as a driving element of a pixel unit, it is necessary to use a uniform driving element having characteristics in order to obtain uniform image quality. Although the uniformity is poor even though the driving speed of the driving device is fast, the image quality may be degraded, such as spots on the screen. Therefore, the liquid crystal display device formed by the present invention has an advantage of having uniform operating characteristics.

둘째, 자기장결정화에 의해 형성되는 폴리실리콘을 사용하는 구동소자는 문턱전압이 높아 액정표시소자에 적용하는데 한계가 있었다. 그러나 본 발명에 의해 소수화처리공정을 거치고 자기장결정화된 폴리실리콘은 문턱전압이 낮아지므로 범용의 액정표시소자에 사용할 수 있다.Second, a driving device using polysilicon formed by magnetic field crystallization has a high threshold voltage, and thus has limitations in application to liquid crystal display devices. However, the polysilicon which has undergone the hydrophobization treatment process and the magnetic field crystallization according to the present invention has a low threshold voltage, and thus can be used for general purpose liquid crystal display devices.

뿐만 아니라, 본 발명은 수소화처리공정과 자기장결정화 공정을 연속공정을 처리할 수 있어 공정을 단축할 수 있고, 생산성을 향상시킬 수 있다.In addition, the present invention can process the hydroprocessing process and the magnetic field crystallization process in a continuous process can shorten the process and improve the productivity.

Claims (10)

기판상에 비정질실리콘층을 형성하는 단계;Forming an amorphous silicon layer on the substrate; 상기 비정질실리콘층에 자기장을 인가하여 결정화하는 단계;Crystallizing by applying a magnetic field to the amorphous silicon layer; 상기 결정화된 실리콘층을 냉각하면서 수소이온을 주입하는 단계;Implanting hydrogen ions while cooling the crystallized silicon layer; 상기 결정화된 실리콘층을 패터닝하여 액티브층을 형성하는 단계;Patterning the crystallized silicon layer to form an active layer; 상기 액티브층상에 게이트절연층을 형성하는 단계;Forming a gate insulating layer on the active layer; 상기 게이트절연층상에 게이트전극을 형성하는 단계;Forming a gate electrode on the gate insulating layer; 상기 액티브층의 소스 및 드레인영역과 각각 연결되는 소스 및 드레인전극을 형성하는 단계;Forming source and drain electrodes connected to the source and drain regions of the active layer, respectively; 상기 드레인전극과 연결되는 화소전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시소자 제조방법.And forming a pixel electrode connected to the drain electrode. 제 1 항에 있어서, 상기 결정화된 실리콘층의 냉각은 약 300℃~600℃사이에서 이루어지는 것을 특징으로 하는 액정표시소자 제조방법.The method of claim 1, wherein the cooling of the crystallized silicon layer is performed at about 300 ° C to 600 ° C. 제 1 항에 있어서, 상기 냉각과정중에 주입된 수소이온에 의해 상기 결정화된 실리콘층이 수소화처리되는 것을 특징으로 하는 액정표시소자 제조방법.The method of claim 1, wherein the crystallized silicon layer is hydrogenated by hydrogen ions implanted during the cooling process. 제 1 항에 있어서, 상기 냉각과정과 수소이온의 주입공정은 동시에 이루어지 는 것을 특징으로 하는 액정표시소자 제조방법.The method of claim 1, wherein the cooling process and the hydrogen ion implantation process are performed at the same time. 제 3 항에 있어서, 상기 수소화처리에 의해 결정화된 실리콘층의 문턱전압이 낮아지는 것을 특징으로 하는 액정표시소자 제조방법.4. A method according to claim 3, wherein the threshold voltage of the silicon layer crystallized by said hydrogenation process is lowered. 제 1 항에 있어서, 상기 자기장결정화 단계와 수소이온을 주입하는 단계는 인라인(in line)으로 구성되는 것을 특징으로 하는 액정표시소자 제조방법.The method of claim 1, wherein the magnetic field crystallization step and the hydrogen ion implantation step are configured in-line. 기판을 예열하는 단계;Preheating the substrate; 상기 기판상에 비정질실리콘층을 형성하는 단계;Forming an amorphous silicon layer on the substrate; 상기 비정질실리콘층에 자기장을 인가하여 결정화하는 단계;Crystallizing by applying a magnetic field to the amorphous silicon layer; 상기 결정화된 실리콘층을 냉각하면서 수소이온을 주입하는 단계를 포함하는 결정화방법을 이용하는 것을 특징으로 하는 액정표시소자 제조방법.And a crystallization method comprising the step of injecting hydrogen ions while cooling the crystallized silicon layer. 제 7 항에 있어서, 상기 결정질실리콘이 냉각과정에서 주입되는 수소이온에의해 수소화처리되는 것을 특징으로 하는 액정표시소자 제조방법.8. The method of claim 7, wherein the crystalline silicon is hydrogenated by hydrogen ions injected during cooling. 제 8 항에 있어서, 상기 결정화된 실리콘층의 냉각과 수소화처리는 동시에 이루어지는 것을 특징으로 하는 액정표시소자 제조방법.The method of claim 8, wherein the cooling and hydrogenation of the crystallized silicon layer are performed simultaneously. 제 7 항에 있어서, 상기 자기장 결정화단계와 수소화처리단계는 인라인으로 구성되는 것을 특징으로 하는 액정표시소자 제조방법.The method of claim 7, wherein the magnetic field crystallization step and the hydrogenation step are configured in-line.
KR1020040089937A 2004-11-05 2004-11-05 Method for fabricating liquid crystal display device by using alternating magnetic field crystallization KR100675640B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040089937A KR100675640B1 (en) 2004-11-05 2004-11-05 Method for fabricating liquid crystal display device by using alternating magnetic field crystallization

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040089937A KR100675640B1 (en) 2004-11-05 2004-11-05 Method for fabricating liquid crystal display device by using alternating magnetic field crystallization

Publications (2)

Publication Number Publication Date
KR20060040367A true KR20060040367A (en) 2006-05-10
KR100675640B1 KR100675640B1 (en) 2007-02-02

Family

ID=37147353

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040089937A KR100675640B1 (en) 2004-11-05 2004-11-05 Method for fabricating liquid crystal display device by using alternating magnetic field crystallization

Country Status (1)

Country Link
KR (1) KR100675640B1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8343796B2 (en) 2008-07-02 2013-01-01 Samsung Display Co., Ltd. Method of fabricating thin film transistor by crystallization through metal layer forming source and drain electrodes
US8867449B2 (en) 2006-01-05 2014-10-21 Lg Electronics Inc. Transmitting data in a mobile communication system
WO2019144451A1 (en) * 2018-01-23 2019-08-01 武汉华星光电半导体显示技术有限公司 Solid phase crystallization method, and method for manufacturing low-temperature poly-silicon tft substrate
US10515800B2 (en) 2018-01-23 2019-12-24 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Solid phase crystallization method and manufacturing method of low-temperature poly-silicon TFT substrate

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8867449B2 (en) 2006-01-05 2014-10-21 Lg Electronics Inc. Transmitting data in a mobile communication system
US9036596B2 (en) 2006-01-05 2015-05-19 Lg Electronics Inc. Transmitting data in a mobile communication system
US9397791B2 (en) 2006-01-05 2016-07-19 Lg Electronics Inc. Transmitting data in a mobile communication system
US8343796B2 (en) 2008-07-02 2013-01-01 Samsung Display Co., Ltd. Method of fabricating thin film transistor by crystallization through metal layer forming source and drain electrodes
WO2019144451A1 (en) * 2018-01-23 2019-08-01 武汉华星光电半导体显示技术有限公司 Solid phase crystallization method, and method for manufacturing low-temperature poly-silicon tft substrate
US10515800B2 (en) 2018-01-23 2019-12-24 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Solid phase crystallization method and manufacturing method of low-temperature poly-silicon TFT substrate

Also Published As

Publication number Publication date
KR100675640B1 (en) 2007-02-02

Similar Documents

Publication Publication Date Title
US5851860A (en) Semiconductor device and method for producing the same
KR101426982B1 (en) Polycrystalline silicon thin film transistors with bridged-grain structures
CN101740499B (en) Array substrate including thin film transistor and method of fabricating the same
US5834071A (en) Method for forming a thin film transistor
JP3968484B2 (en) Thin film transistor manufacturing method
JPH08250740A (en) Semiconductor device and manufacturing method thereof
KR100965259B1 (en) Organic light emitting display device and the fabricating method of the same
US8044576B2 (en) Organic light emitting display and method of fabricating the same
JPH0897137A (en) Semiconductor device and its manufacture
JP2001044133A (en) Laser radiation method and manufacture of semiconductor device
KR100675640B1 (en) Method for fabricating liquid crystal display device by using alternating magnetic field crystallization
KR100623690B1 (en) Flat Panel Display and Method of fabricating thereof
KR100782769B1 (en) Align key, method of forming align key and laser crystalization method using the same
JP4377139B2 (en) Display device
JP3059337B2 (en) Semiconductor device and manufacturing method thereof
JP4013074B2 (en) Method for forming polycrystalline silicon thin film transistor
KR101083206B1 (en) Method for fabricating liquid crystal display device using polysilicon formed by alternating magnetic field crystallization
KR100205069B1 (en) Fabrication method of polysilicon thin film transistor
KR100620888B1 (en) Method of Manufacturing Thin Film Transistor Using Crystallization Method of Amorphous Semiconductor Thin Film
KR100667080B1 (en) Fabricating method of cmos thin film transistor
JP7438506B2 (en) Manufacturing method of flexible display panel
KR101234213B1 (en) Method of crystallization and method of fabricating thin film transistor using thereof
KR100724482B1 (en) Liquid crystal display device and method for fabricating the sameof
KR100990571B1 (en) Active matrix display devices and the manufacture thereof
WO2008032917A1 (en) Crystallization method of amorphous silicon layer and manufacturing method of thin film transistor using the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20191212

Year of fee payment: 14