KR20060037821A - Semiconductor device with w-gate and method for fabricating the same - Google Patents

Semiconductor device with w-gate and method for fabricating the same Download PDF

Info

Publication number
KR20060037821A
KR20060037821A KR1020040086877A KR20040086877A KR20060037821A KR 20060037821 A KR20060037821 A KR 20060037821A KR 1020040086877 A KR1020040086877 A KR 1020040086877A KR 20040086877 A KR20040086877 A KR 20040086877A KR 20060037821 A KR20060037821 A KR 20060037821A
Authority
KR
South Korea
Prior art keywords
film
gate
tungsten
semiconductor device
gate stack
Prior art date
Application number
KR1020040086877A
Other languages
Korean (ko)
Inventor
김유성
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040086877A priority Critical patent/KR20060037821A/en
Publication of KR20060037821A publication Critical patent/KR20060037821A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4941—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a barrier layer between the silicon and the metal or metal silicide upper layer, e.g. Silicide/TiN/Polysilicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 텅스텐막이 포함된 게이트 스택 공정시 후속 열공정에 의해 텅스텐막이 산화되는 것을 방지할 수 있는 반도체소자 및 그의 제조 방법을 제공하기 위한 것으로, 본 발명의 반도체소자는 반도체 기판, 상기 반도체 기판 상의 게이트절연막, 상기 게이트절연상의 적어도 텅스텐막을 포함하는 게이트스택, 및 상기 게이트스택의 양측벽에 형성된 내산화 게이트측벽(텅스텐질화막)을 포함한다.
The present invention is to provide a semiconductor device and a method of manufacturing the same that can prevent the tungsten film is oxidized by a subsequent thermal process during the gate stack process including a tungsten film, the semiconductor device of the present invention is a semiconductor substrate, A gate insulating film, a gate stack including at least a tungsten film on the gate insulating film, and an oxidation resistant gate side wall (tungsten nitride film) formed on both side walls of the gate stack.

텅스텐게이트, 내산화, 텅스텐질화막, 게이트측벽Tungsten Gate, Oxidation Resistant, Tungsten Nitride, Gate Side Wall

Description

텅스텐 게이트를 포함하는 반도체소자 및 그의 제조 방법{SEMICONDUCTOR DEVICE WITH W-GATE AND METHOD FOR FABRICATING THE SAME} Semiconductor device comprising a tungsten gate and method for manufacturing the same {SEMICONDUCTOR DEVICE WITH W-GATE AND METHOD FOR FABRICATING THE SAME}             

도 1은 종래기술에 따른 게이트스택의 텅스텐 산화를 보여주는 도면,1 shows tungsten oxidation of a gate stack according to the prior art;

도 2는 본 발명의 제1실시예에 따른 반도체소자의 구조를 도시한 도면,2 is a diagram showing the structure of a semiconductor device according to a first embodiment of the present invention;

도 3은 본 발명의 제2실시예에 따른 반도체소자의 구조를 도시한 도면,3 is a diagram showing the structure of a semiconductor device according to a second embodiment of the present invention;

도 4a 내지 도 4d는 도 2에 도시된 반도체소자의 제조 방법을 도시한 공정 단면도.
4A through 4D are cross-sectional views illustrating a method of manufacturing the semiconductor device illustrated in FIG. 2.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

21 : 반도체 기판 22 : 게이트절연막21 semiconductor substrate 22 gate insulating film

23 : 폴리실리콘막 24 : 텅스텐질화막23 polysilicon film 24 tungsten nitride film

25 : 텅스텐막 26 : 하드마스크질화막25 tungsten film 26 hard mask nitride film

27a : 내산화 게이트측벽 28 : 게이트스페이서27a: oxidation resistant gate side wall 28: gate spacer

200 : 게이트스택
200: gate stack

본 발명은 반도체 제조 기술에 관한 것으로, 특히 텅스텐게이트를 갖는 반도체소자 및 그의 제조 방법에 관한 것이다.The present invention relates to a semiconductor manufacturing technology, and more particularly to a semiconductor device having a tungsten gate and a method of manufacturing the same.

메모리제품의 고속화 및 고집적화가 진행되면서 메모리매트릭스(Memory matrix)의 크기가 증가하고, tRCD, tRP 등과 같은 메모리 고유의 특성이 점점 증가하게 되었다. 이를 해결하기 위해 게이트 시트저항(Sheet resistance)을 줄이기 위해서 텅스텐을 게이트로 적용하는 텅스텐 게이트 공정이 연구되고 있다.As the speed and integration of memory products have progressed, the size of the memory matrix has increased, and memory-specific characteristics such as tRCD and tRP have gradually increased. To solve this problem, a tungsten gate process using tungsten as a gate has been studied to reduce gate sheet resistance.

텅스텐 게이트를 적용하는 경우, 시트저항이 5Ω 이하이므로 메모리매트릭스 크기 증가와 tRCD, tRP 감소 특성이 기대되나 트랜지스터를 제조하면서 초래되는 산화막으로의 텅스텐 확산 및 텅스텐을 적용한 트랜지스터의 신뢰성 등이 문제가 된다. 특히, 텅스텐게이트는 비교적 쉽게 산화되는 특성을 가져, 이러한 경우 게이트의 신뢰성에 치명적인 문제를 일으킨다.When the tungsten gate is applied, the sheet resistance is 5 Ω or less, so that the size of the memory matrix, the tRCD, and the tRP reduction characteristics are expected, but problems such as the diffusion of tungsten into the oxide film resulting from manufacturing the transistor and the reliability of the transistor using tungsten are problematic. In particular, tungsten gates have the property of being oxidized relatively easily, which causes a fatal problem in the reliability of the gate.

이러한 텅스텐 게이트의 산화를 초래하는 원인으로는 후속 열공정에 의해서 게이트측벽질화막(gate side wall nitride)을 통해 산소가 확산한 경우와 게이트스페이서 산화막/질화막(gate spacer oxide/nitride)의 계면을 통해 산소가 확산한 경우가 있다.The cause of the oxidation of the tungsten gate is caused by oxygen diffusion through the gate side wall nitride film by a subsequent thermal process and oxygen through the interface of the gate spacer oxide / nitride. May spread.

도 1은 종래기술에 따른 게이트스택의 텅스텐 산화를 보여주는 도면이다.1 illustrates tungsten oxidation of a gate stack according to the prior art.

도 1을 참조하면, 반도체 기판(11) 상에 게이트절연막(12)이 형성되고, 게이트절연막(12) 상에 폴리실리콘막(13), 텅스텐막(14) 및 하드마스크(15)의 적층으로 이루어진 게이트스택(Gate stack, 100)이 형성된다. 여기서, 폴리실리콘막(13)과 텅스텐막(14)의 적층은 게이트전극으로 작용한다.Referring to FIG. 1, a gate insulating film 12 is formed on a semiconductor substrate 11, and a polysilicon film 13, a tungsten film 14, and a hard mask 15 are stacked on the gate insulating film 12. A gate stack 100 is formed. Here, the lamination of the polysilicon film 13 and the tungsten film 14 serves as a gate electrode.

그리고, 게이트스택(100)의 양측벽에는 게이트측벽질화막(16)이 형성된다.The gate side wall nitride film 16 is formed on both side walls of the gate stack 100.

도 1에 도시된 것처럼, 게이트스택(100)에 텅스텐막(14)이 포함되어 있는 경우, 후속 열공정에 의해 텅스텐막(14)과 폴리실리콘막(13)의 계면에 산화막(17)이 형성되어 게이트전극의 신뢰성을 저하시킨다.
As shown in FIG. 1, when the tungsten film 14 is included in the gate stack 100, an oxide film 17 is formed at an interface between the tungsten film 14 and the polysilicon film 13 by a subsequent thermal process. This lowers the reliability of the gate electrode.

본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로, 텅스텐막이 포함된 게이트 스택 공정시 후속 열공정에 의해 텅스텐막이 산화되는 것을 방지할 수 있는 반도체소자 및 그의 제조 방법을 제공하는데 그 목적이 있다.
The present invention has been proposed to solve the above-mentioned problems of the prior art, and provides a semiconductor device and a method of manufacturing the same, which can prevent the tungsten film from being oxidized by a subsequent thermal process during a gate stack process including a tungsten film. There is this.

상기 목적을 달성하기 위한 본 발명의 반도체소자는 반도체 기판, 상기 반도체 기판 상의 게이트절연막, 상기 게이트절연상의 적어도 텅스텐막을 포함하는 게이트스택, 및 상기 게이트스택의 양측벽에 형성된 내산화 게이트측벽을 포함하는 것을 특징으로 하고, 상기 내산화 게이트측벽은 텅스텐질화막인 것을 특징으로 한다.A semiconductor device of the present invention for achieving the above object includes a semiconductor substrate, a gate insulating film on the semiconductor substrate, a gate stack including at least a tungsten film on the gate insulation, and a oxidation resistant gate side wall formed on both side walls of the gate stack. The oxidation-resistant gate side wall is characterized in that the tungsten nitride film.

그리고, 본 발명의 반도체소자의 제조 방법은 반도체 기판 상에 게이트절연막을 형성하는 단계, 상기 게이트절연 상에 적어도 텅스텐막을 포함하는 게이트스 택을 형성하는 단계, 및 상기 게이트스택의 양측벽에 상기 텅스텐막에 비해 내산화특성이 우수한 내산화 게이트측벽을 형성하는 단계를 포함하는 것을 특징으로 하고, 상기 내산화 게이트측벽을 형성하는 단계는 상기 게이트스택을 포함한 전면에 내산화막을 형성하는 단계, 및 상기 내산화막을 에치백하는 단계를 포함하는 것을 특징으로 하며, 상기 내산화막은 텅스텐질화막으로 형성하는 것을 특징으로 한다.
In the method of manufacturing a semiconductor device of the present invention, forming a gate insulating film on a semiconductor substrate, forming a gate stack including at least a tungsten film on the gate insulation, and the tungsten on both sidewalls of the gate stack. And forming an oxidation resistant gate side wall having excellent oxidation resistance compared to the film, wherein forming the oxidation resistant gate side wall comprises forming an oxidation resistant film on the entire surface including the gate stack, and And etching back the oxidation resistant film, wherein the oxidation resistant film is formed of a tungsten nitride film.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.Hereinafter, the most preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. .

도 2는 본 발명의 제1실시예에 따른 반도체소자의 구조를 도시한 도면이다.2 is a diagram showing the structure of a semiconductor device according to a first embodiment of the present invention.

도 2에 도시된 바와 같이, 제1실시예에 따른 반도체소자는 반도체 기판(21) 상에 게이트절연막(22)이 형성되고, 게이트절연막(22) 위에 텅스텐막(25)을 포함하는 게이트스택(200)이 형성된다. 여기서, 게이트스택(200)은 폴리실리콘막(23), 텅스텐질화막(24), 텅스텐막(25) 및 하드마스크질화막(26)의 순서로 적층된 것이다. 상기한 게이트스택(200)에서, 폴리실리콘막(23)은 100Å∼2000Å 두께로 형성하고, 텅스텐질화막(24)은 10Å∼300Å 두께로 형성하며, 텅스텐막(25)은 100Å∼2000Å 두께로 형성한다. 그리고, 하드마스크질화막(26)은 500Å∼5000Å 두께로 형성한다. As shown in FIG. 2, in the semiconductor device according to the first exemplary embodiment, a gate insulating film 22 is formed on a semiconductor substrate 21, and a gate stack including a tungsten film 25 on the gate insulating film 22. 200) is formed. The gate stack 200 is stacked in the order of the polysilicon film 23, the tungsten nitride film 24, the tungsten film 25, and the hard mask nitride film 26. In the gate stack 200 described above, the polysilicon film 23 is formed to have a thickness of 100 kPa to 2000 kPa, the tungsten nitride film 24 is formed to be 10 kPa to 300 kPa, and the tungsten film 25 is formed to be 100 kPa to 2000 kPa. do. The hard mask nitride film 26 is formed to have a thickness of 500 kPa to 5000 kPa.

그리고, 게이트스택(200)의 양측벽에 내산화 게이트측벽(27a)이 형성되며, 내산화 게이트측벽(27a)을 포함한 전면에 게이트스페이서(28)가 형성된다. 여기서, 내산화 게이트측벽(27a)은 10Å∼300Å 두께이며, 게이트스페이서(28)는 산화막 또는 질화막, 또는 산화막과 질화막의 적층으로 형성하는데, 그 두께는 100Å∼500Å이다.The oxidation resistant gate side walls 27a are formed on both side walls of the gate stack 200, and the gate spacer 28 is formed on the entire surface including the oxidation resistant gate side walls 27a. Here, the oxidation resistant gate side wall 27a has a thickness of 10 kPa to 300 kPa, and the gate spacer 28 is formed of an oxide film or a nitride film or a laminate of an oxide film and a nitride film, and the thickness thereof is 100 kPa to 500 kPa.

도 2와 같은 제1실시예에 따른 반도체소자는 텅스텐막(25)이 포함되어 있는 게이트스택(200)의 양측벽에 텅스텐막(25)의 산화배리어 역할을 하는 내산화 게이트측벽(27a)이 형성되어 있다.In the semiconductor device according to the first embodiment as shown in FIG. 2, an oxide-resistant gate side wall 27a serving as an oxide barrier of the tungsten film 25 is formed on both sidewalls of the gate stack 200 including the tungsten film 25. Formed.

상기한 내산화 게이트측벽(27a)은 텅스텐막(25)에 비해 내산화 특성이 우수한 텅스텐질화막(WN)으로 형성한 것이다.The oxidation-resistant gate side wall 27a is formed of a tungsten nitride film WN having excellent oxidation resistance compared to the tungsten film 25.

위와 같이, 게이트스택(200)의 양측벽에 텅스텐질화막으로 된 내산화 게이트측벽(27a)을 형성해주면, 후속 열공정시 산소가 텅스텐막(25)으로 확산하는 것을 방지한다.As described above, when the oxidation-resistant gate side wall 27a made of a tungsten nitride film is formed on both side walls of the gate stack 200, oxygen is prevented from diffusing into the tungsten film 25 during the subsequent thermal process.

도 3은 본 발명의 제2실시예에 따른 반도체소자의 구조를 도시한 도면이다.3 is a diagram showing the structure of a semiconductor device according to a second embodiment of the present invention.

도 3에 도시된 바와 같이, 제2실시예에 따른 반도체소자는 반도체 기판(31) 상에 게이트절연막(32)이 형성되고, 게이트절연막(32) 위에 텅스텐 게이트(33)와 하드마스크질화막(34)의 적층으로 된 게이트스택(300)이 형성된다. 상기한 게이트스택(300)에서, 텅스텐 게이트(33)는 500Å∼3000Å 두께로 형성하고, 하드마스크질화막(26)은 500Å∼5000Å 두께로 형성한다. As shown in FIG. 3, in the semiconductor device according to the second embodiment, a gate insulating layer 32 is formed on a semiconductor substrate 31, and a tungsten gate 33 and a hard mask nitride layer 34 are formed on the gate insulating layer 32. A stack of gate stacks 300 is formed. In the gate stack 300, the tungsten gate 33 is formed to have a thickness of 500 mV to 3000 mV, and the hard mask nitride film 26 is formed to be 500 mV to 5000 mV.

그리고, 게이트스택(300)의 양측벽에 내산화 게이트측벽(35)이 형성되며, 내산화 게이트측벽(35)을 포함한 전면에 게이트스페이서(36)가 형성된다. 여기서, 내산화 게이트측벽(35)은 10Å∼300Å 두께이며, 게이트스페이서(36)는 산화막 또는 질화막, 또는 산화막과 질화막의 적층으로 형성하는데, 그 두께는 100Å∼500Å이다.The oxidation resistant gate side wall 35 is formed on both side walls of the gate stack 300, and the gate spacer 36 is formed on the entire surface including the oxidation resistant gate side wall 35. Here, the oxidation resistant gate side wall 35 is 10 kPa to 300 kPa thick, and the gate spacer 36 is formed of an oxide film or a nitride film or a laminate of an oxide film and a nitride film, and the thickness thereof is 100 kPa to 500 kPa.

도 3과 같은 제2실시예에 따른 반도체소자는 텅스텐 게이트(33)의 단독 게이트구조를 갖는 게이트스택(200)의 양측벽에 산화배리어 역할을 하는 내산화 게이트측벽(35)이 형성되어 있다.In the semiconductor device according to the second exemplary embodiment as shown in FIG. 3, an oxide-resistant gate side wall 35 serving as an oxide barrier is formed on both sidewalls of a gate stack 200 having a single gate structure of a tungsten gate 33.

상기한 내산화 게이트측벽(35)은 텅스텐에 비해 내산화 특성이 우수한 텅스텐질화막(WN)으로 형성한 것이다.The oxidation-resistant gate side wall 35 is formed of a tungsten nitride film (WN) having excellent oxidation resistance compared to tungsten.

위와 같이, 게이트스택(300)의 양측벽에 텅스텐질화막으로 된 내산화 게이트측벽(35)을 형성해주면, 후속 열공정시 산소가 텅스텐 게이트(33)로 확산하는 것을 방지한다.As described above, by forming the oxidation-resistant gate side wall 35 made of a tungsten nitride film on both side walls of the gate stack 300, oxygen is prevented from diffusing into the tungsten gate 33 during the subsequent thermal process.

상술한 바와 같이, 제1실시예에서의 게이트스택(200)은 폴리실리콘막, 텅스텐질화막 및 텅스텐막의 적층 구조를 포함하고, 제2실시예에서의 게이트스택(300)은 텅스텐막의 단독 구조로 이루어져 있다. 두 게이트스택 모두 시트저항은 1∼10Ω/sq 범위를 갖는다.As described above, the gate stack 200 in the first embodiment includes a laminated structure of a polysilicon film, a tungsten nitride film, and a tungsten film, and the gate stack 300 in the second embodiment consists of a single structure of a tungsten film. have. In both gate stacks, the sheet resistance ranges from 1 to 10 Ω / sq.

도 4a 내지 도 4d는 도 2에 도시된 반도체소자의 제조 방법을 도시한 공정 단면도이다.4A through 4D are cross-sectional views illustrating a method of manufacturing the semiconductor device illustrated in FIG. 2.

도 4a에 도시된 바와 같이, 반도체 기판(21) 상에 게이트절연막(22)을 30Å∼100Å 두께로 형성한다.As shown in FIG. 4A, the gate insulating film 22 is formed on the semiconductor substrate 21 to have a thickness of 30 to 100 Å.

여기서, 게이트절연막(22)은 반도체 기판(21)을 열산화(thermal oxidation) 시킨 실리콘산화막(SiO2)이나, 옥시나이트라이드[oxynitride, SiOxNy(x=0.01∼4.0, y=0.01∼4.0)]와 같이 질소가 함유된 질화실리콘산화막으로 형성한다. 또한, 게이트절연막(22)은 Hf, Zr, Al, Ta, Ti, Ce, Pr 및 La로 이루어진 그룹중에서 선택된 하나의 금속원소가 포함된 금속산화막의 고유전막으로 형성할 수도 있다.Here, the gate insulating film 22 is a silicon oxide film (SiO 2 ) which thermally oxidizes the semiconductor substrate 21, or an oxynitride (SiO x N y (x = 0.01 to 4.0, y = 0.01 to 4.0)] as a silicon nitride oxide film containing nitrogen. Further, the gate insulating film 22 may be formed of a high dielectric film of a metal oxide film containing one metal element selected from the group consisting of Hf, Zr, Al, Ta, Ti, Ce, Pr and La.

다음으로, 게이트절연막(22) 상에 폴리실리콘막(23)을 형성하고, 폴리실리콘막(23) 상에 텅스텐질화막(24)과 텅스텐막(25)을 적층 형성한다. 여기서, 텅스텐질화막(24)은 폴리실리콘막(23)과 텅스텐막(25) 사이에 삽입되어 두 막간 상호 확산을 방지하기 위한 확산배리어막(Diffusion barrier) 역할을 한다.Next, a polysilicon film 23 is formed on the gate insulating film 22, and a tungsten nitride film 24 and a tungsten film 25 are laminated on the polysilicon film 23. Here, the tungsten nitride film 24 is inserted between the polysilicon film 23 and the tungsten film 25 to serve as a diffusion barrier film to prevent mutual diffusion between the two films.

상기 폴리실리콘막(23)은 100Å∼2000Å 두께로 형성하고, 텅스텐질화막(24)은 10Å∼300Å 두께로 형성하며, 텅스텐막(25)은 100Å∼2000Å 두께로 형성한다.The polysilicon film 23 is formed to a thickness of 100 kPa to 2000 kPa, the tungsten nitride film 24 is formed to be 10 kPa to 300 kPa, and the tungsten film 25 is formed to be 100 kPa to 2000 kPa.

다음으로, 텅스텐막(25) 상에 하드마스크질화막(26)을 형성한다. 이때, 하드마스크질화막(26)은 500Å∼5000Å 두께로 형성한다Next, a hard mask nitride film 26 is formed on the tungsten film 25. At this time, the hard mask nitride film 26 is formed to have a thickness of 500 mV to 5000 mV.

다음으로, 게이트마스크 및 식각 공정을 진행하여 게이트스택(200)을 형성한다. 따라서, 게이트스택(200)은 폴리실리콘막(23), 텅스텐질화막(24), 텅스텐막(25) 및 하드마스크질화막(26)의 순서로 적층된 구조를 가지며, 식각공정후에 600℃ 이상의 고온에서 라이트산화(light oxidation) 공정을 진행할 수도 있다. 이때, 라이트산화 공정은 실리콘에 대해 선택적으로 산화시키는 공정이다.Next, a gate mask and an etching process are performed to form the gate stack 200. Therefore, the gate stack 200 has a stacked structure in order of the polysilicon film 23, the tungsten nitride film 24, the tungsten film 25, and the hard mask nitride film 26, and at an elevated temperature of 600 ° C or higher after the etching process. The light oxidation process may be performed. At this time, the light oxidation process is a process of selectively oxidizing to silicon.

위와 같이, 게이트스택(200)은 후속 열공정에 의해 산화되기 쉬운 텅스텐막(25)을 포함하고 있다. As described above, the gate stack 200 includes a tungsten film 25 that is easily oxidized by a subsequent thermal process.                     

도 4b에 도시된 바와 같이, 게이트스택(200)을 포함한 전면에 텅스텐막(25)에 비해 내산화성이 좋은 내산화막(27)을 형성한다.As shown in FIG. 4B, the oxidation resistant film 27 having better oxidation resistance than the tungsten film 25 is formed on the entire surface including the gate stack 200.

이때, 내산화막(27)은 텅스텐질화막으로 형성하는데, 텅스텐질화막의 두께는 후소 공정을 진행한 후 최종적으로 형성되는 게이트의 W/S(Width/Space) 마진을 고려하여 50Å∼500Å 두께로 형성한다.At this time, the oxidation-resistant film 27 is formed of a tungsten nitride film, the thickness of the tungsten nitride film is formed to 50 ~ 500Å thickness in consideration of the W / S (Width / Space) margin of the gate is finally formed after the after-sintering process. .

도 4c에 도시된 바와 같이, 내산화막(27)을 에치백(Etch back)하여 게이트스택(200)의 양측벽에 접하는 내산화 게이트측벽(27a)을 형성한다. 이때, 내산화 게이트측벽(27a)의 두께는 10Å∼300Å 정도이다.As shown in FIG. 4C, the oxidation resistant film 27 is etched back to form the oxidation resistant gate side wall 27a which is in contact with both side walls of the gate stack 200. At this time, the thickness of the oxidation resistant gate side wall 27a is about 10 kPa to about 300 kPa.

상기한 내산화 게이트측벽(27a)은 게이트스택(200)에 포함되어 있는 텅스텐막(25)의 산화배리어로 작용하여 후속 열공정에 의해 텅스텐막(25)이 산화되는 것을 방지한다.The oxidation resistant gate side wall 27a serves as an oxidation barrier of the tungsten film 25 included in the gate stack 200 to prevent the tungsten film 25 from being oxidized by a subsequent thermal process.

도 4d에 도시된 바와 같이, 내산화 게이트측벽(27a)을 포함한 전면에 게이트스페이서(28)를 형성한다. 이때, 게이트스페이서(28)는 산화막 또는 질화막, 또는 산화막과 질화막의 적층으로 형성하는데, 그 두께는 100Å∼500Å 이 되도록 한다.As shown in FIG. 4D, a gate spacer 28 is formed on the front surface including the oxidation resistant gate side wall 27a. At this time, the gate spacer 28 is formed of an oxide film or a nitride film, or a laminate of an oxide film and a nitride film, and the thickness thereof is 100 kPa to 500 kPa.

상술한 바와 같이, 본 발명은 게이트스택의 양측벽에 접하는 게이트측벽을 텅스텐질화막으로 형성해주므로써 트랜지스터의 신뢰성 및 게이트시트저항 특성이 향상된다.As described above, the present invention improves the reliability and gate sheet resistance characteristics of the transistor by forming the gate side walls in contact with both side walls of the gate stack with a tungsten nitride film.

하지만, 게이트측벽으로 사용된 텅스텐질화막이 전도성을 갖기 때문에, 후속 콘택들(LPC1, BLC1, BLC2)과의 오버레이/스페이스 마진(Overlay/space margin)을 증가시켜야 한다. 예컨대, 게이트스택과 콘택간 오버레이마진은 적어도 0.05㎛ 이 상으로 설정해주고, 게이트스택과 콘택간 스페이스 마진도 적어도 0.05㎛ 이상으로 설정해준다.However, since the tungsten nitride film used as the gate sidewall is conductive, it is necessary to increase the overlay / space margin with the subsequent contacts LPC1, BLC1, and BLC2. For example, the overlay margin between the gate stack and the contact is set to at least 0.05 μm, and the space margin between the gate stack and the contact is set to at least 0.05 μm.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

상술한 본 발명은 텅스텐막이 포함되어 있는 게이트스택의 양측벽에 텅스텐막에 비해 내산화특성이 우수한 텅스텐질화막으로 된 게이트측벽을 형성해주므로써 후속 열공정에 의해 텅스텐막이 산화되는 것을 방지할 수 있는 효과가 있다.
The present invention described above forms a gate side wall made of a tungsten nitride film having superior oxidation resistance to the tungsten film on both side walls of the gate stack including the tungsten film, thereby preventing the tungsten film from being oxidized by a subsequent thermal process. There is.

Claims (12)

반도체 기판;Semiconductor substrates; 상기 반도체 기판 상의 게이트절연막;A gate insulating film on the semiconductor substrate; 상기 게이트절연상의 적어도 텅스텐막을 포함하는 게이트스택; 및A gate stack including at least a tungsten film on the gate insulating layer; And 상기 게이트스택의 양측벽에 형성된 내산화 게이트측벽Oxidation gate side walls formed on both side walls of the gate stack 을 포함하는 반도체소자.Semiconductor device comprising a. 제1항에 있어서,The method of claim 1, 상기 내산화 게이트측벽은,The oxidation resistant gate side wall is 텅스텐질화막인 것을 특징으로 하는 반도체 소자.A semiconductor device, characterized in that the tungsten nitride film. 제2항에 있어서,The method of claim 2, 상기 내산화 게이트측벽은,The oxidation resistant gate side wall is 10Å∼300Å 두께인 것을 특징으로 하는 반도체소자.A semiconductor device, characterized in that the thickness of 10 ~ 300Å. 제1항 내지 제3항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 3, 상기 게이트스택은 폴리실리콘막, 텅스텐질화막, 텅스텐막 및 하드마스크질화막의 순서로 적층된 것을 특징으로 하는 반도체소자.The gate stack is a semiconductor device, characterized in that stacked in the order of the polysilicon film, tungsten nitride film, tungsten film and hard mask nitride film. 제1항 내지 제3항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 3, 상기 게이트스택은,The gate stack, 텅스텐막과 하드마스크질화막의 순서로 적층된 것을 특징으로 하는 반도체소자.A semiconductor device characterized by being stacked in the order of a tungsten film and a hard mask nitride film. 반도체 기판 상에 게이트절연막을 형성하는 단계;Forming a gate insulating film on the semiconductor substrate; 상기 게이트절연 상에 적어도 텅스텐막을 포함하는 게이트스택을 형성하는 단계; 및Forming a gate stack including at least a tungsten film on the gate insulation; And 상기 게이트스택의 양측벽에 상기 텅스텐막에 비해 내산화특성이 우수한 내산화 게이트측벽을 형성하는 단계Forming oxidation resistant gate side walls on both side walls of the gate stack, which have superior oxidation resistance to the tungsten film. 을 포함하는 반도체소자의 제조 방법.Method for manufacturing a semiconductor device comprising a. 제6항에 있어서,The method of claim 6, 상기 내산화 게이트측벽을 형성하는 단계는,Forming the oxidation resistant gate side wall, 상기 게이트스택을 포함한 전면에 내산화막을 형성하는 단계; 및Forming an oxidation resistant film on the entire surface including the gate stack; And 상기 내산화막을 에치백하는 단계Etching back the oxidation resistant film 를 포함하는 것을 특징으로 하는 반도체소자의 제조 방법.Method of manufacturing a semiconductor device comprising a. 제7항에 있어서,The method of claim 7, wherein 상기 내산화막은, 텅스텐질화막으로 형성하는 것을 특징으로 하는 반도체소자의 제조 방법.The oxide film is formed of a tungsten nitride film. 제8항에 있어서,The method of claim 8, 상기 텅스텐질화막은,The tungsten nitride film, 50Å∼500Å 두께로 형성하는 것을 특징으로 하는 반도체소자의 제조 방법.A method of manufacturing a semiconductor device, characterized in that it is formed to a thickness of 50 kHz to 500 kHz. 제7항에 있어서,The method of claim 7, wherein 상기 내산화 게이트측벽은,The oxidation resistant gate side wall is 10Å∼300Å 두께로 형성하는 것을 특징으로 하는 반도체소자의 제조 방법.A method for manufacturing a semiconductor device, characterized in that it is formed in a thickness of 10 kHz to 300 kHz. 제6항 내지 제10항 중 어느 한 항에 있어서,The method according to any one of claims 6 to 10, 상기 게이트스택은,The gate stack, 폴리실리콘막, 텅스텐질화막, 텅스텐막 및 하드마스크질화막의 순서로 적층하여 형성하는 것을 특징으로 하는 반도체소자의 제조 방법.A method of manufacturing a semiconductor device, characterized in that the polysilicon film, tungsten nitride film, tungsten film and hard mask nitride film are laminated in this order. 제6항 내지 제10항 중 어느 한 항에 있어서,The method according to any one of claims 6 to 10, 상기 게이트스택은,The gate stack, 텅스텐막과 하드마스크질화막의 순서로 적층하여 형성하는 것을 특징으로 하는 반도체소자의 제조 방법.A method of manufacturing a semiconductor device, characterized in that formed by laminating in order of a tungsten film and a hard mask nitride film.
KR1020040086877A 2004-10-28 2004-10-28 Semiconductor device with w-gate and method for fabricating the same KR20060037821A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040086877A KR20060037821A (en) 2004-10-28 2004-10-28 Semiconductor device with w-gate and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040086877A KR20060037821A (en) 2004-10-28 2004-10-28 Semiconductor device with w-gate and method for fabricating the same

Publications (1)

Publication Number Publication Date
KR20060037821A true KR20060037821A (en) 2006-05-03

Family

ID=37145529

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040086877A KR20060037821A (en) 2004-10-28 2004-10-28 Semiconductor device with w-gate and method for fabricating the same

Country Status (1)

Country Link
KR (1) KR20060037821A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9490140B2 (en) 2014-08-26 2016-11-08 Samsung Electronics Co., Ltd. Method for manufacturing semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9490140B2 (en) 2014-08-26 2016-11-08 Samsung Electronics Co., Ltd. Method for manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
JP2001044377A (en) One triple metal wiring transistor, one capacitor, and its manufacture
KR20020061713A (en) Semiconductor memory device having multi-layer storage node contact plug and fabrication method thereof
KR20060037821A (en) Semiconductor device with w-gate and method for fabricating the same
KR100929301B1 (en) Manufacturing Method of Semiconductor Device
WO2000046856A1 (en) Capacitor and method of its manufacture
TW442964B (en) DRAM having COB structure and its fabrication method
KR100517911B1 (en) Semiconductor fabrication method capable of preventing misalign between bottom electrode and storage node contact and oxidation of diffusion barrier layer
JP3287556B2 (en) Wire bond connected chip capacitor and manufacturing method thereof
KR19980067517A (en) Gate pattern of semiconductor device and manufacturing method thereof
KR20030000219A (en) Method for forming the line of semiconductor device
KR100443345B1 (en) Method for forming self-aligned contact of semiconductor device to remove stress and reduce contact resistance
JPH10335581A (en) Semiconductor device and manufacture thereof
KR20050062140A (en) Gate electrode in semiconductor device and fabricating method thereof
KR100616487B1 (en) Gate electrode pattern of semiconductor device and method for fabrication of the same
KR100811258B1 (en) Method of fabricating the semiconductor device having WSix gate structure
KR20090045497A (en) Method for fabricating semiconductor device with tungsten contained pattern
JPH09283464A (en) Manufacture of semiconductor device
KR950013739B1 (en) Semiconductor device and the manufacturing method
KR100583098B1 (en) Method for forming gate in semiconductor device
JP2950620B2 (en) Semiconductor device
KR20030001920A (en) Method of dielectric sidewall spacer in a semiconductor device
KR100668844B1 (en) Method for forming gate of semiconductor device
US6943099B2 (en) Method for manufacturing gate structure with sides of its metal layer partially removed
KR100739956B1 (en) Method of manufacturing a transistor in a semiconductor device
KR100432787B1 (en) Method of manufacturing a feroelectric device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination