KR20060037322A - Testing of interconnections between stacked circuit boards - Google Patents

Testing of interconnections between stacked circuit boards Download PDF

Info

Publication number
KR20060037322A
KR20060037322A KR1020067000136A KR20067000136A KR20060037322A KR 20060037322 A KR20060037322 A KR 20060037322A KR 1020067000136 A KR1020067000136 A KR 1020067000136A KR 20067000136 A KR20067000136 A KR 20067000136A KR 20060037322 A KR20060037322 A KR 20060037322A
Authority
KR
South Korea
Prior art keywords
substrate
retainer
circuit boards
retainer substrate
wire button
Prior art date
Application number
KR1020067000136A
Other languages
Korean (ko)
Inventor
매티아스 닐슨
스테판 요한슨
Original Assignee
텔레폰악티에볼라겟엘엠에릭슨(펍)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 텔레폰악티에볼라겟엘엠에릭슨(펍) filed Critical 텔레폰악티에볼라겟엘엠에릭슨(펍)
Priority to KR1020067000136A priority Critical patent/KR20060037322A/en
Publication of KR20060037322A publication Critical patent/KR20060037322A/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/36Assembling printed circuits with other printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

A retainer board (25, 27, 28) having at least one hole (10) in which a wire button contact (5) is inserted, wherein the hole (10) is plated and at least one conductor (20) is connected to the plated hole for providing outside access. Moreover a method for testing stacked circuit boards are disclosed comprising the steps of detachably arranging at least two circuits boards (11, 12, 29), testing the individual functionality of the circuit boards (11, 12) and if approved, assembling the circuit boards (11, 12) and the first retainer board (25, 27, 28), and asserting whether the overall functionality of the arrangement is approved.

Description

적층형 회로 기판 사이의 상호 연결 테스팅{TESTING OF INTERCONNECTIONS BETWEEN STACKED CIRCUIT BOARDS}TESTING OF INTERCONNECTIONS BETWEEN STACKED CIRCUIT BOARDS}

본 발명은 3-차원 상호 연결 구조에 관한 것인데 특히 납땜 없는 "z축" 상호 연결에 관한 것이다. 또한, 본 발명은 이와 같은 상호 연결의 테스팅에 관한 것이다. The present invention relates to a three-dimensional interconnect structure, and more particularly to a "z-axis" interconnect without soldering. The invention also relates to the testing of such interconnects.

와이어 버튼(wire button)은 인쇄 회로 기판(PCB) 연결 및 병렬 PCB대 PCB 상호 연결에 적합한 랜드 그리드 어레이(Land Grid Array) 집적 회로 소켓과 같은 애플리케이션에 사용된다. 와이어 버튼으로 알려진 하나의 유형은 도금된 몰리브덴 와이어로부터 제조되고 원주 공간 내로 가압된다. 와이어 버튼이 스프링-힘 연결을 하기 때문에, 와이어 버튼은 테스트 베드에 다양한 소자 및 회로에 호환성 있는 연결에 사용될 수 있다. Wire buttons are used in applications such as land grid array integrated circuit sockets suitable for printed circuit board (PCB) connections and parallel PCB-to-PCB interconnects. One type known as wire button is made from plated molybdenum wire and pressed into the circumferential space. Since the wire button makes a spring-force connection, the wire button can be used for a compatible connection to various devices and circuits on the test bed.

S F Al-sarawi에 의한 종래 기술 문헌, 1998년 2월 1일 제 21권 제 1호의 파트 B - 소자, 패키징 및 제조 기술의 IEEE 트랜잭션 "a review of 3D packaging technology"에서, 퍼즈 버튼 접점(fuzz button contact)의 어레이 적층형 PCB 사이에 수직으로 상호 연결을 하도록 사용된다. In the prior art document by SF Al-sarawi, Part B of the 21st February, 1998 issue of Part B-IEEE transaction "a review of 3D packaging technology" of devices, packaging and manufacturing techniques, a fuzz button contact contacts are used to make vertical interconnections between stacked PCBs.

마이크로 전자공학 및 패키징 산업의 국제적인 저널, 1996년 제 19권 제 4 호, R.E.Ackerman과 Dean Scheafer에 의한 종래 기술 문헌 "Wire button contact retainer board for 3-D Interconnected MCMs"는 상당히 높은 패키징 및 상호 연결 조밀도를 갖는 멀티 칩 모듈의 제작에 대해서 다루고 있다. International Journal of the Microelectronics and Packaging Industry, Volume 19, No. 4, 1996, the prior art document "Wire button contact retainer board for 3-D Interconnected MCMs" by REAckerman and Dean Scheafer, considerably higher packaging and interconnect density. The manufacture of a multi-chip module having a drawing is dealt with.

상기 문헌은 수직 탈착식 적층형 MCM을 포함하는 테스트 매체를 보여주는데, 이것은 대안으로 적층형 와이어 버튼 접점 리테이너 기판(wire button contact retainer board)에 의해 z축에 연결된다. 상기 문헌의 458-459쪽의 도 5 및 6에서, 리테이너 기판은 도시되는데, 이것은 양측 상에 라미네이트 된 와이어 버튼 접점 리테이너 기판(14,16)을 갖는 경/연성 KaptonTM 기판(16)을 포함한다. 라미네이트 된 층은 KaptonTM 기판에서 도금된 관통구(9)에 의해 상호 연결되는 대향하는 와이어 버튼을 포함한다. 와이어 버튼 리테이너 기판은 적층형 MCM의 각각의 상호 연결층(7) 사이에 수직으로 연결시키고 테스트 I/O 장치 후면(backplane)에 연결되는 연성 회로 층(20)을 장착시킨다. The document shows a test medium comprising a vertically removable stacked MCM, which is alternatively connected to the z axis by a stacked wire button contact retainer board. In FIGS. 5 and 6 on pages 458-459 of the document, a retainer substrate is shown, which includes a hard / flexible Kapton substrate 16 having wire button contact retainer substrates 14 and 16 laminated on both sides. . The laminate layer is Kapton TM Opposite wire buttons interconnected by through holes 9 plated in the substrate. The wire button retainer substrate is mounted vertically between each interconnect layer 7 of the stacked MCM and mounts a flexible circuit layer 20 that is connected to the test I / O device backplane.

압축 볼트는 적층형 구조를 모두 유지한다. 각각의 단자에서 상호 연결의 임피던스가 허용오차 내에 있지 않다면, 영향을 받은 각각의 MCM은 대체될 수도 있다. 본 출원의 도 1은 상기 문헌의 도 5 및 6의 개략도이다. 버튼 접점은 와이어 접점 리테이너 기판상에서 원추형(도시되지 않음)이다.The compression bolts retain all of the stacked structure. If the impedance of the interconnect at each terminal is not within tolerance, each affected MCM may be replaced. 1 of the present application is a schematic diagram of FIGS. 5 and 6 of that document. The button contact is conical (not shown) on the wire contact retainer substrate.

US-5619399에서 칩 모듈 또는 다른 회로 모듈에 대해 장착하는 어셈블리를 도시한다. 인터포저(interposer)는 플레이트를 관통하는 와이어 버튼의 어레이를 사용하는 경성 또는 연성 플레이트를 포함하는데, 압력이 와이어 버튼의 어레이에 가해질 때, 전기적인 연결이 플레이트의 양쪽 상의 접점 사이, 즉, 회로 모듈 상의 각 접점 사이에서 행해지고 기판이 인쇄 와이어 기판상에 접하도록 어레이된다.US-5619399 shows an assembly for mounting against a chip module or other circuit module. The interposer includes a rigid or flexible plate that uses an array of wire buttons through the plate, wherein when pressure is applied to the array of wire buttons, an electrical connection is made between the contacts on both sides of the plate, ie the circuit module. It is done between each contact of the phases and the substrates are arranged to be in contact with the printed wire substrate.

US-5886590은 납땜 없는 상호 연결로서 와이어 버튼 중앙 컨덕터를 사용하는 마이크로스트립 직교 런쳐(launcher) 대 동축 케이블을 보여준다. US-5886590 shows a microstrip orthogonal launcher to coaxial cable using a wire button center conductor as a solderless interconnect.

본 발명의 제 1 목적은 리테이너 기판을 설명하는 것인데, 기판은 외부로 신호를 액세스할 수 있는 동안에, x 및 y 레벨에서 정확한 허용오차 및 z축에서 낮은 구조 높이를 갖게 한다.It is a first object of the present invention to describe a retainer substrate, which allows for accurate tolerances at the x and y levels and low structure heights in the z axis, while the signal can be accessed outward.

이런 목적은 청구항 1에서 설명된 요지에 의해 성취된다.This object is achieved by the subject matter described in claim 1.

부가적인 목적은 테스팅을 위한 장치를 설명하는 것이다. An additional object is to describe an apparatus for testing.

이런 목적은 청구항 3에 의해 성취된다.This object is achieved by claim 3.

부가적인 목적은 정확하게 제어할 수 있는 테스팅 방법 및 어셈블리를 설명하는 것이다. An additional object is to describe testing methods and assemblies that can be precisely controlled.

이런 목적은 청구항 5에 의해 규정된 내용에 의해서 성취된다.This object is achieved by the content defined by claim 5.

부가적인 이점은 이하 본 발명의 상세한 설명에서 나타날 것이다.Additional advantages will appear in the description of the invention below.

도 1은 리테이너 기판을 사용하는 종래 테스트 매체의 개략도.1 is a schematic representation of a conventional test medium employing a retainer substrate.

도 2, 3 및 4는 본 발명에 따르는 리테이너 기판의 바람직한 실시예.2, 3 and 4 show a preferred embodiment of a retainer substrate according to the invention.

도 5는 외부 테스팅을 위해 프로브를 제공하는 장치의 제 1 실시예.5 shows a first embodiment of an apparatus for providing a probe for external testing.

도 6은 본 발명에 따르는 바람직한 방법에 따라 성취되는 전형적인 장치.6 is an exemplary device achieved according to a preferred method according to the invention.

도 7은 외부 테스팅을 위해 다층의 리테이너 기판을 포함하는 프로브를 제공하는 장치의 제 2 실시예.7 is a second embodiment of an apparatus for providing a probe including a multilayer retainer substrate for external testing.

도 8은 존재하는 두 개 이상의 리테이너 기판이 존재하는 외부 테스트를 위해 프로브를 제공하는 장치의 제 3 실시예.8 is a third embodiment of an apparatus for providing a probe for an external test in which two or more retainer substrates are present.

도 2,3 및 4에서, 본 발명에 따르는 바람직한 리테이너 기판(1)이 도시된다. 리테이너 기판은 한 개 이상의 도금된 구멍(10)을 갖는 기판(25)으로 구성된다. 도금된 구멍(10)에 연결된 한 개 이상의 컨덕터(20)는 기판의 하나의 측면 상에 구성된다. 양 측면 상에 원추형 면(13)을 갖는 도금된 구멍(10)에서, 와이어 접점(5)이 삽입되고 가압되어, 리테이너 기판에 고정된다. 리테이너 기판은 인쇄 회로 기판(PCB)일 수도 있다. 상기 리테이너 기판은 단층이거나 다층 기판일 수도 있다. 와이어 버튼은 CIN::APSE® 또는 Tecknit®으로 구입할 수 있다. 도금된 구멍의 물리적 크기뿐만 아니라 리테이너 기판의 높이는 일반적으로 1mm의 범위일 수 있다.In figures 2, 3 and 4 a preferred retainer substrate 1 according to the invention is shown. The retainer substrate consists of a substrate 25 having one or more plated holes 10. One or more conductors 20 connected to the plated holes 10 are constructed on one side of the substrate. In the plated hole 10 with conical side 13 on both sides, the wire contact 5 is inserted and pressed, and fixed to the retainer substrate. The retainer substrate may be a printed circuit board (PCB). The retainer substrate may be a single layer or a multilayer substrate. Wire buttons are available from CIN :: APSE® or Tecknit®. The height of the retainer substrate as well as the physical size of the plated holes can generally be in the range of 1 mm.

도 5에서, 많은 소자(도시되지 않음)를 수용할 수 있는 두 개 이상의 회로 기판(11,12)을 포함하는 장치는 본 발명에 따라 리테이너 기판(25)에 의해 상호 연결되는 것으로서 도시된다. 각각의 회로 기판(11,12)은 한 쌍 이상의 회로 기판 단자(7)를 포함하는데, 이것은 채워진 비아 또는 도금된 접점 표면과 같이 z축 방향에 적합한 수직 연결에 의해 상호 연결된다. 리테이너 기판은 회로 기판의 범위를 넘어 돌출되는데, 이로써 컨덕터(20)에 연결된 I/O 단자(21)는 프로브 용도로 사용할 수 있다. In FIG. 5, an apparatus comprising two or more circuit boards 11, 12 that can accommodate many elements (not shown) is shown as interconnected by retainer substrate 25 in accordance with the present invention. Each circuit board 11, 12 comprises one or more pairs of circuit board terminals 7, which are interconnected by vertical connections suitable for the z-axis direction, such as filled vias or plated contact surfaces. The retainer substrate protrudes beyond the scope of the circuit board, whereby the I / O terminal 21 connected to the conductor 20 can be used for probe purposes.

본 발명의 바람직한 방법에 따라서, 회로 기판(11,12)은 테스트 시에 제한받는 테스트 프로브(도시되지 않음), 회로 기판(11,12) 사이의 물리적 거리 및 테스트 장비(도시되지 않음)의 물리적 크기를 고려하여, 우선 가능한 정도까지 개별적으로 테스트 될 수 있다. In accordance with a preferred method of the present invention, the circuit boards 11 and 12 may be limited to test probes (not shown), physical distances between the circuit boards 11 and 12, and physical properties of the test equipment (not shown). Considering the size, they can be tested individually to the extent possible.

상기 테스트가 승인된다면, 회로 기판(11,12)은 도 5에 도시된 바와 같이 리테이너 기판(25)과 함께 테스트 구성체로 조립되어, 리테이너 기판(25)에 의해 규정된 연결의 프로브 지점을 제공한다. 테스트 구성에서, 회로 기판(11,12)은 기술에서 알려진 바와 같이 적합한 클램핑에 의해 착탈 가능하게 연결된다. 장치의 전체 기능이 승인되었는지가 단정된다. If the test is approved, the circuit boards 11 and 12 are assembled with the retainer substrate 25 together with the retainer substrate 25 as shown in FIG. 5 to provide a probe point of the connection defined by the retainer substrate 25. . In the test configuration, the circuit boards 11 and 12 are detachably connected by suitable clamping as is known in the art. It is concluded that the full functionality of the device has been approved.

상기 장치의 전체가 승인된다면, 고정되게 조립될 수 있다. 도 6에서, 본 발명에 의해 성취되는 최종 작동 장치(3)는 도시되는데, 리테이너 기판(26)은 두 개 이상의 회로 기판(11,12) 사이의 상호 연결 수단으로서 독점적으로 기능을 한다. 리테이너 기판(26)은 회로 기판(11,12)에 클램프 되거나 접착되어 회로 기판 사이의 영구적인 연결이 성취된다. If the entirety of the device is approved, it can be fixedly assembled. In FIG. 6, the final operating device 3 achieved by the invention is shown, in which the retainer substrate 26 functions exclusively as an interconnecting means between two or more circuit boards 11, 12. The retainer substrate 26 is clamped or glued to the circuit boards 11 and 12 to achieve a permanent connection between the circuit boards.

그 후에, 리테이너 기판의 외부에 접하는 돌출된 부분은 절단될 수도 있다. Thereafter, the protruding portion in contact with the outside of the retainer substrate may be cut.

대안으로, 상기 장치의 전체가 승인된다면, 제 1 리테이너 기판(25,27,28)은 제거될 수 있고, 제 2 리테이너 기판(26)이 삽입될 수 있다. 리테이너 기판(26)이 외부에 접촉을 위한 컨덕터를 반드시 갖지 않을 뿐만 아니라 I/O 단자를 반드시 갖지 않는 도금된 구멍을 갖는 것을 제외하고, 제 2 리테이너 기판(26)은 실질적으로 제 1 리테이너 기판(25)과 동일하다.Alternatively, if the entirety of the device is approved, the first retainer substrates 25, 27, 28 can be removed and the second retainer substrate 26 can be inserted. The second retainer substrate 26 is substantially the first retainer substrate (except that the retainer substrate 26 does not necessarily have conductors for contacting the outside, but also has plated holes that do not necessarily have I / O terminals). Same as 25).

유리하게, 제 2 리테이너 기판(26)은 제 1 리테이너 기판(25,27,28)과 동일한 방법으로 만들어지지만, 여기서 외부에 접촉하는 부분 및 수단은 생략된다. Advantageously, the second retainer substrate 26 is made in the same manner as the first retainer substrates 25, 27, 28, but the parts and means in contact with the outside are omitted here.

도 1에서 보여지는 구조와 비교하여 나타난 바와 같이, 두 개 이상의 회로 기판(11,12) 사이에 연결되기 위한 접촉면의 수는 외부 신호 접근을 위한 가능성을 제공하면서 4개에서 2개로 감소된다. 이로써 모든 접촉면이 잠재적으로 리플렉션(reflection)을 유도하기 때문에, 본 발명에 따르는 연결의 고주파수 특성은 종래 기술에 비해 강화된다. 게다가, 본 발명에 따라 연결이 두 개 대신 오직 하나의 와이어 버튼 접점으로 구성됨에 따라, 구조 높이는 적어도 반감될 수 있다. 고속 및 마이크로파 애플리케이션에서, 수행성능은 물리적 크기의 감소에 비례할 수 있다. As shown in comparison to the structure shown in FIG. 1, the number of contact surfaces to be connected between two or more circuit boards 11, 12 is reduced from four to two, providing the possibility for external signal access. Since all the contact surfaces potentially induce reflection, the high frequency properties of the connection according to the invention are enhanced compared to the prior art. Furthermore, as the connection consists of only one wire button contact instead of two according to the invention, the structure height can be at least halved. In high speed and microwave applications, performance may be proportional to the reduction in physical size.

상술된 것으로부터 더욱 보여지는 바와 같이, 테스트 용도의 리테이너 기판(25)은 도 6에 도시된 최종 리테이너 기판(26)과 동일한 방법으로 만들어질 수도 있다. 리테이너 기판이 거의 동일하기 때문에, 최종 제품의 정밀한 제어의 수행성능이 성취된다. As further seen from the above, the retainer substrate 25 for testing purposes may be made in the same manner as the final retainer substrate 26 shown in FIG. 6. Since the retainer substrates are almost identical, the performance of precise control of the final product is achieved.

본 발명의 부가적인 양상에 따르면, 제 2 리테이너 기판(26)은 도 5에서 도시된 돌출하는 부분을 간단히 절단함으로써 제 1 리테이너 기판으로부터 만들어질 수도 있다. 이런 경우에서 단자(21)는 제거되지만, 컨덕터(20)는 계속 유지된다.According to an additional aspect of the present invention, the second retainer substrate 26 may be made from the first retainer substrate by simply cutting the protruding portion shown in FIG. 5. In this case the terminal 21 is removed, but the conductor 20 remains.

도 7에서, 회로 기판(11,12)을 포함하는 장치(4) 및 다층 리테이너 기판(27)이 도시된다. 컨덕터(20)는 도금된 구멍(10)과 전기적으로 연결되어 있다. 유전체 층(32)이 다층 리테이너 기판(27)의 중간 부분의 외층을 구성하여, 단자(20)는 다른 와이어 버튼 접점(도시되지 않음)으로부터 전기적으로 격리된다. I/O 단자(21) 는 31을 통하여 회로 기판(11,12)의 범위를 넘어 돌출되는 다층 리테이너 기판의 부분에 장착된다. In FIG. 7, a device 4 comprising circuit boards 11 and 12 and a multilayer retainer substrate 27 are shown. The conductor 20 is electrically connected to the plated hole 10. The dielectric layer 32 constitutes the outer layer of the middle portion of the multilayer retainer substrate 27 such that the terminal 20 is electrically isolated from other wire button contacts (not shown). The I / O terminal 21 is mounted to a portion of the multilayer retainer substrate which projects through 31 beyond the range of the circuit boards 11 and 12.

세 개의 회로 기판(11,12,29) 및 두 개의 리테이너 기판(27,28)의 어셈블리는 도 8에서 도시된다.An assembly of three circuit boards 11, 12, 29 and two retainer substrates 27, 28 is shown in FIG. 8.

Claims (9)

와이어 버튼 접점(5)이 삽입되는 한 개 이상의 구멍(10)을 갖는 리테이너 기판(25,27,28)으로서,Retainer substrates 25, 27, 28 having one or more holes 10 into which the wire button contacts 5 are inserted, 상기 구멍(10)이 도금되고 한 개 이상의 컨덕터(20)가 외부로 액세스를 위해 도금된 구멍에 연결되는 리테이너 기판.A retainer substrate in which the holes (10) are plated and one or more conductors (20) are connected to the plated holes for access to the outside. 제 1항에 있어서,The method of claim 1, 상기 도금된 구멍(10)이 양쪽 말단에서 원추형(13)인 것을 특징으로 하는 리테이너 기판.Retainer substrate, characterized in that the plated holes (10) are conical (13) at both ends. 한 쌍의 대향하는 기판 단자(7)를 갖는 두 개 이상의 회로 기판(11,12,29)을 포함하는 장치로서,1. An apparatus comprising two or more circuit boards 11, 12, 29 having a pair of opposing board terminals 7. 상기 장치는 와이어 버튼 접점(5)이 삽입된 한 개 이상의 상기 도금된 구멍(10)을 갖는 리테이너 기판(25,27,28)을 더 포함하는데, 한 개 이상의 컨덕터(20)가 상기 와이어 버튼 접점과 외부를 액세스하도록 도금된 구멍에 연결되고, 상기 와이어 버튼 접점(5)은 상기 회로 기판(11,12,29)의 상기 한 쌍의 대향하는 회로 기판 단자(7) 사이의 전기적으로 연결하는 것을 특징으로 하는 리테이너 기판.The apparatus further comprises retainer substrates 25, 27, 28 having one or more of the plated holes 10 into which wire button contacts 5 are inserted, wherein one or more conductors 20 are connected to the wire button contacts. And wire button contacts 5 to electrically connect between the pair of opposing circuit board terminals 7 of the circuit boards 11, 12, 29 to access the outside of the circuit board. A retainer substrate, characterized in that. 제 3항에 있어서, The method of claim 3, wherein 상기 리테이너 기판(27,28)이 다층 기판이고, 유전체 층(32)이 상기 다층 리테이너 기판(27,28)의 중간 부분의 바깥쪽 층을 구성하는 것을 특징으로 하는 리테이너 기판.And the retainer substrate (27,28) is a multilayer substrate and the dielectric layer (32) constitutes an outer layer of the middle portion of the multilayer retainer substrate (27,28). 적층형 회로 기판을 포함하는 장치를 제조하고 테스트하기 위한 방법으로서,A method for manufacturing and testing a device that includes a stacked circuit board, 한 쌍의 대향하는 회로 기판 단자 및 와이어 버튼 접점(5)이 삽입되는 한 개 이상의 도금된 구멍(10)을 갖는 제 1 리테이너 기판(25,27,28)을 갖는 두 개 이상의 회로 기판(11,12,19)을 탈착 가능하게 배열하는 단계로서, 한 개 이상의 컨덕터(20)는 상기 와이어 버튼 접점과 외부를 액세스하도록 상기 도금된 구멍에 연결되고, 상기 와이어 버튼 접점(5)이 상기 두 개의 회로 기판의 상기 한 쌍의 대향하는 회로 기판 단자(7) 사이에 전기적으로 연결시키는, 배열 단계,Two or more circuit boards 11 having a first retainer substrate 25, 27, 28 having one or more plated holes 10 into which a pair of opposing circuit board terminals and wire button contacts 5 are inserted; 12, 19, wherein the one or more conductors 20 are connected to the plated holes to access the wire button contacts and the outside, the wire button contacts 5 being connected to the two circuits. An arrangement step of electrically connecting between said pair of opposing circuit board terminals 7 of the substrate, 상기 회로 기판(11,12)의 개별적인 기능을 테스트하는 단계 및 상기 테스트가 승인된다면,Testing the individual functions of the circuit boards 11 and 12 and if the test is approved, 회로 기판(11,12) 및 제 1 리테이너 기판(25,27,28)을 조립하고 장치의 전체 기능이 승인되었는지 단정하는 단계를 포함하는 방법.Assembling the circuit board (11, 12) and the first retainer board (25, 27, 28) and determining whether the entire function of the apparatus has been approved. 제 5항에 있어서,The method of claim 5, 장치의 전체 승인 상에서, 상기 장치가 고정되게 조립되는 것을 특징으로 하는 방법.On the overall approval of the device, wherein the device is fixedly assembled. 제 6항에 있어서,The method of claim 6, 상기 제 2 리테이너 기판이 상기 제 1 기판의 외부로 액세스를 제공하는 돌출된 일부를 절단함으로써 상기 제 1 리테이너 기판(25,27,28)으로부터 제조되는 것을 특징으로 하는 방법.And the second retainer substrate is made from the first retainer substrate (25, 27, 28) by cutting out a protruding portion that provides access out of the first substrate. 제 5항에 있어서, The method of claim 5, 전체 승인 상에서, 상기 제 2 리테이너 기판(26)을 삽입한 후에, 상기 기판이 상기 제 1 리테이너 기판(25,27,28)과 실질적으로 동일하다는 것을 특징으로 하는 방법.On full approval, after inserting the second retainer substrate (26), the substrate is characterized in that it is substantially the same as the first retainer substrate (25, 27, 28). 제 8항에 있어서,The method of claim 8, 상기 제 1 리테이너 기판(25,27,28)과 동일한 방법으로 형성되지만, 외부로 액세스를 제공하는 부분 및 수단이 생략되는 것을 특징으로 하는 방법.Formed in the same manner as the first retainer substrate (25, 27, 28), but the parts and means for providing access to the outside are omitted.
KR1020067000136A 2006-01-03 2003-07-07 Testing of interconnections between stacked circuit boards KR20060037322A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020067000136A KR20060037322A (en) 2006-01-03 2003-07-07 Testing of interconnections between stacked circuit boards

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020067000136A KR20060037322A (en) 2006-01-03 2003-07-07 Testing of interconnections between stacked circuit boards

Publications (1)

Publication Number Publication Date
KR20060037322A true KR20060037322A (en) 2006-05-03

Family

ID=37145239

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067000136A KR20060037322A (en) 2006-01-03 2003-07-07 Testing of interconnections between stacked circuit boards

Country Status (1)

Country Link
KR (1) KR20060037322A (en)

Similar Documents

Publication Publication Date Title
KR100511814B1 (en) Low cost, large scale rf hybrid package for simple assembly onto mixed signal printed wiring boards
US6460170B1 (en) Connection block for interfacing a plurality of printed circuit boards
KR102580492B1 (en) pocket circuit board
US6652292B2 (en) Electrical connector assembly incorporating printed circuit board
CN111965524B (en) Chip testing device
KR100763059B1 (en) Power delivery apparatus, systems, and methods
JPH1041421A (en) Packaging assembly
US6829147B2 (en) Multilayered hybrid electronic module
KR101149748B1 (en) Electric connection structure, terminal device, socket, device for testing electronic component, and method of manufacturing socket
US20110085313A1 (en) Motherboard Assembly for Interconnecting and Distributing Signals and Power
KR0161610B1 (en) Jig for measuring the characteristics of a semiconductor manufacturing method for the same
US20060172564A1 (en) Testing of interconnections between stacked circuit boards
US6529385B1 (en) Component array adapter
KR101479956B1 (en) Right angle connection system for ate interface
CN109270299B (en) Circuit rotating plate integrating thin film circuit board and spring needle
KR20060037322A (en) Testing of interconnections between stacked circuit boards
US6498299B2 (en) Connection structure of coaxial cable to electric circuit substrate
TWI801901B (en) Electrical testing element and electrical testing device
US7459921B2 (en) Method and apparatus for a paddle board probe card
US5610531A (en) Testing method for semiconductor circuit levels
US20210045244A1 (en) Multiple circuit boards with high-density compression interconnect
KR20220130807A (en) twinaxial cable splitter

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application