KR20060034034A - Driving chip and display apparatus having the same - Google Patents

Driving chip and display apparatus having the same Download PDF

Info

Publication number
KR20060034034A
KR20060034034A KR1020040083160A KR20040083160A KR20060034034A KR 20060034034 A KR20060034034 A KR 20060034034A KR 1020040083160 A KR1020040083160 A KR 1020040083160A KR 20040083160 A KR20040083160 A KR 20040083160A KR 20060034034 A KR20060034034 A KR 20060034034A
Authority
KR
South Korea
Prior art keywords
driving chip
terminals
dummy
terminal
long side
Prior art date
Application number
KR1020040083160A
Other languages
Korean (ko)
Inventor
이진석
조원구
현종식
정다혜
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040083160A priority Critical patent/KR20060034034A/en
Publication of KR20060034034A publication Critical patent/KR20060034034A/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Abstract

결합 신뢰성을 향상시킬 수 있는 구동칩 및 이를 갖는 표시장치가 개시되어 있다. 구동칩은 장변 및 단변을 갖는 몸체, 몸체의 장변을 따라 제1 단부에 형성되는 복수의 입력 단자, 제1 단부로부터 단변을 따라 소정 거리로 이격되는 제2 단부에 장변을 따라 배열되는 복수의 제1 출력 단자 및 입력 단자와 제1 출력 단자 사이에 형성되는 더미 단자를 포함한다. 더미 단자는 장변을 따라 1 열 이상으로 형성된다. 따라서, 구동칩과 표시패널의 결합 시, 구동칩의 휨을 줄이고, 구동칩과 표시패널 간의 접촉 불량을 방지할 수 있다.A driving chip capable of improving coupling reliability and a display device having the same are disclosed. The driving chip includes a body having a long side and a short side, a plurality of input terminals formed at a first end along a long side of the body, and a plurality of second terminals arranged along the long side at a second end spaced a predetermined distance along the short side from the first end. And an output terminal and a dummy terminal formed between the input terminal and the first output terminal. The dummy terminals are formed in one or more rows along the long side. Therefore, when the driving chip and the display panel are coupled, the warpage of the driving chip can be reduced, and a poor contact between the driving chip and the display panel can be prevented.

Description

구동칩 및 이를 갖는 표시장치{DRIVING CHIP AND DISPLAY APPARATUS HAVING THE SAME}DRIVING CHIP AND DISPLAY APPARATUS HAVING THE SAME}

도 1은 본 발명의 일 실시예에 따른 구동칩을 나타낸 사시도이다.1 is a perspective view showing a driving chip according to an embodiment of the present invention.

도 2는 도 1에 도시된 구동칩의 일면을 나타낸 평면도이다.FIG. 2 is a plan view illustrating one surface of the driving chip illustrated in FIG. 1.

도 3은 본 발명의 다른 실시예에 따른 구동칩을 나타낸 평면도이다.3 is a plan view showing a driving chip according to another embodiment of the present invention.

도 4는 본 발명의 또 다른 실시예에 따른 구동칩을 나타낸 평면도이다.4 is a plan view showing a driving chip according to another embodiment of the present invention.

도 5는 본 발명의 일 실시예에 따른 표시장치를 나타낸 사시도이다.5 is a perspective view illustrating a display device according to an exemplary embodiment of the present invention.

도 6은 도 5에 도시된 제1 기판의 패드부를 확대한 부분 확대도이다.FIG. 6 is an enlarged view illustrating a portion of the pad of the first substrate illustrated in FIG. 5.

도 7은 도 5의 I-I' 선을 따라 절단한 단면도이다.FIG. 7 is a cross-sectional view taken along the line II ′ of FIG. 5.

<도면의 주요 부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

100, 200, 300 : 구동칩 110, 210, 310: 몸체100, 200, 300: driving chip 110, 210, 310: body

IT1 ~ ITn : 입력 단자 OTA1 ~ OTAm : 제1 출력 단자IT1 to ITn: input terminal OTA1 to OTAm: first output terminal

OTB1 ~ OTBa : 제2 출력 단자 OTC1 ~ OTCb : 제3 출력 단자OTB1 to OTBa: Second output terminal OTC1 to OTCb: Third output terminal

DT1 ~ DT4 : 더미 단자 500 : 표시패널DT1 to DT4: Dummy terminal 500: Display panel

510 : 제1 기판 512 : 패드부510: first substrate 512: pad portion

IP1 ~ IPn : 입력 패드 OPA1 ~OPAm : 제1 출력 패드IP1 to IPn: input pad OPA1 to OPAm: first output pad

OPB1 ~ OPBa : 제2 출력 패드 OPC1 ~ OPCb : 제3 출력 패드 OPB1 to OPBa: Second output pad OPC1 to OPCb: Third output pad                 

DP1 ~ DP4 : 더미 패드 600 : 이방성 도전 필름DP1 to DP4: Dummy Pad 600: Anisotropic Conductive Film

610 : 접착 수지 620 : 도전 입자610: adhesive resin 620: conductive particles

본 발명은 구동칩 및 이를 갖는 표시장치에 관한 것으로, 더욱 상세하게는 구동칩과 표시패널 간의 결합 신뢰성을 향상시킬 수 있는 구동칩 및 이를 갖는 표시장치에 관한 것이다.The present invention relates to a driving chip and a display device having the same, and more particularly, to a driving chip and a display device having the same that can improve the coupling reliability between the driving chip and the display panel.

일반적으로, 이동통신 단말기, 디지털 카메라, 노트북, 모니터 등 여러 가지 전자기기에는 영상을 표시하기 위한 영상표시장치가 포함된다. 상기 영상표시장치로는 다양한 종류가 사용될 수 있다. 그러나, 상기 전자기기의 특성상 평판 형상을 갖는 표시장치가 주로 사용되며, 평판표시장치 중에서도 특히 액정표시장치가 널리 사용되고 있다.In general, various electronic devices such as mobile communication terminals, digital cameras, notebook computers, and monitors include an image display device for displaying an image. Various types may be used as the image display device. However, a display device having a flat plate shape is mainly used in view of the characteristics of the electronic device, and in particular, a liquid crystal display device is widely used among flat display devices.

이러한 액정표시장치(Liquid Crystal Display)는 액정(Liquid Crystal)을 이용하여 영상을 표시하는 평판표시장치의 하나로써, 다른 표시장치에 비하여 얇고 가벼우며, 낮은 소비전력 및 낮은 구동전압을 갖는 장점이 있어, 산업 전반에 걸쳐 광범위하게 사용되고 있다.Such a liquid crystal display is a flat panel display that displays an image using liquid crystal, and is thinner and lighter than other display devices, and has low power consumption and low driving voltage. It is widely used throughout the industry.

종래의 액정표시장치는 영상을 표시하기 위한 액정표시패널 및 상기 액정표시패널을 구동하기 위한 구동칩을 포함한다.Conventional liquid crystal display devices include a liquid crystal display panel for displaying an image and a driving chip for driving the liquid crystal display panel.

상기 구동칩은 외부로부터 인가된 영상 데이터를 상기 액정표시패널을 구동 하기에 적합한 구동 신호로 변환하여 적절한 타이밍에 맞추어 상기 액정표시패널에 인가한다. 이와 같은 역할을 수행하는 상기 구동칩은 다양한 방법에 의하여 상기 액정표시패널에 연결될 수 있다.The driving chip converts the image data applied from the outside into a driving signal suitable for driving the liquid crystal display panel and applies the same to the liquid crystal display panel at an appropriate timing. The driving chip performing such a role may be connected to the liquid crystal display panel by various methods.

최근에는 원가 절감 및 사이즈 감소를 위하여, 상기 구동칩을 상기 액정표시패널 상에 직접적으로 실장하는 칩 온 글라스(Chip On Glass; 이하 COG) 실장 방식이 사용되고 있다. 이러한 COG 방식에 의하면, 상기 구동칩의 범퍼(bump)와 상기 액정표시패널 상의 패드 사이에 접착 수지와 도전 입자를 포함하는 이방성 도전 필름(Anisotropic Conductive Film; 이하 ACF)을 개재한다. 이후 상기 구동칩을 액정표시패널에 고온으로 압착함으로써, 상기 구동칩과 상기 액정표시패널을 전기적으로 연결한다.Recently, in order to reduce cost and reduce size, a chip on glass (COG) mounting method in which the driving chip is directly mounted on the liquid crystal display panel has been used. According to the COG method, an anisotropic conductive film (ACF) including an adhesive resin and conductive particles is interposed between a bump of the driving chip and a pad on the liquid crystal display panel. Thereafter, the driving chip is pressed at a high temperature on the liquid crystal display panel to electrically connect the driving chip and the liquid crystal display panel.

그러나, 액정표시장치의 고화질화, 경량화, 박형화에 따라 상기 범퍼가 구동칩에 조밀하게 배치되게 되었다. 조밀한 범퍼 배열은 상기 도전 입자의 유동을 가로막아, 도전 입자의 국소적으로 집중되어 구동칩의 본딩 불량이 발생하는 문제점이 있다.However, the bumper is densely arranged on the driving chip due to the high quality, light weight, and thinness of the liquid crystal display device. The compact bumper arrangement prevents the flow of the conductive particles, which locally concentrates the conductive particles, and causes a poor bonding of the driving chip.

특히, 상기 접착 수지는, 본딩시 구동칩의 모서리부에서 높은 이동 속도를 가진다. 상기 접착 수지와 함께 이동하는 도전 입자가, 구동칩의 모서리부에서 범퍼와 패드 사이에 충분히 포획되지 못하게 되거나, 일정 부위에만 집중되게 된다. 따라서, 구동 회로의 단락(short) 또는 개방(open)이 발생하는 문제점이 있다.In particular, the adhesive resin has a high moving speed at the corners of the driving chip during bonding. The conductive particles moving together with the adhesive resin may not be sufficiently captured between the bumper and the pad at the corners of the driving chip, or may be concentrated only at a predetermined portion. Accordingly, there is a problem in that short or open of the driving circuit occurs.

따라서, 본 발명은 이와 같은 종래의 문제점을 감안한 것으로써, 본 발명의 목적은 구동칩과 액정표시패널 간의 결합 신뢰성을 향상시킬 수 있는 구동칩을 제공하는 것이다.Accordingly, the present invention has been made in view of such a conventional problem, and an object of the present invention is to provide a driving chip capable of improving the coupling reliability between the driving chip and the liquid crystal display panel.

본 발명의 다른 목적은 상기한 구동칩을 갖는 표시장치를 제공하는 것이다.Another object of the present invention is to provide a display device having the above driving chip.

상술한 본 발명의 목적을 달성하기 위한 구동칩은 몸체, 복수의 제1 단자, 복수의 제2 단자 및 더미 단자를 포함한다. 상기 몸체는 장변 및 단변을 가진다. 상기 복수의 제1 단자는 상기 몸체의 일면에 배치되며, 상기 일면의 제1 단부에 복수개가 상기 장변을 따라 배열된다. 상기 복수의 제2 단자는 상기 제1 단부로부터 상기 단변을 따라 소정 거리로 이격하여 제2 단부에 형성되며, 상기 장변을 따라 배열된다. 상기 더미 단자는 상기 장변과 단변이 교차하는 상기 몸체의 모서리 부위에 배치된다.The driving chip for achieving the above object of the present invention includes a body, a plurality of first terminals, a plurality of second terminals and a dummy terminal. The body has a long side and a short side. The plurality of first terminals are disposed on one surface of the body, and a plurality of first terminals are arranged along the long side at a first end of the one surface. The plurality of second terminals are formed at a second end spaced apart from the first end by a predetermined distance along the short side, and are arranged along the long side. The dummy terminal is disposed at an edge portion of the body where the long side and the short side cross each other.

본 발명의 다른 목적을 달성하기 위한 표시장치는 구동칩 및 표시패널을 포함한다. 상기 구동칩은 몸체의 장변을 따라 배열되는 복수의 제1 단자들과, 상기 몸체의 단변을 따라 배열된 복수의 제2 단자과, 상기 장변과 단변이 교차하는 상기 몸체의 모서리 부위에 배치되는 더미 단자를 포함한다. 상기 표시패널은 상기 구동칩과 연결되는 패드부와 상기 패드부와 연결되는 복수의 도전 라인을 가진다.A display device for achieving another object of the present invention includes a driving chip and a display panel. The driving chip includes a plurality of first terminals arranged along a long side of the body, a plurality of second terminals arranged along a short side of the body, and a dummy terminal disposed at a corner portion of the body where the long side and the short side cross each other. It includes. The display panel has a pad part connected to the driving chip and a plurality of conductive lines connected to the pad part.

이러한 구동칩 및 이를 갖는 표시장치에 따르면, 몸체의 모서리 부위에 배치되는 더미 단자를 형성함으로써, 이방성 도전 필름에 포함되는 접착 수지의 유속과 이와 함께 유동하는 도전 입자의 유속을 감소시켜 도전 입자를 원활하게 포획하여 구동칩의 액정표시패널 간의 접촉 불량을 감소시킬 수 있다. According to such a driving chip and a display device having the same, by forming a dummy terminal disposed at a corner portion of the body, the flow rate of the adhesive resin included in the anisotropic conductive film and the flow rate of the conductive particles flowing therewith are reduced to smooth the conductive particles. It can be captured to reduce the poor contact between the liquid crystal display panel of the driving chip.                     

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예들을 보다 상세하게 설명하고자 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일 실시예에 따른 구동칩을 나타낸 사시도이며, 도 2는 도 1에 도시된 구동칩의 일면을 나타낸 평면도이다.1 is a perspective view showing a driving chip according to an embodiment of the present invention, Figure 2 is a plan view showing one surface of the driving chip shown in FIG.

도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 구동칩(100)은 몸체(110), 복수의 입력 단자(IT1, IT2, ..., ITn-1, ITn), 복수의 제1 출력 단자(OTA1, OTA2,..., OTAm-1, OTAm), 및 더미 단자(DT1, DT2, DT3, DT4)를 포함한다. 여기서, n 및 m는 2 이상의 자연수이다.1 and 2, a driving chip 100 according to an embodiment of the present invention may include a body 110, a plurality of input terminals IT1, IT2,..., ITn-1, ITn, and a plurality of driving chips 100. First output terminals OTA1, OTA2, ..., OTAm-1, OTAm, and dummy terminals DT1, DT2, DT3, DT4. Here, n and m are two or more natural numbers.

상기 몸체(110)는 절연 물질로 이루어지며, 제1 및 제2 장변(110a, 110b)과 제1 및 제2 장변(110a, 110b)에 수직한 제1 및 제2 단변(110c, 110d)을 갖는 직육면체 형상을 가질 수 있다. 몸체(110)의 내부에는 외부로부터 입력되는 영상 신호를 구동에 필요한 구동 신호로 가공하기 위한 반도체 소자(미도시)가 구비된다.The body 110 is made of an insulating material, and defines the first and second long sides 110a and 110b and the first and second short sides 110c and 110d perpendicular to the first and second long sides 110a and 110b. It may have a rectangular parallelepiped shape. The inside of the body 110 is provided with a semiconductor device (not shown) for processing the image signal input from the outside into a drive signal for driving.

상기 복수의 입력 단자(IT1, IT2, ..., ITn-1, ITn)는 몸체(110)의 일면(112)으로부터 소정의 높이로 돌출되도록 형성된다. 상기 복수의 입력 단자(IT1, IT2, ..., ITn-1, ITn)는 제1 장변(110a)에 인접한 제1 단부에 제1 장변(110a)을 따라 일렬로 배열된다. The plurality of input terminals IT1, IT2,..., ITn-1, ITn are formed to protrude to a predetermined height from one surface 112 of the body 110. The plurality of input terminals IT1, IT2,..., ITn-1, ITn are arranged in a line along the first long side 110a at a first end adjacent to the first long side 110a.

상기 복수의 제1 출력 단자(OTA1, OTA2,..., OTAm-1, OTAm)는 몸체(110)의 일면(112)으로부터 돌출되도록 형성된다. 상기 복수의 제1 출력 단자(OTA1~OTAm)는 입력 단자(IT1, IT2, ..., ITn-1, ITn)의 높이와 동일한 높이 또는 서로 다른 높이로 형성될 수 있다. 상기 복수의 제1 출력 단자(OTA1, OTA2,..., OTAm-1, OTAm)는 상기 제1 단부로부터 제1 단변(110c)을 따라 소정 거리로 이격되는 제2 단부 즉, 제2 장변(110b)에 인접한 제2 단부에 제2 장변(110b)을 따라 일렬로 배열된다. 상기 복수의 제1 출력 단자(OTA1, OTA2,..., OTAm-1, OTAm)는 입력 단자(IT1, IT2, ..., ITn-1, ITn)와 같은 형상 및 같은 크기로 형성될 수 있으나, 입력 단자(IT1, IT2, ..., ITn-1, ITn)보다 작은 크기로 형성될 수 있다.The plurality of first output terminals OTA1, OTA2,..., OTAm-1, and OTAm are formed to protrude from one surface 112 of the body 110. The plurality of first output terminals OTA1 to OTAm may be formed at the same height as or different from the heights of the input terminals IT1, IT2,..., ITn-1, and ITn. The plurality of first output terminals OTA1, OTA2,..., OTAm-1, and OTAm may have a second end, that is, a second long side, spaced apart from the first end by a predetermined distance along the first short side 110c. It is arranged in a line along the second long side 110b at the second end adjacent to 110b). The plurality of first output terminals OTA1, OTA2,..., OTAm-1, and OTAm may have the same shape and the same size as the input terminals IT1, IT2,..., ITn-1, ITn. However, it may be formed to have a smaller size than the input terminals IT1, IT2, ..., ITn-1, ITn.

본 발명의 일 실시예에 따른 구동칩(100)은 복수의 제2 출력 단자(OTB1 ~ OTBa) 및 복수의 제3 출력 단자(OTC1 ~ OTCb)를 더 포함한다. 여기서, a와 b는 2 이상의 자연수이다.The driving chip 100 according to an embodiment of the present invention further includes a plurality of second output terminals OTB1 to OTBa and a plurality of third output terminals OTC1 to OTCb. Here, a and b are two or more natural numbers.

상기 복수의 제2 출력 단자(OTB1 ~ OTBa)는 몸체(110)의 일면(112)으로부터 제1 출력 단자(OTA1, OTA2,..., OTAm-1, OTAm)의 높이와 동일한 높이로 돌출되도록 형성된다. 복수의 제2 출력 단자(OTB1 ~ OTBa)는 상기 제1 단부에 수직한 제3 단부 즉, 제1 단변(110c)과 인접한 제3 단부에 형성되며, 제1 단변(110c)을 따라 일렬로 배열된다.The plurality of second output terminals OTB1 to OTBa may protrude from the one surface 112 of the body 110 to the same height as the heights of the first output terminals OTA1, OTA2,..., OTAm-1 and OTAm. Is formed. The plurality of second output terminals OTB1 to OTBa are formed at a third end perpendicular to the first end, that is, at a third end adjacent to the first short side 110c and arranged in a line along the first short side 110c. do.

상기 복수의 제3 출력 단자(OTC1 ~ OTCb)는 몸체(110)의 일면(112)으로부터 제1 및 제2 출력 단자(OTA1 ~ OTAm, OTB1 ~ OTBa)의 높이와 동일한 높이로 돌출되도록 형성된다. 복수의 제3 출력 단자(OTC1 ~ OTCb)는 상기 제3 단부로부터 제1 및 제2 장변(110a, 110b)을 따라 소정 거리로 이격되는 제4 단부 즉, 제2 단변(110d)과 인접한 제4 단부에 형성되며, 제2 단변(110d)을 따라 일렬로 배열된다.The plurality of third output terminals OTC1 to OTCb are formed to protrude to the same height as the heights of the first and second output terminals OTA1 to OTAm and OTB1 to OTBa from one surface 112 of the body 110. The plurality of third output terminals OTC1 to OTCb are arranged at a fourth end spaced apart from the third end by a predetermined distance along the first and second long sides 110a and 110b, that is, the fourth adjacent to the second short side 110d. It is formed at an end and is arranged in a line along the second short side 110d.

상기 더미 단자(DT1 ~ DT4)는 상기 몸체의 각각의 장변과 단변이 만나는 모서리 부위의 각각에 배치되거나 또는 그 중 일부에 배치될 수 있다. 상기 더미 단 자(DT1 ~ DT4)는 몸체(110)의 일면(112)으로부터 입력 단자(IT1, IT2, ..., ITn-1, ITn) 및 제1 출력 단자(OTA1, OTA2,..., OTAm-1, OTAm)와 동일한 높이로 돌출될 수 있다. 상기 더미 단자(DT1 ~ DT4)는 다양한 형상으로 형성될 수 있으나, 제1 출력 단자(OTA1, OTA2,..., OTAm-1, OTAm)와 동일한 형상을 형성되는 것이 바람직하다. 상기 더미 단자(DT1 ~ DT4)는 전기 신호의 전송에는 관여하지 않으며, 단지 구동칩(100)의 표시 패널과의 결합 시 이방성 도전 필름(Anisotropic conductive film) 내의 접착 수지의 유속을 감소시키는 역할을 수행한다. The dummy terminals DT1 to DT4 may be disposed at each of the corner portions where each long side and the short side of the body meet or may be disposed at a portion thereof. The dummy terminals DT1 to DT4 are input terminals IT1, IT2,..., ITn-1, ITn and first output terminals OTA1, OTA2,... From one surface 112 of the body 110. , OTAm-1, OTAm) may protrude to the same height. The dummy terminals DT1 to DT4 may be formed in various shapes, but preferably the same shape as the first output terminals OTA1, OTA2,..., OTAm-1 and OTAm. The dummy terminals DT1 to DT4 are not involved in the transmission of an electrical signal, and only serve to reduce the flow rate of the adhesive resin in the anisotropic conductive film when combined with the display panel of the driving chip 100. do.

도 3은 본 발명의 다른 실시예에 따른 구동칩을 나타낸 평면도이다.3 is a plan view showing a driving chip according to another embodiment of the present invention.

도 3을 참조하면, 본 발명의 다른 실시예에 따른 구동칩(200)은 몸체(210), 입력 단자(IT1, IT2, ..., ITn-1, ITn), 제1 출력 단자(OTA1, OTA2,..., OTAm-1, OTAm), 제2 출력 단자(OTB1 ~ OTBa), 제3 출력 단자(OTC1 ~ OTCb) 및 더미 단자(DT1-1 ~ DT1-h, DT1-1 ~ DT1-i, DT2-1 ~ DT2-j, DT2-1 ~ DT2-k)를 포함한다. 본 실시예에서, 더미 단자(DT1-1 ~ DT1-h, DT1-1 ~ DT1-i, DT2-1 ~ DT2-j, DT2-1 ~ DT2-k)를 제외한 나머지 구성은 도 2에 도시된 구동칩(100)과 동일한 구조를 가짐으로, 그 중복된 설명은 생략하기로 한다.Referring to FIG. 3, the driving chip 200 according to another embodiment of the present invention may include a body 210, input terminals IT1, IT2,..., ITn-1, ITn, and first output terminal OTA1, OTA2, ..., OTAm-1, OTAm), second output terminal (OTB1 to OTBa), third output terminal (OTC1 to OTCb) and dummy terminal (DT1-1 to DT1-h, DT1-1 to DT1-) i, DT2-1 to DT2-j, DT2-1 to DT2-k). In the present embodiment, the rest of the configuration except for the dummy terminals DT1-1 to DT1-h, DT1-1 to DT1-i, DT2-1 to DT2-j, DT2-1 to DT2-k are shown in FIG. Since it has the same structure as the driving chip 100, duplicated description thereof will be omitted.

상기 더미 단자(DT1-1 ~ DT1-h, DT2-1 ~ DT2-i, DT1-1 ~ DT1-j, DT2-1 ~ DT2-k)는 상기 몸체의 단변과 장변이 만나는 모서리부에 일렬로 배치되며, 그 배열선이 인접하는 장변과 단변에 대하여 경사져서 교차하도록 배열된다. The dummy terminals DT1-1 to DT1-h, DT2-1 to DT2-i, DT1-1 to DT1-j, and DT2-1 to DT2-k are lined up at a corner portion where the short and long sides of the body meet. It is arrange | positioned so that the arrangement line may incline and cross | intersect with respect to the adjacent long side and short side.

제1 및 제2 열의 더미 단자(DT1-1 ~ DT1-a, DT2-1 ~ DT2-d)는 서로 등간격으로 배치되는 것이 바람직하다. 본 실시예에서, 더미 단자(DT1-1 ~ DT1-a, DT2-1 ~ DT2-d)는 일렬로 배열되나, 2 열 이상으로 배열될 수도 있다.It is preferable that the dummy terminals DT1-1 to DT1-a and DT2-1 to DT2-d in the first and second rows are arranged at equal intervals. In the present embodiment, the dummy terminals DT1-1 to DT1-a and DT2-1 to DT2-d are arranged in a row, but may be arranged in two or more rows.

도 4는 본 발명의 또 다른 실시예에 따른 구동칩을 나타낸 평면도이다.4 is a plan view showing a driving chip according to another embodiment of the present invention.

도 4을 참조하면, 본 발명의 또 다른 실시예에 따른 구동칩(300)은 몸체(410), 입력 단자(IT1, IT2, ..., ITn-1, ITn), 제1 출력 단자(OTA1, OTA2,..., OTAm-1, OTAm), 제2 출력 단자(OTB1 ~ OTBa), 제3 출력 단자(OTC1 ~ OTCb) 및 더미 단자(DT1 ~ DT4)를 포함한다. 본 실시예에서, 입력 단자(IT1, IT2, ..., ITn-1, ITn) 및 더미 단자(DT1 ~ DT4)는 도 2에 도시된 구동칩(100)과 동일한 구조를 가짐으로, 그 중복된 설명은 생략하기로 한다.4, the driving chip 300 according to another embodiment of the present invention is the body 410, input terminals (IT1, IT2, ..., ITn-1, ITn), the first output terminal (OTA1) , OTA2, ..., OTAm-1, OTAm, second output terminals OTB1 to OTBa, third output terminals OTC1 to OTCb, and dummy terminals DT1 to DT4. In this embodiment, the input terminals IT1, IT2, ..., ITn-1, ITn and the dummy terminals DT1 to DT4 have the same structure as the driving chip 100 shown in FIG. The description will be omitted.

제1 출력 단자(OTA1, OTA2,..., OTAm-1, OTAm)는 제2 장변(310b)을 따라 2 열로 배열되며, 각 열은 제2 장변(310b)과 평행하게 배열된다. 제2 장변(310b)과 인접한 제1 열의 제1 출력 단자(OTA1, OTA3, ~ OTAm-2, OTAm)는 서로 일정 간격으로 이격되도록 배열된다. 제2 열의 제1 출력 단자(OTA2, OTA4, ~ OTAm-3, OTAm-1)는 서로 일정 간격으로 이격되도록 배열되며, 제1 열의 제1 출력 단자(OTA1, OTA3, ~ OTAm-2, OTAm)의 사이에 배치된다. 제2 열의 제1 출력 단자(OTA2, OTA4, ~ OTAm-3, OTAm-1)는 제1 열의 제1 출력 단자(OTA1, OTA3, ~ OTAm-2, OTAm)와 대응되는 위치에 배치될 수 있다.The first output terminals OTA1, OTA2,..., OTAm-1, and OTAm are arranged in two rows along the second long side 310b, and each column is arranged in parallel with the second long side 310b. The first output terminals OTA1, OTA3, OTAm-2, and OTAm in the first row adjacent to the second long side 310b are spaced apart from each other at regular intervals. The first output terminals OTA2, OTA4, OTAm-3, and OTAm-1 in the second row are arranged to be spaced apart from each other at regular intervals, and the first output terminals OTA1, OTA3, OTAm-2, OTAm in the first row. Is placed between. The first output terminals OTA2, OTA4, OTAm-3, and OTAm-1 in the second row may be disposed at positions corresponding to the first output terminals OTA1, OTA3, OTAm-2, and OTAm in the first row. .

제2 출력 단자(OTB1 ~ OTBa)는 제1 단변(310c)을 따라 2 열로 배열되며, 각 열은 제1 단변(310c)과 평행하게 배열된다. The second output terminals OTB1 to OTBa are arranged in two rows along the first short side 310c, and each column is arranged in parallel with the first short side 310c.

제3 출력 단자(OTC1 ~ OTCb)는 제2 단변(310d)을 따라 2 열로 배열되며, 각 열은 제2 단변(310d)과 평행하게 배열된다. The third output terminals OTC1 to OTCb are arranged in two rows along the second short side 310d, and each column is arranged in parallel with the second short side 310d.                     

제1, 제2 및 제3 출력 단자(OTA1 ~ OTAm, OTB1 ~ OTBa, OTC1 ~ OTCb)는 3 열 이상으로 배열될 수도 있다.The first, second and third output terminals OTA1 to OTAm, OTB1 to OTBa, and OTC1 to OTCb may be arranged in three or more columns.

한편, 본 실시예에서, 더미 단자(DT1 ~ DT)는 각 모서리부에 단수로 배열되어 있으나, 각 모서리부마다 복수개로 배열될 수도 있고, 일렬 또는 2열이상으로 배열될 수 있다.On the other hand, in the present embodiment, the dummy terminals DT1 to DT are arranged in singular portions at each corner portion, but may be arranged in plural numbers at each corner portion, or may be arranged in one row or two or more rows.

이상, 더미 단자를 이용하여 구동칩의 휨을 방지하기 위한 다양한 실시예들에 대하여 설명하였다. 이후, 더미 단자 없이 구동칩의 휨을 줄일 수 있는 실시예들에 대하여 설명한다.In the above, various embodiments for preventing the bending of the driving chip using the dummy terminal have been described. Hereinafter, embodiments in which the deflection of the driving chip can be reduced without the dummy terminal will be described.

이상, 본 발명에 따른 구동칩의 다양한 실시예들에 대하여 설명하였다. 이하, 상기한 구동칩을 갖는 표시장치에 대하여 설명한다.In the above, various embodiments of the driving chip according to the present invention have been described. Hereinafter, the display device having the above described driving chip will be described.

도 5는 본 발명의 일 실시예에 따른 표시장치를 나타낸 사시도이며, 도 6은 도 5에 도시된 제1 기판의 패드부를 확대한 부분 확대도이다.FIG. 5 is a perspective view illustrating a display device according to an exemplary embodiment of the present invention, and FIG. 6 is an enlarged partial view of a pad part of the first substrate illustrated in FIG. 5.

도 5 및 도 6을 참조하면, 본 발명의 일 실시예에 따른 표시장치(400)는 구동칩(100) 및 표시패널(500)을 포함한다. 본 실시예에서, 구동칩(100)은 도 1 및 도 2에 도시된 구동칩(100)과 동일하므로, 그 중복된 설명은 생략하기로 한다.5 and 6, the display device 400 according to an exemplary embodiment of the present invention includes a driving chip 100 and a display panel 500. In the present embodiment, since the driving chip 100 is the same as the driving chip 100 shown in FIGS. 1 and 2, a duplicate description thereof will be omitted.

상기 표시패널(500)은 제1 기판(510), 제1 기판(510)과 대향하여 결합되는 제2 기판(520) 및 제1 기판(510)과 제2 기판(520) 사이에 개재되는 액정(미도시)을 포함하는 액정표시패널이다.The display panel 500 includes a first substrate 510, a second substrate 520 coupled to face the first substrate 510, and a liquid crystal interposed between the first substrate 510 and the second substrate 520. A liquid crystal display panel including (not shown).

상기 제1 기판(510)은 구동칩(100)과 연결되는 패드부(512) 및 패드부(512)와 연결되는 복수의 도전 라인(514a, 514b, 514c, 514d)을 포함한다. The first substrate 510 includes a pad part 512 connected to the driving chip 100 and a plurality of conductive lines 514a, 514b, 514c and 514d connected to the pad part 512.                     

상기 패드부(512)는 입력 패드(IP1 ~ IPn), 제1 출력 패드(OPA1 ~ OPAm ), 제2 출력 패드(OPB1 ~ OPBa), 제3 출력 패드(OPC1 ~ OPCb) 및 더미 패드(DP1 ~ DP4)를 포함한다. The pad unit 512 includes an input pad IP 1 to IP n , a first output pad OPA 1 to OPA m , a second output pad OPB1 to OPBa, a third output pad OPC1 to OPCb, and a dummy. Pads DP1 to DP4.

입력 패드(IP1 ~ IPn)는 제1 기판(510) 상에 일렬로 형성되며, 복수의 도전 라인(514a, 514b, 514c, 514d) 중 입력 라인(514a)과 연결된다. 입력 패드(IP1 ~ IPn)는 외부로부터 입력 라인(514a)을 통해 인가된 입력 신호를 구동칩(100)의 입력 단자(IT1, IT2, ..., ITn-1, ITn)에 인가하기 위하여 입력 단자(IT1, IT2, ..., ITn-1, ITn)와 일대일 대응되도록 형성된다.The input pads IP 1 to IP n are formed in a row on the first substrate 510 and are connected to the input line 514a among the plurality of conductive lines 514a, 514b, 514c, and 514d. The input pads IP 1 to IP n apply an input signal applied from the outside through the input line 514a to the input terminals IT1, IT2,..., ITn − 1, IT n of the driving chip 100. In order to correspond to the input terminals (IT1, IT2, ..., ITn - 1, IT n ) to one to one.

제1 출력 패드(OPA1 ~ OPAm)는 제1 기판(510) 상에 입력 패드(IP1 ~ IP n)와 소정 거리 이격되어 일렬로 형성되며, 복수의 도전 라인(514a, 514b, 514c, 514d) 중 제1 출력 라인(514b)과 연결된다. 제1 출력 패드(OPA1 ~ OPAm)는 구동칩(100)으로부터 출력되는 출력 신호를 제1 출력 라인(514b)을 통해 표시패널(500) 내부로 인가하기 위하여 구동칩(100)의 제1 출력 단자(OTA1, OTA2,..., OTAm-1, OTAm)와 일대일 대응되도록 형성된다.The first output pads OPA 1 to OPA m are formed in a line on the first substrate 510 at a predetermined distance from the input pads IP 1 to IP n , and include a plurality of conductive lines 514a, 514b, and 514c. And a first output line 514b of 514d. The first output pads OPA 1 to OPA m may be configured to apply an output signal output from the driving chip 100 to the inside of the display panel 500 through the first output line 514b. output terminal is formed such that (OTA1, OTA2, ..., OTAm 1, OTA m) with a one-to-one basis.

제2 출력 패드(OPB1 ~ OPBa)는 제1 기판(510) 상에 제1 출력 패드(OPA1 ~ OPAm)와 수직한 방향으로 배열되며, 복수의 도전 라인(514a, 514b, 514c, 514d) 중 제2 출력 라인(512c)과 연결된다. 제2 출력 패드(OPB1 ~ OPBa)는 제2 출력 단자(OTB1 ~ OTBa)와의 연결을 위하여 일대일 대응되도록 형성된다.The second output pads OPB 1 to OPBa are arranged in a direction perpendicular to the first output pads OPA 1 to OPA m on the first substrate 510 and include a plurality of conductive lines 514a, 514b, 514c, and 514d. ) Is connected to the second output line 512c. The second output pads OPB 1 to OPBa are formed to have a one-to-one correspondence for connection with the second output terminals OTB 1 to OTBa.

제3 출력 패드(OPC1 ~ OPCb)는 제2 출력 패드(OPB1 ~ OPBa)와 소정 거리 이격되어 제1 출력 패드(OPA1 ~ OPAm)와 수직한 방향으로 배열되며, 복수의 도전 라인(514a, 514b, 514c, 514d) 중 제3 출력 라인(512d)과 연결된다. 제3 출력 패드(OPC1 ~ OPCb)는 제3 출력 단자(OTC1 ~ OTCb)와의 연결을 위하여 일대일 대응되도록 형성된다.The third output pads OPC 1 to OPCb are spaced apart from the second output pads OPB 1 to OPBa by a predetermined distance, and are arranged in a direction perpendicular to the first output pads OPA 1 to OPA m . A third output line 512d is connected to one of 514a, 514b, 514c, and 514d. The third output pads OPC 1 to OPCb are formed to have a one-to-one correspondence for connection with the third output terminals OTC 1 to OTCb.

더미 패드(DP1 ~ DP4)는 입력 패드(IP1 ~ IPn)와 제1 출력 패드(OPA1 ~ OPAm) 사이에 일렬로 형성된다. 더미 패드(DP1 ~ DP4)는 더미 단자(DT1 ~ DT4)와의 연결을 위하여 더미 단자(DT1 ~ DT4)와 일대일 대응되도록 형성된다. 더미 패드(DP1 ~ DP4)에는 어떠한 도전 라인도 연결되지 않는다.The dummy pads DP1 to DP4 are formed in a line between the input pads IP 1 to IP n and the first output pads OPA 1 to OPA m . The dummy pads DP1 to DP4 are formed to have a one-to-one correspondence with the dummy terminals DT1 to DT4 for connection with the dummy terminals DT1 to DT4. No conductive line is connected to the dummy pads DP1 to DP4.

입력 라인(514a)은 외부로부터 인가되는 입력 신호를 인가받기 위하여 연성인쇄회로기판(미도시)과 연결된다. The input line 514a is connected to a flexible printed circuit board (not shown) to receive an input signal applied from the outside.

제1, 제2 및 제3 출력 라인(514b, 514c, 514d)은 제1 기판(510) 상에서 제1 방향으로 연장되는 게이트 라인(미도시) 및 상기 제1 방향과 직교하는 제2 방향으로 연장되어 상기 게이트 라인과 절연되어 교차되는 데이터 라인(미도시)과 각각 연결된다.The first, second and third output lines 514b, 514c, and 514d extend in a first direction on the first substrate 510 in a second direction perpendicular to the first direction and a gate line (not shown). And are respectively connected to data lines (not shown) that are insulated from and cross the gate line.

한편, 제1 기판(510)의 패드부(512)에는 구동칩(100)이 연결된다. Meanwhile, the driving chip 100 is connected to the pad part 512 of the first substrate 510.                     

도 7은 도 5의 I-I' 선을 따라 절단한 단면도이다.FIG. 7 is a cross-sectional view taken along the line II ′ of FIG. 5.

도 7을 참조하면, 구동칩(100)은 COG 공정에 의하여 제1 기판(510)의 패드부(512)에 실장된다. 즉, 구동칩(100)은 제1 기판(810)과의 사이에 이방성 도전 필름(600)을 개재한 후, 외부로부터 가해진 적절한 온도 및 압력에 의하여 제1 기판(510)에 결합된다.Referring to FIG. 7, the driving chip 100 is mounted on the pad part 512 of the first substrate 510 by a COG process. That is, the driving chip 100 is interposed between the first substrate 810 and the anisotropic conductive film 600, and then is coupled to the first substrate 510 by an appropriate temperature and pressure applied from the outside.

이방성 도전 필름(600)은 접착 수지(610) 및 접착 수지(610) 내에 불규칙적으로 분포되는 복수의 도전 입자(620)로 이루어진다. The anisotropic conductive film 600 is composed of an adhesive resin 610 and a plurality of conductive particles 620 irregularly distributed in the adhesive resin 610.

도전 입자(620)는 작은 구 형상을 갖는다. 입력 단자(IT)와 입력 패드(IP)의 사이, 제1 출력 단자(OTA)와 제1 출력 패드(OPA)의 사이 및 더미 단자(DT)와 더미 패드(DP)의 사이에 위치하는 도전 입자(620)는 외부로부터 가해진 압력에 의해 변형되면서, 입력 단자(IT)와 입력 패드(IP), 제1 출력 단자(OTA)와 제1 출력 패드(OPA) 및 더미 단자(DT)와 더미 패드(DP)를 각각 전기적으로 연결한다.The conductive particles 620 have a small spherical shape. Conductive particles positioned between the input terminal IT and the input pad IP, between the first output terminal OTA and the first output pad OPA, and between the dummy terminal DT and the dummy pad DP. The 620 is deformed by the pressure applied from the outside, and the input terminal IT, the input pad IP, the first output terminal OTA, the first output pad OPA, the dummy terminal DT, and the dummy pad ( Connect each DP) electrically.

접착 수지(610)는 열 경화성 수지로 이루어지며, 외부로부터 가해진 열에 의해 경화되어 구동칩(100)을 제1 기판(510)에 고정시킨다.The adhesive resin 610 is made of a thermosetting resin, and cured by heat applied from the outside to fix the driving chip 100 to the first substrate 510.

도시되지는 않았으나, 제2 출력 단자(OTB)와 제2 출력 패드(OPB) 및 제3 출력 단자(OTC)와 제3 출력 패드(OPC) 또한, 서로의 사이에 개재된 도전 입자(520)에 의하여 각각 전기적으로 연결된다.Although not shown, the second output terminal OTB, the second output pad OPB, the third output terminal OTC and the third output pad OPC are also disposed on the conductive particles 520 interposed between each other. Are electrically connected to each other.

본 실시예에서, 표시패널(400)은 액정표시패널을 일 예로하여 설명하였으나, 표시패널(400)은 이 외에도, 플라즈마 디스플레이 패널(Plasma Display Panel : PDP), 유기전계발광소자(Organic Light Emitting Element) 등의 다양한 표시패널을 포함할 수 있다.In the present embodiment, the display panel 400 has been described with an example of a liquid crystal display panel. However, the display panel 400 includes a plasma display panel (PDP) and an organic light emitting element (Organic Light Emitting Element). Various display panels, such as) may be included.

이와 같은 구동칩 및 이를 갖는 표시장치에 따르면, 구동칩의 장변과 단변이 만나는 모서리부에 전기 신호가 인가되지 않는 더미 단자를 형성함으로써, 이방성 도전 필름내의 접착 수지의 유속을 줄여 구동칩 내의 도전 입자와 표시패널 간의 접촉 불량을 방지할 수 있다.According to such a driving chip and a display device having the same, by forming a dummy terminal in which an electrical signal is not applied to the corner portion where the long side and the short side of the driving chip meet, the flow rate of the adhesive resin in the anisotropic conductive film is reduced, thereby the conductive particles in the driving chip. Contact between the display panel and the display panel can be prevented.

앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.In the detailed description of the present invention described above with reference to the preferred embodiments of the present invention, those skilled in the art or those skilled in the art having ordinary skill in the art will be described in the claims to be described later It will be understood that various modifications and variations can be made in the present invention without departing from the scope of the present invention.

Claims (15)

장변과 단변을 갖는 몸체;A body having a long side and a short side; 상기 몸체의 일면에 배치되며, 상기 일면의 제1 단부에 상기 장변을 따라 배열되는 복수의 제1 단자;A plurality of first terminals disposed on one surface of the body and arranged along the long side at a first end of the one surface; 상기 제1 단부로부터 상기 단변을 따라 소정 거리로 이격하여 제2 단부에 형성되며, 상기 장변을 따라 배열되는 복수의 제2 단자; 및A plurality of second terminals formed at a second end spaced apart from the first end by a predetermined distance along the short side and arranged along the long side; And 상기 장변과 단변이 교차하는 상기 몸체의 모서리 부위에 배치되는 더미 단자를 포함하는 구동칩.And a dummy terminal disposed at an edge portion of the body where the long side and the short side cross each other. 제1항에 있어서, 상기 더미 단자는 2 개 이상인 것을 특징으로 하는 구동칩.The driving chip of claim 1, wherein the dummy terminal has two or more dummy terminals. 제2항에 있어서, 상기 더미 단자는 일렬로 배열되는 것을 특징으로 하는 구동칩.3. The driving chip of claim 2, wherein the dummy terminals are arranged in a row. 제3항에 있어서, 상기 더미 단자는 그 배열선이 인접하는 상기 장변과 단변에 대하여 경사져서 교차하도록 배열되는 것을 특징으로 하는 구동칩.4. The driving chip according to claim 3, wherein the dummy terminals are arranged such that their arrangement lines are inclined to intersect with the adjacent long side and short side. 제4항에 있어서, 상기 더미 단자는 2열 이상으로 배열되는 것을 특징으로 하는 구동칩.5. The driving chip according to claim 4, wherein the dummy terminals are arranged in two or more rows. 제1항에 있어서, 상기 더미 단자는 4개의 상기 모서리 부위에 각각 배치되어 있는 것을 특징으로 하는 구동칩.The driving chip as set forth in claim 1, wherein the dummy terminals are arranged at four corner portions, respectively. 제1항에 있어서, 상기 제1 단자는 입력 단자이고, 상기 제2 단자는 출력 단자인 것을 특징으로 하는 구동칩.The driving chip of claim 1, wherein the first terminal is an input terminal, and the second terminal is an output terminal. 제1항에 있어서, The method of claim 1, 상기 일면의 제1 단부에 수직한 제3 단부에 형성되며, 상기 단변을 따라 배열되는 복수의 제3 단자; 및A plurality of third terminals formed at a third end portion perpendicular to the first end portion of the one surface and arranged along the short side; And 상기 제3 단부로부터 상기 장변을 따라 소정 거리로 이격되는 제4 단부에 형성되며, 상기 단변을 따라 배열되는 복수의 제4 단자를 더 포함하는 것을 특징으로 하는 구동칩.And a fourth terminal formed at a fourth end spaced apart from the third end by a predetermined distance along the long side and arranged along the short side. 제1항에 있어서, 상기 단변은 2㎜ 이상인 것을 특징으로 하는 구동칩.2. The driving chip according to claim 1, wherein the short side is 2 mm or more. 몸체의 장변을 따라 배열되는 복수의 제1 단자들과, 상기 몸체의 단변을 따라 배열된 복수의 제2 단자과, 상기 장변과 단변이 교차하는 상기 몸체의 모서리 부위에 배치되는 더미 단자를 포함하는 구동칩; 및A plurality of first terminals arranged along a long side of the body, a plurality of second terminals arranged along a short side of the body, and a dummy terminal disposed at a corner portion of the body where the long side and the short side cross each other; chip; And 상기 구동칩과 연결되는 패드부와 상기 패드부와 연결되는 복수의 도전 라인 을 갖는 표시패널을 포함하는 표시장치.And a display panel having a pad portion connected to the driving chip and a plurality of conductive lines connected to the pad portion. 제10항에 있어서, 상기 더미 단자는 2개 이상 배치되되, 상기 장변과 단변에 대하여 경사져서 교차하도록 일렬로 배열된 것을 특징으로 하는 표시장치.The display device of claim 10, wherein at least two dummy terminals are arranged in a line so as to be inclined to cross the long side and the short side. 제10항에 있어서, 상기 더미 단자는 2 열 이상으로 배열되는 것을 특징으로 하는 표시장치.The display device of claim 10, wherein the dummy terminals are arranged in two or more rows. 제10항에 있어서, 상기 패드부는 The method of claim 10, wherein the pad portion 외부로부터 인가되는 입력 신호를 상기 구동칩에 입력하기 위하여 상기 단자의 일부와 연결되는 입력 패드;An input pad connected to a part of the terminal to input an input signal applied from the outside to the driving chip; 상기 구동칩으로부터 출력되는 출력 신호를 상기 표시패널에 출력하기 위하여 상기 단자의 일부와 연결되는 출력 패드를 포함하는 것을 특징으로 하는 표시장치.And an output pad connected to a portion of the terminal to output an output signal output from the driving chip to the display panel. 제13항에 있어서, 상기 패드부는 상기 더미 단자와 연결되는 더미 패드를 더 포함하는 것을 특징으로 하는 표시장치.The display device of claim 13, wherein the pad part further comprises a dummy pad connected to the dummy terminal. 제13항에 있어서, 상기 구동칩은 이방성 도전 필름을 매개로 상기 표시패널에 전기적으로 연결되는 것을 특징으로 하는 표시장치.The display device of claim 13, wherein the driving chip is electrically connected to the display panel via an anisotropic conductive film.
KR1020040083160A 2004-10-18 2004-10-18 Driving chip and display apparatus having the same KR20060034034A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040083160A KR20060034034A (en) 2004-10-18 2004-10-18 Driving chip and display apparatus having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040083160A KR20060034034A (en) 2004-10-18 2004-10-18 Driving chip and display apparatus having the same

Publications (1)

Publication Number Publication Date
KR20060034034A true KR20060034034A (en) 2006-04-21

Family

ID=37142976

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040083160A KR20060034034A (en) 2004-10-18 2004-10-18 Driving chip and display apparatus having the same

Country Status (1)

Country Link
KR (1) KR20060034034A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009154354A3 (en) * 2008-06-16 2010-02-11 (주)실리콘웍스 Pad layout structure of a driver ic chip
US9118324B2 (en) 2008-06-16 2015-08-25 Silicon Works Co., Ltd. Driver IC chip and pad layout method thereof
US10964680B2 (en) 2018-04-20 2021-03-30 Samsung Display Co., Ltd. Display device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009154354A3 (en) * 2008-06-16 2010-02-11 (주)실리콘웍스 Pad layout structure of a driver ic chip
US8541888B2 (en) 2008-06-16 2013-09-24 Silicon Works Co., Ltd. Pad layout structure of a driver IC chip
US9118324B2 (en) 2008-06-16 2015-08-25 Silicon Works Co., Ltd. Driver IC chip and pad layout method thereof
US10964680B2 (en) 2018-04-20 2021-03-30 Samsung Display Co., Ltd. Display device
US11495591B2 (en) 2018-04-20 2022-11-08 Samsung Display Co., Ltd. Display device

Similar Documents

Publication Publication Date Title
JP4782410B2 (en) Driving chip and display device having the same
JP4504795B2 (en) Driving chip and display device having the same
KR100321883B1 (en) Structure and method of mounting semiconductor device and liquid crystal display device
US7999341B2 (en) Display driver integrated circuit device, film, and module
US20060268213A1 (en) Low-cost flexible film package module and method of manufacturing the same
WO2007039960A1 (en) Wiring board and display device provided with same
JP2004004738A (en) Driving integrated circuit package and chip-on glass liquid crystal display device using the same
KR101000455B1 (en) Driving chip and display apparatus having the same
KR100943731B1 (en) Chip on glass type Display Device
KR20060034034A (en) Driving chip and display apparatus having the same
US7697103B2 (en) Image display device
KR20040087452A (en) Liquid crystal display module
JP2004087940A (en) Electronic component mounted board, electro-optical device, method of manufacturing the same, and electronic apparatus
JP4067502B2 (en) Semiconductor device, mounting structure of semiconductor device, electronic apparatus including the same, and display device
KR102078993B1 (en) Organic Light-Emitting Diode Display Device
KR100863504B1 (en) Circuit board and liquid crystal display device having the same
KR100766895B1 (en) Display apparatus
KR100909420B1 (en) Line-on-glass type liquid crystal display panel
JP2002244146A (en) Method for internal connection of flat panel display provided with opaque substrate, and device formed by the method
KR100615831B1 (en) Printed circuit board and liquid crystal display device using the same
JP2004087939A (en) Electro-optical device, electronic apparatus, and method of manufacturing electro-optical device
JPH0346691A (en) Liquid crystal display device
KR20050106843A (en) Printed circuit board preventing misalignment with driving integrated circuit
JPS6261089A (en) Planar display unit
KR20150079224A (en) Chip on glass type display device and method for fabricating the same

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination