KR20060024101A - Block decorder of flash memory device - Google Patents

Block decorder of flash memory device Download PDF

Info

Publication number
KR20060024101A
KR20060024101A KR1020040072972A KR20040072972A KR20060024101A KR 20060024101 A KR20060024101 A KR 20060024101A KR 1020040072972 A KR1020040072972 A KR 1020040072972A KR 20040072972 A KR20040072972 A KR 20040072972A KR 20060024101 A KR20060024101 A KR 20060024101A
Authority
KR
South Korea
Prior art keywords
voltage
word line
high voltage
block
unit
Prior art date
Application number
KR1020040072972A
Other languages
Korean (ko)
Other versions
KR100632665B1 (en
Inventor
강영수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040072972A priority Critical patent/KR100632665B1/en
Publication of KR20060024101A publication Critical patent/KR20060024101A/en
Application granted granted Critical
Publication of KR100632665B1 publication Critical patent/KR100632665B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 플래시 메모리 소자의 블럭 디코더에 관한 것으로, 본 발명은 소자 동작시 고전압 발생부의 출력 저하에 의해 바이어스 전압을 글로벌 워드라인에서 로컬 워드라인으로 전달하도록 제어하는 블럭 워드라인의 전위가 강하되는 경우 고전압 전송부를 인에이블시켜 다시 블럭 워드라인의 전위를 고전압으로 챠지시킨다. 따라서, 본 발명에서는 소자 동작 중에는 안정적으로 바이어스 전압을 글로벌 워드라인으로부터 로컬 워드라인으로 전달할 수 있어 소자 동작을 안정적으로 수행할 수 있다. The present invention relates to a block decoder of a flash memory device, and the present invention relates to a case in which the potential of a block word line for controlling the transfer of a bias voltage from a global word line to a local word line drops due to a decrease in output of the high voltage generator during operation of the device. The high voltage transmitter is enabled to again charge the potential of the block word line to a high voltage. Accordingly, in the present invention, the bias voltage can be transferred from the global word line to the local word line stably during the operation of the device, thereby stably performing the device operation.

플래시 메모리 소자, 블럭 디코더, 비교부 Flash memory device, block decoder, comparator

Description

플래시 메모리 소자의 블럭 디코더{BLOCK DECORDER OF FLASH MEMORY DEVICE}Block decoder of flash memory device {BLOCK DECORDER OF FLASH MEMORY DEVICE}

도 1는 일반적인 플래시 메모리 소자를 설명하기 위하여 도시한 구성도이다. 1 is a block diagram illustrating a general flash memory device.

도 2는 도 1에 도시된 블럭 디코더의 구성도이다. FIG. 2 is a block diagram of the block decoder illustrated in FIG. 1.

도 3은 도 2에 도시된 블럭 디코더의 동작 파형도이다. 3 is an operational waveform diagram of the block decoder illustrated in FIG. 2.

도 4는 본 발명의 바람직한 실시예에 따른 블럭 디코더의 구성도이다. 4 is a block diagram of a block decoder according to an embodiment of the present invention.

도 5는 도 4에 도시된 블럭 디코더의 동작 파형도이다. 5 is an operation waveform diagram of the block decoder illustrated in FIG. 4.

〈도면의 주요 부분에 대한 부호의 설명〉<Explanation of symbols for main parts of drawing>

10 : 블럭 디코더10: block decoder

11, 111 : 고전압 발생부11, 111: high voltage generator

12a, 12b, 112a, 112b : 고전압 스위치12a, 12b, 112a, 112b: high voltage switch

113 : 비교부113: comparison unit

114 : 동작 제어부114: operation control unit

115 : 고전압 전송부115: high voltage transmission unit

116 : 방전부116: discharge part

본 발명은 플래시 메모리 소자의 블럭 디코더에 관한 것으로, 특히 소자 동작 중에 고전압을 생성하는 고전압 발생부의 출력 저하로 인해 글로벌 워드라인(global word line)으로부터 로컬 워드라인(local word line)으로의 바이어스 전송이 차단되는 것을 방지할 수 있는 플래시 메모리 소자의 블럭 디코더에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a block decoder of a flash memory device, and in particular, bias transmission from a global word line to a local word line is prevented due to a decrease in output of a high voltage generator that generates a high voltage during device operation. A block decoder of a flash memory device can be prevented from being blocked.

일반적으로, 플래시 메모리 소자(flash memory device)는 메모리 셀의 프로그램(program), 리드(read) 및 소거(erase) 동작을 수행하기 위하여 블럭(block) 단위로 메모리 셀 어레이를 선택하기 위한 블럭 디코더(block decorder)가 필요하다. In general, a flash memory device includes a block decoder for selecting a memory cell array on a block basis to perform program, read, and erase operations of a memory cell. block decorder)

도 1에 도시된 바와 같이, 블럭 디코더(10)는 블럭 어드레스(block address)를 디코딩(decoding)하여 선택하고자 하는 해당 메모리 셀 어레이 블럭(20)을 선택한다. As shown in FIG. 1, the block decoder 10 decodes a block address to select a corresponding memory cell array block 20 to be selected.

도 2에 도시된 바와 같이, 블럭 디코더(10)는 고전압(Vpp)을 생성하는 고전압 발생부(11)와, 고전압(Vpp)을 노드(node)로 전달하는 NMOS 트랜지스터(T1 및 T2)와, 고전압(Vpp)을 NMOS 트랜지스터(T1 및 T2)의 각 게이트 단으로 전달하는 고전압 스위치(12a 및 12b)와, NMOS 트랜지스터(NS)의 브레이크다운(breakdown)을 방지하기 위하여 노드(node)의 전위를 일정한 레벨로 디스챠지(discharge)시키는 다이오드(D1 및 D2)를 포함한다. As shown in FIG. 2, the block decoder 10 includes a high voltage generator 11 for generating a high voltage Vpp, NMOS transistors T1 and T2 for transmitting a high voltage Vpp to a node; The high voltage switches 12a and 12b for transmitting the high voltage Vpp to the gate terminals of the NMOS transistors T1 and T2 and the potential of the node are prevented in order to prevent breakdown of the NMOS transistor NS. And diodes D1 and D2 that discharge to a constant level.

이러한 구성을 갖는 블럭 디코더(10)의 동작특성을 도 3을 참조하여 설명하기로 한다. An operation characteristic of the block decoder 10 having such a configuration will be described with reference to FIG. 3.                         

우선, 고전압 스위치(12a 및 12b)의 인에이블 신호(Enable signal, EN)는 블럭 어드레스에 의해 동기되어 활성화되는 신호이다. 즉, 블럭 어드레스에 의해 해당 블럭 디코더(10)가 선택되는 경우 활성화되는 신호이다. 이러한 인에이블 신호(EN)가 로우레벨(LOW level)에서 하이레벨(HIGH level)로 활성화되는 경우 고전압 스위치(12a 및 12b)는 인에이블되어 고전압 발생부(11)로부터 생성된 고전압(Vpp)에 따라 신호(GA 및 GB)를 NMOS 트랜지스터(T1 및 T2)의 게이트 단으로 각각 전달한다. NMOS 트랜지스터(T1 및 T2)는 신호(GA 및 GB)에 의해 턴-온(turn-ON)된다. NMOS 트랜지스터(T1 및 T2)가 턴-온됨에 따라 고전압 발생부(11)에서 생성된 고전압(Vpp)은 노드(node)로 전달된다. First, the enable signal EN of the high voltage switches 12a and 12b is a signal that is activated in synchronization with a block address. That is, the signal is activated when the corresponding block decoder 10 is selected by the block address. When the enable signal EN is activated from the low level to the high level, the high voltage switches 12a and 12b are enabled to the high voltage Vpp generated from the high voltage generator 11. Accordingly, the signals GA and GB are transferred to the gate terminals of the NMOS transistors T1 and T2, respectively. NMOS transistors T1 and T2 are turned on by signals GA and GB. As the NMOS transistors T1 and T2 are turned on, the high voltage Vpp generated by the high voltage generator 11 is transferred to a node.

이런 상태에서, 인에이블 신호(EN)가 로우레벨로 천이하게 되면, 고전압 스위치(12a 및 12b)의 출력신호(GA 및 GB)는 이에 동기되어 하이레벨에서 로우레벨로 천이하게 된다. 이에 따라, NMOS 트랜지스터(T1 및 T2)는 턴-오프(turn-OFF)되어 노드(node)는 플로팅(floating) 상태가 된다. 이런 상태에서 글로벌 워드라인(Global Word Line, GWL)을 통해 NMOS 트랜지스터(NS)로 바이어스 전압(bias voltage), 대략 16V(프로그램 전압)가 인가되면 커플링 효과에 의해 NMOS 트랜지스터(NS)가 턴-온되어 로컬 워드라인(Local Word Line, LWL)으로 바이어스 전압이 전달되게 된다. In this state, when the enable signal EN transitions to the low level, the output signals GA and GB of the high voltage switches 12a and 12b are shifted from the high level to the low level in synchronization with this. Accordingly, the NMOS transistors T1 and T2 are turned off and the node is in a floating state. In this state, when a bias voltage, approximately 16V (program voltage) is applied to the NMOS transistor NS through the global word line GWL, the NMOS transistor NS is turned on due to the coupling effect. On, the bias voltage is transferred to the local word line (LWL).

그러나, 이러한 구성에서는 도 3에 도시된 바와 같이 고전압 발생부(11)의 출력 저하로 인해 고전압(Vpp)이 흔들(도시된 'A'참조)리는 경우 노드(node)의 전위보다 고전압 발생부(11)의 출력 전위가 낮아져 노드(node)의 전위가 다이오드(D1 및 D2)를 통해 디스챠지되어 전압 강하가 이루어지게 된다. 노드(node)의 전위는 동작이 완료될 때까지 일정한 전위로 유지되어야만 하는데, 이처럼 동작 중에 전압강하가 발생하는 경우 커플링 효과가 일어나지 않아 NMOS 트랜지스터(NS)가 턴-오프되어 글로벌 워드라인(GWL)으로부터 로컬 워드라인(LWL)으로의 바이어스 전송이 이루어지지 않게 된다. However, in such a configuration, as shown in FIG. 3, when the high voltage Vpp is shaken (see 'A' shown) due to the output drop of the high voltage generator 11, the high voltage generator is higher than the potential of the node. The output potential of (11) is lowered so that the potential of the node is discharged through the diodes D1 and D2, resulting in a voltage drop. The potential of the node must be maintained at a constant potential until the operation is completed. If a voltage drop occurs during the operation, the coupling effect does not occur and thus the NMOS transistor NS is turned off to turn off the global word line GWL. Bias transfer to the local word line (LWL) is not made.

따라서, 본 발명은 상기한 문제점을 해결하기 위하여 안출된 것으로, 소자 동작 중에 고전압을 생성하는 고전압 발생부의 출력 저하로 인해 글로벌 워드라인으로부터 로컬 워드라인으로의 바이어스 전송이 차단되는 것을 방지할 수 있는 플래시 메모리 소자의 블럭 디코더를 제공하는데 그 목적이 있다. Accordingly, the present invention has been made to solve the above-described problem, a flash that can prevent the bias transmission from the global word line to the local word line due to the output deterioration of the high voltage generator that generates a high voltage during device operation It is an object of the present invention to provide a block decoder of a memory device.

상기한 목적을 구현하기 위한 본 발명의 일측면에 따르면, 제1 전압을 생성하는 고전압 발생부와, 상기 고전압 발생부로부터 추출된 제2 전압과, 일정 레벨을 갖는 기준전압을 비교하여 상기 고전압 발생부로부터 출력되는 상기 제1 전압의 변동을 감지하는 비교부와, 상기 제1 전압을 블럭 워드라인으로 전송하는 제1 전송부와, 상기 제1 전압이 상기 블럭 워드라인의 전위보다 낮아지는 경우 상기 블럭 워드라인의 전압을 디스챠지시키는 방전부와, 상기 전송부의 동작을 제어하는 스위치부와, 상기 비교부의 출력신호와 인에이블 신호에 따라 상기 스위치부를 제어하되, 상기 제2 전압이 상기 기준전압보다 낮아지는 경우 상기 스위치부를 재동작시키는 제어부와, 상기 블럭 워드라인의 전위에 따라 글로벌 워드라인으로 공급되는 바이 어스 전압을 메모리 셀과 접속된 로컬 워드라인으로 공급하는 제2 전송부를 포함하는 플래시 메모리 소자의 블럭 디코더이 제공된다. According to an aspect of the present invention for realizing the above object, the high voltage generation unit for generating a first voltage, the second voltage extracted from the high voltage generation unit and the high voltage generation by comparing a reference voltage having a predetermined level A comparator for detecting a change in the first voltage output from a negative part, a first transfer part for transmitting the first voltage to the block word line, and when the first voltage is lower than a potential of the block word line, A discharge unit for discharging a voltage of a block word line, a switch unit for controlling an operation of the transfer unit, and a control unit according to an output signal and an enable signal of the comparator unit, wherein the second voltage is greater than the reference voltage. Note the bias voltage that is supplied to the global word line according to the potential of the block word line and the control unit for reactivating the switch unit when lowered A block decoder of a flash memory device including a second transfer unit for supplying a local word line connected to a recell is provided.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.Hereinafter, with reference to the accompanying drawings will be described a preferred embodiment of the present invention. However, the present invention is not limited to the embodiments disclosed below, but may be implemented in various forms, and only the present embodiments are intended to complete the disclosure of the present invention and to those skilled in the art. It is provided for complete information.

도 4는 본 발명의 바람직한 실시예에 따른 플래시 메모리 소자의 블럭 디코더를 설명하기 위하여 도시한 구성도이고, 도 5는 도 4에 도시된 블럭 디코더의 동작 파형도이다. 4 is a block diagram illustrating a block decoder of a flash memory device according to a preferred embodiment of the present invention, and FIG. 5 is an operation waveform diagram of the block decoder shown in FIG. 4.

도 4를 참조하면, 본 발명의 바람직한 실시예에 따른 블럭 디코더는 고전압 발생부(111)의 출력 저하에 의해 고전압(Vpp)이 강하되는 경우 이를 감지하여 블럭 워드라인(Block WordLine, BLKWL), 즉 노드(node)의 전위를 고전압(Vpp)으로 챠지(charge)시켜 NMOS 트랜지스터(NS)를 통해 글로벌 워드라인(GWL)으로부터 로컬 워드라인(LWL)으로 바이어스 전압이 전송되도록 하기 위하여 비교기(113)와 동작 제어부(114)를 포함한다. 여기서, 블럭 워드라인(BLKWL)은 X-디코더(X-decorder, 미도시)에 의해 선택되어 바이어스 전압을 전달하는 글로벌 워드라인(GWL)과 로컬 워드라인(LWL)을 전기적으로 접속시키는 NMOS 트랜지스터(NS)의 동작을 제어하기 위하여 고전압(Vpp)을 전달하는 라인이다. Referring to FIG. 4, the block decoder according to the preferred embodiment of the present invention senses when the high voltage Vpp drops due to the output drop of the high voltage generator 111, so that the block word line (Block WordLine, BLKWL) is detected. The comparator 113 is configured to charge the potential of the node to the high voltage Vpp so that the bias voltage is transferred from the global word line GWL to the local word line LWL through the NMOS transistor NS. And an operation control unit 114. Here, the block word line BLKWL is selected by an X-decoder (X-decorder, not shown) and an NMOS transistor electrically connecting the global word line GWL and the local word line LWL to which a bias voltage is transmitted. In order to control the operation of NS), it is a line transmitting high voltage (Vpp).

비교기(113)는 고전압 발생부(111)로부터 추출된 기준전압(Vref1)(이하, '제 1 기준전압'이라 함)과 외부 기준전압(Vref2)(이하, '제2 기준전압'이라 함)을 비교하고, 제1 기준전압(Vref1)이 제2 기준전압(Vref2)보다 낮아지는 경우 하이레벨을 갖는 신호(Vcom)를 출력한다. 여기서, 제1 기준전압(Vref1)은 고전압(Vpp)을 생성하는데 사용되는 전압이거나, 고전압(Vpp)에 따라 유동적으로 변동하는 전압이거나, 고전압(Vpp)일 수도 있다. The comparator 113 is a reference voltage (Vref1) (hereinafter referred to as 'the first reference voltage') and the external reference voltage (Vref2) (hereinafter referred to as 'second reference voltage') extracted from the high voltage generator 111 Are compared, and when the first reference voltage Vref1 is lower than the second reference voltage Vref2, a signal Vcom having a high level is output. Here, the first reference voltage Vref1 may be a voltage used to generate the high voltage Vpp, a voltage that varies fluidly according to the high voltage Vpp, or may be a high voltage Vpp.

동작 제어부(114)는 비교기(113)의 출력신호(Vcom)가 하이레벨인 경우 하이레벨의 출력신호를 출력하도록 구성된다. 예컨대, 이를 위해 동작 제어부(114)는 출력신호(Vcom)와 인에이블 신호(EN)를 부정 논리합하는 노아 게이트(NOR gate, 1141)와, 노아 게이트(1141)의 출력신호를 반전시켜 출력하는 인버터(1142)를 포함한다. The operation controller 114 is configured to output a high level output signal when the output signal Vcom of the comparator 113 is a high level. For example, for this purpose, the operation controller 114 may invert an output signal of the NOR gate 1141 and the NOR gate 1141 to invert the output signal Vcom and the enable signal EN. 1114.

이하에서는, 본 발명의 바람직한 실시예에 따른 블럭 디코더의 동작 특성을 도 5를 참조하여 설명하기로 한다. Hereinafter, operation characteristics of the block decoder according to the preferred embodiment of the present invention will be described with reference to FIG. 5.

도 5를 참조하면, 고전압 발생부(111)로부터 고전압(Vpp)이 생성된 상태에서 인에이블 신호(EN)가 로우레벨에서 하이레벨로 천이되는 경우 고전압 스위치부(112a 및 112b)는 인에이블되어 고전압 발생부(111)로부터 생성된 고전압(Vpp)에 따라 신호(GA 및 GB)를 NMOS 트랜지스터(T1 및 T2)의 게이트 단으로 각각 전달한다. NMOS 트랜지스터(T1 및 T2)는 신호(GA 및 GB)에 의해 턴-온된다. NMOS 트랜지스터(T1 및 T2)가 턴-온됨에 따라 고전압 발생부(111)에서 생성된 고전압(Vpp)은 노드(node)로 전달된다. Referring to FIG. 5, when the enable signal EN transitions from the low level to the high level while the high voltage Vpp is generated from the high voltage generator 111, the high voltage switch parts 112a and 112b are enabled. The signals GA and GB are transferred to the gate terminals of the NMOS transistors T1 and T2 according to the high voltage Vpp generated from the high voltage generator 111. NMOS transistors T1 and T2 are turned on by signals GA and GB. As the NMOS transistors T1 and T2 are turned on, the high voltage Vpp generated by the high voltage generator 111 is transferred to a node.

이런 상태에서, 인에이블 신호(EN)가 로우레벨로 천이하게 되면, 고전압 스 위치(112a 및 112b)의 출력신호(GA 및 GB)는 이에 동기되어 하이레벨에서 로우레벨로 천이하게 된다. 이에 따라, NMOS 트랜지스터(T1 및 T2)는 턴-오프되어 노드(node)는 플로팅 상태가 된다. 이런 상태에서 글로벌 워드라인(GWL)을 통해 NMOS 트랜지스터(NS)로 바이어스 전압, 대략 16V(프로그램 전압)가 인가되면 커플링 효과에 의해 NMOS 트랜지스터(NS)가 턴-온되어 로컬 워드라인(LWL)으로 바이어스 전압이 전달되게 된다. In this state, when the enable signal EN transitions to the low level, the output signals GA and GB of the high voltage switches 112a and 112b are shifted from the high level to the low level in synchronization with this. Accordingly, the NMOS transistors T1 and T2 are turned off so that the node is in a floating state. In this state, when a bias voltage, approximately 16 V (program voltage) is applied to the NMOS transistor NS through the global word line GWL, the NMOS transistor NS is turned on due to the coupling effect, thereby causing the local word line LWL. The bias voltage is then transferred.

이런 상태에서 도 5에 도시된 'B'와 같이 고전압 발생부(111)의 출력이 저하되어 고전압(Vpp)이 일정 레벨 이하로 강하되는 경우, 즉 제1 기준전압(Vref1)이 제2 기준전압(Vref2)보다 낮아 지는 경우 비교기(113)는 이를 감지하여 하이레벨의 출력신호(Vcom)를 출력한다. 동작 제어부(114)는 하이레벨을 갖는 출력신호(Vcom)가 입력됨에 따라 하이레벨을 갖는 신호를 출력한다. 고전압 스위치(112a 및 112b)는 하이레벨을 갖는 동작 제어부(114)의 출력신호에 의해 인에이블되어 하이레벨을 갖는 신호(GA 및 GB)(즉, 고전압(Vpp))를 각각 출력한다. 고전압 전송부(115)는 출력신호(GA 및 GB)에 의해 동작되어 고전압(Vpp)을 노드(node)로 전달한다. 이에 따라, 방전부(116)를 통해 디스챠지되는 노드(node)의 전위는 다시 고전압(Vpp) 전위로 챠지되게 된다. In this state, when the output of the high voltage generator 111 is lowered as shown by 'B' in FIG. 5 and the high voltage Vpp drops below a predetermined level, that is, the first reference voltage Vref1 is the second reference voltage. When it is lower than Vref2, the comparator 113 detects this and outputs a high level output signal Vcom. The operation controller 114 outputs a signal having a high level as the output signal Vcom having a high level is input. The high voltage switches 112a and 112b are enabled by the output signal of the operation control unit 114 having the high level, and output the signals GA and GB having the high level (ie, the high voltage Vpp), respectively. The high voltage transmitter 115 is operated by the output signals GA and GB to transfer the high voltage Vpp to the node. Accordingly, the potential of the node discharged through the discharge unit 116 is again charged to the high voltage (Vpp) potential.

상기에서 설명한 바와 같이, 본 발명의 바람직한 실시예에 따른 블럭 디코더는 소자 동작시(예컨대, 글로벌 워드라인으로부터 로컬 워드라인으로 바이어스 전압을 공급하는 동작) 고전압 발생부(111)의 출력 저하에 의해 노드(node)의 전위가 강하되는 경우 고전압 전송부(115)를 동작시켜 다시 노드(node)의 전위를 고전압 (Vpp)으로 챠지시킨다. 이를 통해, 소자 동작 중에는 NMOS 트랜지스터(NS)가 턴-온 상태로 유지되도록 하여 프로그램과 같은 소자의 동작들이 안정적으로 이루어지도록 한다.As described above, in the block decoder according to the preferred embodiment of the present invention, a node may be deteriorated during operation of the device (eg, supplying a bias voltage from a global word line to a local word line). When the potential of the node drops, the high voltage transmitter 115 is operated to again charge the potential of the node to the high voltage Vpp. As a result, the NMOS transistor NS is kept turned on during the operation of the device, so that the operation of the device such as a program can be stably performed.

한편, 고전압 전송부(115)는 도 4에 도시된 바와 같이 NMOS 트랜지스터(T1 및 T2)로 이루어질 수 있으며, 방전부(116)는 다이오드(D1 및 D2)로 이루어질 수 있다. 도 4에는 고전압 전송부(115)가 두개의 NMOS 트랜지스터(T1 및 T2)로 이루어져 있으나, 이는 일례로서, 적어도 하나의 NMOS 트랜지스터로 이루어질 수 있으며, 신호(GA 및 GB)에 따라 PMOS 트랜지스터로도 이루어질 수 있다. 또는, 고전압 전송부(115)는 복수개의 트랜지스터로 이루어지되, 하나의 고전압 스위치(112a)에 의해 제어되도록 구성될 수도 있다. 그리고, 방전부(116)는 도 4에 도시된 바와 같이 두개의 다이오드(D1 및 D2)로 이루어져 있으나, 이 또한 일례로서, 노드(node)의 전위를 디스챠지시키는 범위 내에서 적어도 한개 이상의 다이오드로 이루어질 수 있다. Meanwhile, as illustrated in FIG. 4, the high voltage transmitter 115 may include NMOS transistors T1 and T2, and the discharge unit 116 may include diodes D1 and D2. In FIG. 4, the high voltage transmitter 115 includes two NMOS transistors T1 and T2. However, as an example, the high voltage transmitter 115 may include at least one NMOS transistor, and may also be configured as a PMOS transistor according to signals GA and GB. Can be. Alternatively, the high voltage transmitter 115 may include a plurality of transistors and may be configured to be controlled by one high voltage switch 112a. And, the discharge unit 116 is composed of two diodes (D1 and D2) as shown in Figure 4, but also as an example, at least one diode within the range for discharging the potential of the node (node) Can be done.

상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical spirit of the present invention described above has been described in detail in a preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, the present invention will be understood by those skilled in the art that various embodiments are possible within the scope of the technical idea of the present invention.

이상에서 설명한 바와 같이, 본 발명에 의하면, 소자 동작시 고전압 발생부 의 출력 저하에 의해 바이어스 전압을 글로벌 워드라인에서 로컬 워드라인으로 전달하도록 제어하는 블럭 워드라인의 전위가 강하되는 경우 고전압 전송부를 인에이블시켜 다시 블럭 워드라인의 전위를 고전압으로 챠지시킴으로써 소자 동작 중에는 안정적으로 바이어스 전압을 글로벌 워드라인으로부터 로컬 워드라인으로 전달할 수 있어 소자 동작을 안정적으로 수행할 수 있다. As described above, according to the present invention, when the potential of the block word line for controlling the transfer of the bias voltage from the global word line to the local word line drops due to the output drop of the high voltage generator during operation of the device, By enabling and recharging the potential of the block word line to a high voltage, it is possible to stably transfer the bias voltage from the global word line to the local word line during device operation, thereby enabling stable device operation.

Claims (9)

제1 전압을 생성하는 고전압 발생부;A high voltage generator configured to generate a first voltage; 상기 고전압 발생부로부터 추출된 제2 전압과, 일정 레벨을 갖는 기준전압을 비교하여 상기 고전압 발생부로부터 출력되는 상기 제1 전압의 변동을 감지하는 비교부;A comparator for comparing a second voltage extracted from the high voltage generator and a reference voltage having a predetermined level to sense a change in the first voltage output from the high voltage generator; 상기 제1 전압을 블럭 워드라인으로 전송하는 제1 전송부;A first transmitter to transmit the first voltage to a block word line; 상기 제1 전압이 상기 블럭 워드라인의 전위보다 낮아지는 경우 상기 블럭 워드라인의 전압을 디스챠지시키는 방전부;A discharge unit configured to discharge the voltage of the block word line when the first voltage is lower than the potential of the block word line; 상기 전송부의 동작을 제어하는 스위치부; A switch unit controlling an operation of the transmission unit; 상기 비교부의 출력신호와 인에이블 신호에 따라 상기 스위치부를 제어하되, 상기 제2 전압이 상기 기준전압보다 낮아지는 경우 상기 스위치부를 재동작시키는 제어부; 및A control unit controlling the switch unit according to an output signal and an enable signal of the comparator unit, and reactivating the switch unit when the second voltage is lower than the reference voltage; And 상기 블럭 워드라인의 전위에 따라 동작되어 글로벌 워드라인으로 공급되는 바이어스 전압을 메모리 셀과 접속된 로컬 워드라인으로 공급하는 제2 전송부를 포함하는 플래시 메모리 소자의 블럭 디코더.And a second transfer part operated according to a potential of the block word line to supply a bias voltage supplied to a global word line to a local word line connected to a memory cell. 제 1 항에 있어서, The method of claim 1, 상기 블럭 워드라인은 상기 제2 전압이 상기 기준전압보다 낮아지기 전까지 상기 스위치부에 의해 디스에이블되는 상기 제1 전송부에 의해 상기 제1 전압의 공 급이 차단되어 상기 제1 전압을 갖는 전위 상태로 플로팅되어 유지되는 플래시 메모리 소자의 블럭 디코더.The block word line is in a potential state having the first voltage because the supply of the first voltage is cut off by the first transfer unit disabled by the switch unit until the second voltage is lower than the reference voltage. A block decoder of a flash memory device which is kept floating. 제 1 항에 있어서, The method of claim 1, 상기 제어부는 상기 제2 전압이 상기 기준전압보다 낮아지는 경우 상기 비교부의 출력신호와 상기 인에이블신호에 의해 상기 스위치부를 동작시키는 플래시 메모리 소자의 블럭 디코더.And the controller operates the switch unit based on the output signal and the enable signal of the comparator when the second voltage is lower than the reference voltage. 제 1 항 또는 제 3 항에 있어서, 상기 제어부는,The method of claim 1 or 3, wherein the control unit, 상기 비교부의 출력신호와 상기 인에이블 신호를 부정 논리합하는 노아 게이트; 및A NOR gate for negating and ORing the output signal of the comparator and the enable signal; And 상기 노아 게이트의 출력신호를 반전시키는 인버터를 포함하는 플래시 메모리 소자의 블럭 디코더.And a inverter for inverting an output signal of the noah gate. 제 1 항에 있어서, The method of claim 1, 상기 스위치부는 상기 제어부의 출력신호에 의해 동작되어 상기 제1 전압을 상기 제1 전송부로 전달하는 플래시 메모리 소자의 블럭 디코더.And the switch unit is operated by an output signal of the controller to transfer the first voltage to the first transfer unit. 제 1 항에 있어서, The method of claim 1, 상기 제1 전송부는 상기 스위치부에 의해 제어되는 적어도 하나의 트랜지스 터 이루어지는 플래시 메모리 소자의 블럭 디코더.And the first transfer unit comprises at least one transistor controlled by the switch unit. 제 1 항에 있어서, The method of claim 1, 상기 방전부는 적어도 하나의 다이오드로 이루어지는 플래시 메모리 소자의 블럭 디코더.And a discharge decoder comprising at least one diode. 제 1 항에 있어서, The method of claim 1, 상기 제2 전송부는 상기 블럭 워드라인으로 전위에 따라 동작되는 트랜지스터로 이루어지는 플래시 메모리 소자의 블럭 디코더.And the second transfer unit comprises a transistor operated according to a potential to the block word line. 제 1 항에 있어서, The method of claim 1, 상기 제2 전압은 상기 제1 전압에 대응하여 변동하는 플래시 메모리 소자의 블럭 디코더.And said second voltage is varied in response to said first voltage.
KR1020040072972A 2004-09-13 2004-09-13 Block decorder of flash memory device KR100632665B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040072972A KR100632665B1 (en) 2004-09-13 2004-09-13 Block decorder of flash memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040072972A KR100632665B1 (en) 2004-09-13 2004-09-13 Block decorder of flash memory device

Publications (2)

Publication Number Publication Date
KR20060024101A true KR20060024101A (en) 2006-03-16
KR100632665B1 KR100632665B1 (en) 2006-10-11

Family

ID=37130094

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040072972A KR100632665B1 (en) 2004-09-13 2004-09-13 Block decorder of flash memory device

Country Status (1)

Country Link
KR (1) KR100632665B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100889782B1 (en) * 2006-10-19 2009-03-20 삼성전자주식회사 Flash Memory Device with word line discharge unit and data read method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100889782B1 (en) * 2006-10-19 2009-03-20 삼성전자주식회사 Flash Memory Device with word line discharge unit and data read method thereof

Also Published As

Publication number Publication date
KR100632665B1 (en) 2006-10-11

Similar Documents

Publication Publication Date Title
JP5041513B2 (en) Level shifter and block driver of nonvolatile semiconductor memory device including the same
US7315478B2 (en) Internal voltage generator for a semiconductor memory device
KR100466981B1 (en) Low-voltage non-volatile semiconductor memory device
US10096367B2 (en) Power supply circuit and semiconductor storage device
US8427869B2 (en) Voltage switch circuit and nonvolatile memory device using the same
US20070008807A1 (en) Wordline driver
US7843256B2 (en) Internal voltage generator
US6985399B2 (en) Main word line driver circuit receiving negative voltage in semiconductor memory device
US8390342B2 (en) High voltage switch circuit of semiconductor device
KR20030084145A (en) Memory device having dual power port and memory system including thereof
KR100586171B1 (en) Circuit and method for driving word line of memory embedded soc
US8085614B2 (en) Source control circuit and semiconductor memory device using the same
JP5042576B2 (en) Flash memory device and high voltage recharging method thereof
KR100526576B1 (en) High voltage transfer circuit
KR101076072B1 (en) Erase method of flash device
US7053689B2 (en) High voltage switch circuit
KR100632665B1 (en) Block decorder of flash memory device
US6519181B2 (en) Flash memory device
KR102509328B1 (en) Apparatus for Voltage Switching and Semiconductor Memory Apparatus Having the Same
KR101201606B1 (en) High voltage switch circuit of a semiconductor apparatus
KR100769811B1 (en) Well bias circuit in memory device and method of operating the same
KR100673731B1 (en) High voltage switch circuit for NAND flash device
US20070070772A1 (en) Voltage generator for peripheral circuit
JPH0620474A (en) Semiconductor memory circuit
KR100776758B1 (en) Apparatus for discharging voltage of semiconductor memory

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee