KR20060021440A - Method of testing memory module having a build-in self test function and memory module system - Google Patents

Method of testing memory module having a build-in self test function and memory module system Download PDF

Info

Publication number
KR20060021440A
KR20060021440A KR1020040070179A KR20040070179A KR20060021440A KR 20060021440 A KR20060021440 A KR 20060021440A KR 1020040070179 A KR1020040070179 A KR 1020040070179A KR 20040070179 A KR20040070179 A KR 20040070179A KR 20060021440 A KR20060021440 A KR 20060021440A
Authority
KR
South Korea
Prior art keywords
memory
bist
memory module
host
hub
Prior art date
Application number
KR1020040070179A
Other languages
Korean (ko)
Inventor
이익주
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040070179A priority Critical patent/KR20060021440A/en
Publication of KR20060021440A publication Critical patent/KR20060021440A/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/10—Test algorithms, e.g. memory scan [MScan] algorithms; Test patterns, e.g. checkerboard patterns 

Abstract

본 발명은 BIST 기능을 갖는 메모리 모듈의 테스트 방법을 개시한다. 본 발명에 따른 테스트 방법은 메모리 BIST를 실행하는 단계, 메모리 BIST 결과 정보를 레지스터에 저장하는 단계, 인터페이스 BIST를 실행하는 단계 및 인터페이스 BIST 결과 및 상기 레지스터 저장 값을 함께 판독하는 단계를 포함한다. 본 발명에 따른 테스트 방법은 한번에 메모리 BIST 결과와 인터페이스 결과를 판독할 수 있어 메모리 모듈의 테스트 시간을 단축 할 수 있다.
The present invention discloses a test method of a memory module having a BIST function. The test method according to the present invention includes executing a memory BIST, storing memory BIST result information in a register, executing an interface BIST, and reading the interface BIST result and the register storage value together. The test method according to the present invention can read the memory BIST results and the interface results at a time, thereby reducing the test time of the memory module.

Description

빌트-인 셀프 테스트 기능을 갖는 메모리 모듈 테스트 방법 및 메모리 모듈 시스템 테스트 방법 {Method of testing memory module having a Build-in self test function and memory module system}Method of testing memory module with built-in self test and method for testing memory module system {Method of testing memory module having a Build-in self test function and memory module system}

도1은 일반적인 FBDIMM을 포함하는 메모리 모듈 시스템의 개략도 이다.1 is a schematic diagram of a memory module system including a typical FBDIMM.

도2는 도1의 메모리 모듈 시스템의 인터페이스 BIST를 나타내는 개략도 이다.FIG. 2 is a schematic diagram illustrating an interface BIST of the memory module system of FIG. 1.

도3은 본 발명의 일실시예에 따른 메모리 모듈의 테스트 순서도 이다.3 is a test flowchart of a memory module in accordance with an embodiment of the present invention.

도4는 본 발명의 일실시예에 따른 메모리 모듈 또는 메모리 모듈 시스템의 테스트 과정을 설명하기 위한 메모리 모듈 시스템의 개략도를 나타낸다. 4 is a schematic diagram of a memory module system for explaining a test process of a memory module or a memory module system according to an embodiment of the present invention.

본 발명은 메모리 모듈 테스트 방법에 관한 것으로, 특히 BIST(Built-In Self Test) 기능을 갖는 허브를 구비하는 메모리 모듈의 테스트 방법에 관한 것이다.The present invention relates to a memory module test method, and more particularly, to a test method of a memory module having a hub having a built-in self test (BIST) function.

일반적으로 다수의 메모리를 PCB(Printed Circuit Board)상에 탑재하는 메모리 모듈은 SIMM(Single In-line Memory Module)과 DIMM(Dual In-line Memory Module)으로 양분된다. SIMM은 PCB의 한쪽면에 메모리를 탑재한 것이며, DIMM은 PCB의 양면에 메모리를 탑재하는 것이다.Generally, a memory module that mounts a plurality of memories on a printed circuit board (PCB) is divided into a single in-line memory module (SIMM) and a dual in-line memory module (DIMM). SIMMs mount memory on one side of a PCB, and DIMMs mount memory on both sides of a PCB.

현재 메모리 모듈의 대부분은 DIMM이 차지하고 있으며, DIMM은 RDIMM(Registered DIMM)과 FBDIMM(Fully Buffered DIMM)으로 분류된다. 후자인 FBDIMM은 PACKET PROTOCOL을 이용한 고속 동작과 고용량에 유리하여 현재 각광을 받고 있는 추세이다.Currently, most of the memory modules are occupied by DIMMs, which are classified into registered DIMMs (RDIMMs) and fully buffered DIMMs (FBDIMMs). The latter FBDIMM is in the spotlight because of its high speed and high capacity using the PACKET PROTOCOL.

도1은 일반적인 FBDIMM을 포함하는 메모리 모듈 시스템(100)의 개략도로서, 호스트(130,메모리 콘트롤러)와 다수의 FBDIMM(110,120)으로 구성된다.1 is a schematic diagram of a memory module system 100 including a general FBDIMM, and includes a host 130 (memory controller) and a plurality of FBDIMMs 110 and 120.

다수의 FBDIMM(110,120) 각각은 허브(111,121)와 다수개의 메모리들(M1~Mn, n은 1보다 큰 자연수를 의미한다.)을 포함한다. 상기 호스트(130) 및 다수의 FBDIMM(110,120)은 데이지 체인(Daisy Chain)으로 상호 연결되어 있고, 상기 FBDIMM은 통상 8개까지 연결될 수 있다.Each of the plurality of FBDIMMs 110 and 120 includes hubs 111 and 121 and a plurality of memories M1 to Mn, where n is a natural number greater than one. The host 130 and the plurality of FBDIMMs 110 and 120 are interconnected in a daisy chain, and up to eight FBDIMMs may be connected.

호스트(130)는 데이지 체인을 통해 어드레스, 커맨드 및 데이터를 패킷형식(Southbound Packet,이하 SB 패킷이라 한다.)으로 첫번째 FBDIMM(110)으로 전송한다. 상기 첫번째 FBDIMM(110)은 상기 SB를 허브(111)의 수신단(SRx)으로 수신 받음과 동시에 송신단(STx)을 통해 이웃한 FBDIMM(120)으로 전송한다. 두번째 FBDIMM(120)도 상기 첫번째 FBDIMM과 마찬가지로 허브(121)의 수신단(SRx)으로 수신 받음과 동시에 송신단(STx)을 통해 이웃한 FBDIMM(미도시)으로 전송한다.The host 130 transmits the address, command, and data to the first FBDIMM 110 in a packet form (Southbound Packet, hereinafter referred to as SB packet) through a daisy chain. The first FBDIMM 110 receives the SB to the receiving end SRx of the hub 111 and simultaneously transmits the SB to the neighboring FBDIMM 120 through the transmitting end STx. Like the first FBDIMM, the second FBDIMM 120 is also received by the receiving end SRx of the hub 121 and simultaneously transmitted to the neighboring FBDIMM (not shown) through the transmitting end STx.

또한 두번째 FBDIMM(120)에서 호스트로의 데이터의 전송(Northbound Packet, 이하 NB 패킷이라 한다.)은 허브(121)의 NB 송신단(NTx)에서 인접한 첫번째 FBDIMM(110)상의 허브(111)의 NB 수신단(NRx)으로 전송된다. 첫번째 FBDIMM(110)상의 허브(111)의 NB 송신단(NTx)은 상기 전송된 NB를 호스트(130)로 전송한다. In addition, the transmission of data from the second FBDIMM 120 to the host (Northbound Packet) is referred to as the NB receiving end of the hub 111 on the first FBDIMM 110 adjacent to the NB transmitting end NTx of the hub 121. Transmitted at (NRx). The NB transmitting end NTx of the hub 111 on the first FBDIMM 110 transmits the transmitted NB to the host 130.

상기와 같이 호스트와 다수개의 FBDIMM은 패킷형식의 고속의 데이터 등을 송수신한다.As described above, the host and the plurality of FBDIMMs transmit and receive high-speed data and the like in packet form.

상기 FBDIMM의 테스트에는 FBDIMM 제조상의 결함 및 FBDIMM상에 실장된 메모리의 결함을 테스트하는 메모리 BIST(Built In Self Test, 이하 MBIST라 한다.)와 호스트와 또는 각각의 FBDIMM상의 허브들의 연결상태를 테스트하는 인터페이스 BIST(이하 IBIST라 한다.)가 있다.The test of the FBDIMM includes testing a connection between a memory BIST (Built In Self Test, MBIST) and a host or hubs on each FBDIMM, which test a defect in manufacturing a FBDIMM and a defect in a memory mounted on the FBDIMM. There is an interface BIST (hereinafter referred to as IBIST).

종래의 MBIST의 수행방법은 FBDIMM상의 허브가 호스트의 SM(System Management)BUS로부터 MBIST 명령을 인가 받아 허브내의 MBIST블록을 활성화시켜 FBDIMM상에 탑재된 메모리들을 테스트 하고 그 테스트 결과를 허브의 레지스터(미도시)에 저장한다. 그 후 호스트는 MBIST 결과를 판정하기 위해 SMBUS를 통해 상기 FBDIMM상의 허브의 레지스터에 저장된 테스트 결과를 판독하여 MBIST의 PASS 또는 FAIL을 판정한다.In the conventional method of performing MBIST, the hub on the FBDIMM receives the MBIST command from the host's SM (System Management) BUS to activate the MBIST block in the hub to test the memory mounted on the FBDIMM, and the result of the test is the register of the hub. Store in The host then reads the test results stored in the register of the hub on the FBDIMM via SMBUS to determine MBIST results to determine PASS or FAIL of the MBIST.

도2는 종래의 IBIST를 나타내는 개략도로서, 두번째 FBDIMM(120)에 IBIST를 수행하는 것을 나타낸다. Figure 2 is a schematic diagram showing a conventional IBIST, showing performing the IBIST on the second FBDIMM 120.

호스트(130)의 SB 송신단(STx)에서 첫번째 FBDIMM(110)상의 허브(111)의 SB 수신단(SRx)으로 일정한 데이터 패턴(1,2,3; 102)을 인가하고 허브(111)의 SB 송신단(STx)은 인가 받은 데이터 패턴을 인접한 두번째 FBDIMM(120)상의 SB 수신단(SRx)으로 전송한다. A constant data pattern (1, 2, 3; 102) is applied from the SB transmitting end STx of the host 130 to the SB receiving end SRx of the hub 111 on the first FBDIMM 110, and the SB transmitting end of the hub 111 is applied. The STx transmits the applied data pattern to the SB receiving end SRx on the second adjacent FBDIMM 120.                         

두번째 FBDIMM(120)은 수신된 상기 데이터 패턴을 NB 송신단(NTx)을 통해 첫번째 FBDIMM(110)상의 허브의 NB 수신단(NRx)으로 전송한다. 첫번째 FBDIMM(110)은 상기 수신된 데이터 패턴을 NB 송신단(NTx)을 통해 다시 호스트(130)의 NB 수신단(NRx)로 돌려보낸다. The second FBDIMM 120 transmits the received data pattern to the NB receiving end NRx of the hub on the first FBDIMM 110 through the NB transmitting end NTx. The first FBDIMM 110 returns the received data pattern back to the NB receiving end NRx of the host 130 through the NB transmitting end NTx.

호스트(130)는 NB 수신단(NRx)에서 돌아오는 데이터 패턴(104)과 첫번째 FBDIMM(110)의 SB 수신단(SRx)로 송신한 데이터 패턴(102)을 비교하여 IBIST의 PASS 또는 FAIL을 판정한다.The host 130 compares the data pattern 104 returned from the NB receiver NRx with the data pattern 102 transmitted to the SB receiver SRx of the first FBDIMM 110 to determine PASS or FAIL of IBIST.

상기와 같이 종래에는 FBDIMM상의 허브에서 MBIST를 수행한 후 허브 상의 레지스터에 그 결과를 저장한 후 호스트에서 SMBUS를 통해 레지스터 값을 읽어서 각각의 MBIST 결과를 판정하게 된다. As described above, the MBIST is performed in the hub on the FBDIMM, the result is stored in a register on the hub, and the MBIST results are determined by reading the register value through the SMBUS in the host.

즉, MBIST를 수행하고 그 결과를 판정하기 위해 한번의 명령을 더 수행해야 할 뿐만 아니라, MBIST와 IBIST를 따로 수행함으로 인해 테스트에 소요되는 시간이 오래 걸리는 문제점이 발생한다. That is, in addition to performing one more command to perform MBIST and determining the result, a problem that the test takes a long time occurs because MBIST and IBIST are separately performed.

따라서 본 발명은 상술한 종래 기술의 문제점을 해결하기 위해 MBIST 수행 결과를 IBIST 수행 결과와 함께 판정하는 메모리 모듈 테스트 방법을 제공함을 목적으로 한다. Accordingly, an object of the present invention is to provide a memory module test method for determining an MBIST execution result together with an IBIST execution result in order to solve the above-described problems of the related art.

상기 목적을 달성하기 위하여, 본 발명의 일 특징에 따른 메모리 모듈 테스트 방법은 호스트로부터 메모리 모듈상의 허브에 메모리 BIST 명령을 인가하는 단 계; 상기 메모리 모듈에 탑재된 메모리에 메모리 BIST를 수행하는 단계; 상기 메모리 BIST 결과를 상기 허브의 레지스터에 저장하는 단계; 상기 호스트로부터 상기 허브에 인터페이스 BIST 명령과 테스트 데이터 패턴을 인가하는 단계; 상기 허브에서 인터페이스 BIST를 수행하는 단계; 상기 인터페이스 BIST 결과와 상기 레지스터에 저장된 메모리 BIST 결과를 함께 상기 호스트로 전송하는 단계를 포함하는 것을 특징으로 한다.In order to achieve the above object, a memory module test method according to an aspect of the present invention comprises the steps of applying a memory BIST command from the host to the hub on the memory module; Performing a memory BIST on a memory mounted in the memory module; Storing the memory BIST results in a register of the hub; Applying an interface BIST command and a test data pattern from the host to the hub; Performing an interface BIST at the hub; And transmitting the interface BIST result and the memory BIST result stored in the register together to the host.

본 발명의 다른 특징에 따르면, 데이지 체인으로 연결되고 각각 허브를 갖는 다수개의 메모리 모듈 시스템의 테스트 방법에 있어서, 호스트로부터 상기 다수개의 메모리 모듈로 메모리 BIST 명령을 인가 하는 단계; 상기 다수개의 메모리 모듈의 각각의 허브에서 상기 모듈에 탑재된 다수개의 메모리에 메모리 BIST를 수행하는 단계; 상기 메모리 BIST결과를 상기 각각의 허브의 레지스터에 저장하는 단계; 상기 호스트로부터 상기 다수개의 메모리 모듈 중 특정된 메모리 모듈로 인터페이스 BIST 명령 및 테스트 데이터 패턴을 인가 하는 단계; 상기 특정된 메모리 모듈상의 허브에서 인터페이스 BIST를 수행하고 인터페이스 BIST 수행 결과와 함께 상기 각각의 레지스터에 저장된 메모리 BIST 결과를 상기 호스트로 전송하는 단계를 포함하는 것을 특징으로 한다.According to another aspect of the present invention, a method of testing a plurality of memory module systems daisy chained and each having a hub, the method comprising: applying a memory BIST command from a host to the plurality of memory modules; Performing memory BIST on a plurality of memories mounted in the module at each hub of the plurality of memory modules; Storing the memory BIST results in registers of the respective hubs; Applying an interface BIST command and a test data pattern from the host to a specified memory module of the plurality of memory modules; Performing an interface BIST at the hub on the specified memory module and transmitting the memory BIST result stored in each register together with the result of performing the interface BIST to the host.

이하, 상기한 본 발명의 목적을 실시하기 위한 바람직한 실시 예에 대해 첨부 도면을 참조하여 구체적으로 살펴보기로 한다.Hereinafter, exemplary embodiments for carrying out the above-described objects of the present invention will be described in detail with reference to the accompanying drawings.

도3는 본 발명의 실시 예에 따른 메모리 모듈 테스트 순서도를 나타내고, 도4는 본 발명의 일실시예에 따른 메모리 모듈 또는 메모리 모듈 시스템의 테스트 과 정을 설명하기 위한 메모리 모듈 시스템(200)의 개략도를 나타낸다.3 illustrates a memory module test flowchart according to an embodiment of the present invention, and FIG. 4 is a schematic diagram of a memory module system 200 for explaining a test process of a memory module or a memory module system according to an embodiment of the present invention. Indicates.

이하 도3과 4를 참고로 본 발명의 실시 예를 상세히 설명한다. 호스트(130)는 다수개의 FBDIMM(110,120)상의 허브(111,121)에 SMBUS를 통해 MBIST 명령을 인가한다(단계 1). 상기 MBIST의 명령에 의해 FBDIMM상의 허브(111,121)에 있는 MBIST블록들(115, 125)은 활성화되고 메모리 인터페이스(113, 123)를 통해 상기 FBDIMM상에 탑재된 메모리들에 일정한 테스트 패턴을 인가하여 MBIST를 수행한다(단계 2). 그 후 MBIST 수행 결과 즉, PASS 또는 FAIL의 정보 R 을 허브(111,121)상의 레지스터(117,127)에 저장한다(단계 3). 상기 MBIST는 하나의 FBDIMM 뿐만 아니라 다수개의 FBDIMM을 동시에 테스트 할 수 도 있다.Hereinafter, embodiments of the present invention will be described in detail with reference to FIGS. 3 and 4. The host 130 applies MBIST commands to the hubs 111 and 121 on the plurality of FBDIMMs 110 and 120 via SMBUS (step 1). MBIST blocks 115 and 125 in the hubs 111 and 121 on the FBDIMM are activated by the MBIST command, and a predetermined test pattern is applied to the memories mounted on the FBDIMM through the memory interfaces 113 and 123. (Step 2). After that, the MBIST execution result, that is, the information R of PASS or FAIL is stored in the registers 117 and 127 on the hubs 111 and 121 (step 3). The MBIST can test not only one FBDIMM but also multiple FBDIMMs at the same time.

도 4를 참조하면, 상기 MBIST 테스트 진행 후에 호스트는 두번째의 FBDIMM(120)의 IBIST를 위해 어드레스, IBIST 명령 및 테스트 데이터 패턴(1,2,3; 106)을 첫번째 FBDIMM(110)의 허브(111)의 SB 수신단(SRx)에 인가 한다(단계 4). 상기 첫번째 FBDIMM(110)의 허브(111)의 SB 송신단(STx)은 상기 어드레스, 명령 및 테스트 데이터 패턴(1,2,3)을 두번째 FBDIMM(120)의 허브(121)의 SB 수신단(SRx)에 인가한다. 상기 두번째 FBDIMM(120)의 허브(121)의 NB 송신단(NTx)은 SB 수신단(SRx)으로 인가된 상기 테스트 데이터 패턴(1,2,3)을 첫번째 FBDIMM(110)상의 NB 수신단(NRx)으로 전송하는 과정을 통하여 IBIST 테스트를 수행한다.(단계 5) 이때, IBIS 결과인 상기 FBDIMM(110, 120)을 거친 테스트 패턴(108)을 MBIST결과가 저장된 레지스터(117, 127)로부터 MBIST 결과정보인 R과 함께 첫번째 FBDIMM(110)상의 NB 수신단(NRx)으로 전송한다.(단계 6) Referring to FIG. 4, after the MBIST test is performed, the host sends an address, an IBIST command, and a test data pattern (1, 2, 3; 106) for the IBIST of the second FBDIMM 120 to the hub 111 of the first FBDIMM 110. Is applied to the SB receiving end SRx (step 4). The SB transmitting end STx of the hub 111 of the first FBDIMM 110 transmits the address, command, and test data patterns 1, 2, and 3 to the SB receiving end SRx of the hub 121 of the second FBDIMM 120. To apply. The NB transmitting end NTx of the hub 121 of the second FBDIMM 120 transfers the test data patterns 1, 2, and 3 applied to the SB receiving end SRx to the NB receiving end NRx on the first FBDIMM 110. The IBIST test is performed through the transmission process. (Step 5) At this time, the test pattern 108 that has passed the FBDIMMs 110 and 120, which is the IBIS result, is the MBIST result information from the registers 117 and 127 where the MBIST result is stored. R is transmitted to the NB receiver (NRx) on the first FBDIMM 110 (step 6).                     

즉, 상기 첫번째 및 두번째 FBDIMM(110, 120)을 거친 IBIST 데이터 패턴(1,2,3; 108) 및 MBIST 결과 R은 NB 송신단(NTx)를 통해 호스트(130)로 전송된다. 호스트(130)는 호스트로 전송된 상기 IBIST 데이터 패턴(1,2,3; 108)을 호스트(130)에서 첫번째 FBDIMM으로 송신된 데이터 패턴(1,2,3; 106)과 비교하여 IBIST 결과의 PASS 또는 FAIL을 판정함과 아울러 MBIST결과 정보 R을 판독하여 MBIST PASS 또는 FAIL을 함께 판정한다.(단계 7)That is, the IBIST data patterns (1, 2, 3; 108) passing through the first and second FBDIMMs 110 and 120 and the MBIST result R are transmitted to the host 130 through the NB transmitting end NTx. The host 130 compares the IBIST data patterns (1, 2, 3; 108) transmitted to the host with the data patterns (1, 2, 3; 106) transmitted from the host 130 to the first FBDIMM. In addition to determining PASS or FAIL, MBIST result information R is read to determine MBIST PASS or FAIL together (step 7).

상기에서는 두번째 FBDIMM의 IBIST수행 결과와 두번째 MBIST 결과만을 함께 호스트로 전송하는 것을 예를 들었지만, 첫번째의 FBDIMM의 레지스터에 저장된 MBIST결과도 두번째 FBDIMM의 IBIST수행 결과와 함께 전송될 수도 있다.In the above example, only the IBIST performance result of the second FBDIMM and the second MBIST result are transmitted together to the host. However, the MBIST result stored in the register of the first FBDIMM may be transmitted together with the IBIST performance result of the second FBDIMM.

본 발명은 도면에 도시된 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식를 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 것을 이해할 것이다. 따라서 본 발명의 기술적 보호 범위는 첨부된 청구범위의 기술적 사상에 의해 정해져야 할 것이다.Although the present invention has been described with reference to the embodiments illustrated in the drawings, this is merely exemplary, and those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Therefore, the technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

상기에서와 같이 본 발명에 따른 메모리 모듈 테스트 방법은 MBIST의 수행 결과와 IBIST 수행 결과를 함께 호스트가 판정할 수 있기에 그 테스트 시간이 단축되는 효과가 있다.As described above, the memory module test method according to the present invention has the effect of shortening the test time since the host can determine the result of performing the MBIST and the result of performing the IBIST.

Claims (6)

호스트로부터 메모리 모듈상의 허브에 메모리 BIST 명령을 인가하는 단계;Applying a memory BIST command from a host to a hub on the memory module; 상기 허브에서 상기 메모리 모듈에 탑재된 메모리에 메모리 BIST를 수행하는 단계;Performing a memory BIST on a memory mounted in the memory module at the hub; 상기 메모리 BIST 결과를 상기 허브의 레지스터에 저장하는 단계;Storing the memory BIST results in a register of the hub; 상기 호스트로부터 상기 메모리 모듈상의 허브에 인터페이스 BIST 명령과 테스트 데이터 패턴을 인가하는 단계;Applying an interface BIST command and a test data pattern from the host to a hub on the memory module; 상기 허브에서 인터페이스 BIST를 수행하는 단계;Performing an interface BIST at the hub; 상기 인터페이스 BIST 결과와 상기 레지스터에 저장된 메모리 BIST 결과를 함께 상기 호스트로 전송하는 단계로 구성되는 메모리 모듈 테스트 방법. And transmitting the interface BIST result and the memory BIST result stored in the register together to the host. 제1 항에 있어서, 상기 호스트에서 상기 인터페이스 BIST 결과와 상기 테스트 데이터 패턴을 비교하는 단계를 더 구비하는 메모리 모듈 테스트 방법.The method of claim 1, further comprising comparing the test data pattern with the interface BIST result at the host. 제2항에 있어서, 상기 호스트에서 상기 레지스터에 저장된 메모리 BIST 결과를 통해 MBIST의 PASS 또는 FAIL을 판정하는 단계를 더 구비하는 메모리 모듈 테스트 방법. The memory module test method of claim 2, further comprising determining, by the host, PASS or FAIL of MBIST based on a memory BIST result stored in the register. 데이지 체인으로 연결되고 각각 허브를 갖는 다수개의 메모리 모듈 시스템의 테스트 방법에 있어서,A method of testing a plurality of memory module systems that are daisy chained and each have a hub, 호스트로부터 상기 다수개의 메모리 모듈로 메모리 BIST 명령을 인가 하는 단계;Applying a memory BIST command from the host to the plurality of memory modules; 상기 다수개의 메모리 모듈의 각각의 허브에서 상기 모듈에 탑재된 다수개의 메모리에 메모리 BIST를 수행하는 단계;Performing memory BIST on a plurality of memories mounted in the module at each hub of the plurality of memory modules; 상기 메모리 BIST결과를 상기 각각의 허브의 레지스터에 저장하는 단계;Storing the memory BIST results in registers of the respective hubs; 상기 호스트로부터 상기 다수개의 메모리 모듈 중 특정된 메모리 모듈로 인터페이스 BIST 명령 및 테스트 데이터 패턴을 인가 하는 단계;Applying an interface BIST command and a test data pattern from the host to a specified memory module of the plurality of memory modules; 상기 특정된 메모리 모듈상의 허브에서 인터페이스 BIST를 수행하고 인터페이스 BIST 수행 결과와 함께 상기 각각의 레지스터에 저장된 메모리 BIST 결과를 상기 호스트로 전송하는 단계를 포함하는 메모리 모듈 시스템 테스트 방법.Performing an interface BIST at the hub on the specified memory module and transmitting a memory BIST result stored in each register along with an interface BIST result to the host. 제4 항에 있어서, 상기 호스트는 인터페이스 BIST결과와 상기 테스트 데이터 패턴을 비교하는 단계를 더 포함하는 메모리 모듈 시스템 테스트 방법.The method of claim 4, wherein the host further comprises comparing an interface BIST result with the test data pattern. 제5항에 있어서, 상기 호스트는 상기 각각의 허브의 레지스터에 저장된 MBIST결과를 통해 MBIST의 PASS 또는 FAIL을 판정하는 단계를 더 포함하는 메모리 모듈 시스템 테스트 방법.6. The method of claim 5, wherein the host further comprises determining PASS or FAIL of MBIST based on MBIST results stored in registers of the respective hubs.
KR1020040070179A 2004-09-03 2004-09-03 Method of testing memory module having a build-in self test function and memory module system KR20060021440A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040070179A KR20060021440A (en) 2004-09-03 2004-09-03 Method of testing memory module having a build-in self test function and memory module system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040070179A KR20060021440A (en) 2004-09-03 2004-09-03 Method of testing memory module having a build-in self test function and memory module system

Publications (1)

Publication Number Publication Date
KR20060021440A true KR20060021440A (en) 2006-03-08

Family

ID=37128263

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040070179A KR20060021440A (en) 2004-09-03 2004-09-03 Method of testing memory module having a build-in self test function and memory module system

Country Status (1)

Country Link
KR (1) KR20060021440A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7689879B2 (en) * 2003-09-12 2010-03-30 Micron Technology, Inc. System and method for on-board timing margin testing of memory modules

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7689879B2 (en) * 2003-09-12 2010-03-30 Micron Technology, Inc. System and method for on-board timing margin testing of memory modules

Similar Documents

Publication Publication Date Title
US7299313B2 (en) System, method and storage medium for a memory subsystem command interface
US7343533B2 (en) Hub for testing memory and methods thereof
US7890811B2 (en) Method and apparatus for improved memory reliability, availability and serviceability
US7471538B2 (en) Memory module, system and method of making same
JP4963704B2 (en) Memory device and system
US5923682A (en) Error correction chip for memory applications
US7979616B2 (en) System and method for providing a configurable command sequence for a memory interface device
US20080019198A1 (en) Fully-Buffered Memory-Module with Redundant Memory Buffer in Serializing Advanced-Memory Buffer (AMB) for Repairing DRAM
US20080077732A1 (en) Memory module system and method for operating a memory module
KR20080039466A (en) Methods and apparatus of stacking drams
KR100703969B1 (en) Apparatus for testing memory module
KR20050118106A (en) Method of testing memory module having a hub and a hub of memory module for testing the same
WO2002029824A2 (en) System and method for testing integrated circuit devices
KR100713013B1 (en) Memory module and method for test it
US7966469B2 (en) Memory system and method for operating a memory system
US9442658B2 (en) Apparatuses and methods including selectively providing a single or separate chip select signals
US7363565B2 (en) Method of testing apparatus having master logic unit and slave logic unit
KR100597473B1 (en) Method of Testing Memory Module and Hub of Memory Module of the same
CA2030939C (en) Memory card resident diagnostic testing
KR20060021440A (en) Method of testing memory module having a build-in self test function and memory module system
KR100612127B1 (en) Method for testing memory module and hub of memory module for the same
US20230350809A1 (en) Memory device including address table and operating method for memory controller
CN117667786A (en) Data transmission method of electronic equipment and electronic equipment
CN117909273A (en) Computing equipment
KR20060027088A (en) Method for testing memory module and hub of memory module for the same

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination