KR20060016753A - 라운드 로빈 자원 조정 방법 및 장치 - Google Patents

라운드 로빈 자원 조정 방법 및 장치 Download PDF

Info

Publication number
KR20060016753A
KR20060016753A KR1020057019845A KR20057019845A KR20060016753A KR 20060016753 A KR20060016753 A KR 20060016753A KR 1020057019845 A KR1020057019845 A KR 1020057019845A KR 20057019845 A KR20057019845 A KR 20057019845A KR 20060016753 A KR20060016753 A KR 20060016753A
Authority
KR
South Korea
Prior art keywords
token
coordinator
requestor
tree
finite state
Prior art date
Application number
KR1020057019845A
Other languages
English (en)
Inventor
마이클 제이. 메이어
드류 윈가드
볼프-디트리히 베버
Original Assignee
소닉스, 인코퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소닉스, 인코퍼레이티드 filed Critical 소닉스, 인코퍼레이티드
Publication of KR20060016753A publication Critical patent/KR20060016753A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
    • G06F13/37—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a physical-position-dependent priority, e.g. daisy chain, round robin or token passing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

라운드 로빈 자원 조정 기법을 위한 방법 및 장치가 개시된다. 라운드 로빈 토큰 조정을 제공하는 장치는 적어도 2개의 토큰 조정자를 포함하며, 각각의 토큰 조정자는 적어도 2개의 하부 트리가 접속되는 노드에 관련되고, 각각의 하부 트리는 토큰 조정자 또는 유한 상태 머신 요청자를 포함한다.

Description

라운드 로빈 자원 조정 방법 및 장치{A METHOD AND APPARATUS FOR ROUND ROBIN RESOURCE ARBITRATION}
본 발명은 자원 조정에 관한 것으로, 보다 구체적으로는 자원 조정을 위한 라운드 로빈 기법에 관한 것이다.
다수의 요청자에 의해 공유되는 자원이 있고 한 요청자만이 지정된 기간(일반적으로 한 클록 주기)에 자원을 이용할 수 있을 경우, 요청들을 받아 한 요청자에게만 자원의 이용이 허가되도록 보장하는 조정자를 가질 필요가 있다. 고유 자원들의 예로는 네트워크, 버스 및 실리콘 백플레인이 있다. 공유 자원의 소유권은 "토큰"의 소유권으로 명시될 수 있다. 라운드 로빈 조정은 자원에 대해 동등하고 공정한 액세스를 보장하기 때문에 일반적으로 사용되는 조정 방책이다. 라운드 로빈 조정 방책에서는 요청자들에게 일정한 순서의 우선순위 순번이 할당된다. 예를 들어, 3명의 요청자의 순서는 R1, R2, R3, 그리고 다시 R1이 될 수 있다. 마지막으로 토큰이 부여된 요청자는 가장 낮은 우선순위가 되고, 그 후의 요청자는 가장 높은 우선순위가 된다. 예를 들어, R2가 요청이 허가된 마지막 유닛이었다면, R3가 가장 높은 우선순위가 되고, 이어서 R1, 마지막으로 R3가 된다. R3가 요청하여 토큰이 부여되면, R3는 가장 낮은 우선순위이므로 조정 순서는 R1, R2, R3가 된다.
토큰의 소유권은 자원의 소유권 및 가장 낮은 우선순위의 요청자를 지시한다. 공유 자원의 충분한 이용을 위해 각 주기에 새로운 요청을 허가할 수 있는 것이 일반적으로 바람직하며, 이는 토큰이 한 주기 내에서 어떤 소유자로부터 다음 소유자로 넘어갈 수 있어야 한다는 것을 의미한다. 토큰의 소유권은 동일 주기에서 또는 다음 주기에서 공유 자원의 소유권을 수반할 수 있다.
이러한 토큰 전달 기법의 종래 기술의 구현이 도 1에 도시된 분산형 데이지 체인(daisy chain)이다. 이 예에서 각 요청자는 토큰을 소유할 때 "1"인 하나의 상태 비트를 가지며, 이는 그 요청자에게 자원의 이용이 허가되었고 다음 조정 주기에 대해 가장 낮은 우선순위라는 것을 의미한다. 요청자가 토큰을 필요로 하지 않는다면, 다음의 더 낮은 우선순위 요청자에게 토큰이 제공된다. 이 프로세스는 액티브 요청자가 있거나 현재 토큰 소유자에게 되돌아갈 때까지 링을 계속해서 돈다. 요청자에게 토큰이 부여되면, 현재 토큰을 소유하고 있는 요청자가 가장 낮은 우선순위가 되고, 링에서 다음 요청자가 가장 높은 우선순위가 된다. 주기 내에 요청자들이 없다면 토큰은 이동하지 않는다. 그러나 데이지 체인 구현은 정적 타이밍 분석에 문제가 되는 잘못된 결합 루프에 대처해야 한다. 더욱이, 링에서의 요청자 수 및 링의 길이에 따라 링의 타이밍이 선형적으로 떨어진다.
도 2는 모든 요청 신호들이 중앙 조정 유닛에 전송될 필요가 있는 중앙 집중식 조정 방식을 나타내며, N개의 우선순위 인코더 중 하나가 이네이블(enable) 된다. 이러한 방식의 조합 로직은 요청자 수의 제곱에 따라 증대한다. 또한, 요청 및 허가 신호에 삽입되는 리피터들로부터의 지연은 물론, 요청 입력들에 대한 상당 한 팬-아웃(fan-out) 지연 및 허가 출력들에 대한 팬-인(fan-in) 지연이 일어나 이들을 중앙 조정자에 그리고 중앙 조정자로부터 분배한다.
도 8은 4개의 요청 신호를 가진 트리 구조의 토큰 링을 나타낸다. 트리는 서로 계층적으로 접속된 통합기들로 구성된다. 리프(leaf)들은 각 개시자에서 현재 토큰 링 상태 머신에 대해 단 하나의 로컬 접속을 갖는 통합기들이다. 트리의 최상위(또는 루트)는 상부로부터의 허가 입력이 배선되고 상부로의 요청 출력이 무시되는 통합기이다. 통합기들은 하부로부터의 3개의 입력을 가지며, 하나는 왼쪽, 하나는 오른쪽, 나머지 하나는 로컬 개시자에 접속되지만, 기능은 2개 또는 그 이사의 입력에 대해 작동한다. 각 요청자는 원-핫(one-hot) 4 비트 요청 입력을 갖는다. 트리는 n개의 4 비트 요청을 가지며, n은 집합되는 낮은 레벨의 요청자 수이다. 4 비트의 요청 입력은 다음과 같은 의미를 갖는다:
HAVETOKEN은 토큰을 갖고 있으며 가장 높은 우선순위의 요청자이다.
GENTOKEN은 토큰을 갖고 있지만 가장 낮은 우선순위의 요청자이다.
WANTTOKEN은 토큰을 안 갖고 있지만 토큰을 원한다.
NOTOKEN은 토큰을 안 갖지 있지만 토큰을 원하지 않는다.
또한, 트리의 각 노드는 n개의 단일 비트 허가 다운스트림 및 하나의 원-핫 4 비트 업스트림을 출력하며, 하기의 식으로 구현된다. 또한, 업스트림으로부터 단일 비트 허가의 추가 입력을 갖는다.
root[HAVETOKEN] = rightF[HAVETOKEN]
OR localF[HAVETOKEN]
OR lestF[HAVETOKEN]
OR (leftF[GENTOKEN] AND localF[WANTTOKEN])
OR (leftF[GENTOKEN] AND rightF[WANTTOKEN])
OR (localF[GENTOKEN] AND rightF[WANTTOKEN])
root[GENTOKEN] = rightF[GENTOKEN]
OR (localF[GENTOKEN] AND !rightF[WANTTOKEN])
OR (leftF[GENTOKEN] AND !rightF[WANTTOKEN]) AND !localF[WANTTOKEN])
root[WANTTOKEN] = (rightF[WANTTOKEN] AND (localF[NOTOKEN] OR localF[WANTTOKEN]) AND (leftF[NOTOKEN] OR leftF[WANTTOKEN]))
OR (localF[WNATTOKEN] AND (leftF[NOTOKEN] OR leftF[WANTTOKEN]) AND !rightF[HAVETOKEN] AND !rightF[GENTOKEN])
OR (leftF[WNATTOKEN] AND !localF[HAVETOKEN] AND !localF[GENTOKEN] AND !rightF[HAVETOKEN] AND !rightF[GENTOKEN])
root[NOTOKEN] = rightF[NOTOKEN] AND localF[NOTOKEN] AND leftF[NOTOKEN]
rootF = root (고속 버퍼를 가짐)
rootS = root (저속 버퍼를 가짐)
rightGnt = rootGnt AND (right[HAVETOKEN]
OR (rightS[WANTTOKEN] AND localS[GENTOKEN])
OR (rightS[WANTTOKEN] AND localS[NOTOKEN] AND leftF[GENTOKEN])
OR (rightS[WANTTOKEN] AND localS[NOTOKEN] AND leftS[NOTOKEN])
OR (rightS[GENTOKEN] AND localS[NOTOKEN] AND leftS[NOTOKEN]))
localGnt = rootGnt AND (localS[HAVETOKEN]
OR (localS[WANTTOKEN] AND leftS[GENTOKEN])
OR (localS[WANTTOKEN] AND leftS[NOTOKEN] AND !rightS[HAVETOKEN])
OR (localS[GENTOKEN] AND leftS[NOTOKEN] AND rightS[NOTOKEN]))
leftGnt = rootGnt AND (leftS[HAVETOKEN]
OR (leftS[WANTTOKEN] AND !localS[HAVETOKEN] AND !(rightS[WANTTOKEN] AND localS[GENTOKEN]) AND !(rightS[HAVETOKEN])
OR (leftS[GENTOKEN] AND localS[NOTOKEN] AND rightS[NOTOKEN]))
토큰 조정자에 대한 미사용 입력들은 타이-오프(tie-off) 되며, NOTOKEN 입력은 1로 제한되고, 나머지는 0으로 제한된다. 루트 허가 신호는 1로 제한된다.
이러한 구현의 타이밍을 향상시키기 위해 요청이 2회 전송되는데, 한 번은 루트에 요청하는데 사용하는 고속 타이밍(rootF)에 대한 대형 버퍼로, 한 번은 허가 다운 로직(rootS)에 대해 더욱 늦춰진 타이밍으로 전송된다. 따라서 이러한 구현은 실제로 8개의 신호를 사용하여 트리 위로 요청을 전송한다. 이는 다른 방법들에 비해 상당히 많은 배선을 요구하므로 불리하다.
라운드 로빈 자원 조정 기법을 위한 방법 및 장치가 개시된다. 라운드 로빈 토큰 조정을 제공하는 장치는 적어도 2개의 토큰 조정자를 포함하며, 각각의 토큰 조정자는 적어도 2개의 하부 트리가 접속되는 노드에 관련되고, 각각의 하부 트리는 토큰 조정자 또는 유한 상태 머신 요청자를 포함한다.
본 발명은 한정이 아니라 예로서 설명되며, 첨부 도면들은 비슷한 엘리먼트들에 동일 참조 부호를 붙인다.
도 1은 종래 기술의 데이지 체인 토큰 조정 기법의 구현이다.
도 2는 종래 기술의 중앙 집중식 토큰 조정 기법의 구현이다.
도 3a는 본 발명의 라운드 로빈 조정 기법을 이용한 예시적인 칩 레이아웃이다.
도 3b는 도 3a의 레이아웃을 이용하여 획득한 조정 트리 구조를 나타낸다.
도 4는 본 발명에 따른 토큰 트리 구조의 일 실시예를 나타낸다.
도 5a는 토큰 링 조정자 셀의 일 실시예를 나타낸다.
도 5b는 토큰 링 조정자 셀의 다른 실시예를 나타낸다.
도 6a는 토큰 링 조정자 루트 셀의 일 실시예를 나타낸다.
도 6b는 토큰 링 조정자 루트 셀의 다른 실시예를 나타낸다.
도 7은 토큰 링 조정을 나타내는 유한 상태 머신의 일 실시예를 나타낸다.
도 8은 조정자들 사이의 8-배선을 이용하는 분산형 트리 구조 조정자를 나타낸다.
라운드 로빈 조정을 위한 방법 및 장치가 개시된다. 공유 자원에 대한 조정은 많은 시스템의 성능에 결정적이다. 라운드 로빈 조정은 간소함 및 공평함 때문에 우수한 조정 방책이다. 요청자들이 분산되면, 요청을 수신하고 그 요청의 허가를 되돌려보내는데 걸리는 시간이 조정에 걸리는 시간만큼 결정적일 수 있다.
트리 기반 조정 구조는 도 3a에서 알 수 있듯이 집적 회로 칩의 2-D 구조로 거리를 효과적으로 횡단할 수 있다. 예를 들어, 집적 회로는 시스템-온-칩(SOC)일 수 있다.
도 3a의 레이아웃은 루트 노드 B1(310) 및 그 보조 노드들을 나타낸다. 도 3b는 도 3a의 칩의 요청자들에 의해 형성된 트리 구조를 나타낸다. 노드 B1~B11은 조정자 또는 요청자를 나타낸다. 도 3a에서 조정자들은 B1(루트), B2, B5, B3, B6, B7이다. 즉, (로컬 요청자 외에도) 적어도 하나의 보조 노드를 갖는 각각의 노드는 조정자를 갖는다. 이는 도 4에 더욱 상세히 나타낸다.
노드의 실제 순서는 루트에서 임의의 리프로의 최대 길이를 최소화하도록 선택될 수 있다. 따라서, 일 실시예에 대해 설계자는 노드들의 순서를 최적화하여 트리의 균형을 맞출 수 있다. 그러므로 설계자는 루트 노드를 선택하고, 노드들 사이의 접속을 선택하여 토큰의 최대 이동 시간을 최소화할 수 있다. 여기서, 최대 이동 시간은 요청자 B8에서 루트 B1까지 또는 요청자 B9에서 루트 B1까지이다. B8로부터의 이동에 대해 토큰은 업스트림으로 노드 B5 및 B2를 통과하여 루트 B1으로 뒤로 이동해야 한다. B9로부터의 이동에 대해 토큰은 위쪽으로 노드 B6 및 B3를 통과하여 루트 B1으로 뒤로 이동해야 한다. 트리의 루트는 루트에 접속된 2개의 하부 트리의 임계 경로들이 비교되는 경우에 최적의 위치에 배치된다. 하부 트리들 중 하나의 임계 경로가 다른 하부 트리보다 상당히 더 길다면, 더 긴 하부 트리의 루트를 전체 트리의 루트로 하는 것이 트리 지연의 균형을 맞추기 더 쉽다.
도 4의 구성에 의하면, 2개의 하부 트리 임계 경로는 6 단계를 따른다. 상술한 데이지 체인을 이용하여 회로가 구현되었다면, 최대 거리는 11 단계가 된다. 요청자의 수가 2배라면, 트리 구조에서 단계들의 수는 2만큼 증가하는 한편, 데이지 체인의 단계 수는 2배가 된다.
트리의 각 노드에서 분산 조정을 수행함으로써, 바람직한 라운드 로빈 조정 로직이 구현되고, 신호들은 칩을 통과할 때 버퍼링된다.
도 4는 도 3에 나타낸 칩에 라운드 로빈 조정을 구현하는데 필요한 조정자 FSM 및 조정자 셀들로 구성된 토큰 트리 구조를 나타낸다. 신호들이 이동해야 하 는 거리는 토큰 링 구조에서보다 짧다. 더욱이, 루트 또는 허브(410)를 통과하는 신호들의 수는 22개의 신호(11개의 요청자로부터 각각 2개)를 필요로 하는 중앙 집중식 조정자에 비해 토큰 조정자(420) 및 토큰 조정자(440)로부터 각각 3개로, 중앙 집중식 접근법에서보다 훨씬 더 적다.
분산 구현의 한 양상은 요청 신호가 트리 위로 전송될 때의 인코딩이다. 도 4에 나타낸 바와 같이, 2개의 신호가 트리로 요청을 상향 전송하는데 사용된다. 첫 번째는 토큰을 현재 이 하부 트리의 요청자들 중 하나가 보유하고 있고 나머지 트리에 있는 요청자들보다 높은 우선순위인 액티브 요청자들이 이 하부 트리에 없기 때문에 토큰이 이 하부 트리에 의해 루트를 향해 업스트림으로 전달되고 있는 것을 나타내는 생성 신호(G)이다. 두 번째는 이 하부 트리가 액티브 요청자들을 포함하지 않고 토큰을 보유하지 않는 것을 나타내는 전파 신호(P)이다.
일 실시예에서는, 동일 주기에서 G와 P 모두 결코 참이 아닐 것이다. 이 사실은 후술하는 몇 가지 최적화에 이르게 한다.
하부 트리에 대한 G 및 P 신호(rootG 및 rootP)가 로컬 및 하부 트리 P 및 G 입력으로부터 생성될 수 있다. 도 4에서 하부 트리 P 및 G 입력은 로컬 하부 트리에 대해 LocalG 및 LocalP, 왼쪽 하부 트리에 대해 LeftG 및 LeftP, 오른쪽 하부 트리에 대해 RightG 및 RightP로 나타낸다. 로컬 노드 및 하부 트리들이 모두 토큰을 전파하고 있다면, 하부 트리가 토큰을 전파하고 있다. 하부 트리 내의 라운드 로빈 순서는 토큰이 하부 트리로 내려갈 때 하부 트리의 G 출력의 생성 및 허가의 생성에 영향을 준다. 일 실시예에서, 라운드 로빈 순서는 로컬, 오른쪽, 왼쪽 이다.
허가(Gnt) 신호는 가장 높은 우선순위를 갖는 요청자에게 아래로 전파된다. 일 실시예에서, 우선순위는 로컬, 오른쪽, 왼쪽이다. 따라서, 도 4에 나타낸 예에서 라운드 로빈 순서는 F1, F3, F7, F11, F10, F6, F9, F2, F5, F8, F4, 그리고 다시 F1이다.
도 4는 2진 트리를 나타내고 있지만, 더 높은 차수의 트리로 확장될 수 있다. 특히, 로컬 노드 및 3개의 하부 트리를 갖는 트리가 특정 칩 설계에 유용하다. 예를 들어, 루트가 북쪽에 위치하면, 로컬 요청자 외에도 동쪽, 서쪽, 남쪽으로 확장하는 하부 트리들을 갖는 것이 유용하다. 2 방향 또는 3 방향으로부터 수렴하는 요청들이 있는 경우에 특히 로컬 요청자 없이 조정자를 갖는 것이 유용할 수도 있다. 다른 실시예에서, 이는 로컬 요청자 방향의 가지가 불필요하기 때문에 필수적인 것은 아니다. 따라서 추가 요청자들이 있으면, 조정 로직이 다른 요청에 의해 확장될 수도 있고, 다른 조정 노드가 삽입될 수도 있다.
로컬 노드, 왼쪽 하부 트리 및 오른쪽 하부 트리의 순서는 임의이며 조정의 공평함에는 영향을 주지 않지만, 조정자의 타이밍에는 영향을 준다. 조정의 순서는 왼쪽 및 오른쪽 하부 트리로부터의 경로들을 최적화해야 하는데, 이들은 일반적으로 원격이고, 이들이 하부 트리라면 여분의 로직 레벨을 수반하기 때문이다.
도 5a는 토큰 조정자의 일 실시예를 나타낸다. 도시한 예에서, 라운드 로빈 순서는 로컬, 오른쪽, 왼쪽이다. 이러한 순서가 주어지면, 하부 트리는 토큰을 왼쪽이 (LeftG를 U1에) 생성하거나 오른쪽이 생성하고 왼쪽이 전파하거나(U2), 토큰 을 로컬이 생성하고 왼쪽과 오른쪽 모두 전파(U3)할 때마다 토큰을 생성한다. 하부 트리는 하부 트리의 더 낮은 레벨들이 모두 토큰을 전파(U4)할 때 토큰을 전파한다. P는 한 레벨의 로직만을 필요로 하지만 G는 두 레벨을 필요로 하기 때문에 P는 G보다 더 빠르다.
도 5a에 나타낸 바와 같이, 토큰 조정 셀은 왼쪽 셀로부터의 RootG 생성을 최적화한다. 긴 2개의 하부 트리 중 왼쪽 하부 트리가 더 긴 임의의 규칙을 적응시킴으로써 RootG를 통과하는 경로들의 균형이 맞춰지는데, 이는 LeftG에서 RootG로의 경로가 단지 한 레벨의 로직(U1)인 반면, RightG에서 RootG로의 경로는 두 레벨(U2 및 U1)이기 때문이다.
이러한 순서 결정의 한 가지 중요성은 LeftGnt의 생성이 RightGnt와 LocalGnt보다 더 복잡하다는 점이다. 그러나 이러한 복잡성이 타이밍에 주는 영향은 로직을 재구성하고 타이밍 임계 신호 RootGnt로부터의 경로를 최적화함으로써 감소할 수 있다.
도 5b에서 알 수 있듯이, 이 경로는 U5, U8, U11을 U5A 및 U5B, U8A 및 U8B, U11A 및 U11B로 각각 변환함으로써 1개의 복합 게이트 또는 2개의 단순 2-입력 게이트로 간소화될 수 있다. 따라서 LeftGnt에 대한 타이밍은 RightGnt와 비교된다. 이러한 최적화는 게이트 레벨에 직접 또는 논리 합에 대한 타이밍 제약을 통해 이루어질 수도 있으며, RootGnt에서 LetGnt 및 RightGnt로의 경로는 다른 입력들로부터 조정자 셀로의 경로들보다 시간이 적게 걸리도록 제약을 받는다.
따라서, 도 5b에 나타낸 로직은 다음과 같다:
RootG = LeftG OR (RightG AND LeftP) OR (LocalG AND LeftP AND RightP)
RootP = LeftP OR RightP OR LocalP
LeftGnt = ((!LeftP AND RightP AND LocalG) OR (!LeftP AND RightG)) OR ((LocalP AND RightP) AND RootGnt)
RightGnt = (!RightP AND LocalG) OR ((LocalP AND !RightP) AND RootGnt)
LocalGnt = (!LocalP AND RootGnt)
일 실시예에서, 각 토큰 조정자는 동일하게 설계되며, 로컬, 왼쪽 및 오른쪽 하부 트리를 포함한다. 그러나 어떤 경우에는 접속될 수 있는 한 세트의 유한 상태 머신들 또는 조정자들만이 사용된다. 그 경우, 일 실시예에서는 조정자 노드에 대한 미사용 G 및 P 입력들은 0으로 타이-오프 된다. 이는 이 요청자에 관련된 불필요한 로직이 논리 합 사이에 제거될 수 있게 한다.
종래 기술에서 토큰 FSM은 단지 로컬 인터페이스에만 접속되었다. FSM을 왼쪽 또는 오른쪽 인터페이스에 접속하는 대신, FSM은 0으로 제한된 왼쪽 및 오른쪽 요청자를 갖는 조정 유닛에 접속된다. 이러한 타이-오프에 의한 논리 합은 조정 유닛에서 U12를 제외한 모든 게이트를 제거한다. U12는 P가 단정될 때 조정 유닛이 결코 허가를 받을 수 없기 때문에 불필요하다. 현재 설계에서 일 실시예에 대해, 조정 유닛은 하나 이상의 유닛 또는 하부 트리가 조정 유닛에 접속될 때에만 사용된다. 이는 왼쪽 및 오른쪽 하부 트리를 갖는 각 토큰 조정자에 대한 2개의 논리 게이트를 제거한다.
도 6a는 루트 노드 조정자의 일 실시예를 나타낸다. 루트 노드의 생성 신호 RootG는 도 6a에 나타낸 바와 같이 허가 입력 RootGnt로서 피드백된다. 이는 현재 위치 이후의 다른 노드들이 토큰을 요청하지 않을 때 트리의 맨 처음에서 토큰을 재시작하게 하는 루프를 완성한다.
그러나 RootG와 RootGnt의 직접 접속은 최적이 아니다. U8 항에 리던던시가 있으며, 결코 동시에 단정되지 않는 RightG 및 RightP가 모두 U8에(RightG는 U2 및 U2에 의해) 제공된다. 더욱이, RightGnt 및 LocalGnt 신호들을 계산하기 위해, 시스템은 먼저 RootGnt를 계산해야 한다. 따라서, RightGnt 및 LocalGnt가 계산되기 전에 지연이 있다.
도 6b는 이러한 지연을 없앤 최적화 루트 구조의 일 실시예를 나타낸다. 알 수 있는 바와 같이, 최적화 루트 구조에는 모든 출력에 대해 단 2개의 계층이 있다.
따라서, 도 6b에 나타낸 로직은 다음과 같다:
LeftGnt = (!LeftP AND RightG) OR (!LeftP AND RightP AND LocalG) OR (LeftG AND RightP AND LocalP)
RightGnt = (!RightP AND LocalG) OR (!RightP AND LocalP AND LeftG) OR (RightG AND LeftP AND LocalP)
LocalGnt = (!LocalP AND LeftG) OR (!LocalP AND LeftP AND RightG) OR (LeftP AND LocalG AND LeftG)
일 실시예에서, 일부 신호들이 옮겨지는 거리를 조종하기 위해, 조정자 셀들의 출력들이 버퍼링 된다. 일 실시예에서, 이는 AND 및 OR 출력 게이트들을 NAND 및 NOR 게이트들로 각각 대체한 다음, 출력을 조정하는 고성능 인버터의 입력에 상기 게이트들의 출력을 제공함으로써 이루어진다. 조정자들 사이의 실제 배선 길이가 결정될 때, 직접 또는 자동 논리 합, 배치, 라우팅 또는 다른 최적화 프로그램에 의해 추가 버퍼링이 더해져 목표 동작 주파수를 달성할 수 있다.
도 7은 유한 상태 머신의 일 실시예를 나타낸다. 일 실시예에서, 라운드 로빈 조정에 관여하는 각 요청자에 위치하는 토큰 조정 유한 상태 머신(FSM)의 제로/원-핫 인코딩 상태로부터 직접 G 및 P 신호가 생성된다. 상태 머신은 요청자로부터의 요청 및 조정 트리로부터의 허가를 입력으로 한다.
상태 의미
G = 1, P = 0 토큰이 여기로 통과함, GENTOKEN
G = 0, P = 0 토큰을 요청하고 있음/토큰을 사용하고 있음, WANTTOKEN
G = 0, P = 1 토큰을 안 갖고 있고, 토큰을 요청하지 않음, NOTOKEN
NOTOKEN 상태(710)는 FSM이 토큰을 안 갖고 있으며, 토큰을 요청하지 않았음을 지시한다. 따라서 G(생성)는 0이며, 이는 토큰이 여기로 통과하지 않음을 지시하고, P(전파)는 1이며, 이는 토큰이 이 FSM에 필요하지 않음을 지시한다. 요청이 수신되면, 상태는 NOTOKEN(710)에서 WANTTOKEN 상태(720)로 이동한다. WANTTOKEN 상태(720)는 FSM이 토큰을 안 갖고 있지만 토큰을 원한다는 것을 지시하므로, G는 0이고 P는 0이다. FSM은 요청이 허가될 때까지 이 상태를 유지한다. 일 실시예에서는, 요청이 허가되는 클록 주기에 현재 요청이 완료한다. 허가가 활성화되면 FSM은 GENTOKEN 상태(730)로 넘어가고, 액티브 요청이 없거나 선점이 없다. 이 상태는 토큰이 이 하부 트리에 있으며 나아갈 준비가 되어 있음을 지시한다.
GENTOKEN 상태(730)로부터 토큰이 더 높은 우선순위의 요청자에게 넘어가면, FSM은 토큰을 넘기고 NOTOKEN 상태(710)로 이동하여, 요청이 다시 수신될 때까지 그대로 유지한다. GENTOKEN 상태(730)에서 허가가 그대로 활성화 상태이면(예를 들어, 다른 요청자들이 없다면), GENTOKEN 상태(730)를 유지하고, 그렇지 않고 요청이 수신되어 허가되지 않으면, FSM은 WANTTOKEN 상태(720)로 이동한다. 이런 식으로 FSM은 3개의 상태 사이를 이동한다.
추가로, 일 실시예에서 모든 FSM들은 분산된 자원으로부터 입력으로서 선점 신호를 수신할 수 있다. 선점 신호는 더 높은 우선순위의 요청자-라운드 로빈 조정의 부분이 아닌 요청자-에게 자원에 대한 액세스를 허가할 수 있는 메커니즘이다. 일 실시예에서, 선점 동안 라운드 로빈은 토큰을 허가하는 새로운 소유자를 조정하지만, 선점이 완료할 때까지 요청자의 자원 이용을 지연시킨다. 선점 신호는 모든 요청자 FSM에 분산되는 글로벌 신호이다. FSM에 토큰이 부여되는 동안 선점 신호가 활성화되고, 요청이 활성화되면, WANTTOKEN(720) 또는 GENTOKEN 상태(730)에서 FSM은 PREEMPTED 상태(750)로 이동한다. 이 상태에서, FSM은 토큰을 소유하지만, 자원의 이용이 허가되지 않는다. FSM은 선점 및 요청이 활성화되는 동안 이 상태에 머물러 토큰을 유지한다. 요청이 비활성화되면, 즉 FSM이 토큰 사용을 원치 않아 더 이상 선점이 불필요해지면, FSM 상태는 GENTOKEN 상태(730)로 전이한다.
선점이 비활성화되면, 즉 더 높은 우선순위의 조정이 자원을 FSM으로 되돌리는 것을 완료하면, FSM는 PREEMPTED 상태(750)에서 GENTOKEN 상태(730)로 전이한 다. 이 시점에서, 요청이 여전히 활성화 상태라면, 즉 FSM에 여전히 서비스되지 않은 요청이 있다면, FSM에 자원의 사용이 허가된다. 요청이 활성화 상태가 아니면, FSM은 허가된 자원을 사용하지 않고 GENTOKEN 상태(730)로 넘어간다.
일 실시예에서 기계 판독 가능 매체가 본원에 개시된 장치 및/또는 방법을 나타내는 정보를 저장할 수 있다. 기계 판독 가능 매체는 기계(예를 들어, 컴퓨터)로 판독할 수 있는 형태로 정보를 제공(예를 들어, 저장 및/또는 전송)하는 임의의 메커니즘을 포함한다. 예를 들어, 기계 판독 가능 매체는 읽기 전용 메모리(ROM); 랜덤 액세스 메모리(RAM); 자기 디스크 저장 매체; 광 저장 매체; 플래시 메모리 소자; DVD, 전기, 광, 음향 또는 다른 형태의 전파 신호들(예를 들어, 반송파, 적외선 신호, 디지털 신호), EPROM, EEPROM, FLASH, 자기 또는 광 카드, 또는 전자 명령들을 저장하는데 적합한 임의의 종류의 매체들을 포함한다. 저속 매체가 더욱 실용적인 고속 매체에 캐싱될 수 있다. 기계 판독 가능 매체 상에 저장된 장치 및/또는 방법을 나타내는 정보는 본원에 개시된 장치 및/또는 방법을 이루는 프로세스에 사용될 수 있다.
상술한 명세서에서 본 발명은 특정 예시적인 실시예들을 참조로 설명되었다. 그러나 첨부된 청구범위에 기재된 본 발명의 더 넓은 사상 및 범위를 벗어나지 않으면서 다양한 변형 및 개조가 이루어질 수 있음이 명백하다. 이에 따라, 명세서 및 도면은 제한적이라기보다는 예시로 간주해야 한다.

Claims (28)

  1. 라운드 로빈 토큰 조정을 제공하는 장치로서,
    적어도 2개의 토큰 조정자를 포함하며, 상기 각 토큰 조정자는 적어도 2개의 하부 트리가 접속되는 노드에 관련되고, 상기 각 하부 트리는 토큰 조정자 또는 요청자를 포함하는, 라운드 로빈 토큰 조정 장치.
  2. 제 1 항에 있어서, 상기 각 토큰 조정자는 하부 트리들을 수용하도록 설계된 3개의 접속기를 갖는 것을 특징으로 하는 라운드 로빈 토큰 조정 장치.
  3. 제 1 항에 있어서, 상기 각 조정자는 요청자를 수용하도록 설계된 하나의 로컬 접속을 갖는 것을 특징으로 하는 라운드 로빈 토큰 조정 장치.
  4. 제 1 항에 있어서, 상기 각 조정자는 로컬 접속, 오른쪽 접속 및 왼쪽 접속을 포함하는 것을 특징으로 하는 라운드 로빈 토큰 조정 장치.
  5. 제 4 항에 있어서, 요청 우선순위는 로컬, 오른쪽, 왼쪽인 것을 특징으로 하는 라운드 로빈 토큰 조정 장치.
  6. 제 1 항에 있어서, 상기 각 조정자는,
    하부 트리를 수용하도록 설계된 각 접속기에 대한 허가 신호들의 출력들; 및
    상기 하부 트리의 현재 상태를 지시하는, 상기 각 하부 트리로부터의 생성(G) 및 전파(P) 신호 쌍의 입력을 포함하는 것을 특징으로 하는 라운드 로빈 토큰 조정 장치.
  7. 제 6 항에 있어서, 각 하부 조정자는,
    상기 조정자에게 토큰이 허가되었음을 지시하는 루트 허가 신호의 입력; 및
    상기 조정자의 현재 상태를 지시하는 G 및 P 신호 쌍의 출력 업스트림을 더 포함하는 것을 특징으로 하는 라운드 로빈 토큰 조정 장치.
  8. 제 6 항에 있어서, 상기 신호 쌍이 지시하는 상태들은,
    상기 하부 트리가 토큰을 안 갖고 있고 상기 토큰을 원하지 않음을 지시하는 NOTOKEN 상태;
    상기 하부 트리가 상기 토큰을 원함을 지시하는 WANTTOKEN 상태; 및
    상기 하부 트리가 상기 토큰을 갖고 있음을 지시하는 GENTOKEN 상태를 포함하는 것을 특징으로 하는 라운드 로빈 토큰 조정 장치.
  9. 제 1 항에 있어서, 요청자는 3개의 상태를 갖는 유한 상태 머신 요청자를 포함하며, 상기 3개의 상태는,
    상기 유한 상태 머신 요청자가 토큰을 안 갖고 있고 상기 토큰을 원하지 않 음을 지시하는 NOTOKEN 상태;
    상기 유한 상태 머신 요청자가 상기 토큰을 원함을 지시하는 WANTTOKEN 상태; 및
    상기 유한 상태 머신 요청자가 상기 토큰을 갖고 있음을 지시하는 GENTOKEN 상태인 것을 특징으로 하는 라운드 로빈 토큰 조정 장치.
  10. 제 9 항에 있어서, 상기 유한 상태 머신 요청자는,
    상기 유한 상태 머신 요청자가 상기 토큰을 갖고 있지만, 상기 라운드 로빈 조정이 더 높은 우선순위의 조정에 의해 선점되었음을 지시하는 PREEMPTED 상태인 추가 상태를 포함하는 것을 특징으로 하는 라운드 로빈 토큰 조정 장치.
  11. 제 1 항에 있어서, 상기 조정자들 및 요청자들은 트리 구조로 설계되는 것을 특징으로 하는 라운드 로빈 토큰 조정 장치.
  12. 제 11 항에 있어서, 상기 트리 구조는 루트로부터 가장 멀리 떨어진 리프 노드까지의 최대 거리를 최소화하도록 구성되는 것을 특징으로 하는 라운드 로빈 토큰 조정 장치.
  13. 제 1 항에 따른 장치를 나타내는 정보를 저장하고 있는 기계 판독 가능 매체.
  14. 시스템-온-칩(SOC)용 조정자로서,
    하부 트리들을 수용하는 적어도 2개의 다운스트림 접속기를 갖는 루트 토큰 조정자; 및
    상기 루트 토큰 조정자의 접속기들 중 하나에 결합되며, 하부 트리들을 수용하는 적어도 2개의 다운스트림 접속기를 갖는 토큰 조정자를 포함하며,
    상기 각 하부 트리는 토큰 조정자 또는 요청자를 포함하는, 시스템-온-칩용 조정자.
  15. 제 14 항에 있어서, 상기 각 다운스트림 접속기는,
    상기 접속기에 결합된 상기 하부 트리에 토큰이 허가되었음을 지시하는 허가 출력 신호; 및
    상기 토큰에 결합된 하부 트리의 상태를 지시하는 생성(G) 및 전파(P) 입력 신호 쌍을 포함하는 것을 특징으로 하는 시스템-온-칩용 조정자.
  16. 제 15 항에 있어서, 상기 각 토큰 조정자는 업스트립 접속기를 더 포함하는 것을 특징으로 하는 시스템-온-칩용 조정자.
  17. 제 16 항에 있어서, 상기 업스트림 접속기는,
    상기 토큰 조정자 업스트림의 상태를 지시하는 생성(G) 및 전파(P) 출력 신 호 쌍; 및
    상기 토큰 조정자에게 상기 토큰이 허가되었음을 지시하는 루트 허가 입력 신호를 포함하는 것을 특징으로 하는 시스템-온-칩용 조정자.
  18. 제 14 항에 있어서, 상기 토큰 조정자에 결합된 하부 트리들에 버퍼링된 신호들이 출력되는 것을 특징으로 하는 시스템-온-칩용 조정자.
  19. 제 18 항에 있어서, 상기 버퍼링된 신호들은 상기 토큰 조정자의 출력을 조정하는 고성능 버퍼들 또는 인버터들을 이용하여 버퍼링 되는 것을 특징으로 하는 시스템-온-칩용 조정자.
  20. 조정자로서,
    로컬 요청자 및 적어도 제 2 토큰 조정자를 수용하는 제 1 토큰 조정자; 및
    상기 제 1 토큰 조정자에 결합되며, 적어도 2개의 요청자를 수용하는 상기 제 2 토큰 조정자를 포함하는 조정자.
  21. 제 20 항에 있어서, 상기 적어도 2개의 요청자 중 하나는 로컬 요청자인 것을 특징으로 하는 조정자.
  22. 제 20 항에 있어서, 상기 적어도 2개의 요청자 중 하나는 원격 요청자인 것 을 특징으로 하는 조정자.
  23. 제 22 항에 있어서, 상기 원격 요청자는 제 3 토큰 조정자를 통해 상기 제 2 토큰 조정자에 결합되는 것을 특징으로 하는 조정자.
  24. 시스템-온-칩(SOC)으로서,
    다수의 논리 유닛;
    상기 다수의 논리 유닛에 의해 액세스되는 공유 자원; 및
    상기 공유 자원을 조정하는 조정 로직을 포함하며,
    상기 조정 로직은 상기 다수의 논리 유닛 각각에 관련되어, 상기 공유 자원에 대한 요청들을 생성하고 상기 공유 자원이 언제 사용 가능한지를 상기 논리 유닛에 지시하는 유한 상태 머신을 포함하고,
    상기 유한 상태 머신들은 토큰 조정자들을 이용하여 트리 구조로 함께 결합되고, 각 토큰 조정자는 상기 유한 상태 머신 또는 다른 토큰 조정자를 포함하는 적어도 2개의 하부 트리에 관련되는, 시스템-온-칩.
  25. 제 24 항에 따른 장치를 나타내는 정보를 저장하고 있는 기계 판독 가능 매체.
  26. 트리 구조 조정자로서,
    상기 트리 구조 조정자의 리프 노드들을 포함하며, 각각 요청자에 관련되고, 2선식 접속에 의해 상태 업스트림을 통과하는 다수의 유한 상태 머신; 및
    루트 노드 및 가지 노드들을 포함하는 다수의 토큰 조정자를 포함하며, 상기 토큰 조정자는 상기 유한 상태 머신으로부터의 2선식 접속을 수용하고, 상기 토큰 조정자는 상기 유한 상태 머신에 언제 토큰을 허가할지를 결정하는, 트리 구조 조정자.
  27. 제 26 항에 있어서, 상기 토큰 조정자는 상기 토큰 조정자에 결합된 유한 상태 머신을 포함하는 것을 특징으로 하는 트리 구조 조정자.
  28. 제 26 항에 있어서, 상기 토큰 조정자는 상기 토큰 조정자에 결합된 도터(daughter) 토큰 조정자를 포함하며, 상기 도터 토큰 조정자는 2선식 접속을 통해 상기 토큰 조정자를 통과하여 상기 도터 조정자의 하부 트리 상태를 지시하는 것을 특징으로 하는 트리 구조 조정자.
KR1020057019845A 2003-04-18 2004-04-16 라운드 로빈 자원 조정 방법 및 장치 KR20060016753A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/418,624 US20040210696A1 (en) 2003-04-18 2003-04-18 Method and apparatus for round robin resource arbitration
US10/418,624 2003-04-18

Publications (1)

Publication Number Publication Date
KR20060016753A true KR20060016753A (ko) 2006-02-22

Family

ID=33159154

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057019845A KR20060016753A (ko) 2003-04-18 2004-04-16 라운드 로빈 자원 조정 방법 및 장치

Country Status (4)

Country Link
US (1) US20040210696A1 (ko)
JP (1) JP2006523902A (ko)
KR (1) KR20060016753A (ko)
WO (1) WO2004095296A2 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7266786B2 (en) 2002-11-05 2007-09-04 Sonics, Inc. Method and apparatus for configurable address mapping and protection architecture and hardware for on-chip systems
US7149829B2 (en) * 2003-04-18 2006-12-12 Sonics, Inc. Various methods and apparatuses for arbitration among blocks of functionality
US7296105B2 (en) * 2003-10-03 2007-11-13 Sonics, Inc. Method and apparatus for configuring an interconnect to implement arbitration
US7231479B2 (en) * 2003-12-17 2007-06-12 International Business Machines Corporation Round robin selection logic improves area efficiency and circuit speed
US7739436B2 (en) 2004-11-01 2010-06-15 Sonics, Inc. Method and apparatus for round robin resource arbitration with a fast request to grant response
US7681014B2 (en) * 2005-02-04 2010-03-16 Mips Technologies, Inc. Multithreading instruction scheduler employing thread group priorities
US9262356B2 (en) * 2006-12-15 2016-02-16 Lantiq Beteiligungs-GmbH & Co.KG Arbiter device and arbitration method
US7734856B2 (en) * 2007-08-22 2010-06-08 Lantiq Deutschland Gmbh Method for operating a plurality of arbiters and arbiter system
US8229723B2 (en) * 2007-12-07 2012-07-24 Sonics, Inc. Performance software instrumentation and analysis for electronic design automation
TWI337517B (en) * 2008-03-04 2011-02-11 Inventec Corp Trace carrier
US8073820B2 (en) 2008-04-07 2011-12-06 Sonics, Inc. Method and system for a database to monitor and analyze performance of an electronic design
US8032329B2 (en) * 2008-09-04 2011-10-04 Sonics, Inc. Method and system to monitor, debug, and analyze performance of an electronic design
EP2182638A1 (en) * 2008-10-29 2010-05-05 Panasonic Corporation Method and apparatus for safe power up of programmable interconnect
US8972995B2 (en) 2010-08-06 2015-03-03 Sonics, Inc. Apparatus and methods to concurrently perform per-thread as well as per-tag memory access scheduling within a thread and across two or more threads
US8521933B2 (en) * 2010-12-30 2013-08-27 Lsi Corporation Round robin arbiter with mask and reset mask
US20130019041A1 (en) * 2011-07-12 2013-01-17 Lsi Corporation Bit slice round robin arbiter
GB2542646B (en) 2016-03-18 2017-11-15 Imagination Tech Ltd Non-linear cache logic
US10579428B2 (en) * 2017-12-01 2020-03-03 International Business Machines Corporation Data token management in distributed arbitration systems
GB2593210B (en) * 2020-03-20 2022-06-01 Imagination Tech Ltd Priority based arbitration
GB2593211B (en) * 2020-03-20 2022-06-01 Imagination Tech Ltd Priority based arbitration
US11580058B1 (en) * 2021-08-30 2023-02-14 International Business Machines Corporation Hierarchical ring-based interconnection network for symmetric multiprocessors

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59165118A (ja) * 1983-03-11 1984-09-18 Hitachi Ltd 選択回路
US5301333A (en) * 1990-06-14 1994-04-05 Bell Communications Research, Inc. Tree structured variable priority arbitration implementing a round-robin scheduling policy
JPH0660018A (ja) * 1992-08-11 1994-03-04 Fujitsu Ltd バスアービトレーション方法、アービタ回路及びアービタ
US5630173A (en) * 1992-12-21 1997-05-13 Apple Computer, Inc. Methods and apparatus for bus access arbitration of nodes organized into acyclic directed graph by cyclic token passing and alternatively propagating request to root node and grant signal to the child node
US5519837A (en) * 1994-07-29 1996-05-21 International Business Machines Corporation Pseudo-round-robin arbitration for a shared resource system providing fairness and high throughput
US5784648A (en) * 1995-12-01 1998-07-21 Apple Computer, Inc. Token style arbitration on a serial bus by passing an unrequested bus grand signal and returning the token by a token refusal signal
US5948089A (en) * 1997-09-05 1999-09-07 Sonics, Inc. Fully-pipelined fixed-latency communications system with a real time dynamic bandwidth allocation
US6487213B1 (en) * 1998-01-05 2002-11-26 Polytechnic University Methods and apparatus for fairly arbitrating contention for an output port
US6038234A (en) * 1998-02-02 2000-03-14 Intel Corporation Early arbitration on a full duplex bus
US6411628B1 (en) * 1998-02-02 2002-06-25 Intel Corporation Distributed arbitration on a full duplex bus
US6182183B1 (en) * 1998-11-13 2001-01-30 Sonics, Inc. Communications system and method with multilevel connection identification
US6556571B1 (en) * 1999-05-25 2003-04-29 Nec Usa, Inc. Fast round robin priority port scheduler for high capacity ATM switches
US6636914B1 (en) * 1999-11-05 2003-10-21 Apple Computer, Inc. Method and apparatus for arbitration and fairness on a full-duplex bus using dual phases
US6330225B1 (en) * 2000-05-26 2001-12-11 Sonics, Inc. Communication system and method for different quality of service guarantees for different data flows
US6826643B2 (en) * 2001-03-19 2004-11-30 Sun Microsystems, Inc. Method of synchronizing arbiters within a hierarchical computer system
US6578117B2 (en) * 2001-10-12 2003-06-10 Sonics, Inc. Method and apparatus for scheduling requests using ordered stages of scheduling criteria

Also Published As

Publication number Publication date
JP2006523902A (ja) 2006-10-19
WO2004095296A3 (en) 2005-03-03
WO2004095296A2 (en) 2004-11-04
US20040210696A1 (en) 2004-10-21

Similar Documents

Publication Publication Date Title
KR20060016753A (ko) 라운드 로빈 자원 조정 방법 및 장치
Sewell et al. Swizzle-switch networks for many-core systems
US10062422B2 (en) Various methods and apparatus for configurable mapping of address regions onto one or more aggregate targets
JPH0713945A (ja) 演算処理部および制御・記憶部分離型マルチプロセッサ ・システムのバス構造
US8447905B2 (en) Dynamic multi-level cache including resource access fairness scheme
US9372818B2 (en) Proactive quality of service in multi-matrix system bus
US8140874B2 (en) Integrated device, layout method thereof, and program
US7383336B2 (en) Distributed shared resource management
US7739436B2 (en) Method and apparatus for round robin resource arbitration with a fast request to grant response
Peh Flow control and micro-architectural mechanisms for extending the performance of interconnection networks
JP2005516508A (ja) 決定的または調停された制御による非同期クロスバー
US7395360B1 (en) Programmable chip bus arbitration logic
Khanam et al. Design a low latency Arbiter for on chip Communication Architecture
Shanthi et al. Performance analysis of on-chip communication architecture in MPSoC
Hu Design methodologies for application specific networks-on-chip
Vantrease Optical tokens in many-core processors
Kwon et al. A practical approach of memory access parallelization to exploit multiple off-chip DDR memories
Zitouni et al. Communication architecture synthesis for multi-bus SoC
KR101013769B1 (ko) 버스 중재방법 및 장치
Mirosanlou Adaptive Dual-Mode Arbitration for High-Performance Real-Time Embedded Systems
KR101041477B1 (ko) 버스 시스템의 버스 중재 장치 및 방법
Ziabari Improving the global memory efficiency in GPU-based systems
Zhang Design of On-chip Bus of Heterogeneous 3DIC Micro-processors.
Balkan Mesh-of-trees interconnection network for an explicitly multi-threaded parallel computer architecture
JPS5953923A (ja) デ−タ処理システム

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid