KR20060016641A - High voltage detecting circuit and high voltage pumping device by that - Google Patents
High voltage detecting circuit and high voltage pumping device by that Download PDFInfo
- Publication number
- KR20060016641A KR20060016641A KR1020040065155A KR20040065155A KR20060016641A KR 20060016641 A KR20060016641 A KR 20060016641A KR 1020040065155 A KR1020040065155 A KR 1020040065155A KR 20040065155 A KR20040065155 A KR 20040065155A KR 20060016641 A KR20060016641 A KR 20060016641A
- Authority
- KR
- South Korea
- Prior art keywords
- pull
- high voltage
- node
- signal
- response
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Dram (AREA)
Abstract
본 발명은 내부전압 신호에 응답하여 제 1 노드를 고전압레벨로 풀-업 구동하는 제 1 풀-업부와; 접지레벨의 신호에 응답하여 제 2 노드를 상기 내부전압 레벨로 풀-업 구동하는 제 2 풀-업부와; 상기 제 1 노드의 신호에 응답하여 상기 제 1 노드를 풀-다운 구동하는 제 1 풀-다운 소자와; 상기 제 1 노드의 신호에 응답하여 상기 제 2 노드를 풀-다운 구동하는 제 2 풀-다운 소자와; 상기 제 1 노드의 신호에 응답하여 동작하되, 상기 제 1 풀-다운 소자와 접지단 간에 연결되는 제 3 풀-다운 소자와; 상기 제 1 노드의 신호에 응답하여 동작하되, 상기 제 2 풀-다운 소자에 접속되는 제 4 풀-다운 소자와; 상기 제 2 노드의 신호를 반전시켜 고전압 인에이블 신호를 출력하는 인버터부를 포함하여 구성되는 고전압 감지회로 및 이를 이용한 고전압 펌핑장치에 관한 것이다.
The present invention includes a first pull-up unit configured to pull-up a first node to a high voltage level in response to an internal voltage signal; A second pull-up unit configured to pull-up the second node to the internal voltage level in response to a ground level signal; A first pull-down device configured to pull-down the first node in response to a signal of the first node; A second pull-down element configured to pull-down the second node in response to a signal of the first node; A third pull-down device operated in response to a signal of the first node, the third pull-down device being connected between the first pull-down device and a ground terminal; A fourth pull-down element operated in response to a signal of the first node, the fourth pull-down element being connected to the second pull-down element; The present invention relates to a high voltage sensing circuit including an inverter unit inverting a signal of the second node and outputting a high voltage enable signal, and a high voltage pumping device using the same.
고전압 감지회로, 고전압 펌핑장치 High voltage sensing circuit, high voltage pumping device
Description
도 1은 일반적인 고전압 펌핑장치를 도시한 블록도이다.1 is a block diagram showing a general high voltage pumping apparatus.
도 2는 종래 기술에 의한 고전압 감지회로의 구성을 도시한 것이다.2 illustrates a configuration of a high voltage sensing circuit according to the prior art.
도 3은 본 발명에 의한 일 실시예에 따른 고전압 감지회로의 구성을 도시한 것이다.3 illustrates a configuration of a high voltage sensing circuit according to an embodiment of the present invention.
도 4는 본 발명에 의한 일 실시예에 따른 고전압 펌핑장치의 구성을 도시한 것이다.Figure 4 shows the configuration of a high voltage pumping apparatus according to an embodiment of the present invention.
도 5는 종래 기술에 의한 고전압 감지회로에서 온도 변화에 따른 전압 감지 특성을 도시한 것이다.5 is a diagram illustrating voltage sensing characteristics according to temperature change in a high voltage sensing circuit according to the related art.
도 6은 본 발명에 의한 일 실시예에 따른 고전압 감지회로에서 온도 변화에 따른 전압 감지 특성을 도시한 것이다.
6 illustrates a voltage sensing characteristic according to temperature change in a high voltage sensing circuit according to an exemplary embodiment of the present invention.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
100 : 고전압 감지회로부100: high voltage detection circuit
200 : 오실레이터 300 : 펌프 제어부 200: oscillator 300: pump control unit
400 : 고전압 펌프부
400: high voltage pump
본 발명은 고전압 감지회로 및 이를 이용한 고전압 펌핑장치에 관한 것으로, 더욱 구체적으로는 고전압 레벨의 감지시 온도에 따른 보상이 가능하도록 함으로써 온도 변화에 상관없이 일정한 크기의 고전압을 출력할 수 있도록 하는 고전압 감지회로 및 이를 이용한 고전압 펌핑장치에 관한 것이다. The present invention relates to a high voltage detection circuit and a high voltage pumping device using the same, and more particularly, to detect a high voltage level, thereby enabling compensation according to temperature, so as to output a high voltage having a constant magnitude regardless of temperature change. A circuit and a high voltage pumping device using the same.
일반적으로, 디램(DRAM)은 하나의 트랜지스터와 하나의 커패시터로 구성된 메모리 셀에 데이터를 라이트 또는 리드할 수 있는 랜덤 엑세스 메모리이다. 그런데, 디램은 메모리 셀을 구성하는 트랜지스터로 NMOS를 사용하므로, 문턱전압(Vt)에 의한 전압 손실을 고려하여 외부전원 전압(Vdd)+문턱전압(Vt)+△V의 전위를 발생하는 워드라인 구동용 전압 펌핑장치를 포함하고 있다.Generally, a DRAM is a random access memory that can write or read data to a memory cell composed of one transistor and one capacitor. However, since DRAM uses NMOS as a transistor constituting a memory cell, a word line generating a potential of an external power supply voltage Vdd + threshold voltage Vt + V in consideration of voltage loss caused by the threshold voltage Vt. A driving voltage pumping device is included.
즉, 디램 메모리 셀에 주로 사용되는 NMOS를 온시키기 위해서는 소스전압보다 문턱전압(Vt) 이상으로 더 높은 전압을 게이트로 인가하여야 하는데, 일반적으로 디램에 인가되는 최대전압은 Vdd 레벨이기 때문에, 완전한 Vdd레벨의 전압을 셀 또는 비트라인으로부터 리드하거나 셀 또는 비트라인에 라이트하기 위해서는 상기 NMOS의 게이트에 Vdd + Vt 이상의 승압 전압을 인가하여야만 한다. 따라서, 디램소자의 워드라인을 구동하기 위해서는 상기 승압전압인 고전압(Vpp)을 발생시키는 전 압 펌핑장치가 필요하게 되는 것이다.In other words, in order to turn on the NMOS, which is mainly used for DRAM memory cells, a voltage higher than the threshold voltage (Vt) than the source voltage should be applied to the gate. Generally, since the maximum voltage applied to the DRAM is at the Vdd level, a complete Vdd is required. In order to read the voltage of the level from the cell or the bit line or to write to the cell or the bit line, a boost voltage of Vdd + Vt or more must be applied to the gate of the NMOS. Therefore, in order to drive the word line of the DRAM device, a voltage pumping device for generating the high voltage Vpp, which is the boosted voltage, is required.
도 1은 일반적인 고전압 펌핑장치를 도시한 블록도이다.1 is a block diagram showing a general high voltage pumping apparatus.
고전압 펌핑장치는 고전압 펌프부(400)로부터 피드백되는 고전압(Vpp) 레벨을 감지하여 고전압 인에이블 신호(det#)를 발생시키는 고전압 감지회로부(100)와, 상기 고전압 인에이블 신호(det#)에 응답하여 소정의 펄스신호(osc1)를 발생시키는 오실레이터(200)와, 상기 오실레이터(200)로부터 인가되는 펄스 신호(osc1)에 따라 펌프 구동 제어신호를 출력하는 펌프 제어부(300)와, 상기 펌프 구동 제어신호에 따라 소정 레벨의 고전압(Vpp)을 펌핑하는 고전압 펌프부(400)를 포함하여 구성된다. The high voltage pumping device senses a high voltage level (Vpp) fed back from the high
이러한 구성으로 이루어진 고전압 펌핑장치는 고전압(Vpp)을 발생시킨다. 즉, 먼저, 고전압 감지 회로부(100)가 고전압 펌프부(400)로부터 피드백 되는 고전압(Vpp) 레벨을 감지하여 고전압 인에이블 신호(det#)를 발생시키면, 오실레이터(200)는 상기 고전압 인에이블 신호(det#)에 응답하여 소정의 펄스신호(osc1)를 발생시킨다. 그리고, 펌프 제어부(300)는 상기 오실레이터(200)로부터 인가되는 펄스 신호(osc1)에 따라 펌프 구동 제어신호(p1, p2, g1, g2)를 출력한다. 이어서, 고전압 펌프부(400)는 상기 펌프 구동 제어 신호(p1, p2, g1, g2)에 따라 펌핑 동작을 수행하여 고전압(Vpp)을 출력한다.The high voltage pumping device having such a configuration generates a high voltage (Vpp). That is, first, when the high voltage
여기서, 도 2를 참조하여 종래 고전압 감지 회로부의 구성 및 그 동작을 살펴 보면 다음과 같다. 도시된 바와 같이, 종래 고전압 감지회로부는 내부전압(Vcore) 신호에 응답하여 노드(A)를 고전압레벨(Vpp)로 풀-업 구동하는 제 1 PMOS 군(PS11)과; 접지레벨(Vss)의 신호에 응답하여 노드(B)를 상기 내부전압(Vcore) 레벨로 풀-업 구동하는 제 2 PMOS군(PS12)과; 상기 노드(A)의 신호에 응답하여 상기 노드(A)를 풀-다운 구동하는 NMOS(N11)와; 상기 노드(A)의 신호에 응답하여 노드(B)를 풀-다운 구동하는 NMOS(N12)와; 상기 노드(B)의 신호를 반전시켜 고전압 인에이블 신호(det#)를 출력하는 인버터부(INV10)를 포함하여 구성된다. Here, the configuration and operation of the conventional high voltage sensing circuit unit will be described with reference to FIG. 2. As shown, the conventional high voltage sensing circuit unit includes: a first PMOS group PS11 for pull-up driving node A to a high voltage level Vpp in response to an internal voltage Vcore signal; A second PMOS group PS12 that pull-ups the node B to the internal voltage level Vcore in response to a signal of a ground level Vss; An NMOS N11 for pull-down driving the node A in response to the signal of the node A; An NMOS N12 for pull-down driving node B in response to the signal of node A; And an inverter unit INV10 for inverting the signal of the node B and outputting a high voltage enable signal det #.
내부전압(Vcore)은 1.6[V]로, 고전압 펌프부(400)가 출력하는 고전압(Vpp)의 목표치는 2.95[V]인 것으로 가정하여 종래 고전압 감지 회로부의 동작을 설명한다. The internal voltage Vcore is 1.6 [V], and the operation of the conventional high voltage sensing circuit unit will be described on the assumption that the target value of the high voltage Vpp output by the high
내부전압(Vcore)이 1.6[V]로 결정됨에 따라, 고전압 펌프부(400)는 고전압(Vpp)을 목표 전압인 2.95[V]에 맞도록 펌핑하게 된다. 만약, Vpp<2.95[V]라면, 제 1 PMOS군(PS11)을 구성하는 PMOS들의 VGS값이 작기 때문에 노드(A)의 신호(sin)는 로우 레벨을 유지하게 되고, 상기 신호(sin)를 게이트로 인가받는 NMOS(N11)와 NMOS(N12)의 VGS 또한 작은 값을 가지게 된다. 이로 인하여 제 1 PMOS군(PS11)을 관통하여 NMOS(N11)로 흐르는 전류 Ipp의 값은 감소하게 되므로, NMOS(N11)와 전류미러를 형성하고 있는 NMOS(N12)를 통하여 흐르는 전류 Iref 또한 감소하게 된다. 이 때, 전류 Iref가 적게 흐르게 되면 신호(det)는 약하나마 하이레벨을 유지하게 되므로, 결국 고전압 인에이블 신호(det#)는 로우레벨을 유지하게 되므로 고전압 펌프부(400)는 펌핑동작을 계속하게 되고 고전압(Vpp)값은 계속 증가하게 된다.As the internal voltage Vcore is determined to be 1.6 [V], the high
반면, Vpp>2.95[V]가 되면, 제 1 PMOS군(PS11)을 구성하는 PMOS들의 VGS값이 커지기 때문에 노드(A)의 신호(sin)는 하이 레벨이 되고, 상기 신호(sin)를 게 이트로 인가받는 NMOS(N11)와 NMOS(N12)는 VGS 또한 큰 값을 가지게 되어 강하게 턴-온된다. 이로 인하여 제 1 PMOS군(PS11)을 관통하여 NMOS(N11)로 흐르는 전류 Ipp의 값은 증가하게 되므로, NMOS(N11)와 전류미러를 형성하고 있는 NMOS(N12)를 통하여 흐르는 전류 Iref 또한 증가하게 된다. 따라서, 노드(B)의 신호(det)는 로우레벨로 천이되므로, 결국 고전압 인에이블 신호(det#)는 하이레벨로 천이되어 고전압 펌프부(400)의 펌핑동작을 중지시키게 된다. 결국, 상기와 같은 고전압 감지회로부의 동작에 의해 고전압 펌프부(400)에 의해 출력되는 고전압(Vpp)은 일정값을 가지게 된다.On the other hand, when Vpp> 2.95 [V], the signal sin of the node A becomes a high level because the V GS values of the PMOSs constituting the first PMOS group PS11 become large, and thus the signal sin NMOS (N11) and NMOS (N12) applied as a gate is strongly turned on because V GS also has a large value. As a result, the value of the current Ipp flowing through the first PMOS group PS11 to the NMOS N11 increases, so that the current Iref flowing through the NMOS N12 forming the current mirror with the NMOS N11 also increases. do. Therefore, since the signal det of the node B transitions to the low level, the high voltage enable signal det # transitions to the high level, thereby stopping the pumping operation of the
그런데, 종래에는 고전압 펌프부(400)에 의해 출력되는 고전압(Vpp)의 값이 온도의 변동에 따라 크게 변화되는 문제점이 있었다. 즉, 종래 고전압 감지회로 및 이를 이용한 고전압 펌핑장치에서는, 내부전압(Vcore)이 온도 변동에 상관없이 일정하게 인가되도록 설계된다고 하더라도 고전압 감지회로를 구성하는 소자 등의 특성에 의하여 온도에 따른 변동이 발생함으로써, 감지되는 고전압(Vpp) 레벨이 변하게 되는 문제점이 있었다. 그리고, 이러한 잘못된 고전압(Vpp) 레벨 감지의 결과, 고전압 펌핑장치를 통해 출력되는 고전압(Vpp)의 값은 온도의 변동에 따라 크게 변하였다. However, in the related art, there is a problem in that the value of the high voltage Vpp output by the high
도 5는 종래 기술에 의한 고전압 감지회로에서 온도 변화에 따른 전압감지 특성을 도시한 것이다. 여기서 볼 수 있는 바와 같이, 종래에는 온도 -30[℃]에서는 전압 Vpp가 2.88[V]일 때 고전압 인에이블 신호(det#)가 로우레벨에서 하이레벨 로 천이되는 반면, 온도 120[℃]에서는 전압 Vpp가 2.99[V]일 때 고전압 인에이블 신호(det#)가 하이레벨로 천이되므로, 출력되는 고전압(Vpp)의 값은 상기 온도 조건에 따라 무려 110[mV] 정도까지나 변동하게 된다. 따라서, 종래 고전압 감지 회로 및 이를 이용한 고전압 펌핑장치는 온도의 변화에 따라 그 변동폭이 매우 큰 고전압(Vpp)을 출력하는 문제점이 있었다.
5 illustrates a voltage sensing characteristic of temperature change in a high voltage sensing circuit according to the prior art. As can be seen here, conventionally, the high voltage enable signal det # transitions from low level to high level when the voltage Vpp is 2.88 [V] at temperature -30 [° C], whereas at temperature 120 [° C] Since the high voltage enable signal det # transitions to a high level when the voltage Vpp is 2.99 [V], the value of the output high voltage Vpp varies as much as 110 [mV] depending on the temperature condition. Therefore, the conventional high voltage sensing circuit and the high voltage pumping device using the same have a problem of outputting a high voltage (Vpp) having a very large fluctuation range according to a change in temperature.
따라서, 본 발명이 이루고자 하는 기술적 과제는 온도에 따른 감지전압의 보상이 가능하도록 하여 온도의 변화에 상관없이 일정한 크기의 고전압을 출력할 수 있도록 하는 고전압 감지회로 및 이를 이용한 고전압 펌핑장치를 제공하는 데 있다.
Accordingly, the technical problem to be achieved by the present invention is to provide a high voltage sensing circuit and a high voltage pumping device using the same to enable the compensation of the sensing voltage according to the temperature to output a high voltage of a constant size regardless of the temperature change. have.
상기 기술적 과제를 달성하기 위하여, 본 발명은 내부전압 신호에 응답하여 제 1 노드를 고전압레벨로 풀-업 구동하는 제 1 풀-업부와; 접지레벨의 신호에 응답하여 제 2 노드를 상기 내부전압 레벨로 풀-업 구동하는 제 2 풀-업부와; 상기 제 1 노드의 신호에 응답하여 상기 제 1 노드를 풀-다운 구동하는 제 1 풀-다운 소자와; 상기 제 1 노드의 신호에 응답하여 상기 제 2 노드를 풀-다운 구동하는 제 2 풀-다운 소자와; 상기 제 1 노드의 신호에 응답하여 동작하되, 상기 제 1 풀-다운 소자와 접지단 간에 연결되는 제 3 풀-다운 소자와; 상기 제 1 노드의 신호에 응답 하여 동작하되, 상기 제 2 풀-다운 소자에 접속되는 제 4 풀-다운 소자와; 상기 제 2 노드의 신호를 반전시켜 고전압 인에이블 신호를 출력하는 인버터부를 포함하여 구성되는 고전압 감지회로를 제공한다. In order to achieve the above technical problem, the present invention includes a first pull-up unit for pull-up driving the first node to a high voltage level in response to the internal voltage signal; A second pull-up unit configured to pull-up the second node to the internal voltage level in response to a ground level signal; A first pull-down device configured to pull-down the first node in response to a signal of the first node; A second pull-down element configured to pull-down the second node in response to a signal of the first node; A third pull-down device operated in response to a signal of the first node, the third pull-down device being connected between the first pull-down device and a ground terminal; A fourth pull-down element operable in response to a signal of the first node, the fourth pull-down element being connected to the second pull-down element; The present invention provides a high voltage sensing circuit including an inverter unit inverting a signal of the second node to output a high voltage enable signal.
또한, 본 발명은 피드백되는 고전압 레벨을 감지하여 고전압 인에이블 신호를 발생시키는 고전압 감지회로부와; 상기 고전압 인에이블 신호에 응답하여 소정의 펄스신호를 발생시키는 오실레이터와; 상기 오실레이터로부터 인가되는 펄스 신호에 따라 펌프 구동 제어신호를 출력하는 펌프 제어부와; 상기 펌프 구동 제어신호에 따라 상기 고전압 신호를 펌핑하는 고전압 펌프부를 포함하여 구성되되,In addition, the present invention includes a high voltage sensing circuit unit for generating a high voltage enable signal by sensing a high voltage level fed back; An oscillator for generating a predetermined pulse signal in response to the high voltage enable signal; A pump controller which outputs a pump driving control signal according to the pulse signal applied from the oscillator; It comprises a high voltage pump unit for pumping the high voltage signal in accordance with the pump drive control signal,
상기 고전압 감지회로부는 내부전압 신호에 응답하여 제 1 노드를 고전압레벨로 풀-업 구동하는 제 1 풀-업부와; 접지레벨의 신호에 응답하여 제 2 노드를 상기 내부전압 레벨로 풀-업 구동하는 제 2 풀-업부와; 상기 제 1 노드의 신호에 응답하여 상기 제 1 노드를 풀-다운 구동하는 제 1 풀-다운 소자와; 상기 제 1 노드의 신호에 응답하여 상기 제 2 노드를 풀-다운 구동하는 제 2 풀-다운 소자와; 상기 제 1 노드의 신호에 응답하여 동작하되, 상기 제 1 풀-다운 소자와 접지단 간에 연결되는 제 3 풀-다운 소자와; 상기 제 1 노드의 신호에 응답하여 동작하되, 상기 제 2 풀-다운 소자에 접속되는 제 4 풀-다운 소자와; 상기 제 2 노드의 신호를 반전시켜 고전압 인에이블 신호를 출력하는 인버터부를 포함하는 것을 특징으로 하는 고전압 펌핑장치를 제공한다.The high voltage sensing circuit unit includes: a first pull-up unit configured to pull-up the first node to a high voltage level in response to an internal voltage signal; A second pull-up unit configured to pull-up the second node to the internal voltage level in response to a ground level signal; A first pull-down device configured to pull-down the first node in response to a signal of the first node; A second pull-down element configured to pull-down the second node in response to a signal of the first node; A third pull-down device operated in response to a signal of the first node, the third pull-down device being connected between the first pull-down device and a ground terminal; A fourth pull-down element operated in response to a signal of the first node, the fourth pull-down element being connected to the second pull-down element; It provides a high voltage pumping device comprising an inverter unit for outputting a high voltage enable signal by inverting the signal of the second node.
본 발명에서, 상기 고전압 감지회로부는 상기 제 4 풀-다운 소자와 접지단 간에 연결되는 저항소자를 더 포함하여 구성되는 것이 바람직하다. In the present invention, it is preferable that the high voltage sensing circuit unit further comprises a resistance element connected between the fourth pull-down element and the ground terminal.
본 발명에서, 상기 제 1 풀-업부와 제 2 풀-업부는 직렬로 연결된 적어도 하나 이상의 PMOS 소자를 포함하는 것이 바람직하다.In the present invention, it is preferable that the first pull-up part and the second pull-up part include at least one or more PMOS devices connected in series.
본 발명에서, 상기 제 3 및 제 4 풀-다운 소자는 NMOS 소자로서, 게이트단을 공유하여 전류미러를 형성하는 것을 특징으로 한다.
In the present invention, the third and fourth pull-down devices are NMOS devices, and share a gate end to form a current mirror.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다. 아래의 실시예에서 표기된 소자들 중 상기 종래기술의 예에서와 동일한 것은 동일한 기호를 사용한다.
Hereinafter, the present invention will be described in more detail with reference to Examples. These examples are only for illustrating the present invention, and the scope of protection of the present invention is not limited by these examples. The same elements as those of the prior art examples among the elements shown in the following embodiments use the same symbols.
도 3은 본 발명에 의한 일 실시예에 따른 고전압 감지회로부의 구성을, 도 4는 본 발명에 의한 일 실시예에 따른 고전압 펌핑장치의 구성을 도시한 것이다.3 illustrates a configuration of a high voltage sensing circuit unit according to an embodiment of the present invention, and FIG. 4 illustrates a configuration of a high voltage pumping apparatus according to an embodiment of the present invention.
도 4에 도시된 바와 같이, 본 발명에 따른 고전압 펌핑장치는 피드백되는 고전압(Vpp) 레벨을 감지하여 고전압 인에이블 신호(det#)를 발생시키는 고전압 감지회로부(100)와; 상기 고전압 인에이블 신호(det#)에 응답하여 소정의 펄스신호(osc1)를 발생시키는 오실레이터(200)와; 상기 오실레이터(200)로부터 인가되는 펄스 신호(osc1)에 따라 펌프 구동 제어신호(p1, p2, g1, g2)를 출력하는 펌프 제어부(300)와; 상기 펌프 구동 제어신호(p1, p2, g1, g2)에 따라 상기 고전압 신호(Vpp)를 펌핑하는 고전압 펌프부(400)를 포함하여 구성된다.As shown in FIG. 4, the high voltage pumping device according to the present invention includes a high voltage
상기에서, 고전압 감지회로부(100)는 내부전압(Vcore) 신호에 응답하여 제 1 노드(C)를 고전압(Vpp) 레벨로 풀-업 구동하는 제 1 풀-업부(PS21)와; 접지(Vss)레벨의 신호에 응답하여 제 2 노드(D)를 상기 내부전압(Vcore) 레벨로 풀-업 구동하는 제 2 풀-업부(PS22)와; 상기 제 1 노드(C)의 신호에 응답하여 상기 제 1 노드(C)를 풀-다운 구동하는 NMOS(N21)와; 상기 제 1 노드(C)의 신호에 응답하여 상기 제 2 노드(D)를 풀-다운 구동하는 NMOS(N22)와; 상기 제 1 노드(C)의 신호에 응답하여 동작하되, 상기 NMOS(N21)와 접지단(Vss) 간에 연결되는 NMOS(N23)와; 상기 제 1 노드(C)의 신호에 응답하여 동작하되, NMOS(N22)에 접속되는 NMOS(N24)와; 상기 제 2 노드(D)의 신호를 반전시켜 고전압 인에이블 신호(det#)를 출력하는 인버터부(INV)를 포함하여 구성된다. 고전압 감지회로부(100)는 NMOS(N24)와 접지단(Vss) 간에 연결되는 저항소자(R1)를 더 포함하고, NMOS(N23) 및 NMOS(N24)는 NMOS 소자로서, 게이트단을 공유하여 전류미러를 형성하는 것을 특징으로 한다.The high voltage
상기에서, 상기 제 1 풀-업부(PS21)와 제 2 풀-업부(PS22)는 직렬로 연결된 적어도 하나 이상의 PMOS 소자를 포함하여 구성된다.
In the above description, the first pull-up part PS21 and the second pull-up part PS22 include at least one PMOS device connected in series.
이와 같이 구성된 본 실시예에 따른 고전압 감지회로 및 고전압 펌핑장치의 동작을 구체적으로 설명하면 다음과 같다.The operation of the high voltage sensing circuit and the high voltage pumping apparatus according to the present embodiment configured as described above will be described in detail.
고전압 감지 회로부(100)는 기설정된 고전압 목표치를 기준으로 하여 피드백되는 고전압(Vpp)에 따라 고전압 인에이블 신호(det#)의 레벨을 변화시킴으로써 고전압 펌핑장치의 고전압 펌핑동작 여부를 결정한다. 이를 자세히 살펴 보면, 피드백 되는 고전압(Vpp) 신호는 제 1 풀-업부(PS21)의 소스전원으로 인가되고, 제 1 풀-업부(PS21)를 구성하는 적어도 하나 이상의 PMOS의 게이트 단에는 내부전압(Vcore)이 인가된다. 따라서, 내부전압(Vcore)이 소정값으로 결정됨에 따라 고전압 펌프부(400)는 고전압(Vpp)을 고전압 목표치에 맞도록 펌핑하게 되며, 제 1 풀-업부(PS21)를 구성하는 상기 PMOS들은 고전압(Vpp)과 내부전압(Vcore)의 값에 의한 게이트-소스 간 전압차인 VGS의 값에 따라 턴-온 또는 턴-오프되게 된다.The high voltage
만약, 피드백 되는 고전압(Vpp)이 상기 고전압 목표치보다 작으면, 제 1 풀-업부(PS21)를 구성하는 PMOS들의 VGS값이 작기 때문에 노드(C)의 신호(sin)는 로우 레벨을 유지하게 되고, 상기 신호(sin)를 게이트로 인가받는 NMOS(N21)와 NMOS(N22)의 VGS 또한 작은 값을 가지게 될 뿐만 아니라, 상기 신호(sin)를 게이트로 인가받는 NMOS(N23)와 NMOS(N24)의 VGS도 작은 값을 가지게 된다. 이로 인하여 제 1 풀-업부(PS21)를 관통하여 NMOS(N21)와 NMOS(N23)로 흐르는 전류 Ipp의 값이 감소하게 되므로, 상기 NMOS소자들과 전류미러를 형성하고 있는 NMOS(N22)와 NMOS(N24)를 통하여 흐르는 전류 Iref도 감소하게 된다. 이 때, 전류 Iref가 적게 흐르게 되면 신호(det)는 약하나마 하이레벨을 유지하게 되므로, 결국 고전압 인에이블 신호(det#)는 로우레벨을 유지하게 되므로 고전압 펌프부(400)는 펌핑동작을 계속하게 되고 고전압(Vpp)값은 계속 증가하게 된다.If the fed back high voltage Vpp is smaller than the high voltage target value, the signal sin of the node C is kept low because the V GS values of the PMOSs constituting the first pull-up unit PS21 are small. In addition, the V GS of the NMOS N21 and N22 that receive the signal sin as a gate also has a small value, as well as the NMOS N23 and NMOS that receive the signal sin as a gate. V GS of N24) also has a small value. As a result, the value of the current Ipp flowing through the NMOS N21 and the NMOS N23 through the first pull-up unit PS21 is decreased, so that the NMOS N22 and the NMOS forming the current mirror with the NMOS elements are reduced. The current Iref flowing through N24 also decreases. At this time, if the current Iref flows less, the signal det maintains a high level, but the high voltage enable signal det # maintains a low level, so that the
반면, 피드백 되는 고전압(Vpp)이 상기 고전압 목표치보다 커지면, 제 1 풀-업부(PS21)를 구성하는 PMOS들의 VGS값이 커지기 때문에 노드(C)의 신호(sin)는 하 이 레벨이 되고, 상기 신호(sin)를 게이트로 인가받는 NMOS(N21)와 NMOS(N22) 및 NMOS(N23)와 NMOS(N24)는 VGS 또한 증가하여 턴-온된다. 이로 인하여 제 1 풀-업부(PS21)를 관통하여 NMOS(N21)와 NMOS(N23)로 흐르는 전류 Ipp의 값은 증가하게 되므로, 전류미러 작용에 의하여 전류 Iref 또한 증가하게 된다. 따라서, 노드(D)의 신호(det)는 로우레벨로 천이되고, 결국 고전압 인에이블 신호(det#)는 하이레벨로 천이되어 고전압 펌프부(400)의 펌핑동작을 중지시키게 된다. 따라서, 상기와 같은 고전압 감지회로부(100)의 동작에 의해 고전압 펌프부(400)로부터 출력되는 고전압(Vpp)은 일정값을 유지할 수 있게 된다.On the other hand, when the feedback high voltage Vpp is greater than the high voltage target value, the signal sin of the node C becomes a high level because the V GS values of the PMOSs constituting the first pull-up part PS21 are increased. NMOS (N21) and NMOS (N22) and NMOS (N23) and NMOS (N24) receiving the signal (sin) as a gate is also turned on by increasing the V GS . As a result, the value of the current Ipp flowing through the first pull-up unit PS21 to the NMOS N21 and the NMOS N23 increases, so that the current Iref also increases due to the current mirror action. Accordingly, the signal det of the node D transitions to a low level, and as a result, the high voltage enable signal det # transitions to a high level to stop the pumping operation of the high
종래에는 고전압 감지회로부(100)가 응답하는 고전압(Vpp)의 값이 온도의 변화에 따라 크게 변동되어 출력 고전압(Vpp)의 값도 그 변동폭이 커지는 문제점이 있었으나, 본 발명에 따른 고전압 감지회로부 및 이를 이용한 고전압 펌핑장치에서는 온도변동에 따른 온도 보상작용에 의하여 출력 고전압(Vpp)의 변동폭이 현저히 줄어들어 일정하게 유지되는 특징을 가지고 있다. In the related art, the value of the high voltage Vpp that the high voltage
즉, 온도 보정을 위하여, 본 발명에 따른 고전압 감지회로부(100)는 전류미러를 구성하는 NMOS(N23)와 NMOS(N24), 및 저항(R1)소자를 설치함으로써, 온도 변화에 상관없이 일정 수준의 고전압(Vpp)을 정확하게 감지하여 고전압 펌프부(400)로 하여금 고전압(Vpp)을 안정적으로 생성하도록 할 수 있는 바, 그 원리는 다음과 같다.That is, for temperature correction, the high voltage
제 1 노드(C)의 신호인 "sin"의 온도보상에 대한 관계식은 다음과 같이 구해 진다.The relational equation for the temperature compensation of "sin", which is the signal of the first node C, is obtained as follows.
(단, Vth : NMOS(N23), NMOS(N24)의 문턱전압, (Vth: threshold voltage of NMOS (N23), NMOS (N24),
R1 : 저항(R1)의 저항치, R1: resistance value of the resistor (R1),
μn : NMOS(N23), NMOS(N24)의 캐리어(carrier)의 이동도(mobility)μ n : mobility of carrier of NMOS (N23), NMOS (N24)
Cox : NMOS(N23), NMOS(N24)의 게이트 산화막의 커패시티(capacity) Cox: Capacity of gate oxide film of NMOS (N23) and NMOS (N24)
(W/L)3 : NMOS(N23)의 채널폭/채널길이 (W / L) 3 : Channel Width / Channel Length of NMOS (N23)
(W/L)4 : NMOS(N24)의 채널폭/채널길이 )(W / L) 4 : Channel Width / Channel Length of NMOS (N24)
상기 관계식에서, 온도가 증가함에 따라 저항값(R1)은 증가하는 특성을, NMOS(N23)와 NMOS(N24)의 문턱전압(Vth)은 감소하는 특성을 가지고 있다. 따라서, 상기와 같은 관계식을 이용하여 적절한 크기의 저항과 NMOS의 용량을 결정하게 되면 제 1 노드(C)의 신호(sin)의 전압은 온도의 변동에 관계없이 거의 변하지 않는 일정한 값을 가지도록 구현할 수 있다. 그리고, 노드(C)의 신호(sin)가 일정하게 유지되면, 제 2 노드(D)의 신호(det) 및 고전압 인에이블신호(det#)도 온도의 변동에 영향을 받지 않도록 온도 보상될 수 있다. 결국, 본 발명에 따른 고전압 감지회로부(100)는 전류미러를 구성하는 NMOS(N23)와 NMOS(N24), 및 저항(R1)소자를 설치하여 온도 보정되도록 함으로써, 온도 변화에 상관없이 일정 수준의 고전압(Vpp)을 정확하게 감지하여 고전압 펌프부(400)로 하여금 고전압(Vpp)을 안정적으로 생성하 도록 할 수 있다. In the above relation, the resistance value R1 increases as the temperature increases, and the threshold voltage Vth of the NMOS N23 and the NMOS N24 decreases. Therefore, if the resistance of the appropriate size and the capacity of the NMOS is determined using the relational expression as described above, the voltage of the signal sin of the first node C may be implemented to have a constant value which is almost unchanged regardless of the temperature variation. Can be. When the signal sin of the node C is kept constant, the signal det and the high voltage enable signal det # of the second node D may also be temperature compensated so as not to be affected by the temperature fluctuation. have. As a result, the high voltage
도 6은 본 발명에 의한 일 실시예에 따른 고전압 감지회로에서 온도 변화에 따른 전압 감지 특성을 도시한 것으로서, 본 발명에 따르면 온도 -30[℃]에서는 전압 Vpp가 2.94[V]일 때 고전압 인에이블 신호(det#)가 로우레벨에서 하이레벨로 천이되고, 온도 120[℃]에서는 전압 Vpp가 2.955[V]일 때 고전압 인에이블 신호(det#)가 하이레벨로 천이되므로, 출력되는 고전압(Vpp)의 값은 상기 온도 변동에도 불구하고 약 15[mV] 정도만 변동하게 된다. 따라서, 본 발명에 따른 고전압 감지 회로 및 이를 이용한 고전압 펌핑장치는 온도의 변화에도 불구하고 그 변동폭이 매우 작은 안정된 고전압(Vpp)을 출력하도록 한다.
FIG. 6 is a view illustrating a voltage sensing characteristic of a high voltage sensing circuit according to a temperature change in accordance with an embodiment of the present invention. According to the present invention, a high voltage is applied when the voltage Vpp is 2.94 [V] at a temperature of −30 [° C.]. Since the enable signal det # is transitioned from the low level to the high level and the voltage Vpp is 2.955 [V] at the temperature 120 [° C.], the high voltage enable signal det # transitions to the high level. The value of Vpp) fluctuates only about 15 [mV] despite the temperature fluctuation. Therefore, the high voltage sensing circuit and the high voltage pumping apparatus using the same according to the present invention output a stable high voltage Vpp having a very small fluctuation range despite the change in temperature.
상기 고전압 감지회로부(100)에서 생성된 고전압 인에이블신호(det#)는 오실레이터(200)에 인가된다. 고전압 인에이블 신호(det#)가 로우레벨로 천이되면 고전압 펌프부(400)는 펌핑동작을 수행하게 되는데 그 구체적인 동작을 설명하면 다음과 같다.The high voltage enable signal det # generated by the high voltage
오실레이터(200)는 상기 고전압 인에이블 신호(det#)에 응답하여 소정 주기의 펄스 신호(osc1)를 발생시킨다. 이어서, 펌프 제어부(300)는 상기 오실레이터(200)로부터 인가되는 펄스 신호(osc1)에 따라 펌프 구동 제어신호(p1, p2, g1, g2)를 출력하며, 펌프 구동 제어신호 p1 및 p2는 커패시터 C1 및 C2의 입력단에 각각 입력되고, 펌프 구동 제어신호 g1 및 g2는 커패시터 C3 및 C4의 입력단에 각각 입력된다.
The
고전압 펌프부(400)는 상기 펌프 구동 제어 신호(p1, p2, g1, g2)에 응답하여 소정 레벨의 고전압(Vpp)을 펌핑하는 동작을 수행한다. 즉, 커패시터(C3)의 입력단이 펌프 구동 제어신호 g1에 의해 하이레벨로 되면, NMOS(N100)가 턴-온되어 노드(E)는 외부 전원 전위(Vdd)로 구동되고, 그 후 커패시터(C1)의 입력노드가 펌프 구동 제어신호 p1에 의해 하이레벨로 되면 커패시터 C1에 의하여 노드(E)의 전위는 목적하는 고전압 레벨로 상승한다. 곧이어, 펌프 구동 제어신호 p2는 로우 레벨이 되고, 펌프 구동 제어신호 g2는 하이레벨이 된다. 이에 따라 NMOS(N200)가 턴-온 되어 노드(F)를 외부 전원 전위(Vdd)로 구동하여 PMOS(P100)를 턴-온시킴로써, 상기 노드(E)의 전위는 노드(G)로 전달되게 된다.The high
다음으로, 펌프 구동제어신호 p2가 Vdd레벨로 되고, 펌프 구동 제어신호 p1이 로우 레벨로 되면, 노드(F)에 상기와 같은 동작이 일어나게 되어, 고전압이 노드(F)로부터 노드(G)로 전달되게 된다. 결국, 상기 고전압 펌핑장치는 상기와 같은 동작을 반복하여 고전압(Vpp) 레벨이 목표 레벨에 도달하여 유지될 수 있도록 펌핑 동작을 계속하게 된다.Next, when the pump drive control signal p2 becomes the Vdd level and the pump drive control signal p1 becomes the low level, the above operation occurs in the node F, and the high voltage is transferred from the node F to the node G. Will be delivered. As a result, the high voltage pumping apparatus repeats the above operation and continues the pumping operation so that the high voltage (Vpp) level reaches and maintains the target level.
여기서, 본 발명에 따른 고전압 펌핑회로는 온도 변화에 상관없이 일정 수준의 고전압(Vpp)을 정확하게 감지하여 펌핑 인에이블 신호(det#)를 출력하는 상기 고전압 감지회로부(100)를 채용함으로써, 온도 변화에 상관없이 일정 수준의 고전압(Vpp)을 안정적으로 생성할 수 있다.
Here, the high voltage pumping circuit according to the present invention employs the high voltage
상기 실시예에서는 주로 Vpp전원을 발생시키는 고전압펌핑 장치에 관하여 설 명하였으나, 상기의 원리는 Vbb 전원을 펌핑하는데 있어서도 유용하게 활용될 수 있다.
In the above embodiment, a high voltage pumping device mainly generating a Vpp power source has been described. However, the above principle may be usefully used to pump a Vbb power source.
이상 설명한 바와 같이, 본 발명에 따른 고전압 감지회로 및 이를 이용한 고전압 펌핑장치는 온도 변화에 따라 감지 고전압의 보상이 가능하도록 함으로써, 온도의 변화에 상관없이 일정한 크기의 고전압을 안정적으로 출력할 수 있는 효과를 가진다.As described above, the high voltage sensing circuit and the high voltage pumping apparatus using the same enable the compensation of the detected high voltage according to the temperature change, thereby stably outputting a high voltage having a constant size regardless of the temperature change. Has
Claims (9)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040065155A KR20060016641A (en) | 2004-08-18 | 2004-08-18 | High voltage detecting circuit and high voltage pumping device by that |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040065155A KR20060016641A (en) | 2004-08-18 | 2004-08-18 | High voltage detecting circuit and high voltage pumping device by that |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20060016641A true KR20060016641A (en) | 2006-02-22 |
Family
ID=37124896
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040065155A KR20060016641A (en) | 2004-08-18 | 2004-08-18 | High voltage detecting circuit and high voltage pumping device by that |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20060016641A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100654631B1 (en) * | 2005-03-02 | 2006-12-08 | (주)아트칩스 | A output protect circuit of high voltage |
KR100813546B1 (en) * | 2006-10-12 | 2008-03-17 | 주식회사 하이닉스반도체 | Temperature-dependent voltage level detector of semiconductor memory apparatus |
KR100870428B1 (en) * | 2007-09-07 | 2008-11-26 | 주식회사 하이닉스반도체 | High voltage generator in semiconductor memory device |
KR101026380B1 (en) * | 2005-03-29 | 2011-04-07 | 주식회사 하이닉스반도체 | Voltage Level Detecting Circuit |
-
2004
- 2004-08-18 KR KR1020040065155A patent/KR20060016641A/en not_active Application Discontinuation
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100654631B1 (en) * | 2005-03-02 | 2006-12-08 | (주)아트칩스 | A output protect circuit of high voltage |
KR101026380B1 (en) * | 2005-03-29 | 2011-04-07 | 주식회사 하이닉스반도체 | Voltage Level Detecting Circuit |
KR100813546B1 (en) * | 2006-10-12 | 2008-03-17 | 주식회사 하이닉스반도체 | Temperature-dependent voltage level detector of semiconductor memory apparatus |
KR100870428B1 (en) * | 2007-09-07 | 2008-11-26 | 주식회사 하이닉스반도체 | High voltage generator in semiconductor memory device |
US7800958B2 (en) | 2007-09-07 | 2010-09-21 | Hynix Semiconductor Inc. | Voltage generating unit of semiconductor memory device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6922098B2 (en) | Internal voltage generating circuit | |
US7633820B2 (en) | Current limit circuit and semiconductor memory device | |
US7366048B2 (en) | Bulk bias voltage level detector in semiconductor memory device | |
CN112825004B (en) | Low dropout voltage regulator and method for regulating low dropout voltage regulator | |
JP6592126B2 (en) | Bit line power supply device | |
KR100818105B1 (en) | Inner vortage genertion circuit | |
US8314649B1 (en) | Semiconductor apparatus | |
CN105788634B (en) | Power supply voltage drop detection circuit and operation method thereof | |
US7362636B2 (en) | Semiconductor memory device | |
JP4989927B2 (en) | Negative potential discharge circuit | |
US8203891B2 (en) | Voltage sensing circuit capable of controlling a pump voltage stably generated in a low voltage environment | |
KR100762873B1 (en) | An internal voltage generator | |
US9323260B2 (en) | Internal voltage generation circuits and semiconductor devices including the same | |
US7859135B2 (en) | Internal power supply circuit having a cascode current mirror circuit | |
KR20060016641A (en) | High voltage detecting circuit and high voltage pumping device by that | |
KR100924353B1 (en) | Internal voltage generator | |
KR101026380B1 (en) | Voltage Level Detecting Circuit | |
KR20080030342A (en) | Vpp detecting circuit and vpp pumping device which includes the vpp detecting circuit | |
KR100922885B1 (en) | Internal voltage generation circuit | |
US8368460B2 (en) | Internal voltage generation circuit and integrated circuit including the same | |
KR101145315B1 (en) | Internal voltage generation circuit | |
US7990206B2 (en) | Device for supplying temperature dependent negative voltage | |
US7772719B2 (en) | Threshold voltage control circuit and internal voltage generation circuit having the same | |
JP3819002B2 (en) | Semiconductor device | |
KR100728903B1 (en) | Circuit for controlling internal voltate in semiconductor memory apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |