KR20060009720A - 전력 증폭을 위한 전치왜곡형 선형화 장치 및 그 방법 - Google Patents

전력 증폭을 위한 전치왜곡형 선형화 장치 및 그 방법 Download PDF

Info

Publication number
KR20060009720A
KR20060009720A KR1020040058398A KR20040058398A KR20060009720A KR 20060009720 A KR20060009720 A KR 20060009720A KR 1020040058398 A KR1020040058398 A KR 1020040058398A KR 20040058398 A KR20040058398 A KR 20040058398A KR 20060009720 A KR20060009720 A KR 20060009720A
Authority
KR
South Korea
Prior art keywords
phase
gain
input power
power
change
Prior art date
Application number
KR1020040058398A
Other languages
English (en)
Other versions
KR100688085B1 (ko
Inventor
노윤섭
염인복
박종흥
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020040058398A priority Critical patent/KR100688085B1/ko
Publication of KR20060009720A publication Critical patent/KR20060009720A/ko
Application granted granted Critical
Publication of KR100688085B1 publication Critical patent/KR100688085B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3276—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using the nonlinearity inherent to components, e.g. a diode
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3282—Acting on the phase and the amplitude of the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 전력 증폭을 위한 전치왜곡형 선형화 장치 및 그 방법에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은 입력신호의 크기에 따른 전력증폭기의 이득 왜곡(AM-AM)과 위상 왜곡(AM-PM)을 보상함으로써, 전력 증폭기의 선형성을 증가시키기 위한 전력 증폭을 위한 전치왜곡형 선형화 장치 및 그 방법을 제공하는데 그 목적이 있음.
3. 발명의 해결방법의 요지
본 발명은, 전력 증폭을 위한 전치왜곡형 선형화 장치에 있어서, 위상 및 이득 변환시 발생하는 삽입손실을 보상하기 위하여, 입력전력을 증가시키기 위한 증폭수단; 선형화 대상 장치의 위상변화 추이에 따라 선택적으로 바이어스 조건을 결정하여, 상기 증폭수단에서 증폭된 입력전력의 증가에 따라 위상을 증감시키기 위한 위상변환수단; 및 상기 위상변환수단에서 입력전력의 증가에 따라 감소되는 이득을 증가시키기 위한 이득변환수단을 포함한다.
4. 발명의 중요한 용도
본 발명은 전력 증폭기 등에 이용됨.
전치왜곡, 선형화, 이득 왜곡(AM-AM), 위상 왜곡(AM-PM)

Description

전력 증폭을 위한 전치왜곡형 선형화 장치 및 그 방법{Predistortion Linearizer apparatus and method for power amplifiers}
도 1 은 본 발명에 따른 전력 증폭을 위한 전치왜곡형 선형화 장치의 일실시예 구성도,
도 2 는 본 발명에 따른 전력 증폭을 위한 전치왜곡형 선형화 장치 중 위상 변환기의 일실시예 회로도,
도 3 은 본 발명에 따른 전력 증폭을 위한 전치왜곡형 선형화 장치 중 위상 변환기의 공급전압 변화에 따른 이득과 위상 변화를 나타낸 일예시도,
도 4 는 본 발명에 따른 전력 증폭을 위한 전치왜곡형 선형화 장치 중 위상 변환기의 공급전압 변화에 따른 이득과 위상 변화를 나타낸 다른 예시도,
도 5 는 본 발명에 따른 전력 증폭을 위한 전치왜곡형 선형화 장치 중 이득 변환기의 공급전압 변화에 따른 이득과 위상 변화를 나타낸 예시도,
도 6 은 본 발명에서 TWTA 전력증폭기와 비선형 특성을 보상하기 위한 전치 왜곡형 선형화 장치가 포함된 증폭기의 IMD3의 설계 결과를 나타낸 예시도이다.
* 도면의 주요 부분에 대한 부호의 설명
11 : 증폭기 12 : 위상 변환기
13 : 이득 변환기 14 : 전력 증폭기
본 발명은 전력 증폭을 위한 전치왜곡(Predistorter)형 선형화 장치 및 그 방법에 관한 것으로, 더욱 상세하게는 마이크로 웨이브 전력 증폭기의 입력 신호의 크기에 따른 전력 증폭기의 이득 왜곡(AM-AM)과 위상 왜곡(AM-PM)을 보상함으로써, 전력증폭기의 선형성을 증가시키기 위한 전치왜곡형 선형화 장치 및 그 방법에 관한 것이다.
일반적으로 증폭기는 증폭기에 입력된 전기적 신호의 전력을 증가시킨다. 이상적인 증폭기는 입력된 신호를 왜곡시키지 않고 선형적으로 신호의 크기만을 증가시켜야 하나, 증폭기의 비선형 특성 때문에 출력신호의 왜곡이 발생하게 된다.
증폭기에서 발생하는 왜곡은 입력신호의 증가에 따른 이득감소와 위상의 변화에 의해 발생한다.
전력증폭기의 선형성 향상을 위한 방법으로는 일반적으로 전치왜곡(Predistortion), 피드포워드(Feed-forward), 백오프(Backoff), 피드백(Feedback) 기법 등이 사용된다. 이중 전치왜곡형 선형화기는 전력증폭기의 효율이 거의 저하되지 않을 뿐만 아니라 소형, 경량, 저가로 구현가능하면서 선형 특성을 향상시킬 수 있는 장점 때문에 널리 사용되고 있는 기술이다.
전치왜곡형 선형화 기술은 국내외에서 많은 연구가 진행되고 있는 분야이다. Allen Katz가 제안하는 공통게이트 MESFET(Common Gate MESFET)을 이용한 전치 왜곡형 선형화기는 게이트 전압(Vg)과 게이트 임피던스(Zg)를 제어하여 원하는 비선형 신호(증폭기의 AM-AM, AM-PM의 역이 되는 신호)를 발생하여 증폭기의 선형성을 개선하는 방법이다. 하나의 능동소자와 주변회로로 구성되어 이득과 위상 왜곡을 동시에 보상해주는 장점이 있으나, 삽입손실(Insertion Loss)이 커서 이를 보상하기 위한 큰 이득의 증폭단이 필요로 하게 되어 Ka대역 이상의 높은 주파수에서는 이득보상 증폭기의 전력소모가 커질 우려가 있다. 또한, 이득과 위상이 독립적으로 보상되기 어려워 모든 증폭기에 최적으로 사용하기 어려운 문제점이 있다.
따라서, W-M. Zhang이 제안하는 전치왜곡형 선형화 장치는, MIC linearizer bridge, 증폭단, 그리고 제어단으로 구성된 선형화기로써, Linearizer bridge는 선형 phase shifter부와 비선형 부로 구성되어 증폭기의 AM-AM, AM-PM을 보상함. 이러한 구조의 선형화기는 선형성 개선효과가 우수할 수 있으나, 두개의 경로를 사용함으로 인하여 대형, 고가로 구현되는 단점을 안고 있고, 또한 결합기의 사용으로 인한 삽입 손실의 증가로 증폭단의 이득 보상량이 크므로 이 또한 전력소모가 커지는 단점이 있다.
본 발명은 상기 문제점을 해결하기 위하여 제안된 것으로, 입력신호의 크기 에 따른 전력증폭기의 이득 왜곡(AM-AM)과 위상 왜곡(AM-PM)을 보상함으로써, 전력 증폭기의 선형성을 증가시키기 위한 전력 증폭을 위한 전치왜곡형 선형화 장치 및 그 방법을 제공하는데 그 목적이 있다.
본 발명의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있으며, 본 발명의 실시예에 의해 보다 분명하게 알게 될 것이다. 또한, 본 발명의 목적 및 장점들은 특허 청구 범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.
상기 목적을 달성하기 위한 본 발명의 장치는, 전력 증폭을 위한 전치왜곡형 선형화 장치에 있어서, 위상 및 이득 변환시 발생하는 삽입손실을 보상하기 위하여, 입력전력을 증가시키기 위한 증폭수단; 선형화 대상 장치의 위상변화 추이에 따라 선택적으로 바이어스 조건을 결정하여, 상기 증폭수단에서 증폭된 입력전력의 증가에 따라 위상을 증감시키기 위한 위상변환수단; 및 상기 위상변환수단에서 입력전력의 증가에 따라 감소되는 이득을 증가시키기 위한 이득변환수단을 포함하여 이루어진 것을 특징으로 한다.
또한, 본 발명의 방법은, 전력 증폭을 위한 전치왜곡형 선형화 방법에 있어서, 위상 및 이득 변환시 발생하는 삽입손실을 보상하기 위하여, 입력전력을 증가시키는 증폭단계; 선형화 대상 장치의 위상변화 추이에 따라 선택적으로 바이어스 조건을 결정하여, 상기 증폭단계에서 증폭된 입력전력의 증가에 따라 위상을 증감 시키는 위상 조절단계; 및 상기 입력전력의 증가에 따라 감소되는 이득을 증가시키는 이득 증폭단계를 포함하여 이루어진 것을 특징으로 한다.
본 발명은, 마이크로 웨이브 전력증폭기의 비선형성의 전치 보상을 목적으로, 입력 신호의 크기에 따른 전력증폭기의 이득 왜곡(AM-AM)과 위상 왜곡(AM-PM)을 전력증폭기의 전단에 위치하여 역으로 보상하기 위하여, 이득 변환부와 위상 변환부가 보상하고 이에 의해 발생한 삽입손실을 보상하기 위한 증폭기로 구성되어 전력증폭기의 선형성을 증가시킬 수 있다.
따라서, 본 발명은 이득 변환부, 위상 변환부, 증폭기가 케스케이드(Cascade)하게 구성되어 있어서 이득 및 위상을 원하는 양만큼 최적으로 보상할 수 있으므로 TWTA(Traveling Wave Tube Amplifier)와 SSPA(Solid State Power Amplifier)등의 모든 증폭소자에 사용될 수 있을 뿐만 아니라, 3단으로 간단하게 구성되어 있어서 실제 구현시 소형, 경량, 저가로 제작될 수 있는 장점이 있다.
상술한 목적, 특징 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이며, 그에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 또한, 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에 그 상세한 설명을 생략하기로 한다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명하기로 한다.
도 1 은 본 발명에 따른 전력 증폭을 위한 전치왜곡형 선형화 장치의 일실시 예 구성도이다.
도 1에 도시된 바와 같이, 본 발명에 따른 전력 증폭을 위한 전치왜곡형 선형화 장치는, 전치 왜곡형 선형화 장치의 입력 전력을 증가시켜주고, 위상 변환기(12)와 이득변환기(13)에서 발생하는 삽입손실을 보상해주기 위한 증폭기(11)와, 위상 변화를 위해, 상기 입력 전력의 증가에 따라 위상을 증가 또는 감소시키기 위한 위상변환기(12)와, 상기 입력 전력의 증가에 따라 이득을 증가시켜주기 위한 이득 변환기(13)를 포함한다.
상기한 바와 같은 구성을 갖는 본 발명에 따른 전력 증폭을 위한 전치왜곡형 선형화 장치의 동작 과정을 상세하게 설명하면 다음과 같다.
본 발명에 따른 전치왜곡형 선형화기는 상기 도 1과 같이 증폭기(11), 위상 변환기(12), 이득 변환기(13)로 구성되어 있다.
전력 증폭기(14)의 입력신호는 일반적으로 0dBm(1mW)정도의 크기이다. 하지만, 마이크로파 대역에서 사용되는 대부분의 능동소자의 경우 비선형성을 최대한 이용하기 위해서는 10dBm(10mW) 이상의 입력 전력이 필요하다.
따라서, 본 발명에 따른 전치왜곡형 선형화기는 입력 전력을 증가시켜주고 또한 위상 변환기(12)와 이득 변환기(13)에서 발생하는 삽입손실(Insertion Loss)을 보상해 주기 위하여 초단에 증폭기(11)를 사용한다.
또한, 전치왜곡형 선형화기의 두번째 단에 사용되는 위상 변환기(12)는 쇼트키 다이오드(Schottky Diode)를 사용한다.
도 2 는 본 발명에 따른 전력 증폭을 위한 전치왜곡형 선형화 장치 중 위상 변환기(12)의 일실시예 회로도이다.
도 2에 도시된 바와 같이, 쇼트키 다이오드의 등가모델은 다이오드의 저항(Rd)과 커패시터(Cp)의 병렬 결합으로 표현될 수 있다. 또한, 위상 변환기(12)의 이득(S21)은 하기의 [수학식 1] 및 [수학식 2]와 같이 표현된다.
Figure 112004033209791-PAT00001
Figure 112004033209791-PAT00002
여기서, Z0는 특성임피던스이다. 입력전력의 증가에 따른 위상 변환기(12)의 이득과 위상 변화는 쇼트키 다이오드의 바이어스 조건에 의해 서로 다르게 동작한다.
첫번째로, 도 2의 바이어스 경로의 저항 R1과 R2를 큰 값으로 하는 경우, 쇼트키 다이오드로의 입력 전력이 증가하게 되면 다이오드에 흐르는 전류는 커지게 되면서 다이오드에 걸리는 DC 전압이 감소하여 등가 커패시터의 용량이 감소하게 된다. 이경우 다이오드의 등가모델인 커패시터(Cp)의 변화량이 위상 변환기(12)의 이득과 위상 변화를 주도하게 되고, 상기 [수학식1]의 이득 변화는 입력전력이 증 가함에 따라 감소하고, 위상 변화는 입력전력이 증가함에 따라 증가하게 된다.
두번째로, 도 2의 바이어스 경로의 저항 R1과 R2를 작은 값으로 하는 경우, 쇼트키 다이오드로의 입력 전력이 증가하게 되면 다이오드에 흐르는 전류는 커지게 되면서 등가 저항(Rd)의 값이 감소하게 된다. 이 경우 다이오드의 등가모델인 저항(Rd)의 변화량이 위상 변환기(12)의 이득과 위상 변화를 주도하게 되고 상기 [수학식 1]의 이득 변화는 입력전력이 증가함에 따라 증가하고, 위상 변화는 입력전력이 증가함에 따라 감소하게 된다.
여기서, 인덕터 L1과 L2는 저항 R1과 R2가 작을 경우, 신호가 바이패스되는 현상을 방지하기 위하여 필요하다. 따라서, 선형화 대상의 증폭기(11)의 위상변화의 변화 추이에 따라서 선택적으로 바이어스 조건을 결정하면 된다.
도 3 은 본 발명에 따른 전력 증폭을 위한 전치왜곡형 선형화 장치 중 위상 변환기의 공급전압 변화에 따른 이득과 위상 변화를 나타낸 일예시도로서, 입력전력이 증가함에 따라 위상이 감소하는 전력증폭기의 위상을 보상하기 위하여, 위상 변환기(12)에서 쇼트키 다이오드의 바이어스 경로의 저항 R1과 R2를 500 Ohm으로 크게 하고 공급전원(Vdd)의 변화에 따른 이득과 위상의 변화를 도시한 것이다.
도 3에 도시된 바와 같이, 입력전력이 증가함에 따라 위상 변환기(12)의 이득은 감소하고, 위상은 증가함을 알 수 있다.
도 4 는 본 발명에 따른 전력 증폭을 위한 전치왜곡형 선형화 장치 중 위상 변환기의 공급전압 변화에 따른 이득과 위상 변화를 나타낸 다른 예시도로서, 입력전력이 증가함에 따라 위상이 증가하는 전력증폭기(14)의 위상을 보상하기 위하여, 위상 변환기(12)에서 쇼트키 다이오드의 바이어스 경로의 저항 R1과 R2를 10 Ohm으로 작게 하고 공급전원(Vdd)의 변화에 따른 이득과 위상의 변화를 도시한 것이다.
도 4에 도시된 바와 같이, 입력전력이 증가함에 따라 위상 변환기(12)의 이득은 증가하고, 위상은 감소함을 알 수 있다.
모든 전력증폭기는 입력전력이 증가함에 따라서 최대 출력전력 근처에서 이득이 감소하게 된다. 따라서, 입력전력의 증가에 따라 이득을 증가시켜주는 보상회로가 필요하게 된다. 본 발명에서는 이득 변환기(13)로써 "CLASS AB급 증폭기"를 사용하였다. "CLASS AB급 증폭기"는 낮은 바이어스 전류에서 동작하여 입력전력이 커짐에 따라서 증폭기 트랜지스터의 게이트(FET 계열의 트랜지스터의 경우)나 베이스(BJT 계열의 트랜지스터의 경우)의 전위나 전류를 키워주어 트랜지스터의 동작 전류와 이득이 증가하게 되므로 전력증폭기의 입력전력 증가에 따른 이득감소를 보상할 수 있다.
도 5 는 본 발명에 따른 전력 증폭을 위한 전치왜곡형 선형화 장치 중 이득 변환기의 공급전압 변화에 따른 이득과 위상 변화를 나타낸 예시도로서, FET계열의 HEMT(High Electron Mobility Transistor) 소자를 사용하여 게이트 바이어스의 변화에 따른 이득과 위상의 변화를 도시한 것이다.
도 5에 도시된 바와 같이, 게이트 바이어스를 작게 하는 경우 더 많은 이득의 증가를 보이게 되므로, 전력증폭기(14)의 이득 감소 특성과 위상 변환기(12)의 이득 감소 또는 증가 특성을 보상할 수 있는 바이어스 전압을 결정하면 된다.
그리고, 이득 변환기(13)의 위상 변화는 위상 변환기(12)의 위상 변화에 비 해 작은 값이지만 전체적으로 보상될 수 있도록 결정하여야 최적의 전치 왜곡형 선형화 장치를 구현할 수 있다.
도 6 은 본 발명에서 TWTA(Traveling Wave Tube Amplifier) 전력증폭기와 비선형 특성을 보상하기 위한 전치 왜곡형 선형화 장치가 포함된 증폭기의 IMD3(3rd order intermodulation distortion)도의 설계 결과를 나타낸 예시도로서, TWTA 전력증폭기의 비선형 특성을 보상하기 위한 전치 왜곡형 선형화 장치를 설계하여, TWTA와 본 발명 전치왜곡형 선형화 장치가 포함된 증폭기의 IMD3의 설계 결과를 도시한 것이다.
TWTA는 입력 단일톤(1-tone) 전력이 증가함에 따라 이득은 감소하고 위상도 감소하는 특성이 있다. 이 특성을 본 발명의 전치왜곡형 선형화 장치를 사용하여 최적으로 보상한 결과, 도 6에 도시된 바와 같이 두개톤(2-tone) 전력이 인가되었을 때, TWTA만의 특성에 비해 IMD3를 최대 10dB 이상 향상시킬 수 있었다.
마지막으로, 본 발명은 증폭단, 위상 변화단, 이득 변화단 총 3개단이 케스케이드(Cascade) 구조를 가지고 있어서 구현이 용이할 뿐만 아니라 저가, 경량, 소형으로 제작될 수 있고, 위상 변화단과 이득 변화단이 독립적으로 위치하여 어떠한 증폭기라도 이득 왜곡(AM-AM)과 위상 왜곡(AM-PM) 특성을 최적으로 보상해 줄 수 있다.
상술한 바와 같은 본 발명의 방법은 프로그램으로 구현되어 컴퓨터로 읽을 수 있는 형태로 기록매체(씨디롬, 램, 롬, 플로피 디스크, 하드 디스크, 광자기 디스크 등)에 저장될 수 있다. 이러한 과정은 본 발명이 속하는 기술 분야에서 통상 의 지식을 가진 자가 용이하게 실시할 수 있으므로 더 이상 상세히 설명하지 않기로 한다.
이상에서 설명한 본 발명은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니다.
상기와 같은 본 발명은, 이득 변환부, 위상 변환부, 증폭기가 케스케이드(Cascade)하게 구성되어 있어서 이득 및 위상을 원하는 양만큼 최적으로 보상할 수 있으므로, TWTA(Traveling Wave Tube Amplifier)와 SSPA(Solid State Power Amplifier)등의 모든 증폭소자에 사용될 수 있을 뿐만 아니라, 3단으로 간단하게 구성되어 있어서 실제 구현시 소형, 경량, 저가로 제작될 수 있는 효과가 있다.

Claims (5)

  1. 전력 증폭을 위한 전치왜곡형 선형화 장치에 있어서,
    위상 및 이득 변환시 발생하는 삽입손실을 보상하기 위하여, 입력전력을 증가시키기 위한 증폭수단;
    선형화 대상 장치의 위상변화 추이에 따라 선택적으로 바이어스 조건을 결정하여, 상기 증폭수단에서 증폭된 입력전력의 증가에 따라 위상을 증감시키기 위한 위상변환수단; 및
    상기 위상변환수단에서 입력전력의 증가에 따라 감소되는 이득을 증가시키기 위한 이득변환수단
    을 포함하는 전력 증폭을 위한 전치왜곡형 선형화 장치.
  2. 제 1 항에 있어서,
    상기 위상변환수단은,
    다이오드의 주변 바이어스용 저항과 인덕터의 구성으로 그 값의 선택과 다이오드의 바이어스 전압의 변화에 따라, 입력 전력이 증가하게 되면 위상을 증가 혹은 감소시키는 것을 특징으로 하는 전력 증폭을 위한 전치왜곡형 선형화 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 이득변환수단은,
    낮은 바이어스 전류에서 동작하여 입력전력이 커짐에 따라 증폭기 트랜지스터의 게이트나 베이스의 전위나 전류를 키워주어 트랜지스터의 동작 전류와 이득이 증가하게 하여, 전력 증폭기의 입력전력 증가에 따른 이득감소를 보상하도록 하는 것을 특징으로 하는 전력 증폭을 위한 전치왜곡형 선형화 장치.
  4. 전력 증폭을 위한 전치왜곡형 선형화 방법에 있어서,
    위상 및 이득 변환시 발생하는 삽입손실을 보상하기 위하여, 입력전력을 증가시키는 증폭단계;
    선형화 대상 장치의 위상변화 추이에 따라 선택적으로 바이어스 조건을 결정하여, 상기 증폭단계에서 증폭된 입력전력의 증가에 따라 위상을 증감시키는 위상 조절단계; 및
    상기 입력전력의 증가에 따라 감소되는 이득을 증가시키는 이득 증폭단계
    를 포함하는 전력 증폭을 위한 전치왜곡형 선형화 방법.
  5. 제 4 항에 있어서,
    상기 바이어스 조건은,
    상기 바이어스 경로의 저항값이 큰 값일 경우, 커패시터(Cp)의 변화량이 위상 변환기의 이득 변화와 위상 변화를 주도하게 되고, 상기 이득 변화는 입력전력이 증가함에 따라 감소하고 상기 위상 변화는 입력전력이 증가함에 따라 증가하도록 하며, 상기 바이어스 경로의 저항값이 작은 값일 경우, 저항(Rd)의 변화량이 상기 위상변환기의 이득 변화 및 위상 변화를 주도하게 되고, 상기 이득 변화는 입력전력이 증가함에 따라 증가하고, 상기 위상 변화는 입력전력이 증가함에 따라 감소하도록 하는 것을 특징으로 하는 하는 전력 증폭을 위한 전치왜곡형 선형화 방법.
KR1020040058398A 2004-07-26 2004-07-26 전력 증폭을 위한 전치왜곡형 선형화 장치 KR100688085B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040058398A KR100688085B1 (ko) 2004-07-26 2004-07-26 전력 증폭을 위한 전치왜곡형 선형화 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040058398A KR100688085B1 (ko) 2004-07-26 2004-07-26 전력 증폭을 위한 전치왜곡형 선형화 장치

Publications (2)

Publication Number Publication Date
KR20060009720A true KR20060009720A (ko) 2006-02-01
KR100688085B1 KR100688085B1 (ko) 2007-02-28

Family

ID=37120280

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040058398A KR100688085B1 (ko) 2004-07-26 2004-07-26 전력 증폭을 위한 전치왜곡형 선형화 장치

Country Status (1)

Country Link
KR (1) KR100688085B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010101441A3 (en) * 2009-03-05 2010-12-09 Samsung Electronics Co., Ltd. Apparatus and method for improving linearity of transmitter

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10145161A (ja) 1996-11-13 1998-05-29 Nec Corp プリディストーション自動調整回路
KR100295678B1 (ko) * 1999-03-26 2001-07-12 김영환 선형 이득제어 증폭기
JP2000332657A (ja) 1999-05-20 2000-11-30 Matsushita Electric Ind Co Ltd 線形化装置
JP2002043862A (ja) * 2000-07-26 2002-02-08 Yrp Kokino Idotai Tsushin Kenkyusho:Kk プリディストーション回路
KR20030024241A (ko) * 2001-09-17 2003-03-26 엘지전자 주식회사 블루투스 송신회로

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010101441A3 (en) * 2009-03-05 2010-12-09 Samsung Electronics Co., Ltd. Apparatus and method for improving linearity of transmitter
KR101522644B1 (ko) * 2009-03-05 2015-05-26 삼성전자주식회사 송신기의 선형성 향상을 위한 장치 및 방법

Also Published As

Publication number Publication date
KR100688085B1 (ko) 2007-02-28

Similar Documents

Publication Publication Date Title
Ali et al. A 28GHz 41%-PAE linear CMOS power amplifier using a transformer-based AM-PM distortion-correction technique for 5G phased arrays
Kim et al. Analysis of a fully matched saturated Doherty amplifier with excellent efficiency
Cho et al. Linearity optimization of a high power Doherty amplifier based on post-distortion compensation
US10951172B2 (en) Linear doherty power amplifier
US7839213B2 (en) Amplifier architecture for polar modulation
Saad et al. Symmetrical load modulated balanced power amplifier with asymmetrical output coupling for load modulation continuum
Yusoff et al. Linearity improvement in RF power amplifier system using integrated Auxiliary Envelope Tracking system
JP3836428B2 (ja) 多段増幅器
KR100688085B1 (ko) 전력 증폭을 위한 전치왜곡형 선형화 장치
Eswaran et al. Class-E GaAs HBT power amplifier with passive linearization scheme for mobile wireless communications
Atanasković et al. The linearization of Doherty amplifier
Nghiem et al. A highly efficient wideband asymmetric Doherty power amplifier with 10 dB output power back-off
Horiguchi et al. A high efficiency feedforward amplifier with a series diode linearizer for cellular base stations
Takenaka et al. A distortion-cancelled Doherty high-power amplifier using 28-V GaAs heterojunction FETs for W-CDMA base stations
KR101891619B1 (ko) 질화갈륨 집적회로 증폭기의 선형화 바이어스 회로 기술
Kao et al. A 20 GHz power amplifier with IM3 distortion cancellation by load-split derivative superposition
Dalwadi et al. Efficient Doherty feed-forward linear power amplifier for CDMA 2000 base-station applications
Jeon et al. A new" active" predistortor with high gain using cascode-FET structures
Lee et al. Linearity-optimized power tracking GaN HEMT Doherty amplifier using derivative superposition technique for repeater systems
Gajadharsing Low distortion RF-LDMOS power transistor for wireless communications base station applications
CN114785299B (zh) 一种超宽带高线性高效率的功率放大器
Cho et al. Linearity optimization of a high power Doherty amplifier
Atanasković et al. The linearization of high-efficiency three-way Doherty amplifier
Nasri et al. Linearity Improvement of the CMOS Power Amplifier with Auxiliary Path
EP3476041B1 (en) Linear doherty power amplifier

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110131

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20111208

Year of fee payment: 20