KR20060009686A - 반도체 발광소자 및 그 제조방법 - Google Patents

반도체 발광소자 및 그 제조방법 Download PDF

Info

Publication number
KR20060009686A
KR20060009686A KR1020040058354A KR20040058354A KR20060009686A KR 20060009686 A KR20060009686 A KR 20060009686A KR 1020040058354 A KR1020040058354 A KR 1020040058354A KR 20040058354 A KR20040058354 A KR 20040058354A KR 20060009686 A KR20060009686 A KR 20060009686A
Authority
KR
South Korea
Prior art keywords
layer
gallium nitride
forming
low temperature
light emitting
Prior art date
Application number
KR1020040058354A
Other languages
English (en)
Inventor
손성진
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020040058354A priority Critical patent/KR20060009686A/ko
Priority to PCT/KR2005/002406 priority patent/WO2006011740A1/en
Publication of KR20060009686A publication Critical patent/KR20060009686A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 발광 다이오드의 활성층과 전극 사이에 정공 농도를 높인층을 형성하여, 구동 전압을 낮추고 광효율을 향상시킨 반도체 발광소자 및 그 제조방법을 개시한다. 개시된 본 발명은 기판 상에 버퍼층, 제 1 질화갈륨 층을 차례로 형성하는 단계와; 상기 제 1 질화갈륨층 상에 제 2 질화갈륨층, 활성층을 차례로 형성하는 단계와; 상기 활성층 상에 정공 농도를 높이기 위한 저온델타도핑층을 형성하는 단계와; 상기 저온델타도핑층 상에 제 3 질화갈륨층을 형성하는 단계를 포함하는 것을 특징으로 한다.
여기서, 상기 저온델타도핑층을 형성하는 공정은, 상기 활성층을 형성한 다음 결정성장챔버에 들어오는 트리메틸갈륨(TMG) 가스원을 배출하고, 도핑 금속을 사용하여 델타 도핑하고, 상기 저온델타도핑층을 형성하는 공정은 750℃ ~ 850℃ 온도에서 진행하는 것을 특징으로 한다.
반도체, 발광, 활성층, 질화, Mg, 델타

Description

반도체 발광소자 및 그 제조방법{SEMICONDUCTOR EMITTING LIGHT AND METHOD FOR MANUFACTURING SEMICONDUCTOR EMITTING LIGHT}
도 1은 종래 기술에 따른 반도체 발광소자 제조공정을 설명하기 위한 도면.
도 2는 본 발명에 따른 반도체 발광소자 제조공정을 설명하기 위한 도면.
도 3은 본 발명에 따른 반도체 발광소자의 전압-전류 특성을 도시한 그래프.
도 4는 본 발명에 따른 반도체 발광소자의 전류-광도 특성을 도시한 그래프.
*도면의 주요 부분에 대한 부호의 설명*
100: 사파이어 기판 111: 버퍼층
113: Un-GaN 층 114: N형 GaN 층
115: 활성층 116: P형 저온델타 도핑층
117: P형 GaN층 120: P형 전극
130: N형 전극
본 발명은 반도체 발광소자에 관한 것으로, 보다 구체적으로는 발광 다이오드의 활성층과 전극 사이에 정공 농도를 높인층을 형성하여, 구동 전압을 낮추고 광효율을 향상시킨 반도체 발광소자 및 그 제조방법에 관한 것이다.
일반적으로, 발광다이오드(Light Emitting Diode: 이하 LED라고 함)는 화합물 반도체의 특성을 이용하여 전기를 적외선 또는 빛으로 변환시켜 신호를 보내고 받는데 사용되는 반도체의 일종으로 가정용 가전제품, 리모콘, 전광판, 표시기, 각종 자동화 기기 등에 사용된다.
상기 LED의 동작원리는 특정 원소의 반도체에 순방향 전압을 가하면 양극과 음극(Positive-negative)의 접합(junction) 부분을 통해 전자와 정공이 이동하면서 서로 재결합하는데, 전자와 정공의 결합에 의하여 에너지 준위가 떨어지게 되는데 이 에너지 준위가 빛으로 방출되는 것이다.
또한, LED는 보편적으로 작은 크기로 제작되며, 엑폭시 몰드와 리드 프레임 및 PCB에 실장된 구조를 하고 있다. 현재 가장 보편적으로 사용하는 LED는 5㎜(T 1 3/4) 플라스틱 패키지(Package)나 특정 응용 분야에 따라 새로운 형태의 패키지를 개발하고 있다. LED에서 방출하는 빛의 색깔은 반도체 칩 구성원소의 배합에 따라 파장을 만들며 이러한 파장이 빛의 색깔을 결정 짓는다.
특히, LED는 정보 통신 기기의 소형화, 슬림화(slim) 추세에 따라 기기의 각종 부품인 저항, 콘덴서, 노이즈 필터 등은 더욱 소형화되고 있으며 PCB(Printed Circuit Board: 이하 PCB라고 함) 기판에 직접 장착하기 위하여 표면실장소자(Surface Mount Device)형으로 만들어지고 있다.
이에 따라 표시소자로 사용되고 있는 LED 램프도 SMD 형으로 개발되고 있다. 이러한 SMD는 기존의 단순한 점등 램프를 대체할 수 있으며, 이것은 다양한 칼라를 내는 점등표시기용, 문자표시기 및 영상표시기 등으로 사용된다.
그리고, 최근 들어 반도체 소자에 대한 고밀도 집적화 기술이 발전되고 수요자들이 보다 컴팩트한 전자제품을 선호함에 따라 표면실장기술(SMT)이 널리 사용되고, 반도체 소자의 패키징 기술도BGA(Ball Grid Arrary), 와이어 본딩, 플립칩 본딩 등 설치 공간을 최소화하는 기술이 채택되고 있다.
도 1은 종래 기술에 따른 반도체 발광소자 제조공정을 설명하기 위한 도면이다.
도 1에 도시된 바와 같이, Al2O3 계열의 성분으로 되어있는 사파이어 기판(10) 상에 질화갈륨(GaN)으로된 버퍼층(GaN buffer layer: 11)을 형성한다. 그런 다음, 상기 버퍼층(11) 상에 도핑되지 않은(Undoped) GaN 층(13)을 연속적으로 성장시켜 형성한다.
상기에서와 같이, 상기 사파이어 기판(10) 상에 3족 계열의 원소를 박막 성장하기 위해서는 일반적으로 금속유기화학기상증착법(Metal Organic Chemical Vapor Deposition: MOCVD)을 사용하고, 성장 압력은 200 토르(torr)~ 650 토르(torr)를 유지하면서 레이어(layer)를 형성한다.
상기 도핑되지 않은(Undoped) GaN층(13) 상에는 N형 GaN 층(14)을 형성하는데, 이를 형성하기 위해서는 사수소화 실리콘(Si:H4) 또는 이수소화 실리콘(Si2H6)가스를 이용한 실리콘이 사용된다.
상기 N형 질화갈륨층(GaN: 14)이 성장되면 상기 N형 질화갈륨층(14) 상에 활 성층(15)을 성장시킨다. 상기 활성층(15)은 발광 영역으로서 질화인듐갈륨(InGaN)으로된 발광체 물질을 첨가한 반도체 층이다. 상기 활성층(15)이 성장되면 계속해서 P형 AlGaN(Mg)층(16)을 형성한다. 여기서 상기 P형 AlGaN(Mg)층(16)에는 Mg 계열의 2족 원소를 사용한다.
상기 P형 AlGaN(Mg)층(16)은 상기 N형 질화갈륨층(14)과 대조되는 것으로 상기 N형 질화갈륨층(14)은 외부로부터 인가되는 전압에 의하여 전자들을 상기 활성층(15)에 공급한다.
그리고 상대적으로 상기 P형 AlGaN(Mg)층(16)은 외부에 인가되는 전압에 의하여 정공(hole)들을 상기 활성층(15)에 공급함으로써, 상기 활성층(15)에서 정공(hole)과 전자가 서로 결합하여 광을 발생시키도록 한다.
그리고 상기 P형 AlGaN(Mg)층(16) 상에 이후 형성될 P형 전극(20)과의 전기적 콘택을 위하여 P형 GaN층(17)을 성장시키고, N형 전극(30)과 Un-GaN층(13)과의 전기적 콘택을 위하여 상기 P형 GaN층(17), P형 AlGaN(Mg)층(16), 활성층(15), N형 GaN층(14)의 가장자리 영역을 식각하여 상기 Un-GaN층(13)이 노출되도록 한다.
그런 다음 노출된 상기 Un-GaN층(13) 상에 N형 전극(30)을 형성하고, 상기 P형 GaN층(17) 상에 P형 전극(20)을 형성한다.
그러나, 상기 P형 전극(20)으로부터 P형 GaN층(17), P형 AlGaN(Mg)층(16), 활성층(15)은 0.3㎛ 두께의 수직 저항을 느끼고, N형 전극(30)으로부터 활성층(15)은 수십에서 수백 ㎛의 수직 저항을 느낀다.
즉, N형 전극(30)으로부터 이동하는 전자가 P형 전극(20)으로부터 이동하는 정공보다 이동거리가 커서 높은 저항을 느낀다.
또한, LED 패키지의 크기가 200㎛*200㎛ 라면, 홀에 의한 전류가 흘러가는 단면적은 170㎛*170㎛ 정도이고, 전자에 의한 전류가 흘러가는 단면적은 N형 접촉층의 두께를 4㎛라 가정하고, 대략 200㎛*4㎛ 정도로써, 전자전류의 단면적이 홀 전류의 단면적보다 약 50배 작다.
따라서, 상기 Un-GaN층(13)이 P형 GaN층(17)보다 비저항이 100배 이상 낮더라도 N형 전극(30)이 Un-GaN층(13)을 지나가면서 느끼는 저항은 P형 GaN층(17)을 지나가면서 느끼는 저항보다 수십배 크다.
그 값은 10Ω이상으로 역동적 저항(dynamic resistance)에 매우 큰 부분을 차지한다. 따라서, P형 GaN층(17)의 비저항을 낮추려면 도핑을 증가시켜 전자농도를 증가시켜야한다.
이때 사용하는 물질이 Mg인데, 전자농도를 1*1018cm-3이상 증가시키기 어려우며, 1*1018cm-3이상의 전자농도를 얻더라도 결정구조가 급격히 나빠지고 표면이 거칠어진다.
이와 같이, 결정구조가 나빠지고 표면이 거칠어진 P형 GaN층(17)은 결정성이 잘 유지되면서도 비저항을 낮게 유지하기 위하여 일반적으로 전자농도가 2~4*1017cm-3이 되도록 도핑하며, 이때 비저항은 약 2~3Ωcm이다.
또한, 최근에는 일본과 미국에서 Un-GaN층(13)의 전자 농도를 5*1018cm-3이 상으로 올려 저항을 낮추는 기술이 고안되었으나, 이와 같은 기술은 P형 GaN층(17)의 정공 농도를 조절하여 비저항을 낮추는데는 한계가 있다.
따라서, 양질의 결정성과 균일한 편평도를 갖는 층을 유지하기 위하여 Si를 많이 도핑하여 Un-GaN층(13)의 저항을 낮추어 발광소자의 구동전압을 낮추고, 전류를 균일하게 주입하여 고휘도의 발광이 가능한 발광소자의 개발이 요구되고 있다.
본 발명은, 발광 다이오드의 활성층과 P형 전극 사이에 저온 델타 도핑된 반도체층을 형성함으로써, 높은 정공 농도와 반도체층의 표면 평탄도를 향상시켜 구동전압을 낮추고, 고휘도 발광이 가능하도록 한 반도체 발광소자 및 그 제조방법을 제공함에 그 목적이 있다.
상기한 목적을 달성하기 위한, 본 발명에 따른 반도체 발광소자 제조방법은,
기판 상에 버퍼층, 제 1 질화갈륨 층을 차례로 형성하는 단계와;
상기 제 1 질화갈륨층 상에 제 2 질화갈륨층, 활성층을 차례로 형성하는 단계와;
상기 활성층 상에 정공 농도를 높이기 위한 저온델타도핑층을 형성하는 단계와;
상기 저온델타도핑층 상에 제 3 질화갈륨층을 형성하는 단계를 포함하는 것을 특징으로 한다.
여기서, 상기 저온델타도핑층을 형성하는 공정은,
상기 활성층을 형성한 다음 결정성장챔버에 들어오는 트리메틸갈륨(TMG) 가스원을 배출하고, 도핑 금속을 사용하여 델타 도핑하고, 상기 저온델타도핑층을 형성하는 공정은 750℃ ~ 850℃ 온도에서 진행하는 것을 특징으로 한다.
그리고 상기 저온델타도핑층의 도핑층은 상기 활성층으로부터 0.2~0.5nm 깊이에 형성하는 것을 특징으로 한다.
본 발명에 따른 반도체 발광소자는,
기판;
상기 기판 상에 형성되는 버퍼층;
상기 버퍼층 상에 형성되는 제 1 질화갈륨층;
상기 제 1 질화갈륨층 상에 형성되는 제 2 질화갈륨층;
상기 제 2 질화갈륨층 상에 형성되는 활성층;
상기 활성층 상에 형성되는 저온델타도핑층; 및
상기 저온델타도핑층 상에 형성되는 제 3 질화갈륨층을 포함하는 것을 특징으로 한다.
여기서, 상기 P형 저온델타도핑층에서 정공 농도를 높이기 위하여 도핑하는 금속은 Mg, Be, Zn 중 어느 하나이고, 상기 저온델타도핑층의 도핑된층의 두께는 원자크기의 1~2배 이내인 것을 특징으로 한다.
본 발명에 의하면, 발광 다이오드의 활성층과 P형 전극 사이에 저온 델타 도핑된 반도체층을 형성함으로써, 높은 정공 농도와 반도체층의 표면 평탄도를 향상시켜 구동전압을 낮추고, 고휘도 발광이 가능하도록 하였다.
이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시 예를 자세히 설명하도록 한다.
도 2는 본 발명에 따른 반도체 발광소자 제조공정을 설명하기 위한 도면이다.
도 2에 도시된 바와 같이, Al2O3 계열의 성분으로 되어있는 사파이어 기판(100) 상에 질화갈륨(GaN)으로된 버퍼층(GaN buffer layer: 111)을 형성한다. 그런 다음, 상기 버퍼층(111) 상에 도핑되지 않은(Undoped) GaN 층(113)을 연속적으로 성장시켜 형성한다.
상기에서와 같이, 상기 사파이어 기판(100) 상에 3족 계열의 원소를 박막 성장하기 위해서는 일반적으로 금속유기화학기상증착법(Metal Organic Chemical Vapor Deposition: MOCVD)을 사용하고, 성장 압력은 200 토르(torr)~ 650 토르(torr)를 유지하면서 레이어(layer)를 형성한다.
상기 도핑되지 않은(Undoped) GaN층(113) 상에는 N형 GaN 층(114)을 형성하는데, 이를 형성하기 위해서는 사수소화 실리콘(Si:H4) 또는 이수소화 실리콘(Si2H6)가스를 이용한 실리콘이 사용된다.
상기 N형 질화갈륨층(GaN: 114)이 성장되면 상기 N형 질화갈륨층(114) 상에 활성층(115)을 성장시킨다. 상기 활성층(115)은 발광 영역으로서 질화인듐갈륨(InGaN)으로된 발광체 물질을 첨가한 반도체 층이다. 상기 활성층(115)이 성장되면 계속해서 P형 저온델타도핑층(116)을 형성한다.
상기 P형 저온델타도핑층(116)은 델타 도핑 공정에 따라 형성되어, 높은 정공 농도를 갖기 때문에 낮은 구동 전압에 의해 구동되면서, 높은 발광 효율을 구현할 수 있다.
상기 델타 도핑 공정은 기판 위에 반도체 에피층을 성장시킬 때, 에피층 성장도중에 결정성장챔버 내부로 도펀트를 유입시켜 원자층의 두께를 갖는 도핑층을 형성하는 공정이다.
이와 같이 에피층 성장 중간에 원자 두께의 도핑층을 형성한 다음, 계속해서 에피층을 성장하면, 상기 도핑층에 주입된 도펀트들에 의한 강한 전기장이 포텐셜 우물을 형성하고, 이 포텐셜 우물에 높은 농도의 전하층을 형성할 수 있다.
또한, 델타 도핑하는 경우에 도펀트의 가용성은 균일하게 도핑한 경우의 도펀트 가용성 한계를 넘을 수 있기 때문에 높은 전하 농도를 얻을 수 있는 장점이 있을 뿐 아니라, 1~2 원자층 두께로 도핑하기 때문에 도펀트의 결정성이나 표면 상태가 저하되는 문제를 해결할 수 있다.
따라서, 상기 P형 저온델타도핑층(116)은 상기와 같은 델타 도핑 공정에 따라 형성되기 때문에 최대한 많은 Mg을 도핑하여 발광 다이오드의 정공 농도를 높이고, 비저항을 낮출 수 있게 된다.
상기 P형 저온델타도핑층(116)에 도핑하는 금속은 상기 Mg 뿐만 아니라 Be, Zn을 사용할 수 있다.
상기 P형 저온델타도핑층(116)을 성장할 때 0.2~0.5nm 깊이에서 트리메틸갈륨(TMG) 가스원을 멈춘 상태에서 델타 도핑하고 성장후, 반응관에서 질소 분위기로 활성화시킴으로써, P형 GaN층(117)의 저항을 낮추었다.
상기 P형 저온델타도핑층(116)을 형성하는 공정을 자세히 살펴보면, 활성층(115)을 성장한 다음, 온도를 750℃~850℃ 바람직하게는 850℃로 올리고 TMG 가스를 외부로 배출한다.
그러면, 결정성장챔버 내에는 수소 가스, 암모니아 가스, Mg 도핑 원인 Cp2Mg를 2*10-6 mol/min으로 3~60초 동안 반응관의 내부로 유입하여 Mg 델타 도핑층을 형성한다.
상기 Mg는 Be 또는 Zn으로 대용하여 사용할 수 있다.
이와 같이 도핑층이 형성되면, 온도를 1010℃로 올려 TMGa과 Cp2Mg를 흘려주면서 P형 GaN층(117)을 형성한다.
따라서, 상기 P형 저온델타도핑층(116)은 외부에 인가되는 전압에 의하여 정공(hole)들을 상기 활성층(115)에 공급함으로써, 상기 활성층(115)에서 정공(hole)과 전자가 서로 결합하여 광을 발생시키도록 한다.
그리고 P형 GaN층(117)을 성장시키고, N형 전극(130)과 Un-GaN층(113)과의 전기적 콘택을 위하여 상기 P형 GaN층(117), P형 저온델타도핑층(116), 활성층(115), N형 GaN층(114)의 가장자리 영역을 식각하여 상기 Un-GaN층(113)이 노출되도록 한다.
그런 다음 노출된 상기 Un-GaN층(113) 상에 N형 전극(130)을 형성하고, 상기 P형 GaN층(117) 상에 P형 전극(120)을 형성한다.
이와 같이 활성층(115)과 P형 GaN층(117) 사이에 P형 저온델타도핑층(116)을 형성하면, 질화물 반도체 내에서 도펀트의 가용성은 균일하게 도핑하는 경우의 도펀트 가용성 한계를 넘을 수 있기 때문에 높은 전하농도를 얻을 수 있는 장점이 있다.
그리고 1~2 원자층 두께 정도로 도핑층을 형성하기 때문에 도펀트에 의해서 성장된 반도체층의 결정성이나 표면 상태가 저하되는 문제점을 방지할 수 있다.
도 3은 본 발명에 따른 반도체 발광소자의 전압-전류 특성을 도시한 그래프이다.
도 3에 도시된 바와 같이, 본 발명에 따라 저온델타도핑층을 갖는 발광 다이오드의 구동 전압과 종래 발광 다이오드의 구동 전압을 비교하였다.
도시된 바와 같이, 본 발명은 3V의 구동 전압으로 원하는 전류를 발생시키지만, 종래 발광 다이오드는 3.5V의 구동 전압이 요구된다.
이것은 구동 전류 20mA에서 발광 다이오드의 P 전극 영역에서의 저항 값이 P형 저온델타도핑층을 갖는 발광 다이오드에서는 18Ω 값을 갖고, 종래 발광 다이오드는 24Ω값을 갖는다.
도 4는 본 발명에 따른 반도체 발광소자의 전류-광도 특성을 도시한 그래프로서, 도시된 바와 같이, 발광되는 휘도량을 비교해보면 동일한 전류 값을 기준으로 볼 때, 본 발명에서의 광출력이 종래 기술에서의 광출력보다 높은 광출력을 나타냄을 볼 수 있다.
이것은 P형 저온델타도핑층에 의하여 구동 전압을 낮추는 작용뿐만 아니라 정공 농도를 높여 활성층에서 발생되는 광량의 크기도 증가시키는 것을 의미한다.
따라서, 본 발명의 저온델타도핑층은 발광 다이오드의 구동 전압을 낮춰 저소비전력을 구현하면서, 광효율을 향상시킬 수 있는 이점이 있다.
이상에서 자세히 설명된 바와 같이, 본 발명은 발광 다이오드의 활성층과 P형 전극 사이에 저온 델타 도핑된 반도체층을 형성함으로써, 높은 정공 농도와 반도체층의 표면 평탄도를 향상시켜 구동전압을 낮추고, 고휘도 발광이 가능하도록 한 효과가 있다.
본 발명은 상기한 실시 예에 한정되지 않고, 이하 청구 범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (7)

  1. 기판 상에 버퍼층, 제 1 질화갈륨 층을 차례로 형성하는 단계와;
    상기 제 1 질화갈륨층 상에 제 2 질화갈륨층, 활성층을 차례로 형성하는 단계와;
    상기 활성층 상에 정공 농도를 높이기 위한 저온델타도핑층을 형성하는 단계와;
    상기 저온델타도핑층 상에 제 3 질화갈륨층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 발광소자 제조방법.
  2. 제 1 항에 있어서,
    상기 저온델타도핑층을 형성하는 공정은,
    상기 활성층을 형성한 다음 결정성장챔버에 들어오는 트리메틸갈륨(TMG) 가스원을 배출하고, 도핑 금속을 사용하여 델타 도핑하는 것을 특징으로 하는 반도체 발광소자 제조방법.
  3. 제 1 항에 있어서,
    상기 저온델타도핑층을 형성하는 공정은 750℃ ~ 850℃ 온도에서 진행하는 것을 특징으로 하는 반도체 발광소자 제조방법.
  4. 제 1 항에 있어서,
    상기 저온델타도핑층의 도핑층은 상기 활성층으로부터 0.2~0.5nm 깊이에 형성하는 것을 특징으로 하는 반도체 발광소자 제조방법.
  5. 기판;
    상기 기판 상에 형성되는 버퍼층;
    상기 버퍼층 상에 형성되는 제 1 질화갈륨층;
    상기 제 1 질화갈륨층 상에 형성되는 제 2 질화갈륨층;
    상기 제 2 질화갈륨층 상에 형성되는 활성층;
    상기 활성층 상에 형성되는 저온델타도핑층;
    상기 저온델타도핑층 상에 형성되는 제 3 질화갈륨층을 포함하는 것을 특징으로 하는 반도체 발광소자.
  6. 제 5 항에 있어서,
    상기 P형 저온델타도핑층에서 정공 농도를 높이기 위하여 도핑하는 금속은 Mg, Be, Zn 중 어느 하나인 것을 특징으로 하는 반도체 발광소자 제조방법.
  7. 제 5 항에 있어서,
    상기 저온델타도핑층의 도핑된층의 두께는 원자크기의 1~2배 이내인 것을 특징으로 하는 반도체 발광소자 제조방법.
KR1020040058354A 2004-07-26 2004-07-26 반도체 발광소자 및 그 제조방법 KR20060009686A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040058354A KR20060009686A (ko) 2004-07-26 2004-07-26 반도체 발광소자 및 그 제조방법
PCT/KR2005/002406 WO2006011740A1 (en) 2004-07-26 2005-07-26 Semiconductor emitting light and method for manufacturing semiconductor emitting light

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040058354A KR20060009686A (ko) 2004-07-26 2004-07-26 반도체 발광소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20060009686A true KR20060009686A (ko) 2006-02-01

Family

ID=35786449

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040058354A KR20060009686A (ko) 2004-07-26 2004-07-26 반도체 발광소자 및 그 제조방법

Country Status (2)

Country Link
KR (1) KR20060009686A (ko)
WO (1) WO2006011740A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100679235B1 (ko) * 2005-12-07 2007-02-06 한국전자통신연구원 반도체 발광소자 및 그 제조방법
WO2009026405A2 (en) * 2007-08-21 2009-02-26 Motorola, Inc. Tactile conforming apparatus and method for a device related co-pending applications

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367594B (zh) * 2013-07-26 2015-12-02 东南大学 一种发光二极管及其制备方法
CN103681986B (zh) * 2013-11-27 2016-02-10 江西圆融光电科技有限公司 一种氮化镓基发光二极管外延片及其制备方法
KR101843984B1 (ko) 2016-02-09 2018-03-30 오토텔릭 엘엘씨 췌장암을 치료하기 위한 조성물과 방법
CN106252473A (zh) * 2016-08-30 2016-12-21 圆融光电科技股份有限公司 外延片中p型层的生长方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998029407A2 (en) * 1996-12-27 1998-07-09 Hoechst Marion Roussel, Inc. N-(pyridinylamino)isoindolines for treating alzheimer's and depression
WO2002023640A1 (en) * 2000-09-14 2002-03-21 Optowell Co., Ltd. Nitride compound semiconductor light emitting device having a tunnel junction structure and fabrication method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100679235B1 (ko) * 2005-12-07 2007-02-06 한국전자통신연구원 반도체 발광소자 및 그 제조방법
WO2009026405A2 (en) * 2007-08-21 2009-02-26 Motorola, Inc. Tactile conforming apparatus and method for a device related co-pending applications
WO2009026405A3 (en) * 2007-08-21 2009-04-30 Motorola Inc Tactile conforming apparatus and method for a device related co-pending applications

Also Published As

Publication number Publication date
WO2006011740A1 (en) 2006-02-02

Similar Documents

Publication Publication Date Title
Wang et al. Efficiency improvement of near-ultraviolet InGaN LEDs using patterned sapphire substrates
US9362454B2 (en) Gallium nitride based light emitting diode
KR20120098349A (ko) 발광 소자
WO2006011740A1 (en) Semiconductor emitting light and method for manufacturing semiconductor emitting light
KR20050049066A (ko) 발광 다이오드 및 그 제조방법
KR101039968B1 (ko) 발광 다이오드 및 그 제조방법
KR101241533B1 (ko) 발광 다이오드 및 그 제조방법
KR20060027133A (ko) 발광 다이오드 및 그 제조방법
KR100678854B1 (ko) 발광 다이오드 및 그 제조방법
KR20050045042A (ko) 발광 다이오드 및 그 제조방법
KR101081158B1 (ko) 발광 다이오드 제조방법
KR101114168B1 (ko) 질화물 반도체 발광소자 및 그 제조 방법
KR100986464B1 (ko) 발광 다이오드 및 그 제조방법
KR20060009683A (ko) 발광 다이오드 및 그 제조방법
KR100574541B1 (ko) 발광 다이오드 및 그 제조방법
KR101047680B1 (ko) 발광 다이오드 및 그 제조방법
KR100525551B1 (ko) 발광 다이오드
KR101047677B1 (ko) 발광 다이오드 및 그 제조방법
KR100916297B1 (ko) 비평면의 p형 화합물 반도체 형성방법 및 화합물 반도체발광소자의 제조방법
KR20080023980A (ko) 질화물 반도체 발광소자 및 그 제조 방법
KR20060028920A (ko) 발광 다이오드
KR20050028644A (ko) 발광 다이오드 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination