KR20060001652A - Liquid crystl display device for preventing gate pad from erosion - Google Patents

Liquid crystl display device for preventing gate pad from erosion Download PDF

Info

Publication number
KR20060001652A
KR20060001652A KR1020040050805A KR20040050805A KR20060001652A KR 20060001652 A KR20060001652 A KR 20060001652A KR 1020040050805 A KR1020040050805 A KR 1020040050805A KR 20040050805 A KR20040050805 A KR 20040050805A KR 20060001652 A KR20060001652 A KR 20060001652A
Authority
KR
South Korea
Prior art keywords
gate
wiring
substrate
liquid crystal
active region
Prior art date
Application number
KR1020040050805A
Other languages
Korean (ko)
Other versions
KR101044498B1 (en
Inventor
김홍진
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020040050805A priority Critical patent/KR101044498B1/en
Publication of KR20060001652A publication Critical patent/KR20060001652A/en
Application granted granted Critical
Publication of KR101044498B1 publication Critical patent/KR101044498B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136204Arrangements to prevent high voltage or static electricity failures
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00Materials and properties
    • G02F2202/22Antistatic materials or arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)

Abstract

본 발명은 게이트패드의 부식을 방지할 수 있는 액정표시소자 및 그 제조방법에 관한 것으로, 제1 및 제2기판과, 상기 제1 및 제2기판의 와곽에 형성되어 액티브영역을 정의하는 씰패턴과, 상기 제1기판 상에 제1 및 제2방향으로 배열되어 복수의 화소를 정의하는 복수의 게이트배선 및 데이터배선과, 상기 액티브영역의 외곽에 형성되고, 게이트배선의 일측과 연결된 게이트패드와, 상기 액티브영역에 형성되고, 상기 게이트배선 및 게이트패드를 전기적으로 연결하는 제1콘택홀 및 상기 제1기판과 제2기판 사이에 형성된 액정층을 포함하여 구성된 액정표시소자를 제공한다.The present invention relates to a liquid crystal display device capable of preventing corrosion of the gate pad and a method of manufacturing the same, and includes a seal pattern formed on the periphery of the first and second substrates and the first and second substrates to define an active region. A plurality of gate wirings and data wirings arranged on the first substrate in first and second directions to define a plurality of pixels, and gate pads formed at an outer side of the active region and connected to one side of the gate wirings; And a liquid crystal layer formed in the active region, the first contact hole electrically connecting the gate wiring and the gate pad and a liquid crystal layer formed between the first substrate and the second substrate.

Description

게이트패드 부식방지를 위한 액정표시소자 및 그 제조방법{LIQUID CRYSTL DISPLAY DEVICE FOR PREVENTING GATE PAD FROM EROSION}Liquid crystal display device and method for manufacturing the same for preventing corrosion of gate pad {LIQUID CRYSTL DISPLAY DEVICE FOR PREVENTING GATE PAD FROM EROSION}

도1은 일반적인 액정표시소자의 평면을 나타낸 도면.1 is a view showing a plane of a general liquid crystal display device.

도2a는 종래 게이트패드의 일부를 상세하게 나타낸 평면도이고, 도2b는 도2a의 I-I'의 단면을 나타낸 도면.Figure 2a is a plan view showing a part of the conventional gate pad in detail, Figure 2b is a cross-sectional view taken along line II 'of Figure 2a.

도3은 본 발명에 의한 액정표시소자의 평면을 나타낸 도면.3 is a plan view of a liquid crystal display device according to the present invention;

도4a는 게이트배선과 게이트패드의 연결부위를 상세하게 나타낸 것이고, 도4b는 도4a의 II-II'의 단면을 나타낸 도면.Figure 4a is a detailed view showing the connection portion of the gate wiring and the gate pad, Figure 4b is a cross-sectional view of II-II 'of Figure 4a.

도5는 본 발명의 다른 실시예를 나타낸 것으로, 도5a는 평면도이고, 도5b는 도5a의 III-III'II-II'의 단면을 나타낸 도면.Figure 5 shows another embodiment of the present invention, Figure 5a is a plan view, Figure 5b is a cross-sectional view of III-III'II-II 'of Figure 5a.

도6a~도6d는 본 발명에 의한 액정표시소자의 제조공정을 나타낸 공정단면도.6A to 6D are cross-sectional views showing the manufacturing process of the liquid crystal display device according to the present invention.

*** 도면의 주요부분에 대한 부호의 설명 ****** Explanation of symbols for main parts of drawing ***

116,216,316: 게이트패드 121,221,321: 게이트배선116,216,316: Gate pads 121,221,321: Gate wiring

125,225,325: 게이트 정전기방지배선125,225,325: gate antistatic wiring

139a,239a,339a: 제1콘택홀139a, 239a, 339a: first contact hole

139b,239b,339b: 제1콘택홀139b, 239b, 339b: first contact hole

본 발명은 액정표시소자 및 그 제조방법에 관한 것으로, 특히, 게이트패드의 부식을 방지하기 위한 액정표시소자 및 그 제조방법에 관한 것이다.The present invention relates to a liquid crystal display device and a method for manufacturing the same, and more particularly, to a liquid crystal display device and a method for manufacturing the same for preventing corrosion of the gate pad.

일반적으로, 액정표시소자(Liquid Crystal Display; LCD)는 매트릭스 형태로 배열된 액정셀들이 비디오신호에 따라 광투과율을 조절함으로써 액정패널에 비디오신호에 해당하는 화상을 표시하게 된다. 이를 위하여, 액정표시소자는 액정셀들이 매트릭스(Matrix) 형태로 배열된 액정패널과, 액정셀들을 구동하기 위한 구동 집적회로(Integrated Circuit;이하, IC라 한다)들을 포함하여 구성된다. 액정패널은 상부기판과 하부기판 그리고, 그 사이에 형성된 액정층으로 구성되며, 상부기판에는 칼라필터가 형성되고, 하부기판에는 액정셀을 정의하는 게이트배선 및 데이터배선과 상기 게이트배선 및 데이터배선의 일단부에 형성되어 구동 IC와 연결되는 게이트/데이터패드가 형성되어 있다.In general, a liquid crystal display (LCD) displays an image corresponding to a video signal on a liquid crystal panel by adjusting light transmittance of liquid crystal cells arranged in a matrix form according to a video signal. To this end, the liquid crystal display device includes a liquid crystal panel in which liquid crystal cells are arranged in a matrix form, and a driving integrated circuit (hereinafter, referred to as an IC) for driving the liquid crystal cells. The liquid crystal panel is composed of an upper substrate and a lower substrate, and a liquid crystal layer formed therebetween, a color filter is formed on the upper substrate, and a gate wiring and data wiring defining a liquid crystal cell on the lower substrate, and a gate wiring and data wiring of A gate / data pad is formed at one end and connected to the driving IC.

도 1은 일반적인 액정표시소자의 액정패널을 나타내는 평면도이다.1 is a plan view illustrating a liquid crystal panel of a general liquid crystal display device.

도면에 도시된 바와 같이, 액정패널(1)은 상부기판(10), 하부기판(20) 및 그 사이에 형성된 액정층(미도시)으로 구성되며, 액정셀들이 매트릭스 형태로 배열되어 실제 화상을 표시하는 액티브영역(P)과, 게이트/데이터패드(16,26)영역으로 구분되며, 상기 게이트/데이터패드(16,26)영역은 상부기판(10)과 하부기판(20)이 중첩되지 않는 하부기판(20)의 가장자리 영역에 위치한다.As shown in the figure, the liquid crystal panel 1 includes an upper substrate 10, a lower substrate 20, and a liquid crystal layer (not shown) formed therebetween, and the liquid crystal cells are arranged in a matrix to form an actual image. The active area P and the gate / data pads 16 and 26 are displayed, and the gate / data pads 16 and 26 do not overlap the upper substrate 10 and the lower substrate 20. Located in the edge region of the lower substrate 20.

상부기판(10)에는 블랙매트릭스와 셀 영역별로 분리되어 도포된 칼라필터들 과, 상기 액정층에 신호를 인가하는 공통전극이 형성되어 있다. The upper substrate 10 includes black filters and color filters applied separately for each cell region, and a common electrode for applying a signal to the liquid crystal layer.

하부기판(20)에는 종횡으로 배열되어 액정셀들을 정의하는 게이트배선(21) 및 데이터배선(23)이 배치되어 있으며, 게이트배선(21)과 데이터배선(23)의 교차영역에는 액정셀들을 스위칭하기 위한 박막트랜지스터와, 박막트랜지스터에 접속되어 액정셀을 구동하는 화소전극이 형성되어 있다.The lower substrate 20 has a gate wiring 21 and a data wiring 23 arranged vertically and horizontally to define liquid crystal cells, and switching liquid crystal cells in an intersection area between the gate wiring 21 and the data wiring 23. A thin film transistor and a pixel electrode connected to the thin film transistor to drive the liquid crystal cell are formed.

상기 게이트/데이터패드(16,26)들은 게이트배선(21)과 데이터배선(23)으로부터 각각 연장된 것으로, 상기 게이트패드(16)는 게이트구동회로(미도시)와 연결되어, 상기 게이트배선(21)에 게이트신호를 인가하며, 상기 데이터패드(26)는 데이터구동회로(미도시)와 연결되어, 상기 데이터배선(23)에 데이터신호를 인가하게 된다.The gate / data pads 16 and 26 extend from the gate wiring 21 and the data wiring 23, respectively, and the gate pad 16 is connected to a gate driving circuit (not shown), so that the gate wiring ( A gate signal is applied to 21, and the data pad 26 is connected to a data driving circuit (not shown) to apply a data signal to the data line 23.

이러한 구성을 가지는 상부기판(10)과 하부기판(20)은 액티브영역(P)의 외곽에 위치하는 씰패턴(25)에 의해 합착된다. 이 경우, 씰패턴(25)이 도포되는 높이에 의해 상부기판(10)과 하부기판(20) 사이에는 일정한 간격의 셀갭이 마련된다. 이렇게 마련된 공간에 액정이 채워지게 되고, 액정 주입전에 산포된 스페이서에 의해 일정한 셀갭이 유지된다.The upper substrate 10 and the lower substrate 20 having such a configuration are bonded by the seal pattern 25 located at the outer side of the active region P. FIG. In this case, a cell gap of a predetermined interval is provided between the upper substrate 10 and the lower substrate 20 by the height at which the seal pattern 25 is applied. The liquid crystal is filled in the space thus prepared, and a constant cell gap is maintained by the spacers scattered before the liquid crystal injection.

한편, 상기 하부기판(20)의 게이트패드(16) 일측에는 각각의 게이트패드(16)들을 연결하여 게이트배선(21)들을 전기적으로 단락시키는 게이트 정전기방지배선(25)이 형성되고, 데이터패드(26) 일측에는 각각의 데이터패드(26)들을 연결하여 게이트배선(21)들을 전기적으로 단락시키는 데이터 정전기방지배선(26)이 형성된다. Meanwhile, at one side of the gate pad 16 of the lower substrate 20, a gate antistatic wiring 25 may be formed to connect the respective gate pads 16 to electrically short the gate wirings 21. 26, a data antistatic wiring 26 is formed on one side to electrically connect the respective data pads 26 to electrically short the gate wirings 21.                         

상기 게이트 정전기방지배선(25) 및 데이터 정전기방지배선(24)은 상기 게이트배선(21) 및 데이터배선(23)이 형성되는 공정에서 함께 형성되며, 공정 중에 액티브영역(P) 내에 정전기 발생을 방지해주는 역할을 하는 것으로, 소자가 모두 완성된 후에는 제거된다. 즉, 브레이크라인(28)을 따라 절단되며, 게이트/데이터 정전기방지배선(26)이 제거됨에 따라, 상기 게이트/데이터배선(21,23)들 각각은 절연된다.The gate antistatic wiring 25 and the data antistatic wiring 24 are formed together in the process of forming the gate wiring 21 and the data wiring 23, and prevent static electricity in the active region P during the process. This is done so that once the device is complete, it is removed. That is, along the breakline 28, and as the gate / data antistatic wiring 26 is removed, each of the gate / data wirings 21 and 23 is insulated.

액정패널의 대형화에 따라, 신호지연을 방지하기 위해 배선저항이 낮은 전극물질을 사용하게 되는데, 특히, 게이트배선의 경우, AlNd전극물질을 사용하게된다. 상기 AlNd는 외부공기와의 접촉에 쉽게 부식되기 때문에, AlNd층 상부에 Mo층을 형성하게 된다. 따라서, 액정패널의 사이즈가 커지는 경우, 게이트배선은 Mo/AlNd로 이루어진 이중전극층을 사용하게 된다.As the liquid crystal panel is enlarged, an electrode material having low wiring resistance is used to prevent signal delay. In particular, in the case of a gate wiring, an AlNd electrode material is used. Since the AlNd is easily corroded to contact with external air, the MoN is formed on the AlNd layer. Therefore, when the size of the liquid crystal panel is increased, the gate wiring uses a double electrode layer made of Mo / AlNd.

그러나, 상기 게이트패드(16) 상부에는 투명전극패턴이 형성되는데, 상기 투명전극패턴(37)은 게이트패드(16)와 외부의 게이트구동회로와의 연결을 위해 게이트패드(16)와 전기적으로 접속된다. 이때, 상기 투명전극패턴(37) 상에 형성된 핀홀(pin hole)을 통해 게이트패드(16) 형성물질인 AlNd층에 외부공기가 접촉되어 부식이 발생하게 되는 문제가 발생하게 된다.However, a transparent electrode pattern is formed on the gate pad 16, and the transparent electrode pattern 37 is electrically connected to the gate pad 16 to connect the gate pad 16 to an external gate driving circuit. do. In this case, corrosion occurs due to external air contacting the AlNd layer, which is the material for forming the gate pad 16, through a pin hole formed on the transparent electrode pattern 37.

도2는 종래 액정표시소자의 문제점을 설명하기 위한 것으로, 도2a는 게이트패드의 일부를 나타낸 것이고, 도2b는 도2a의 I-I'의 단면을 나타낸 것이다.FIG. 2 is for explaining a problem of the conventional liquid crystal display device. FIG. 2A shows a part of the gate pad, and FIG. 2B shows a cross section of II ′ of FIG. 2A.

도면에 도시된 바와 같이, 상기 게이트패드(16)는 씰패턴(22)의 외곽에 형성된다. 이때, 상기 게이트패드(16)는 액티브영역(P)의 게이트배선(21)이 씰패턴(22) 외곽으로 연장된 것으로, Mo/AlNd(31b/31a)의 이중전극층으로 형성된다. 그리고, 상기 게이트패드(16)가 형성된 하부기판(20) 상에는 게이트절연막(33) 및 보호막(35)이 형성되고, 상기 게이트패드(16)의 일부를 노출시키는 게이트콘택홀(39)이 형성된다.As shown in the figure, the gate pad 16 is formed outside the seal pattern 22. In this case, the gate pad 16 has the gate wiring 21 of the active region P extending outside the seal pattern 22 and is formed of a double electrode layer of Mo / AlNd 31b / 31a. The gate insulating layer 33 and the passivation layer 35 are formed on the lower substrate 20 on which the gate pad 16 is formed, and a gate contact hole 39 exposing a portion of the gate pad 16 is formed. .

그리고, 상기 게이트콘택홀(39) 상에는 외부의 구동회로와의 연결을 위한 투명전극패턴(37)이 형성된다. 상기 투명전극패턴(37)은 액티브영역(P)의 화소전극 형성시 함께 형성된 것으로, ITO 또는 IZO와 같은 물질로 형성되고, 상기 게이트패드(16)는 게이트콘택홀(39)은 통해 투명전극패턴(37)과 접속하게 된다.In addition, a transparent electrode pattern 37 is formed on the gate contact hole 39 for connection with an external driving circuit. The transparent electrode pattern 37 is formed together with the pixel electrode of the active region P. The transparent electrode pattern 37 is formed of a material such as ITO or IZO, and the gate pad 16 passes through the gate contact hole 39. (37).

따라서, 게이트구동회로가 상기 투명전극패턴(37)과 연결됨에 따라, 게이트패드(16)와 게이트구동회로를 연결시킬 수 있게된다.Therefore, as the gate driving circuit is connected to the transparent electrode pattern 37, the gate pad 16 and the gate driving circuit can be connected.

그런데, 상기 게이트콘택홀(39)을 형성하기 위해 보호막(35) 및 게이트절연막(33)을 제거하는 과정에서 게이트패드(16)를 형성하는 Mo층(16b)이 함께 제거되어, AlNd층(16a)을 노출시키고, 상기 투명전극패턴(37)은 AlNd층(16a)와 직접 접촉하게 된다.In the process of removing the passivation layer 35 and the gate insulation layer 33 to form the gate contact hole 39, the Mo layer 16b forming the gate pad 16 is removed together to form the AlNd layer 16a. ) And the transparent electrode pattern 37 is in direct contact with the AlNd layer 16a.

한편, 상기 투명전극패턴(37)은 공정상 그 표면에 핀홀(37')을 형성하게 된다. 따라서, 액정패널 완성 후, 구동회로와의 연결을 위해 방지하는 동안, 상기 투명전극패턴(37)이 외부에 노출되기 때문에, 상기 핀홀(37')을 통해 AlNd층(16a)이 공기와 접촉하여 부식을 일으키게 된다.In the meantime, the transparent electrode pattern 37 forms a pinhole 37 'on the surface thereof. Therefore, after completion of the liquid crystal panel, the AlNd layer 16a is in contact with air through the pinhole 37 'because the transparent electrode pattern 37 is exposed to the outside while preventing the connection with the driving circuit. It will cause corrosion.

이와 같이, 게이트패드(16)에 부식이 발생하게 되면, 게이트패드(16)와 투명전극패턴(37)과의 접촉저항(contact resistance)이 매우 높아지기 때문에, 게이트 구동회로로 부터 공급된 신호를 제대로 전달받지 못하여 신호지연에 따른 불량이 발생하게 된다.In this way, when corrosion occurs in the gate pad 16, the contact resistance between the gate pad 16 and the transparent electrode pattern 37 becomes very high, so that the signal supplied from the gate driving circuit is properly received. Since it is not received, a defect due to signal delay occurs.

따라서, 본 발명은 상기한 바와 같은 문제점을 해결하기 위해서 이루어진 것으로, 본 발명의 목적은 게이트패드의 부식을 방지할 수 있는 액정표시소자 및 그 제조방법을 제공하는데 있다.Accordingly, an object of the present invention is to provide a liquid crystal display device and a method of manufacturing the same, which can prevent corrosion of a gate pad.

상기한 목적을 달성하기 위해 이루어지는 본 발명의 액정표시소자는 제1 및 제2기판과, 상기 제1 및 제2기판의 와곽에 형성되어 액티브영역을 정의하는 씰패턴과, 상기 제1기판 상에 제1 및 제2방향으로 배열되어 복수의 화소를 정의하는 복수의 게이트배선 및 데이터배선과, 상기 액티브영역의 외곽에 형성되고, 게이트배선의 일측과 연결된 게이트패드와, 상기 액티브영역에 형성되고, 상기 게이트배선 및 게이트패드를 전기적으로 연결하는 제1콘택홀과, 상기 제1기판과 제2기판 사이에 형성된 액정층을 포함하여 구성된다.In order to achieve the above object, the liquid crystal display device of the present invention includes a first and second substrate, a seal pattern formed on the periphery of the first and second substrate to define an active region, and on the first substrate. A plurality of gate wirings and data wirings arranged in first and second directions to define a plurality of pixels, a gate pad formed outside the active region and connected to one side of the gate wiring, and formed in the active region, And a first contact hole electrically connecting the gate wiring and the gate pad, and a liquid crystal layer formed between the first substrate and the second substrate.

상기 게이트배선의 연장선으로, 모든 게이트라인들을 전기적으로 연결하는 게이트 정전기방지배선을 추가로 포함하여 구성될 수 있다. An extension line of the gate line may further include a gate antistatic line electrically connecting all the gate lines.

또한, 상기 게이트패드들은 전기적으로 연결하는 게이트 정전기방지배선을 추가로 포함하여 구성될 수 도 있으며, 이때, 상기 게이트패드는 게이트 정전기방지배선의 일부를 노출시키는 제2콘택홀을 통해 전기적으로 연결된다.In addition, the gate pads may be configured to further include a gate anti-static wiring for electrically connecting, wherein the gate pad is electrically connected through a second contact hole that exposes a portion of the gate anti-static wiring. .

그리고, 상기 액티브영역 내에 형성된 상기 게이트배선은 Mo/AlNd으로 형성 되며, 액티브영역 외부에 형성된 게이트패드는 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)와 같은 투명전극으로 형성된다.The gate wiring formed in the active region is formed of Mo / AlNd, and the gate pad formed outside the active region is formed of a transparent electrode such as indium tin oxide (ITO) or indium zinc oxide (IZO).

상기 게이트배선 및 데이터배선의 교차영역에 형성된 스위칭소자와, 상기 제1기판의 각 화소에 형성된 화소전극 및 상기 제2기판 전면에 형성된 공통전극을 더 포함하여 구성되며, 상기 화소전극 및 공통전극이 제1기판 상에 형성된 것도 가능하다.And a switching element formed at an intersection of the gate wiring and the data wiring, a pixel electrode formed at each pixel of the first substrate, and a common electrode formed on the front surface of the second substrate. It is also possible to be formed on the first substrate.

또한, 본 발명의 액정표시소자는 제1 및 제2기판과, 상기 제1 및 제2기판의 외곽에 형성되어 액티브영역을 정의하는 씰패턴과, 상기 액티브영역의 제1기판 상에 제1방향으로 배열된 게이트배선과, 상기 게이트배선을 포함하는 제1기판 전면에 형성된 게이트절연막과, 상기 액티브영역의 게이트절연막 상에 제1방향과 교차하는 제2방향으로 배열되어 상기 게이트배선과 함께 복수의 복수의 화소를 정의하는 데이터배선과, 상기 데이터배선을 포함하는 상기 제1기판 전면에 형성된 보호막과, 상기 게이트절연막 및 보호막의 일부가 제거되어 액티브영역 내에 형성된 게이트배선들 일측의 일부를 노출시키는 제1콘택홀과, 상기 씰패턴 외곽의 보호막 상에 형성되어 상기 제1콘택홀을 통해 게이트배선과 접속하는 게이트패드와, 상기 제1기판과 제2기판 상에 형성된 액정층을 포함하여 구성된다.In addition, the liquid crystal display device of the present invention includes a first and a second substrate, a seal pattern formed on the periphery of the first and second substrate to define an active region, and a first direction on the first substrate of the active region. A plurality of gate wirings arranged together with the gate wirings, a gate insulating film formed on the entire surface of the first substrate including the gate wirings, and a second direction crossing the first direction on the gate insulating film of the active region. A data line defining a plurality of pixels, a passivation layer formed on an entire surface of the first substrate including the data line, and a portion of the gate insulation layer and the passivation layer are removed to expose a portion of one side of the gate lines formed in the active region. A first contact hole, a gate pad formed on the protective layer outside the seal pattern, and connected to the gate wiring through the first contact hole, and on the first substrate and the second substrate. Generated is configured to include a liquid crystal layer.

상기 게이트패드를 전기적으로 연결하는 정전기방지배선을 추가로 포함하여 구성되며, 상기 게이트패드는 정전기방지배선의 일부를 노출시키는 제2콘택홀을 통해 전기적으로 연결된다. It further comprises an antistatic wiring for electrically connecting the gate pad, the gate pad is electrically connected through a second contact hole for exposing a portion of the antistatic wiring.

그리고, 상기 게이트배선은 Mo/AlNd으로 형성되고, 게이트패드는 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)와 같은 투명전극으로 형성된다.The gate wiring is formed of Mo / AlNd, and the gate pad is formed of a transparent electrode such as indium tin oxide (ITO) or indium zinc oxide (IZO).

아울러, 상기 게이트배선 및 데이터배선의 교차영역에 형성된 스위칭소자와, 상기 제1기판의 각 화소에 형성된 화소전극과, 상기 제2기판 전면에 형성된 공통전극을 더 포함하여 구성되고, 상기 화소전극 및 공통전극이 제1기판 상에 함께 형성될 수도 있다.The pixel electrode may further include a switching element formed at an intersection of the gate wiring and the data wiring, a pixel electrode formed on each pixel of the first substrate, and a common electrode formed on the entire surface of the second substrate. The common electrode may be formed together on the first substrate.

또한, 본 발명에 따른 액정표시소자의 제조방법은 제1 및 제2기판을 준비하는 단계와, 상기 제1기판 상에 제1방향으로 배열되는 게이트배선을 형성하는 단계와, 상기 게이트배선을 포함하는 제1기판 전면에 형성된 게이트절연막을 형성하는 단계와, 상기 게이트절연막 상에 제1방향과 교차하는 제2방향으로 배열되어 상기 게이트배선과 함께 복수의 화소를 정의하는 데이터배선을 형성하는 단계와, 상기 데이터배선을 포함하는 상기 제1기판 전면에 형성된 보호막을 형성하는 단계와, 상기 게이트절연막 및 보호막의 일부가 제거하여 게이트배선 일측의 일부를 노출시키는 제1콘택홀을 형성하는 단계와, 상기 보호막 상에 상기 제1콘택홀을 통해 게이트배선과 접속하는 게이트패드를 형성하는 단계와, 상기 제1기판 또는 제2기판의 어느 한 기판에 액티브영역을 정의하는 씰패턴을 형성하되, 상기 제1콘택홀이 액티브영역내에 포함되도록한다.In addition, a method of manufacturing a liquid crystal display device according to the present invention includes preparing a first and a second substrate, forming a gate wiring arranged in a first direction on the first substrate, and the gate wiring. Forming a gate insulating film formed on the entire surface of the first substrate, and forming a data wiring on the gate insulating film in a second direction crossing the first direction to define a plurality of pixels together with the gate wiring; Forming a passivation layer formed on an entire surface of the first substrate including the data line, removing a portion of the gate insulating layer and the passivation layer to form a first contact hole exposing a portion of one side of the gate line; Forming a gate pad connected to the gate wiring through the first contact hole on the passivation layer, and active on any one of the first and second substrates; But form a seal pattern to define a station, such that the first contact hole included in the active region.

이때, 상기 게이트배선은 Mo/AlNd의 이중층으로 형성하며, 상기 게이트패드는 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)와 같은 투명전극으로 형성한다.In this case, the gate wiring is formed of a double layer of Mo / AlNd, the gate pad is formed of a transparent electrode such as indium tin oxide (ITO) or indium zinc oxide (IZO).

상기한 바와 같이, 본 발명은 게이트배선과 게이트패드의 연결부위를 액티브 영역 내에 형성하고, 상기 게이트패드를 투명전극으로 형성함으로써, 게이트패드의 부식을 방지할 수 있도록 한다. 즉, 종래에는 게이트배선과 게이트패드를 같은 공정에서 형성하고, 상기 게이트패드를 노출시킨 후, 상기 게이트패드 상에 별도의 투명전극패턴을 형성하였다. 따라서, 상기 투명전극패턴 상에 형성된 핀홀을 통해 외부공기가 게이트패드와 접촉하게 되며, 특히, 게이트배선 및 게이트패드가 Mo/AlNd 전극물질로 이루어진 경우에, 게이트패드의 부식이 발생하는 문제가 있었다. 반면에, 본발명은 액티브영역 외부에 노출된 게이트패드를 투명전극으로 형성하고, 상기 게이트배선과 게이트패드의 연결부위를 액티브영역 내부에 형성함으로써, 게이트패드 부식문제를 해결한다.As described above, the present invention forms a connection portion between the gate wiring and the gate pad in the active region and forms the gate pad as a transparent electrode, thereby preventing corrosion of the gate pad. That is, conventionally, the gate wiring and the gate pad are formed in the same process, and after the gate pad is exposed, a separate transparent electrode pattern is formed on the gate pad. Therefore, external air contacts the gate pad through the pinhole formed on the transparent electrode pattern, and in particular, when the gate wiring and the gate pad are made of Mo / AlNd electrode material, there is a problem that corrosion of the gate pad occurs. . On the other hand, the present invention solves the gate pad corrosion problem by forming a gate pad exposed outside the active area as a transparent electrode and forming a connection portion between the gate wiring and the gate pad inside the active area.

이하, 첨부한 도면을 통해 본 발명에 의한 액정표시소자 및 그 제조방법에 대하여 좀더 상세하게 설명하도록 한다.Hereinafter, the liquid crystal display device and a method of manufacturing the same according to the present invention will be described in detail with reference to the accompanying drawings.

도4는 본 발명에 의한 액정표시소자의 액정패널을 나타내는 평면도이다.4 is a plan view showing a liquid crystal panel of the liquid crystal display device according to the present invention.

도면에 도시된 바와 같이, 액정패널(100)은 상부기판(110), 하부기판(120) 및 그 사이에 형성된 액정층(미도시)으로 구성되며, 액정셀들이 매트릭스 형태로 배열되어 실제 화상을 표시하는 액티브영역(P)과, 게이트/데이터패드(116,126)영역으로 구분되며, 상기 게이트/데이터패드(116,126)영역은 상부기판(110)과 하부기판(120)이 중첩되지 않는 하부기판(120)의 가장자리 영역에 위치한다.As shown in the figure, the liquid crystal panel 100 includes an upper substrate 110, a lower substrate 120, and a liquid crystal layer (not shown) formed therebetween, and the liquid crystal cells are arranged in a matrix to form an actual image. The lower substrate 120 is divided into an active region P and a gate / data pad 116 and 126 region, and the gate / data pad 116 and 126 region does not overlap the upper substrate 110 and the lower substrate 120. ) Is located in the edge area.

상부기판(110)에는 블랙매트릭스와 셀 영역별로 분리되어 도포된 칼라필터들과, 상기 액정층에 신호를 인가하는 공통전극이 형성되어 있다. The upper substrate 110 includes color filters coated separately for each black matrix and cell region, and a common electrode for applying a signal to the liquid crystal layer.

하부기판(120)에는 종횡으로 배열되어 액정셀들을 정의하는 게이트배선(121) 및 데이터배선(123)이 배치되어 있으며, 게이트배선(121)과 데이터배선(123)의 교차영역에는 액정셀들을 스위칭하기 위한 박막트랜지스터와, 박막트랜지스터에 접속되어 액정셀을 구동하는 화소전극이 형성되어 있다.A gate wiring 121 and a data wiring 123 are arranged on the lower substrate 120 to define liquid crystal cells arranged vertically and horizontally, and the liquid crystal cells are switched in an intersection area between the gate wiring 121 and the data wiring 123. A thin film transistor and a pixel electrode connected to the thin film transistor to drive the liquid crystal cell are formed.

한편, 상기 화소전극 및 공통전극이 동일기판(즉, 하부기판;120) 상에 형성될 수도 있으며, 이때, 개구율 향상을 위해 상기 화소전극 또는 공통전극 ITO 또는 IZO와 같은 투명한물질로 형성될 수도 있다. Meanwhile, the pixel electrode and the common electrode may be formed on the same substrate (ie, the lower substrate) 120. In this case, the pixel electrode or the common electrode may be formed of a transparent material such as the pixel electrode or the common electrode ITO or IZO to improve the aperture ratio. .

아울러, 상기 상부기판(110)에 형성된 컬러필터는 하부기판(120)에 형성될 수도 있으며, 박막트랜지스터(TFT)의 상부 또는 하부에 각각 형성될 수 있다. 즉, COT(color filter on TFT) 구조나, TOC(TFT on color filter) 구조 모두 가능하다.In addition, the color filter formed on the upper substrate 110 may be formed on the lower substrate 120, it may be formed on the top or bottom of the thin film transistor (TFT), respectively. That is, both a color filter on TFT (COT) structure and a TFT on color filter (TOC) structure are possible.

상기 데이터패드(126)는 데이터배선(123)으로부터 연장된 것으로, 데이터구동회로(미도시)와 연결되어, 상기 데이터배선(123)에 데이터신호를 인가하게 된다.The data pad 126 extends from the data line 123 and is connected to a data driver circuit (not shown) to apply a data signal to the data line 123.

상기 게이트패드(116)는 액티브영역(P) 내에 형성된 콘택홀(미도시)을 통해 게이트배선(121)과 전기적으로 접속된다. 그리고, 상기 게이트패드(116)는 게이트구동회로(미도시)와 연결되어, 상기 게이트배선(121)에 게이트신호를 인가하게 된다.The gate pad 116 is electrically connected to the gate wiring 121 through a contact hole (not shown) formed in the active region P. The gate pad 116 is connected to a gate driving circuit (not shown) to apply a gate signal to the gate wiring 121.

이러한 구성을 가지는 상부기판(110)과 하부기판(120)은 액티브영역(P)의 외곽에 위치하는 씰패턴(125)에 의해 합착된다. 이 경우, 씰패턴(125)이 도포되는 높이에 의해 상부기판(110)과 하부기판(120) 사이에는 일정한 간격의 셀갭이 마련된다. 이렇게 마련된 공간에 액정이 채워지게 되고, 액정 주입전에 산포된 스페이서에 의해 일정한 셀갭이 유지된다. The upper substrate 110 and the lower substrate 120 having such a configuration are bonded by the seal pattern 125 positioned at the outer side of the active region P. FIG. In this case, a cell gap of a predetermined interval is provided between the upper substrate 110 and the lower substrate 120 by the height at which the seal pattern 125 is applied. The liquid crystal is filled in the space thus prepared, and a constant cell gap is maintained by the spacers scattered before the liquid crystal injection.                     

한편, 상기 하부기판(120)의 게이트패드(116) 일측에는 각각의 게이트패드(116)들을 연결하여 게이트배선(121)들을 전기적으로 단락시키는 게이트 정전기방지배선(125)이 형성되고, 데이터패드(126) 일측에는 각각의 데이터패드(126)들을 연결하여 게이트배선(121)들을 전기적으로 단락시키는 데이터 정전기방지배선(126)이 형성된다.On the other hand, a gate antistatic wiring 125 is formed on one side of the gate pad 116 of the lower substrate 120 to electrically short the gate wirings 121 by connecting the respective gate pads 116 to each other. One side of the data antistatic wiring 126 is formed to connect the respective data pads 126 to electrically short the gate wiring 121.

상기 게이트 정전기방지배선(125) 및 데이터 정전기방지배선(124)은 상기 게이트배선(121) 및 데이터배선(123)이 형성되는 공정에서 함께 형성되며, 공정 중에 액티브영역(P) 내에 정전기 발생을 방지해주는 역할을 하는 것으로, 소자가 모두 완성된 후에는 제거된다. 즉, 브레이크라인(128)을 따라 절단되며, 게이트/데이터 정전기방지배선(116,126)이 제거됨에 따라, 상기 게이트/데이터배선(121,123)들 각각은 절연된다.The gate antistatic wiring 125 and the data antistatic wiring 124 are formed together in the process of forming the gate wiring 121 and the data wiring 123, and prevent static electricity in the active region P during the process. This is done so that once the device is complete, it is removed. In other words, as the break line 128 is cut and the gate / data antistatic wirings 116 and 126 are removed, each of the gate / data wirings 121 and 123 is insulated.

아울러, 상기 게이트배선(121)은 배선저항을 줄이기 위해, AlNd와 같은 저저항 전극물질로 사용되며, AlNd 상부에는 외부공기와의 접촉에 의한 부식방지를 위해 Mo이 형성된다. 따라서, 상기 게이트배선(121)은 Mo/AlNd의 이중전극층으로 구성되며, 게이트 정전기방지배선(125)도 게이트배선(121)과 동일한 Mo/AlNd의 이중전극층으로 형성된다.In addition, the gate wiring 121 is used as a low resistance electrode material such as AlNd to reduce wiring resistance, and Mo is formed on the AlNd to prevent corrosion by contact with external air. Accordingly, the gate wiring 121 is formed of a double electrode layer of Mo / AlNd, and the gate antistatic wiring 125 is also formed of the same double electrode layer of Mo / AlNd as the gate wiring 121.

반면에, 상기 게이트패드(116)는 ITO 또는 IZO와 같은 투명한 전극패턴으로 형성되고, 상기 액티브영역(P) 내에 형성된 제1콘택홀(미도시)을 통해 게이트배선(121)과 전기적으로 연결된다. 그리고, 제2콘택홀(미도시)을 통해 게이트 정전기방지배선(125)과도 연결된다. On the other hand, the gate pad 116 is formed of a transparent electrode pattern, such as ITO or IZO, and is electrically connected to the gate wiring 121 through a first contact hole (not shown) formed in the active region P. . In addition, the gate may be connected to the antistatic wiring 125 through a second contact hole (not shown).                     

도4a 및 도4b는 게이트배선과 게이트패드와의 연결영역을 나타낸 것으로, 도4a는 평면도이고, 도4b는 도4a의 II-II'의 단면도로, 상부기판을 제외한 하부기판의 단면만을 나타낸 것이다. 4A and 4B show a connection area between the gate wiring and the gate pad, FIG. 4A is a plan view, and FIG. 4B is a cross-sectional view taken along line II-II 'of FIG. 4A and shows only a cross section of the lower substrate except for the upper substrate. .

도면에 도시된 바와 같이, 상부기판(110) 및 하부기판(120)의 외곽에 형성된 씰패턴에 의해 액티브영역(P)이 정의되고, 상기 씰패턴(122)의 외곽 특히, 상부기판(110)과 중첩하지 않는 하부기판(120)의 외곽영역에는 ITO 또는 IZO와 같은 투명한 전도성물질로 이루어진 게이트패드(116)가 형성된다. 상기 게이트패드(116)는 액티브영역(P) 내에 형성된 제1콘택홀(139a)을 통해 게이트배선(121)과 접속된다. 그리고, 액정패널이 완성되기 전, 상기 게이트패드(121)의 일측에는 제2콘택홀(139b)을 통해 게이트패드(116)와 접속하는 게이트 정전기방지배선(125)이 형성된다.As shown in the figure, the active region P is defined by a seal pattern formed on the outer side of the upper substrate 110 and the lower substrate 120, and in particular, the upper substrate 110 on the outer side of the seal pattern 122. A gate pad 116 made of a transparent conductive material such as ITO or IZO is formed in an outer region of the lower substrate 120 that does not overlap with the lower substrate 120. The gate pad 116 is connected to the gate wiring 121 through the first contact hole 139a formed in the active region P. In addition, before the liquid crystal panel is completed, a gate antistatic wiring 125 is formed at one side of the gate pad 121 to be connected to the gate pad 116 through the second contact hole 139b.

언급한 바와 같이, 상기 게이트 정전기방지배선(125)은 공정 중에 발생되는 정전기를 방지하기 위한 것으로, 패널이 완성된 후에는 브레이크라인(128)을 따라 절단되며, 이때, 제2콘택홀(139b)도 함께 절단된다. 그리고, 상기 게이트패드(116)는 게이트TCP(미도시)를 통해 게이트구동회로(미도시)와 연결된다.As mentioned, the gate antistatic wiring 125 is for preventing static electricity generated during the process, and is cut along the breakline 128 after the panel is completed. In this case, the second contact hole 139b Is also cut together. The gate pad 116 is connected to a gate driving circuit (not shown) through a gate TCP (not shown).

도4b에 도시된 바와 같이, 상기 게이트배선(121) 및 게이트 정전기방지배선(125)은 투명한 기판(120') 상에 형성되고, 상기 게이트배선(121) 및 게이트 정전기방지배선(125)을 포함하는 상기 기판(120') 전면에는 게이트절연막(133)이 형성된다. 그리고, 도면에 나타내진 않았지만, 상기 게이트절연막(133) 상에는 게이트배선(121)과 교차하여 복수의 화소를 정의하는 데이터배선(미도시) 및 상기 데이터배선에 화상신호를 공급하는 데이터패드(미도시)가 형성되고, 브레이크배선의 외곽에는 상기 데이터패드를 연결하는 데이터 정전기방지배선이 형성된다.As shown in FIG. 4B, the gate wiring 121 and the gate antistatic wiring 125 are formed on the transparent substrate 120 ′, and include the gate wiring 121 and the gate antistatic wiring 125. A gate insulating film 133 is formed on the entire surface of the substrate 120 ′. Although not shown in the drawings, a data wiring (not shown) defining a plurality of pixels by crossing the gate wiring 121 on the gate insulating film 133 and a data pad (not shown) supplying an image signal to the data wiring (not shown). ) Is formed, and the data anti-static wiring connecting the data pad is formed on the outer side of the brake wiring.

상기 데이터배선 및 데이터패드를 포함하는 기판 전면에는 보호막(135)이 형성되며, 상기 게이트절연막(133) 및 보호막(135)의 일부가 제거되어 게이트패드(116)의 일부를 노출시키는 제1콘택홀(139a)과 게이트 정전기방지배선(125)의 일부를 노출시키는 제2콘택홀(139b)이 형성된다. A passivation layer 135 is formed on an entire surface of the substrate including the data line and the data pad, and a portion of the gate insulating layer 133 and the passivation layer 135 is removed to expose a portion of the gate pad 116. A second contact hole 139b exposing 139a and a portion of the gate antistatic wiring 125 is formed.

그리고, 상기 보호막(135) 상에는 상기 제1콘택홀(139a)을 게이트배선(121)과 접속하고, 제2콘택홀(139b)을 통해 게이트 정전기방지배선(125)과 접속하는 게이트패드(116)가 형성된다. 따라서, 상기 게이트패드(116)를 통해 상기 게이트배선(121)과 게이트 정전기방지배선(125)이 전기적으로 연결되게 된다. 이때, 상기 제1콘택홀(139a)은 액티브영역(P) 내부에 형성되기 때문에, 게이트패드(116) 상에 핀홀이 발생되더라도, 게이트배선(137)이 공기와 접촉하는 것을 막을 수가 있다. 이때, 상기 제2콘택홀(139b) 영역에 형성된 게이트패드(116)의 핀홀을 통해 게이트 정전기방지배선(125)과 게이트패드(116)와의 접촉영역에 부식이 발생될 수 있으나, 상기 제2콘택홀(139b)은 패널이 완성된 후에는 제거되기 때문에, 고려하지 않아도 된다.On the passivation layer 135, the gate pad 116 connects the first contact hole 139a with the gate wiring 121 and connects with the gate antistatic wiring 125 through the second contact hole 139b. Is formed. Therefore, the gate wiring 121 and the gate antistatic wiring 125 are electrically connected through the gate pad 116. In this case, since the first contact hole 139a is formed in the active region P, even if a pinhole is generated on the gate pad 116, the gate wiring 137 may be prevented from contacting air. In this case, corrosion may occur in a contact region between the gate antistatic wiring 125 and the gate pad 116 through the pinhole of the gate pad 116 formed in the second contact hole 139b. The hole 139b does not need to be considered because it is removed after the panel is completed.

반면에, 상기 제2콘택홀(139b)을 형성하지 않는 것도 가능하다. 즉, 상기 제2콘택홀(139b)을 형성하지 않고, 게이트배선(121)을 연장하여 게이트 정전기방지배선(125)을 형성할 수도 있다. On the other hand, it is also possible not to form the second contact hole 139b. That is, the gate antistatic wiring 125 may be formed by extending the gate wiring 121 without forming the second contact hole 139b.                     

도5는 본 발명의 다른 실시예를 나타낸 것으로, 도5a는 평면도이고, 도5b는 단면도이다. 게이트배선과 게이트 정전기방지배선의 연결방법을 제외한 모든 구성요소가 이전실시예(도4a,도4b)와 동일하며, 본 실시예에서는 이전실시예와 동일한 구성에 대한 상세설명을 생략하고, 그 차이점만을 구체적으로 설명하도록 한다.Figure 5 shows another embodiment of the present invention, Figure 5a is a plan view, Figure 5b is a sectional view. All components except the connection method of the gate wiring and the gate antistatic wiring are the same as in the previous embodiment (Figs. 4A and 4B), and the detailed description of the same configuration as in the previous embodiment is omitted in the present embodiment. Be specific about the bay.

도면에 도시된 바와 같이, 투명한 기판(220') 상에 형성된 게이트배선(221)은 액티브영역(P) 외곽으로 연장되어 게이트 정전기방지배선(225)과 일체화되도록 형성된다. 따라서, 이전실시예와 같이, 게이트배선(221)과 게이트 정전기방지배선(225)을 전기적으로 연결하기 위한 별도의 콘택홀이 필요하지 않으며, 액티브영역(P) 내부에 형성된 제1콘택홀(239a)을 통해 게이트패드(216)와 게이트배선(221)이 전기적으로 접속하게 된다.As shown in the figure, the gate wiring 221 formed on the transparent substrate 220 'is formed to extend outside the active region P to be integrated with the gate antistatic wiring 225. Therefore, as in the previous embodiment, a separate contact hole for electrically connecting the gate wiring 221 and the gate antistatic wiring 225 is not required, and the first contact hole 239a formed inside the active region P is not required. The gate pad 216 and the gate wiring 221 may be electrically connected to each other through the wire pad 216.

상기한 바와 같이 구성된 본 발명의 액정표시소자는 다음과 같은 공정을 통해 제작된다.The liquid crystal display device of the present invention configured as described above is manufactured through the following process.

도6a~도6d는 본 발명에 의한 액정표시소자의 제조방법을 나타낸 것으로, 특히, 도4b의 단면에 따른 공정단면도를 나타낸 것이다.6A to 6D illustrate a method for manufacturing a liquid crystal display device according to the present invention, and in particular, show a process cross section along the cross section of FIG. 4B.

먼저, 도6a에 도시된 바와 같이, 유리 또는 플라스틱과 같은 투명한 절연기판(320')을 준비한 다음, 상기 기판(320') 상에 AlNd, Cu, Ti, Cr, Al, Mo, Ta, Al 합금과 같은 금속을 스퍼터링 방법을 통하여 증착한 후, 이를 패터닝하여 게이트배선(321) 및 게이트 정전기방지배선(325)을 형성한다. 이때, 상기 게이트배선(321)으로 부터 인출되는 게이트전극(미도시)도 함께 형성한다.First, as shown in FIG. 6A, a transparent insulating substrate 320 'such as glass or plastic is prepared, and then AlNd, Cu, Ti, Cr, Al, Mo, Ta, Al alloy is formed on the substrate 320'. After depositing a metal such as through a sputtering method, it is patterned to form the gate wiring 321 and the gate antistatic wiring 325. In this case, a gate electrode (not shown) drawn out from the gate wiring 321 is also formed.

그리고, 상기 게이트배선(321)은 실제 화상을 구현하는 액티브영역(P) 내부 에 형성되고, 게이트 정전기방지배선(325)은 기판(320')의 브레이크라인(328) 외곽에 형성된다. In addition, the gate wiring 321 is formed in the active region P for real image, and the gate antistatic wiring 325 is formed outside the break line 328 of the substrate 320 '.

또한, 상기 정전기방지배선(325)은 게이트배선(321)을 연장하여 게이트배선(321)과 일체로 형성할 수도 있다.In addition, the antistatic wiring 325 may be formed integrally with the gate wiring 321 by extending the gate wiring 321.

이어서, 도6b에 도시된 바와 같이, 상기 게이트배선(321)을 포함하는 기판(320') 전면에 걸쳐서 SiNx 또는 SiOx 등을 플라즈마 CVD 방법으로 증착하여 게이트절연막(333)을 형성한다.Subsequently, as illustrated in FIG. 6B, a gate insulating film 333 is formed by depositing SiNx or SiOx through a plasma CVD method over the entire surface of the substrate 320 ′ including the gate wiring 321.

다음으로, 도면 상에 도시되어 있지 않지만, 액티브영역의 상기 게이트전극 상에 반도체층을 형성한 후, 상기 반도체층 상부에 소스/드레인전극과, 상기 게이트배선(321)과 교차하는 데이터배선 및 상기 데이터배선으로부터 연장된 데이터패드를 형성한다. 이때, 상기 데이터패드를 전기적으로 연결하는 데이터 정전기방지배선이 함께 형성된다.Next, although not shown in the drawing, after the semiconductor layer is formed on the gate electrode of the active region, the data wiring crossing the source / drain electrode, the gate wiring 321 and the upper portion of the semiconductor layer. A data pad extending from the data wiring is formed. At this time, the data anti-static wiring for electrically connecting the data pad is formed together.

계속해서, 상기 데이터배선(미도시)을 포함하는 기판 전면에 보호막(215)을 형성한다. 이때, 상기 액정표시패널의 모서리영역에는 데이터물질이 형성되지 않기 때문에, 게이트절연막(333) 상에 보호막(335)이 형성된다.Subsequently, a protective film 215 is formed on the entire surface of the substrate including the data line (not shown). In this case, since no data material is formed in the corner region of the liquid crystal display panel, the passivation layer 335 is formed on the gate insulating layer 333.

이어서, 도6c에 도시된 바와 같이, 상기 게이트절연막(333) 및 보호막(335)의 일부를 제거함으로써, 상기 게이트배선(321)의 일부를 노출시키는 제1콘택홀(339a)과 상기 게이트 정전기방지배선(325)의 일부를 노출시키는 제2콘택홀(339b)를 형성한다. 이때, 상기 게이트 정전기방지배선(325)이 게이트배선(321)과 일체로 형성되는 경우, 상기 제2콘택홀 형성은 생략된다. Subsequently, as shown in FIG. 6C, a portion of the gate insulating layer 333 and the passivation layer 335 is removed to expose a portion of the gate wiring 321 and the gate antistatic property. A second contact hole 339b exposing a part of the wiring 325 is formed. In this case, when the gate antistatic wiring 325 is integrally formed with the gate wiring 321, the formation of the second contact hole is omitted.                     

그 후에, 도6d에 도시된 바와 같이, 상기 보호막(335) 전면에 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)와 같은 투명한 전도성물질을 증착한 후, 이를 패터닝함으로써, 상기 제1,2콘택홀(339a,339b)을 통해 상기 게이트배선(321) 및 게이트 정전기방지배선(325)과 접속하는 게이트패드(316)를 형성한다. 이때, 상기 데이터패드와 전기적으로 연결되는 투명전극패턴(미도시)도 함께 형성되며, 상기 게이트패드(316)는 게이트TCP를 통해 게이트구동회로와 연결되고, 상기 투명전극패턴은 데이터TCP를 통해 데이터구동회로와 연결된다.Subsequently, as illustrated in FIG. 6D, a transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO) is deposited on the entire surface of the passivation layer 335, and then patterned. A gate pad 316 is formed to contact the gate line 321 and the gate antistatic line 325 through contact holes 339a and 339b. In this case, a transparent electrode pattern (not shown) electrically connected to the data pad is also formed. The gate pad 316 is connected to a gate driving circuit through a gate TCP. The transparent electrode pattern is connected to a data through data TCP. It is connected to the driving circuit.

상술한 바와 같이, 본 발명은 게이트배선이 Mo/AlNd와 같이 공기와 접촉하여 부식하는 전극물질로 형성된 경우, 씰패턴 내부 즉, 액티브영역 안쪽에 상기 게이트배선을 노출시키는 콘택홀을 형성하고, 상기 콘택홀을 통해 게이트패드와 전기적으로 연결시킴으로써, Mo/AlNd이 공기와 접촉하는 것을 막고, 이에 따라 게이트패드의 부식을 방지할 수 있게 된다.As described above, in the present invention, when the gate wiring is formed of an electrode material corroded by contact with air, such as Mo / AlNd, a contact hole for exposing the gate wiring is formed inside the seal pattern, that is, inside the active region. By electrically connecting the gate pad through the contact hole, Mo / AlNd is prevented from contacting the air, thereby preventing corrosion of the gate pad.

따라서, 본 발명은 게이트패드의 부식을 방지함으로써, 외부 구동회로로부터 공급된 게이트신호를 게이트배선에 정상적으로 전달하고, 신호지연을 발생시키지 않게되며, 이에 따라 화질을 더욱 향상시킬 수 있는 효과를 얻을 수가 있다.Therefore, the present invention prevents corrosion of the gate pad, thereby normally transferring the gate signal supplied from the external driving circuit to the gate wiring, and does not cause signal delay, thereby achieving an effect of further improving image quality. have.

Claims (18)

제1 및 제2기판;First and second substrates; 상기 제1 및 제2기판의 와곽에 형성되어 액티브영역을 정의하는 씰패턴;A seal pattern formed on a periphery of the first and second substrates to define an active region; 상기 제1기판 상에 제1 및 제2방향으로 배열되어 복수의 화소를 정의하는 복수의 게이트배선 및 데이터배선;A plurality of gate lines and data lines arranged in the first and second directions on the first substrate to define a plurality of pixels; 상기 액티브영역의 외곽에 형성되고, 게이트배선의 일측과 연결된 게이트패드;A gate pad formed outside the active region and connected to one side of a gate wiring; 상기 액티브영역에 형성되고, 상기 게이트배선 및 게이트패드를 전기적으로 연결하는 제1콘택홀; 및A first contact hole formed in the active region and electrically connecting the gate line and the gate pad; And 상기 제1기판과 제2기판 사이에 형성된 액정층을 포함하여 구성된 액정표시소자.And a liquid crystal layer formed between the first substrate and the second substrate. 제1항에 있어서, 상기 게이트배선의 연장선으로, 모든 게이트라인들을 전기적으로 연결하는 게이트 정전기방지배선을 추가로 포함하여 구성되는 것을 특징으로 하는 액정표시소자.The liquid crystal display of claim 1, further comprising a gate antistatic wiring electrically connecting all the gate lines as an extension of the gate wiring. 제1항에 있어서, 상기 게이트패드들은 전기적으로 연결하는 게이트 정전기방지배선을 추가로 포함하여 구성되는 것을 특징으로 하는 액정표시소자.The liquid crystal display device of claim 1, wherein the gate pads further include gate antistatic wirings electrically connected to each other. 제1항에 있어서, 상기 게이트패드는 게이트 정전기방지배선의 일부를 노출시키는 제2콘택홀을 통해 전기적으로 연결되는 것을 특징으로 하는 액정표시소자.The liquid crystal display of claim 1, wherein the gate pad is electrically connected to a second contact hole exposing a portion of the gate antistatic wiring. 제1항에 있어서, 상기 게이트배선은 Mo/AlNd으로 형성된 것을 특징으로 하는 액정표시소자.The liquid crystal display of claim 1, wherein the gate wiring is formed of Mo / AlNd. 제1항에 있어서, 상기 게이트패드는 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)와 같은 투명전극으로 형성된 것을 특징으로 하는 액정표시소자.The liquid crystal display device of claim 1, wherein the gate pad is formed of a transparent electrode such as indium tin oxide (ITO) or indium zinc oxide (IZO). 제1항에 있어서, The method of claim 1, 상기 게이트배선 및 데이터배선의 교차영역에 형성된 스위칭소자;A switching element formed at an intersection of the gate wiring and the data wiring; 상기 제1기판의 각 화소에 형성된 화소전극; 및A pixel electrode formed on each pixel of the first substrate; And 상기 제2기판 전면에 형성된 공통전극을 더 포함하여 구성된 것을 특징으로 하는 액정표시소자.And a common electrode formed on the entire surface of the second substrate. 제1항에 있어서, The method of claim 1, 상기 게이트배선 및 데이터배선의 교차영역에 형성된 스위칭소자; 및A switching element formed at an intersection of the gate wiring and the data wiring; And 상기 제1기판의 각 화소에 배치되어 수평전계를 형성하는 화소전극 및 공통전극을 더 포함하여 구성된 것을 특징으로 하는 액정표시소자.And a common electrode and a pixel electrode disposed on each pixel of the first substrate to form a horizontal electric field. 제1 및 제2기판;First and second substrates; 상기 제1 및 제2기판의 외곽에 형성되어 액티브영역을 정의하는 씰패턴;A seal pattern formed on an outer edge of the first and second substrates to define an active region; 상기 액티브영역의 제1기판 상에 제1방향으로 배열된 게이트배선;A gate wiring arranged in a first direction on a first substrate of the active region; 상기 게이트배선을 포함하는 제1기판 전면에 형성된 게이트절연막; A gate insulating film formed on an entire surface of the first substrate including the gate wirings; 상기 액티브영역의 게이트절연막 상에 제1방향과 교차하는 제2방향으로 배열되어 상기 게이트배선과 함께 복수의 복수의 화소를 정의하는 데이터배선;A data line arranged on a gate insulating layer of the active region in a second direction crossing the first direction and defining a plurality of pixels together with the gate line; 상기 데이터배선을 포함하는 상기 제1기판 전면에 형성된 보호막;A passivation layer formed on an entire surface of the first substrate including the data line; 상기 게이트절연막 및 보호막의 일부가 제거되어 액티브영역 내에 형성된 게이트배선들 일측의 일부를 노출시키는 제1콘택홀;A first contact hole removing portions of the gate insulating layer and the passivation layer to expose a portion of one side of the gate wirings formed in the active region; 상기 씰패턴 외곽의 보호막 상에 형성되어 상기 제1콘택홀을 통해 게이트배선과 접속하는 게이트패드; 및A gate pad formed on the passivation layer outside the seal pattern and connected to the gate wiring through the first contact hole; And 상기 제1기판과 제2기판 상에 형성된 액정층을 포함하여 구성된 액정표시소자.And a liquid crystal layer formed on the first substrate and the second substrate. 제9항에 있어서, 상기 게이트패드를 전기적으로 연결하는 정전기방지배선을 추가로 포함하여 구성되는 것을 특징으로 하는 액정표시소자.The liquid crystal display of claim 9, further comprising an antistatic wiring electrically connecting the gate pad. 제10항에 있어서, 상기 게이트패드는 정전기방지배선의 일부를 노출시키는 제2콘택홀을 통해 전기적으로 연결되는 것을 특징으로 하는 액정표시소자.The liquid crystal display device of claim 10, wherein the gate pad is electrically connected to a second contact hole exposing a portion of the antistatic wiring line. 제9항에 있어서, 상기 게이트배선은 Mo/AlNd으로 형성된 것을 특징으로 하는 액정표시소자.10. The liquid crystal display device according to claim 9, wherein the gate wiring is formed of Mo / AlNd. 제9항에 있어서, 상기 게이트패드는 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)와 같은 투명전극으로 형성된 것을 특징으로 하는 액정표시소자.The liquid crystal display of claim 9, wherein the gate pad is formed of a transparent electrode such as indium tin oxide (ITO) or indium zinc oxide (IZO). 제9항에 있어서, The method of claim 9, 상기 게이트배선 및 데이터배선의 교차영역에 형성된 스위칭소자;A switching element formed at an intersection of the gate wiring and the data wiring; 상기 제1기판의 각 화소에 형성된 화소전극; 및A pixel electrode formed on each pixel of the first substrate; And 상기 제2기판 전면에 형성된 공통전극을 더 포함하여 구성된 것을 특징으로 하는 액정표시소자.And a common electrode formed on the entire surface of the second substrate. 제9항에 있어서, The method of claim 9, 상기 게이트배선 및 데이터배선의 교차영역에 형성된 스위칭소자; 및A switching element formed at an intersection of the gate wiring and the data wiring; And 상기 제1기판의 각 화소에 배치되어 수평전계를 형성하는 화소전극 및 공통전극을 더 포함하여 구성된 것을 특징으로 하는 액정표시소자.And a common electrode and a pixel electrode disposed on each pixel of the first substrate to form a horizontal electric field. 제1 및 제2기판을 준비하는 단계;Preparing first and second substrates; 상기 제1기판 상에 제1방향으로 배열되는 게이트배선을 형성하는 단계;Forming gate wirings arranged in a first direction on the first substrate; 상기 게이트배선을 포함하는 제1기판 전면에 형성된 게이트절연막을 형성하 는 단계;Forming a gate insulating film formed on an entire surface of the first substrate including the gate wiring; 상기 게이트절연막 상에 제1방향과 교차하는 제2방향으로 배열되어 상기 게이트배선과 함께 복수의 화소를 정의하는 데이터배선을 형성하는 단계;Forming a data line on the gate insulating layer in a second direction crossing the first direction to define a plurality of pixels together with the gate line; 상기 데이터배선을 포함하는 상기 제1기판 전면에 형성된 보호막을 형성하는 단계;Forming a protective film formed on an entire surface of the first substrate including the data wirings; 상기 게이트절연막 및 보호막의 일부가 제거하여 게이트배선 일측의 일부를 노출시키는 제1콘택홀을 형성하는 단계;Removing a portion of the gate insulating layer and the passivation layer to form a first contact hole exposing a portion of one side of the gate line; 상기 보호막 상에 상기 제1콘택홀을 통해 게이트배선과 접속하는 게이트패드를 형성하는 단계; 및Forming a gate pad on the passivation layer, the gate pad being connected to the gate line through the first contact hole; And 상기 제1기판 또는 제2기판의 어느 한 기판에 액티브영역을 정의하는 씰패턴을 형성하되, 상기 제1콘택홀이 액티브영역내에 포함되도록 하는 것을 특징으로 하는 액정표시소자의 제조방법.And forming a seal pattern defining an active region on any one of the first substrate and the second substrate, wherein the first contact hole is included in the active region. 제16항에 있어서, 상기 게이트배선은 Mo/AlNd의 이중층으로 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.The method of claim 16, wherein the gate wiring is formed of a double layer of Mo / AlNd. 제16항에 있어서, 상기 게이트패드는 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)와 같은 투명전극으로 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.The method of claim 16, wherein the gate pad is formed of a transparent electrode such as indium tin oxide (ITO) or indium zinc oxide (IZO).
KR1020040050805A 2004-06-30 2004-06-30 Liquid crystl display device for preventing gate pad from erosion KR101044498B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040050805A KR101044498B1 (en) 2004-06-30 2004-06-30 Liquid crystl display device for preventing gate pad from erosion

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040050805A KR101044498B1 (en) 2004-06-30 2004-06-30 Liquid crystl display device for preventing gate pad from erosion

Publications (2)

Publication Number Publication Date
KR20060001652A true KR20060001652A (en) 2006-01-06
KR101044498B1 KR101044498B1 (en) 2011-06-27

Family

ID=37104761

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040050805A KR101044498B1 (en) 2004-06-30 2004-06-30 Liquid crystl display device for preventing gate pad from erosion

Country Status (1)

Country Link
KR (1) KR101044498B1 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8064027B2 (en) 2006-12-12 2011-11-22 Samsung Electronics Co., Ltd. Preventing wiring corrosion in LCDs
KR101243796B1 (en) * 2006-06-28 2013-03-18 엘지디스플레이 주식회사 Liquid Crystal Display Device and Method for Manufa1uring the Same
KR101328014B1 (en) * 2006-12-28 2013-11-13 엘지디스플레이 주식회사 An Array Substrate of Liquid Crystal Display Device
KR20180025533A (en) * 2016-08-31 2018-03-09 엘지디스플레이 주식회사 Display Device
CN109445211A (en) * 2018-11-06 2019-03-08 惠科股份有限公司 Array substrate, preparation method thereof and display device
WO2019101019A1 (en) * 2017-11-27 2019-05-31 京东方科技集团股份有限公司 Array substrate and display device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100560968B1 (en) * 1998-12-04 2006-06-14 삼성전자주식회사 Liquid crystal display and manufacturing method having two or more shorting bars
KR100346045B1 (en) * 1999-10-25 2002-07-24 엘지.필립스 엘시디 주식회사 a method of fabricating the array substrate for TFT type liquid crystal display device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101243796B1 (en) * 2006-06-28 2013-03-18 엘지디스플레이 주식회사 Liquid Crystal Display Device and Method for Manufa1uring the Same
US8064027B2 (en) 2006-12-12 2011-11-22 Samsung Electronics Co., Ltd. Preventing wiring corrosion in LCDs
KR101328014B1 (en) * 2006-12-28 2013-11-13 엘지디스플레이 주식회사 An Array Substrate of Liquid Crystal Display Device
KR20180025533A (en) * 2016-08-31 2018-03-09 엘지디스플레이 주식회사 Display Device
WO2019101019A1 (en) * 2017-11-27 2019-05-31 京东方科技集团股份有限公司 Array substrate and display device
JP2021504730A (en) * 2017-11-27 2021-02-15 京東方科技集團股▲ふん▼有限公司Boe Technology Group Co.,Ltd. Array board and display device
US11092865B2 (en) 2017-11-27 2021-08-17 Boe Technology Group Co., Ltd. Array substrate and display device
CN109445211A (en) * 2018-11-06 2019-03-08 惠科股份有限公司 Array substrate, preparation method thereof and display device

Also Published As

Publication number Publication date
KR101044498B1 (en) 2011-06-27

Similar Documents

Publication Publication Date Title
CN102053415B (en) Horizontal-electric-field liquid crystal display apparatus
KR100493869B1 (en) IPS mode Liquid crystal display device and method for fabricating the same
CN1992291B (en) Thin film transistor substrate and fabricating method thereof
US20100321599A1 (en) Liquid crystal display and fabricating method thereof
JP2001059976A (en) Liquid crystal display device and its manufacturing method
KR100919199B1 (en) In plane switching mode liquid crystal display device
US9798206B2 (en) Liquid crystal display apparatus
KR20040086926A (en) Liquid crystal display apparatus of horizontal electronic field applying type and fabricating method thereof
KR20000048089A (en) Liquid crystal display
KR20090039632A (en) Liquid crystal display device
KR20130104429A (en) Liquid crystal display device and method of fabricating the same
WO2014183420A1 (en) Array substrate, manufacturing method of same, and display panel
WO2016106856A1 (en) Thin film transistor array substrate and liquid crystal display panel
JP2002116712A (en) Display device and its manufacturing method
KR101044498B1 (en) Liquid crystl display device for preventing gate pad from erosion
KR100303440B1 (en) Liquid crystal display of in-plane switching mode
KR20070036915A (en) Liquid crystal display, thin film transistor panel and fabricating method of the same
KR20060001702A (en) Liquid crystal display device for preventing gate pad from erosion
KR100951840B1 (en) Liquid Crystal Display Device
KR100926429B1 (en) Liquid crystal display device and method of manufacturing the same
KR101957976B1 (en) Thin Film Transistor Substrate For Flat Panel Display Device
KR20120077575A (en) Array substrate of lcd device including common line
KR20120015555A (en) Array substrate for liquid crystal display device and method of fabricating the same
KR100724744B1 (en) Liquid Crystal Display Device and Method of Fabricating the Same
KR100621858B1 (en) Method of Fabricating Liquid Crystal Display Device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150528

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180515

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 9