KR20060000257A - Bus-system for adjusting the priority order of masters and method thereof - Google Patents
Bus-system for adjusting the priority order of masters and method thereof Download PDFInfo
- Publication number
- KR20060000257A KR20060000257A KR1020040048926A KR20040048926A KR20060000257A KR 20060000257 A KR20060000257 A KR 20060000257A KR 1020040048926 A KR1020040048926 A KR 1020040048926A KR 20040048926 A KR20040048926 A KR 20040048926A KR 20060000257 A KR20060000257 A KR 20060000257A
- Authority
- KR
- South Korea
- Prior art keywords
- bus
- master
- bridge
- bus system
- priority
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
- G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
- G06F13/4045—Coupling between buses using bus bridges where the bus bridge performs an extender function
Abstract
마스터들의 우선순위 조정이 가능한 버스시스템 및 그 동작방법이 개시된다. 본 버스시스템는 버스의 사용을 요청하는 적어도 하나의 마스터, 적어도 2개의 버스시스템들을 연결해주는 버스브릿지, 적어도 하나의 마스터 및 버스브릿지로부터 버스의 사용을 요청받아 버스의 사용을 할당하는 버스중재기, 및 버스브릿지의 버스 사용 할당에 우선순위가 설정되어 있으면, 마스터의 버스 사용 요청을 마스킹하는 버스마스킹부를 구비한다. 이에 의해, 다수의 싱글 레이어 버스시스템이 버스브릿지를 이용하여 연결된 확장된 버스시스템에서, 데이터를 전송하는 마스터를 구비한 버스시스템쪽의 마스터들의 우선순위에 따라 데이터를 전송받는 마스터 또는 슬레이브를 구비한 버스시스템쪽의 마스터들의 우선순위 조종이 가능하여 버스의 사용 효율이 증대된다.A bus system and a method of operating the same are disclosed. The bus system includes at least one master requesting the use of a bus, a bus bridge connecting at least two bus systems, a bus mediator for allocating the use of the bus upon requesting the use of the bus from at least one master and the bus bridge, and If priority is set to the bus use assignment of the bus bridge, a bus masking unit for masking the bus use request of the master is provided. Accordingly, in an extended bus system in which a plurality of single layer bus systems are connected by using a bus bridge, a master or slave receiving data is transmitted in accordance with the priority of masters on the bus system side having a master for transmitting data. Priority control of the masters on the bus system side enables the bus to be used more efficiently.
버스시스템, 마스터, 슬레이브, 우선순위Bus system, master, slave, priority
Description
도 1은 종래의 확장된 버스시스템을 도시한 블럭도,1 is a block diagram showing a conventional extended bus system,
도 2는 본 발명의 일 실시예에 따른 확장된 버스시스템을 도시한 블럭도,2 is a block diagram illustrating an extended bus system according to an embodiment of the present invention;
도 3은 도 2에 도시된 버스시스템에 적용된 버스마스킹부를 구체적으로 도시한 회로도, 3 is a circuit diagram illustrating in detail a bus masking unit applied to the bus system shown in FIG. 2;
도 4는 도 2의 버스시스템의 동작 타이밍을 도시한 타이밍도, 그리고4 is a timing diagram showing an operation timing of the bus system of FIG.
도 5는 본 발명의 일 실시예에 따른 버스시스템의 동작방법의 설명에 제공되는 흐름도이다.5 is a flowchart provided to explain a method of operating a bus system according to an exemplary embodiment of the present invention.
*도면의 주요 부분에 대한 부호의 설명* * Description of the symbols for the main parts of the drawings *
10 : 버스중재기1 20 : 버스브릿지10:
30 : 버스마스킹부 40 : 버스중재기230: bus masking unit 40:
본 발명은 버스시스템 및 그 동작방법에 관한 것으로, 더욱 상세하게는 다수개의 버스시스템이 연결된 확장된 버스시스템에서, 마스터가 마스터 또는 슬레이브 에 데이터를 전송하는 버스시스템 및 그 동작방법에 관한 것이다. The present invention relates to a bus system and a method of operating the same, and more particularly, to a bus system in which a master transmits data to a master or slave in an extended bus system in which a plurality of bus systems are connected, and a method of operating the same.
버스시스템(BusSystem)은 일반적으로 하나의 싱글 레이어(Single Layer) 버스에 다수개의 마스터(Master)들과 슬레이브(Slave)들, 및 버스아비터(BusArbiter, 이하'버스중재기'라 함)를 구비하며, 버스중재기가 마스터들의 버스 사용 요청에 따라 버스의 사용을 허가하면, 마스터들은 버스를 사용하여 마스터 또는 슬레이브로 데이터를 전송한다.BusSystems generally have a number of Masters and Slaves and a BusArbiter on a single layer bus. In other words, when the bus intermediary authorizes the use of the bus according to the master's request to use the bus, the masters use the bus to transfer data to the master or slave.
마스터는 버스시스템의 버스 액세스권을 가지고 있으며, 하나의 공통 버스에 병렬로 연결되어 있다. 마스터는 버스를 사용하여 다른 마스터 및 슬레이브로 데이터를 액세스한다. 또한, 마스터는 버스를 사용하여 다른 마스터 및 슬레이브에게 데이터를 요청할 수 있다. 마스터의 예로는 이더넷(Ethernet), 중앙처리장치(CPU)등이 있다. The master has bus access to the bus system and is connected in parallel to one common bus. The master uses the bus to access data to other masters and slaves. The master can also use the bus to request data from other masters and slaves. Examples of masters include Ethernet and central processing unit (CPU).
버스중재기는 마스터들이 버스의 사용을 요청하는 신호를 보내면, 신호를 받아 마스터들이 버스를 사용할 수 있도록 각 마스터들마다 우선순위를 설정하여, 버스의 사용을 할당해 준다. When a bus intermediator sends a signal requesting the use of a bus, it assigns the use of the bus by receiving a signal and setting priorities for each master so that the master can use the bus.
구체적으로, 버스중재기는 각 마스터들마다 버스를 사용했던 빈도를 보고, 버스의 사용에 우선순위를 설정해 준다. 또는, 버스중재기의 제어프로그램에 따라 버스의 사용에 우선순위를 설정해준다. Specifically, the bus arbitrator sees how often the bus has been used for each master and prioritizes the use of the bus. Alternatively, priority is given to the use of the bus according to the control program of the bus intermediator.
우선순위 설정은 버스시스템에 구비된 마스터가 데이터를 전송할때마다 매번 설정되면 과부하가 걸리기 때문에, 일반적으로 버스시스템에 전원이 인가되었을때 설정되도록 한다. Priority setting is generally set when the bus system is powered up because it is overloaded when the master in the bus system transmits data each time.
이상에서는 일반적인 싱글레이어 버스시스템에 구비된 구성요소에 대해 설명하였다. 이하에서는 적어도 2개의 싱글레이어 버스를 갖는 버스시스템(투 레이어(Two Layer) 버스시스템)을 확장된 버스시스템이라 한다. 도 1를 참조하여, 확장된 버스시스템에 대해 구체적으로 설명한다.In the above, the components provided in the general single layer bus system have been described. Hereinafter, a bus system (two layer bus system) having at least two single layer buses is referred to as an extended bus system. Referring to Fig. 1, the extended bus system will be described in detail.
도 1은 종래의 확장된 버스시스템의 구성을 도시한 블럭도이다.1 is a block diagram showing the configuration of a conventional extended bus system.
도 1을 참조하면, 도 1은 제 1버스시스템(1)과 제 2버스시스템(5)을 버스브릿지(20)로 연결한 투 레이어(Two Layer) 버스시스템으로, 확장된 버스시스템을 도시하고 있다.Referring to FIG. 1, FIG. 1 is a two-layer bus system in which a
버스브릿지(20)는 제 1버스시스템에 구비된 마스터에서 제 2버스시스템에 구비된 마스터 또는 슬레이브, 반대로 제 2버스시스템에 구비된 마스터에서 제 1버스시스템에 구비된 마스터 또는 슬레이브로 데이터를 전달해주는 인터페이스 역할을 한다. The
확장된 버스시스템은 버스브릿지(20)를 이용하여 제 1버스시스템(1)과 제 2버스시스템(5)을 상호 연결한다. 즉, 버스브릿지(20)를 이용하여 제 1버스시스템(1)에 존재하는 마스터가 제 2버스시스템(5)에 존재하는 마스터 또는 슬레이브에 데이터를 전송하거나 전송받는다. The extended bus system interconnects the
또한, 버스브릿지(20)를 이용하여 제 2버스시스템(5)에 존재하는 마스터가 제 1버스시스템(1)에 존재하는 마스터 또는 슬레이브에 데이터를 전송하거나 전송받는 것이 가능하다.In addition, it is possible for the master existing in the
제 1버스시스템(1)은 마스터 A, 마스터 B, 마스터 C, 및 버스중재기1(10)를 구비한다. 제 2버스시스템(5)은 마스터 D, 마스터 E , 마스터 F, 슬레이브 및 버스중재기2(40)을 구비한다. 그리고, 제 1버스시스템(1)과 제 2버스시스템(5)은 버스브릿지(20)로 연결되어 있다.The
이하에서는 제 1버스시스템을 구성하고 있는 마스터가 제 2버스시스템의 버스의 사용을 요청하는 경우에 대해 알아 보기로 한다.Hereinafter, a case in which the master configuring the first bus system requests the use of the bus of the second bus system will be described.
종래의 버스시스템은 제 1버스시스템(1)에 구비된 마스터 A, B, C가 버스중재기1(10)에 버스의 사용을 요청하면, 버스중재기1(10)가 요청신호를 받아 상술한 방법들에 의해 각각의 마스터에 우선순위를 부여하여 버스의 사용을 허가한다. In the conventional bus system, when the masters A, B, and C provided in the
일예로 버스중재기1(10)은 마스터 A, B, C순으로 우선순위을 부여했다고 가정한다. 이에 따라, 제 1순위를 가지는 마스터 A는 제 2버스시스템의 버스의 사용을 요청하기 위해, 제 1버스시스템의 버스를 사용하여 버스브릿지(20)에 제 2버스시스템의 버스의 사용을 요청한다. 그러면, 마스터 A의 요청에 따라 버스브릿지(20)는 제 2버스시스템(5)에 구비된 버스중재기2(40)에 버스의 사용을 요청한다. 동시에 제 2버스시스템(5)에 구비된 마스터 D, E, F도 버스의 사용을 요청한다.As an example, it is assumed that bus arbitrator 1 (10) gives priority to masters A, B, and C in order. Accordingly, the master A having the first priority requests the
그러면, 버스중재기2(40)는 버스브릿지(20), 마스터 D, E, F의 요청신호를 받아, 버스중재기1과 같은 방법으로 상기 요청신호를 보낸 구성요소들의 우선순위를 다시 부여한다.Then, the
그런데 이와 같은 종래의 기술은, 제 2버스시스템쪽에서 봤을때, 버스중재기2는 버스브릿지, 마스터 D, E, F의 버스의 사용 요청신호를 받아 다시 우선순위를 부여하므로, 제 1버스시스템에 구비된 마스터들이 제 2버스시스템에서 부여받은 버스브릿지의 우선순위와 모두 동일한 우선순위를 가지는 것처럼 보이게 된다.However, this conventional technique, when viewed from the second bus system side, the
따라서, 제 2버스시스템에서 버스브릿지가 낮은 우선순위를 부여받으면, 높은 우선순위를 가지는 제 1버스시스템에 구비된 마스터가 빨리 데이터를 전송해야 하는 경우에도, 버스브릿지의 낮은 우선순위에 따라 순서를 기다렸다 데이터를 전송해야 하는 문제가 발생한다. Therefore, when the bus bridge is given a low priority in the second bus system, even if a master provided in the first bus system having a high priority needs to transmit data quickly, the bus bridge may be ordered according to the low priority of the bus bridge. You have to wait and send data.
반면에 버스브릿지가 높은 우선순위를 부여받으면, 낮은 우선순위를 가지는 제 1버스시스템에 구비된 마스터는 천천히 데이터를 전송해도 됨에도 불구하고, 버스브릿지의 높은 우선순위에 따라 데이터를 전송해야하므로 버스의 사용효율이 낮아질뿐 아니라 과부하가 발생하는 원인을 제공할 수 있다. On the other hand, if the bus bridge is given a high priority, the master provided in the first bus system having the low priority may transmit data according to the high priority of the bus bridge even though the master may transmit data slowly. In addition to lowering the efficiency of use, it can provide a cause of overload.
따라서, 본 발명의 목적은, 다수의 싱글 레이어 버스시스템이 버스브릿지를 이용하여 연결되어 있는 확장된 버스시스템에서, 마스터들의 우선순위 조정이 가능한 버스시스템 및 그 동작방법을 제공함에 있다.Accordingly, an object of the present invention is to provide a bus system capable of adjusting the priority of masters and an operating method thereof in an extended bus system in which a plurality of single layer bus systems are connected by using a bus bridge.
상기 목적을 달성하기 위한 본 발명에 따른 버스시스템은, 버스의 사용을 요청하는 적어도 하나의 마스터, 적어도 2개의 버스시스템들을 연결해주는 버스브릿지, 상기 적어도 하나의 마스터 및 상기 버스브릿지로부터 버스의 사용을 요청받아 버스의 사용을 할당하는 버스중재기, 및 상기 버스브릿지의 버스 사용 할당에 우선 순위가 설정되어 있으면, 상기 마스터의 버스 사용 요청을 마스킹하는 버스마스킹부을 포함한다.A bus system according to the present invention for achieving the above object comprises at least one master requesting the use of a bus, a bus bridge connecting at least two bus systems, the use of a bus from the at least one master and the bus bridge. And a bus masking unit for allocating a bus use request and a bus masking unit for masking a bus use request of the master if a priority is set in the bus use allocation of the bus bridge.
그리고, 상기 버스마스킹부는, 상기 마스터가 상기 버스중재기에 버스의 사용을 요청하는 신호를 전송하지 못하도록 하는 것이 바람직하다.The bus masking unit may prevent the master from transmitting a signal requesting the use of a bus to the bus intermediator.
한편, 본 발명의 버스시스템의 동작방법은, 버스중재기와 적어도 하나의 마스터와 슬레이브로 구성되어 버스브릿지를 이용해 적어도 2개 이상 연결된 버스시스템에서, 요청한 버스의 사용을 할당하는 방법에 있어서,On the other hand, the operation method of the bus system of the present invention, in a bus system consisting of a bus intermediator, at least one master and slave, connected to at least two or more using a bus bridge, the method of allocating the use of the requested bus,
상기 버스브릿지와 상기 마스터로부터 버스의 사용을 요청받는 단계, 상기 버스브릿지의 버스 사용 할당에 우선순위가 설정되어 있으면, 상기 마스터의 버스 사용 요청을 마스킹하는 단계, 및 상기 버스브릿지가 요청한 버스 사용을 할당하는 단계를 포함한다.Receiving a request for use of a bus from the bus bridge and the master; masking a bus use request of the master; Assigning.
그리고, 상기 버스마스킹부는, 상기 마스터가 상기 버스중재기에 버스의 사용을 요청하는 신호를 전송하지 못하도록 하는 것이 바람직하다.The bus masking unit may prevent the master from transmitting a signal requesting the use of a bus to the bus intermediator.
이하에서는 도면을 참조하여 본 발명을 보다 상세하게 설명한다.Hereinafter, with reference to the drawings will be described the present invention in more detail.
도 2는 본 발명의 일 실시예에 따른 확장된 버스시스템을 도시한 블럭도이다.2 is a block diagram illustrating an extended bus system according to an embodiment of the present invention.
도 2를 참조하면, 본 버스시스템은 독립적인 두개의 싱글 레이어 버스시스템이 버스브릿지(20)를 통해 연결되어 있는 투 레이어 버스시스템 구조로, 버스중재기1, 2(10, 40), 버스브릿지(20), 및 버스마스킹부(30)를 포함한다.Referring to FIG. 2, the bus system is a two-layer bus system structure in which two independent single layer bus systems are connected through a
도 2에서, 버스브릿지(20)를 사이에 두고, 제 1버스시스템은 마스터A , 마스 터B, 마스터C, 버스중재기1(10)를 포함하고, 제 2버스시스템은 마스터D, 마스터E, 마스터F, 버스마스킹부(30), 버스중재기2(40)를 포함한다. In Fig. 2, with the
제 1버스시스템과 제 2버스시스템은 상술한 구성요소들 이외에 다른 구성요소들이 포함될 수 있음은 자명하다. 특히, 제 1버스시스템 역시 버스마스킹부(30)를 포함하고 있지만 설명의 편의를 위해 생략되어 있다.Obviously, the first bus system and the second bus system may include other components in addition to the above-described components. In particular, the first bus system also includes a
또한, 도 2는, 버스중재기1, 2(10, 40), 버스브릿지(20), 및 버스마스킹부(30)의 입, 출력 신호를 도시하고 있다.2 shows the input and output signals of the bus
버스마스킹부(30)는 다수의 싱글 레이어 버스시스템이 연결된 확장된 버스시스템에서, 버스시스템에 연결된 모든 마스터들의 우선순위에 기초하여 높은 우선순위를 가지는 마스터의 버스 사용 요청만을 제외한 다른 마스터들의 버스 사용 요청을 마스킹한다. The
구체적으로, 마스터 A, B, C는 버스중재기1(10)에 제 1버스시스템 및 제 2버스시스템의 버스 사용을 요청한다. 일예로 버스중재기1(10)은 마스터 C에 제 1순위를 부여하여 버스의 사용을 허가하였다고 가정한다. 마스터C는 제 2버스시스템에 구비된 마스터 또는 슬레이브로 데이터를 액세스하기 위해, 버스브릿지(20)로 데이터를 액세스하면, 버스브릿지(20)는 버스중재기2(40)에 제 2버스시스템의 버스 사용을 요청한다.Specifically, masters A, B, and C request bus intermediary 1 (10) to use the buses of the first bus system and the second bus system. As an example, it is assumed that bus intermediate apparatus 1 (10) grants a first priority to master C to permit the use of a bus. When the master C accesses data to the
또한, 버스브릿지(20)는 버스마스킹부(30)로 마스크인에이블 신호를 전송한다. 동시에 제 2버스시스템에 구비된 마스터 D , E, F도 버스마스킹부(30)로 버스의 사용을 요청하는 신호를 전송한다.
In addition, the
버스마스킹부의 상세한 동작에 대해서는 도 3을 이용하여 설명하기로 한다.Detailed operations of the bus masking unit will be described with reference to FIG. 3.
도 3은 도 2에 도시된 버스시스템장치에 적용된 버스마스킹부를 구체적으로 도시한 회로도이다.3 is a circuit diagram illustrating in detail a bus masking unit applied to the bus system apparatus of FIG. 2.
도 3을 참조하면, 버스마스킹부(30)는 AND게이트로 이루어져 있다. 버스요청 - 브리지 신호는 버스브릿지(20)가 제 1버스시스템에서 제 1순위를 가지는 마스터 C부터 받은 데이터를 제 2버스시스템으로 전송하기 위해, 버스중재기2(40)에 버스의 사용를 요청하는 신호이다. Referring to FIG. 3, the
마스크인에이블신호는 마스터 C가 제 2버스시스템을 구성하고 있는 마스터들에 비해 높은 우선순위을 가지면, 제 2버스시스템에 구비된 마스터들의 버스 사용 요청 신호를 마스킹하는 신호이다.The mask enable signal is a signal for masking bus use request signals of the masters provided in the second bus system when the master C has a higher priority than the masters constituting the second bus system.
구체적으로, 마스크인에이블신호는 "0"과 "1"을 가진다. 버스브리지가 버스 사용에 대해 높은 우선 순위를 요청하면 마스크인에이블신호는 "1"을 가지고, 낮은 우선순위를 요청하면 "0"을 가진다.Specifically, the mask enable signal has "0" and "1". The mask enable signal has a "1" when the busbridge requests a high priority for bus usage, and has a "0" when requesting a low priority.
또한, 마스터가 버스의 사용을 요청하면 버스요청신호로 "1"을 전송하고 버스의 사용을 요청하지 않으면 버스요청신호로 "0"을 전송한다고 가정한다.Also, it is assumed that the master transmits "1" as the bus request signal when the master requests the use of the bus and transmits "0" as the bus request signal when the master does not request the use of the bus.
마스크인에이블신호가 "1"이면 마스터들의 버스요청신호에 관계없이 버스마스킹부(30)에 구비된 AND게이트는 "0"을 출력한다. 즉, 마스크인에이블신호가 "1"이면 버스마스킹부(30)는 제 2버스시스템에 구비된 마스터 D , E, F가 전송한 버스요청신호를 "0"으로 차단한다. 그러므로, 버스중재기2(40)는 버스요청 - 브리지 신호만을 전송받게 된다.
When the mask enable signal is "1", the AND gate provided in the
마스트인에이블신호가 "0"이면 AND게이트는 마스터들의 버스요청신호를 그대로 출력한다. 즉, 마스크인에이블신호가 "0"이면 버스마스킹부(30)는 제 2버스시스템에 구비된 마스터 D , E, F가 전송한 버스요청신호와 동일한 신호를 출력하여, 버스중재기2(40)는 버스요청 - 브리지 신호와 D, E, F가 전송한 버스요청신호를 전송받게 된다.If the mast enable signal is "0", the AND gate outputs the bus request signals of the masters. That is, when the mask enable signal is "0", the
도 2는 버스마스킹부(30)와 버스중재기2(40)를 별도의 구성으로 도시하고 있으나, 사용자의 설정에 따라 하나의 구성으로 설계할 수 있음은 자명하다, 즉, 버스중재기2(40)가 버스마스킹부(30)의 기능을 수행할 수 있다.Although FIG. 2 illustrates the
구체적인 일 예는 도 4를 설명하며 후술한다.A specific example will be described below with reference to FIG. 4.
도 4는 도 2의 버스시스템의 동작 타이밍을 도시한 타이밍도이다. 4 is a timing diagram illustrating an operation timing of the bus system of FIG. 2.
도 4를 참조하면, 마스터 A, B, C는 버스의 사용을 요청하는 버스요청 - A, B, C신호(a, b, c)를 버스중재기1(10)로 전송한다.Referring to FIG. 4, masters A, B, and C transmit bus requests-A, B, and C signals a, b, and c to bus intermediary 1 (10) requesting the use of a bus.
버스중재기1(10)은 버스요청 - A, B, C신호(a, b, c)를 전송받아 마스터 C에게 제 1순위로 우선순위를 부여하여 버스허가 신호(d)를 전송해 준다. 버스의 사용을 허가받은 마스터 C는 버스를 사용하여, 데이터를 버스브릿지(20)로 액세스한다. Bus intermediary 1 (10) receives the bus request-A, B, C signals (a, b, c) to give a priority to the master C first priority to transmit the bus permission signal (d). The master C, which is permitted to use the bus, uses the bus to access data to the
마스터 C의 데이터를 전송받은 버스브릿지(20)는 버스의 사용을 요청하는 신호와 마스크인에이블신호(e)를 버스마스킹부(30) 및 버스중재기2(40)에 전송한다.The
마스터 D, E ,F도 역시 버스요청 - D, E ,F신호(f, g, h)를 버스마스킹부(30)로 전송한다.The masters D, E, F also transmit bus requests-D, E, F signals (f, g, h) to the bus masking unit (30).
버스마스킹부(30)는 도 3에서 설명했던 바와 같이, 버스브릿지(20)로부터 마 스크인에이블신호가 "1"로 출력되자 마스터 D, E, F가 버스요청 신호(f, g, h)를 내보내지 못하도록 마스킹한다.As described with reference to FIG. 3, the
그러므로, 버스브릿지(20)가 버스의 사용을 요청하는 신호(e)만이 버스중재기2(40)로 전송되기 때문에 버스브릿지(20)가 버스의 사용을 허가받는 신호(i)를 전송받는다.Therefore, since only the signal e for which the
도 5는 본 발명의 일 실시예에 따른 버스시스템의 동작방법의 설명에 제공되는 흐름도이다.5 is a flowchart provided to explain a method of operating a bus system according to an exemplary embodiment of the present invention.
도 5를 참조하면, 제 1버스시스템 및 제 2버스시스템으로 구성된 확장된 버스시스템에 전원이 인가되면, 제 1버스시스템에 구비된 각 마스터들이 버스중재기1(10)에게 버스의 사용을 요청하는 신호를 전송한다(S500).Referring to FIG. 5, when power is applied to an extended bus system consisting of a first bus system and a second bus system, each master provided in the first bus system requests the bus intermediator 1 (10) to use the bus. The signal is transmitted (S500).
버스중재기1(10)는 버스의 사용 요청을 받고, 각 마스터들이 버스를 사용했던 빈도를 보고 버스의 사용을 허가하는 우선순위를 설정해 준다. 또는, 제어프로그램에 따라 버스의 사용을 허가하는 우선순위를 설정해준다(S510).The bus intermediary 1 (10) receives a request to use the bus, sets the priority of allowing the use of the bus by looking at how often each master used the bus. Or, according to the control program is set the priority to allow the use of the bus (S510).
제 1순위를 설정받은 마스터는 데이터의 어드레스를 보고 제 2버스시스템에 구비된 마스터 또는 슬레이브에 데이터를 전송할 것인지, 아니면 제 1버스시스템에 구비된 마스터 또는 슬레이브에 데이터를 전송할 것인지를 판단한다(S520).The master, which has received the first priority, determines whether to transmit data to the master or slave included in the second bus system or the data based on the address of the data (S520). ).
어드레스가 제 1버스시스템에 구비된 마스터 또는 슬레이브이면, 제 1순위를 가지는 마스터가 어드레스에 해당하는 마스터 또는 슬레이브로 허가받은 버스를 사용하여 데이터를 액세스한다(S530). 데이터가 액세스된 후 종료된다. If the address is a master or slave included in the first bus system, the master having the first priority accesses data using the bus authorized as the master or slave corresponding to the address (S530). It exits after the data is accessed.
어드레스가 제 2버스시스템에 구비된 마스터 또는 슬레이브이면, 제 1순위를 가지는 마스터가 버스브릿지(20)로 데이터를 액세스한다(S540).If the address is a master or slave included in the second bus system, the master having the first priority accesses data to the bus bridge 20 (S540).
데이터를 전송받은 버스브릿지(20)는 제 2버스시스템의 버스를 사용하기 위해 버스마스킹부(30)로 마스크인에이블신호를 전송하고, 버스중재기2(40)에 버스 사용을 요청하는 신호를 전송한다. 제 2버스시스템에 구비된 마스터들 역시 버스마스킹부(30)로 버스의 사용을 요청하는 신호를 전송한다(S550).The
버스마스킹부(30)는 버스브릿지(20)로부터 전송받은 마스크인에이블신호가 "0"인지 "1"인지를 판단한다(S560). 마스크인에이블신호가 "0"이면 버스브릿지가 버스사용에 대해 낮은 우선순위를 요청하는 것이고, 마스크인에이블신호가 "1"이면 버스브릿지가 버스사용에 대해 높은 우선순위를 요청하는 것이다.The
마스크인에이블신호가 "0"이면, 제 1버스시스템에 구비된 마스터로부터 데이터를 전송받은 버스브릿지(20)와 제 2버스시스템에 구비된 각 마스터들은 버스중재기2(40)에 버스의 사용을 요청하는 신호를 전송한다(S570).When the mask enable signal is "0", the
버스중재기2(40)는 버스브릿지(20)와 제 2버스시스템에 구비된 각 마스터들에게 우선순위를 재설정해준다(S580). 설정된 우선순위에 기초하여, 제 1순위를 가지는 버스브릿지(20)나 제 2버스시스템에 구비된 마스터는 제 2버스시스템에 구비된 마스터 또는 슬레이브로 데이터를 액세스한다(S590). 데이터가 전송된 후, 종료된다.Bus intermediary 2 (40) resets the priority to each master provided in the
S560단계의 판단결과, 마스크인에이블신호가 "1"이면, 버스마스킹부(30)는 제 2버스시스템에 구비된 마스터들이 버스의 사용을 요청하지 못하도록 버스요청신호를 마스킹한다(S600).
As a result of the determination in step S560, when the mask enable signal is “1”, the
다른 마스터들의 버스요청신호가 모두 마스킹되었으므로, 버스브릿지(20)는 버스를 사용하여, 제 1버스시스템에 구비된 마스터로부터 받은 데이터를 어드레스에 해당하는 제 2버스시스템에 구비된 마스터 또는 슬레이브에 데이터를 액세스한다(S610). 데이터가 전송된 후, 종료한다.Since all the bus request signals of the other masters are masked, the
물론, 제 2버스시스템에 구비된 마스터가 제 1버스시스템으로 데이터를 전송하고자 한다면 상술한 단계와 동일한 과정을 수행하는 것이 가능하다.Of course, if the master provided in the second bus system intends to transmit data to the first bus system, it is possible to perform the same process as described above.
이상 설명한 바와 같이, 본 발명에 따르면, 다수의 싱글 레이어 버스시스템으로 구성된 확장된 버스시스템에서, 데이터를 전송하는 마스터를 구비한 버스시스템쪽의 마스터들의 우선순위에 따라 데이터를 전송받는 마스터 또는 슬레이브를 구비한 버스시스템쪽의 마스터들의 우선순위 조종이 가능하여 버스의 사용 효율이 증대된다.As described above, according to the present invention, in an extended bus system composed of a plurality of single layer bus systems, a master or slave receiving data is transmitted in accordance with the priority of the masters on the bus system side having a master for transmitting data. Priority control of the masters on the side of the bus system is provided, which increases the efficiency of use of the bus.
또한, 이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 이해되어져서는 안 될 것이다.In addition, although the preferred embodiment of the present invention has been shown and described above, the present invention is not limited to the specific embodiments described above, but the technical field to which the invention belongs without departing from the spirit of the invention claimed in the claims. Of course, various modifications can be made by those skilled in the art, and these modifications should not be understood from the technical spirit or the prospect of the present invention.
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040048926A KR20060000257A (en) | 2004-06-28 | 2004-06-28 | Bus-system for adjusting the priority order of masters and method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040048926A KR20060000257A (en) | 2004-06-28 | 2004-06-28 | Bus-system for adjusting the priority order of masters and method thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20060000257A true KR20060000257A (en) | 2006-01-06 |
Family
ID=37103581
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040048926A KR20060000257A (en) | 2004-06-28 | 2004-06-28 | Bus-system for adjusting the priority order of masters and method thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20060000257A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018063738A1 (en) * | 2016-09-29 | 2018-04-05 | Intel Corporation | System, apparatus and method for performing distributed arbitration |
-
2004
- 2004-06-28 KR KR1020040048926A patent/KR20060000257A/en not_active Application Discontinuation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018063738A1 (en) * | 2016-09-29 | 2018-04-05 | Intel Corporation | System, apparatus and method for performing distributed arbitration |
US10372642B2 (en) | 2016-09-29 | 2019-08-06 | Intel Corporation | System, apparatus and method for performing distributed arbitration |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100368948B1 (en) | Enhanced bus arbiter utilizing variable priority and fairness | |
RU2372645C2 (en) | Bus access arbitrage scheme | |
JP4638216B2 (en) | On-chip bus | |
US7249209B2 (en) | System and method for dynamically allocating inter integrated circuits addresses to multiple slaves | |
US20050138621A1 (en) | Method of resource allocation using an access control mechanism | |
EP3167374B1 (en) | Bridging inter-bus communications | |
US6826640B1 (en) | Bus bandwidth control system | |
JP2000259557A (en) | Port management controller for connecting many function modules | |
US20060288143A1 (en) | Early detection and grant, an arbitration scheme for single transfers on amba advanced high-performance bus | |
KR100480605B1 (en) | Method of controlling transmitting buffer and receiving buffer of network controller, and the network controller | |
US20030229743A1 (en) | Methods and structure for improved fairness bus arbitration | |
EP1820109B1 (en) | Time-based weighted round robin arbiter | |
KR20060000257A (en) | Bus-system for adjusting the priority order of masters and method thereof | |
JPH09153009A (en) | Arbitration method for hierarchical constitution bus | |
KR100475438B1 (en) | Data bus system and method for performing cross-access between buses | |
KR100605867B1 (en) | Bus arbitration method and bus arbitration having a dynamic priority order arbitration function | |
US8984194B2 (en) | Multi-master bus arbitration and resource control | |
KR20060118875A (en) | Bus interface | |
JP3415474B2 (en) | Bus bridge arbitration method | |
KR101214068B1 (en) | Method and apparatus for controlling a bus in direct memory access controller | |
JPH06214946A (en) | Bus using right mediation system for multistage bus | |
KR960004690B1 (en) | Memory arbitration apparatus | |
KR100857906B1 (en) | Method and arbiter for controlling bus transmission between master and slave | |
JPH03252847A (en) | System bus arbitrating system | |
JPH08263428A (en) | Information processor for applying split transfer system and bus arbitrating method for same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |