KR20050121416A - Fabrication method of contact plug for semiconductor device - Google Patents

Fabrication method of contact plug for semiconductor device Download PDF

Info

Publication number
KR20050121416A
KR20050121416A KR1020040046539A KR20040046539A KR20050121416A KR 20050121416 A KR20050121416 A KR 20050121416A KR 1020040046539 A KR1020040046539 A KR 1020040046539A KR 20040046539 A KR20040046539 A KR 20040046539A KR 20050121416 A KR20050121416 A KR 20050121416A
Authority
KR
South Korea
Prior art keywords
forming
prevention layer
erosion prevention
plug
cmp
Prior art date
Application number
KR1020040046539A
Other languages
Korean (ko)
Other versions
KR100606931B1 (en
Inventor
정제덕
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR1020040046539A priority Critical patent/KR100606931B1/en
Publication of KR20050121416A publication Critical patent/KR20050121416A/en
Application granted granted Critical
Publication of KR100606931B1 publication Critical patent/KR100606931B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Abstract

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 반도체 소자의 텅스텐 플러그(W plug) 형성시 발생 가능한 침식(erosion)을 방지하는데 적당한 텅스텐 플러그 형성 방법에 관한 것이다. 본 발명에 따르면, 도전성 영역을 갖는 반도체 기판 상에 층간 절연막을 증착하고 평탄화하는 단계와, 상기 층간 절연막 상부에 침식 방지층을 형성하는 단계와, 상기 침식 방지층과 층간 절연막을 선택적으로 식각하여 상기 도전성 영역이 오픈되는 컨택홀들을 형성하는 단계와, 상기 컨택홀들이 매립되도록 플러그 형성용 물질층을 상기 반도체 기판 상부 전면에 형성하는 단계와, 상기 침식 방지층을 연마 정지점으로 이용하여 상기 플러그 형성용 물질층을 1차 CMP한 후, 상기 침식 방지층을 2차 CMP하여 제거하는 단계를 포함하여 이루어짐으로써, 컨택 플러그 형성시 발생 가능한 결함을 방지하여 안정적으로 반도체 제조 공정을 관리하며, 이로 인해 수율이 향상되는 효과가 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of forming a tungsten plug suitable for preventing erosion that may occur when forming a tungsten plug of a semiconductor device. According to the present invention, the method includes depositing and planarizing an interlayer insulating film on a semiconductor substrate having a conductive region, forming an erosion prevention layer on the interlayer insulating film, and selectively etching the erosion prevention layer and the interlayer insulating film to form the conductive region. Forming the open contact holes, forming a plug forming material layer on the entire upper surface of the semiconductor substrate to fill the contact holes, and using the erosion prevention layer as a polishing stop point. After the first CMP, and by removing the erosion prevention layer by the second CMP, by preventing the defects that may occur during the formation of the contact plug to stably manage the semiconductor manufacturing process, thereby improving the yield There is.

Description

반도체 소자의 컨택 플러그 형성 방법{Fabrication method of contact plug for semiconductor device}Method of forming a contact plug of a semiconductor device {Fabrication method of contact plug for semiconductor device}

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 반도체 소자의 텅스텐 플러그(W plug) 형성시 발생 가능한 침식(erosion)을 방지하는데 적당한 텅스텐 플러그 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of forming a tungsten plug suitable for preventing erosion that may occur when forming a tungsten plug of a semiconductor device.

일반적으로, 반도체 소자는 비트 라인(bit line)과 게이트 라인(gate line) 및 실리콘 기판(Si Sub)을 전기적으로 연결하거나, 메탈 라인(metal line)과 메탈 라인을 전기적으로 연결해 주기 위해서, 두 전도체 사이의 절연막에 홀(hole)을 형성하고 전도성 물질을 채워 컨택 플러그(contact plug)를 형성하게 된다.In general, a semiconductor device includes two conductors for electrically connecting a bit line, a gate line, and a silicon substrate (Si Sub), or for electrically connecting a metal line and a metal line. Holes are formed in the insulating film therebetween and filled with a conductive material to form a contact plug.

상기 전도성 물질로는 도우프트(Doped) 폴리 실리콘이나 텅스텐을 사용하게 되는데, 최근에는 상기 도우프트 폴리 실리콘보다 상대적으로 저항이 낮은 텅스텐 플러그를 주로 사용하고 있다.As the conductive material, doped polysilicon or tungsten is used. Recently, tungsten plugs having lower resistance than the doped polysilicon are mainly used.

이하, 첨부된 도면을 참고하여 종래 기술에 따른 반도체 소자의 컨택 플러그 형성 방법을 설명하면 다음과 같다.Hereinafter, a method for forming a contact plug of a semiconductor device according to the prior art will be described with reference to the accompanying drawings.

도 1a 내지 1c는 종래 기술에 따른 반도체 소자의 컨택 플러그 형성 방법을 나타낸 공정 단면도이다. 하기 공정들은 반도체 소자의 컨택 플러그 형성 방법에 중점을 두어 기술하게 되므로 반도체 소자의 구성 중 설명이 불필요한 부분은 일부 생략하고 간결히 표현하였음을 밝혀둔다.1A to 1C are cross-sectional views illustrating a method for forming a contact plug of a semiconductor device according to the prior art. The following processes will be described focusing on the method of forming a contact plug of a semiconductor device. Therefore, some parts of the semiconductor device which are not described need not be described in a simplified manner.

도 1a와 같이, 도전성 영역(미도시)이 구비된 반도체 기판(1) 상에 층간 절연막(ILD : Inter Level Dielectric, or IMD : Inter Metallic Dielectric)(2)을 형성하고, 포토 및 식각 공정을 통해 상기 기판(1) 표면 소정 부분이 노출되도록 상기 층간 절연막(2)을 선택적으로 제거하여 컨택홀(3)을 형성한다.As shown in FIG. 1A, an interlayer insulating layer (ILD: Inter Level Dielectric, or IMD: Inter Metallic Dielectric) 2 is formed on a semiconductor substrate 1 having conductive regions (not shown), and a photo and etching process is performed. The interlayer insulating layer 2 is selectively removed to expose a predetermined portion of the surface of the substrate 1 to form a contact hole 3.

이후, 도 1b와 같이, 상기 컨택홀(3)을 포함한 기판(1)의 전면에 플러그(plug)로 사용될 텅스텐(W)(4)을 증착한다. Thereafter, as illustrated in FIG. 1B, tungsten (W) 4 to be used as a plug is deposited on the entire surface of the substrate 1 including the contact hole 3.

그 다음, 도 1c와 같이, 상기 증착된 텅스텐(4)이 상기 컨택홀(3) 내부에만 남도록 CMP(Chemical Mechanical Polishing) 공정을 수행하여 텅스텐 플러그(5)를 형성한다. Next, as illustrated in FIG. 1C, a tungsten plug 5 is formed by performing a chemical mechanical polishing (CMP) process so that the deposited tungsten 4 remains only inside the contact hole 3.

이러한 종래 기술에 따른 반도체 소자의 컨택 플러그 형성 방법은, 도 1c와 같이, 컨택홀의 밀도(Hole density)가 높은 지역에서 침식(erosion)이 발생하는 문제가 있었다.The method of forming a contact plug of a semiconductor device according to the related art has a problem in that erosion occurs in a region having a high density of contact holes, as shown in FIG. 1C.

이와 같은 현상은 텅스텐(4)과 절연막(2)의 높은 선택비(selectivity, W : ILD = 60 : 1 ∼ 100 : 1)로 인해 발생하는 현상이며, 특히 이러한 침식 현상은 CMP 공정시 텅스텐(4)의 잔류를 방지하기 위하여 EPD(End Point Detection)가 검출된 이후에도 일정 시간동안 오버 프로세스(over process)가 진행되기 때문에 더욱 심화되게 된다.This phenomenon occurs due to the high selectivity (W: ILD = 60: 1 to 100: 1) of the tungsten 4 and the insulating film 2. In order to prevent the residing), since the over process proceeds for a predetermined time even after the end point detection (EPD) is detected, it becomes more severe.

따라서, 본 발명의 목적은 이와 같은 종래 기술의 문제점을 해결하기 위해 안출한 것으로서, 반도체 소자의 텅스텐 플러그 형성시 홀 밀도가 높은 지역에서 발생 가능한 침식 문제를 해결하여 장비의 안정화 및 수율을 증가시키는 반도체 소자의 텅스텐 플러그 형성 방법을 제안하고자 한다.Accordingly, an object of the present invention is to solve the problems of the prior art, a semiconductor that increases the stabilization and yield of equipment by solving the erosion problem that can occur in the region of high hole density when forming the tungsten plug of the semiconductor device A method of forming a tungsten plug in a device is proposed.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 컨택 플러그 형성 방법은, 도전성 영역을 갖는 반도체 기판 상에 층간 절연막을 증착하고 평탄화하는 단계와, 상기 층간 절연막 상부에 침식 방지층을 형성하는 단계와, 상기 침식 방지층과 층간 절연막을 선택적으로 식각하여 상기 도전성 영역이 오픈되는 컨택홀들을 형성하는 단계와, 상기 컨택홀들이 매립되도록 플러그 형성용 물질층을 상기 반도체 기판 상부 전면에 형성하는 단계와, 상기 침식 방지층을 연마 정지점으로 이용하여 상기 플러그 형성용 물질층을 1차 CMP한 후, 상기 침식 방지층을 2차 CMP하여 제거하는 단계를 포함하여 이루어짐을 특징으로 한다.A method of forming a contact plug of a semiconductor device according to the present invention for achieving the above object includes depositing and planarizing an interlayer insulating film on a semiconductor substrate having a conductive region, and forming an erosion prevention layer on the interlayer insulating film. Selectively etching the erosion prevention layer and the interlayer insulating layer to form contact holes for opening the conductive region, and forming a plug forming material layer on the entire upper surface of the semiconductor substrate to fill the contact holes; And using the erosion prevention layer as a polishing stop point, after the primary CMP of the plug-forming material layer, removing the erosion prevention layer by secondary CMP.

상기 침식 방지층은 상기 1차 CMP에서 상기 플러그 형성용 물질층에 비해 연마율이 낮은 물질로 300∼500Å의 두께로 형성하는 것을 특징으로 한다.The erosion prevention layer is formed of a material having a lower polishing rate than the plug forming material layer in the first CMP, and having a thickness of 300 to 500 kPa.

상기 1차 CMP는 상기 침식 방지층보다 플러그 형성용 물질층이 더 높은 제거비를 갖는 슬러리를 사용하는 것을 특징으로 한다.The primary CMP is characterized by using a slurry having a higher removal ratio of the plug forming material layer than the erosion prevention layer.

상기 2차 CMP는 상기 플러그 형성용 물질층보다 침식 방지층이 더 높은 제거비를 갖는 슬러리를 사용하는 것을 특징으로 한다.The secondary CMP is characterized by using a slurry having a higher removal ratio than the plug forming material layer.

상기 플러그 형성용 물질층은 텅스텐인 것을 특징으로 한다.The plug forming material layer is characterized in that tungsten.

이하 발명의 바람직한 실시예에 따른 구성 및 작용을 첨부한 도면을 참조하여 설명한다.Hereinafter, a configuration and an operation according to a preferred embodiment of the present invention will be described with reference to the accompanying drawings.

도 2a 내지 2d는 본 발명에 따른 반도체 소자의 컨택 플러그 형성 방법을 나타낸 공정 단면도이다.2A to 2D are cross-sectional views illustrating a method for forming a contact plug of a semiconductor device according to the present invention.

먼저, 도 2a와 같이, 도전성 영역(미도시)을 구비한 반도체 기판(101) 상에 층간 절연막(102)을 증착한 후 평탄화한다. 그리고, 상기 층간 절연막(102) 상에 홀밀도(hole density)가 높은 컨택 플러그(contact plug) 영역에 대한 침식 방지를 위해 침식 방지층(103)을 증착한다. 이때, 상기 침식 방지층(103)은 후속 텅스텐의 CMP에서 텅스텐에 비하여 연마율이 낮은 물질, 일 예로 질화물(nitride)을 사용하는 것이 바람직하며, 텅스텐 CMP를 위한 텅스텐 슬러리에서의 질화물 연마율이 100Å/min 미만이므로 300∼500Å의 두께로 얇게 형성할 수도 있다.First, as shown in FIG. 2A, an interlayer insulating film 102 is deposited on a semiconductor substrate 101 having conductive regions (not shown), and then planarized. An erosion prevention layer 103 is deposited on the interlayer insulating layer 102 in order to prevent erosion of a contact plug region having a high hole density. In this case, the erosion prevention layer 103 may use a material having a lower polishing rate than that of tungsten in the CMP of tungsten, for example, nitride, and the nitride polishing rate of the tungsten slurry for tungsten CMP is 100 kW / Since it is less than min, it can also form thin in thickness of 300-500 micrometers.

이후, 도 2b와 같이, 포토 및 식각 공정을 통해 상기 기판(101)의 도전성 영역이 노출되도록 상기 침식 방지층(103) 및 층간 절연막(102)을 선택적으로 제거하여 컨택홀을 형성하고, 상기 컨택홀을 매립하는 형태로 절연막(102)의 전면에 걸쳐 컨택 플러그 형성용 물질(ex. 텅스텐)(104)을 증착한다.Thereafter, as shown in FIG. 2B, the erosion prevention layer 103 and the interlayer insulating layer 102 are selectively removed so as to expose the conductive region of the substrate 101 through photo and etching processes to form a contact hole, and the contact hole. The contact plug forming material (eg, tungsten) 104 is deposited over the entire surface of the insulating film 102 in the form of a gap.

그 다음, 도 2c와 같이, 상기 증착된 컨택 플러그 형성용 물질(104)이 상기 컨택홀 내부에만 남도록 평탄화 공정인 CMP(Chemical Mechanical Polishing) 공정을 진행시킨다. Next, as shown in FIG. 2C, a chemical mechanical polishing (CMP) process, which is a planarization process, is performed such that the deposited contact plug forming material 104 remains only inside the contact hole.

상기 CMP의 경우 수산화 칼륨(KOH) 또는 수산화암모늄(NH4OH)과 함께 주로 산화 알루미늄(Al2O3)를 메탈 슬러리(Metal slurry)로 사용함으로써, 상기 침식 방지층(103)보다 플러그 형성용 물질층(104)이 더 높은 제거비를 갖도록 한다.In the case of the CMP, by using aluminum oxide (Al 2 O 3 ) mainly as a metal slurry together with potassium hydroxide (KOH) or ammonium hydroxide (NH 4 OH), a material for forming a plug than the erosion prevention layer 103 Allow layer 104 to have a higher removal ratio.

이때, 본 발명에 따르면 상기 평탄화 공정인 CMP 공정 전에 미리 증착해 놓은 상기 침식 방지층(103)이 연마 정지층(Polishing stop layer)으로서의 역할을 하게 된다. 즉, 상기 CMP 공정을 통해 침식 방지층(103) 상의 컨택 플러그 형성용 물질(104)을 제거하다가, 상기 침식 방지층(103)을 엔드 포인트(end point)로써 인식하여 CMP 공정을 중단하는 것이다.In this case, according to the present invention, the erosion prevention layer 103 deposited before the CMP process, which is the planarization process, serves as a polishing stop layer. That is, the material for forming the contact plug on the erosion prevention layer 103 is removed through the CMP process, and the erosion prevention layer 103 is recognized as an end point to stop the CMP process.

따라서, 상기 CMP 공정을 통해서는 침식 방지층(103)상의 컨택 플러그 형성용 물질(104)만이 제거되어, 홀 밀도가 높은 영역에서의 절연막(102) 부분에 대한 컨택 플러그 침식(erosion)이 발생하지 않게 된다.Therefore, only the contact plug forming material 104 on the erosion prevention layer 103 is removed through the CMP process so that contact plug erosion of the insulating film 102 in the region having a high hole density does not occur. do.

즉, 상기 침식 방지층(103)을 통해, 비록 컨택홀 밀도가 높은 영역에서 상기 침식 방지층(103)에 대한 침식이 일부 발생 한다 하여도, 이후 형성될 컨택 플러그 영역에 영향을 미치지 않도록 하는 것이다.That is, through the erosion prevention layer 103, even if the erosion of the erosion prevention layer 103 occurs in a portion where the contact hole density is high, it does not affect the contact plug region to be formed later.

이때, 상기 침식 방지층(103)은 앞서 언급한 바와 같이 질화물을 이용하여 300∼500Å정도로 그리 두껍게 증착되지 않아도 되는데, 이는 텅스텐 제거를 위한 CMP 연마제(W slurry)의 질화물(Nitride) 제거 비율(Removal rate)이 약 100Å/min 미만이기 때문이다.In this case, as described above, the erosion prevention layer 103 does not have to be deposited so thickly as about 300 to 500 kW using nitride, which is a nitride removal rate (Citride removal rate) of the CMP abrasive (W slurry) for tungsten removal. ) Is less than about 100 μs / min.

이후, 도 2d와 같이, 침식 방지층(103) 제거 비율이 비교적 높은 절연막 CMP용 슬러리(Oxide slurry)를 사용하여 상기 침식 방지층(103)을 제거하는 평탄화 공정을 진행시킴으로써, 홀 밀도가 높은 영역에 대한 침식(erosion) 없이 컨텍 플러그(105)를 제작하게 된다. Thereafter, as shown in FIG. 2D, a planarization process of removing the erosion prevention layer 103 by using an insulating layer CMP (Oxide slurry) having a relatively high removal rate of the erosion prevention layer 103 is performed, thereby performing a region having a high hole density. The contact plug 105 is manufactured without erosion.

상기 침식 방지층(103)을 제거하기 위한 CMP의 경우, 수산화 칼륨(KOH) 또는 수산화암모늄(NH4OH)과 함께 주로 실리카계(SiO2)를 절연막 슬러리(Oxide slurry)로 사용한다.In the case of CMP for removing the erosion prevention layer 103, mainly silica based (SiO 2 ) together with potassium hydroxide (KOH) or ammonium hydroxide (NH 4 OH) is used as an oxide slurry.

이상의 설명에서와 같이 본 발명에 따른 반도체 소자의 컨택 플러그 형성 방법은 컨택 플러그 형성시 발생 가능한 결함을 방지하여 안정적으로 반도체 제조 공정을 관리하며, 이로 인해 수율이 향상되는 효과가 있다.As described above, the method for forming a contact plug of a semiconductor device according to the present invention stably manages a semiconductor manufacturing process by preventing defects that may occur when forming a contact plug, thereby improving yield.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the spirit of the present invention.

따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정하는 것이 아니라 특허 청구 범위에 의해서 정해져야 한다.Therefore, the technical scope of the present invention should not be limited to the contents described in the examples, but should be defined by the claims.

도 1a 내지 1c는 종래 기술에 따른 반도체 소자의 컨택 플러그 형성 방법을 나타낸 공정 단면도1A to 1C are cross-sectional views illustrating a method for forming a contact plug of a semiconductor device according to the related art.

도 2a 내지 2d는 본 발명에 따른 반도체 소자의 컨택 플러그 형성 방법을 나타낸 공정 단면도2A to 2D are cross-sectional views illustrating a method of forming a contact plug in a semiconductor device according to the present invention.

- 도면의 주요 부분에 대한 부호의 설명 --Explanation of symbols for the main parts of the drawing-

101 : 기판 102 : 층간 절연막101 substrate 102 interlayer insulating film

103 : 침식 방지층 104 : 플러그 형성용 물질층103: erosion prevention layer 104: material layer for plug formation

105 : 컨택 플러그105: contact plug

Claims (5)

도전성 영역을 갖는 반도체 기판 상에 층간 절연막을 증착하고 평탄화하는 단계와,Depositing and planarizing an interlayer insulating film on a semiconductor substrate having a conductive region; 상기 층간 절연막 상부에 침식 방지층을 형성하는 단계와,Forming an erosion prevention layer on the interlayer insulating film; 상기 침식 방지층과 층간 절연막을 선택적으로 식각하여 상기 도전성 영역이 오픈되는 컨택홀들을 형성하는 단계와,Selectively etching the erosion prevention layer and the interlayer insulating layer to form contact holes for opening the conductive region; 상기 컨택홀들이 매립되도록 플러그 형성용 물질층을 상기 반도체 기판 상부 전면에 형성하는 단계와,Forming a plug forming material layer on the entire upper surface of the semiconductor substrate to fill the contact holes; 상기 침식 방지층을 연마 정지점으로 이용하여 상기 플러그 형성용 물질층을 1차 CMP한 후, 상기 침식 방지층을 2차 CMP하여 제거하는 단계를 포함하는 반도체 소자의 컨택 플러그 형성 방법.Using the erosion prevention layer as a polishing stop point, after the first CMP of the plug forming material layer, and removing the erosion prevention layer by secondary CMP. 제 1 항에 있어서,The method of claim 1, 상기 침식 방지층은 상기 1차 CMP에서 상기 플러그 형성용 물질층에 비해 연마율이 낮은 물질로 300∼500Å의 두께로 형성하는 반도체 소자의 컨택 플러그 형성 방법.The erosion prevention layer is a contact plug forming method of a semiconductor device to form a thickness of 300 to 500 kPa in the primary CMP material having a lower polishing rate than the plug forming material layer. 제 1 항에 있어서,The method of claim 1, 상기 1차 CMP는 상기 침식 방지층보다 플러그 형성용 물질층이 더 높은 제거비를 갖는 슬러리를 사용하는 반도체 소자의 컨택 플러그 형성 방법.The first CMP is a contact plug forming method of a semiconductor device using a slurry having a higher removal ratio of the plug forming material layer than the erosion prevention layer. 제 1 항에 있어서,The method of claim 1, 상기 2차 CMP는 상기 플러그 형성용 물질층보다 침식 방지층이 더 높은 제거비를 갖는 슬러리를 사용하는 반도체 소자의 컨택 플러그 형성 방법.The secondary CMP is a method of forming a contact plug of a semiconductor device using a slurry having a higher removal ratio than the plug forming material layer. 제 1 항 내지 제 4 항 중 어느 하나의 항에 있어서,The method according to any one of claims 1 to 4, 상기 플러그 형성용 물질층은 텅스텐인 반도체 소자의 컨택 플러그 형성 방법.And the plug forming material layer is tungsten.
KR1020040046539A 2004-06-22 2004-06-22 Fabrication method of contact plug for semiconductor device KR100606931B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040046539A KR100606931B1 (en) 2004-06-22 2004-06-22 Fabrication method of contact plug for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040046539A KR100606931B1 (en) 2004-06-22 2004-06-22 Fabrication method of contact plug for semiconductor device

Publications (2)

Publication Number Publication Date
KR20050121416A true KR20050121416A (en) 2005-12-27
KR100606931B1 KR100606931B1 (en) 2006-08-01

Family

ID=37293574

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040046539A KR100606931B1 (en) 2004-06-22 2004-06-22 Fabrication method of contact plug for semiconductor device

Country Status (1)

Country Link
KR (1) KR100606931B1 (en)

Also Published As

Publication number Publication date
KR100606931B1 (en) 2006-08-01

Similar Documents

Publication Publication Date Title
US7790601B1 (en) Forming interconnects with air gaps
US7670946B2 (en) Methods to eliminate contact plug sidewall slit
US7615494B2 (en) Method for fabricating semiconductor device including plug
KR101842903B1 (en) Method for forming air gap interconnect structure
US8703612B2 (en) Process for forming contact plugs
KR100350111B1 (en) Wiring of Semiconductor Device and Method for Manufacturing Thereof
US20060240673A1 (en) Method of forming bit line in semiconductor device
US20020142582A1 (en) Method for forming copper lines for semiconductor devices
US6653202B1 (en) Method of shallow trench isolation (STI) formation using amorphous carbon
KR100606931B1 (en) Fabrication method of contact plug for semiconductor device
US20030003712A1 (en) Methods for fabricating a semiconductor device
KR100688758B1 (en) Method for forming gap fill of metal line for semiconductor
KR20070054932A (en) Method of manufacturing semiconductor device
US20130224948A1 (en) Methods for deposition of tungsten in the fabrication of an integrated circuit
JP2005072238A (en) Method for manufacturing semiconductor device
US11211254B2 (en) Process for integrated circuit fabrication using a buffer layer as a stop for chemical mechanical polishing of a coupled dielectric oxide layer
US11232981B2 (en) Semiconductor device and fabrication method thereof
KR100390838B1 (en) Method for forming landing plug contact in semiconductor device
KR100664788B1 (en) Method for planarizing metal layer of semiconductor device
KR100784074B1 (en) Method of manufacturing bit line in a semiconductor device
KR100523625B1 (en) Method for formating imd in semiconductor
KR100881837B1 (en) Method for forming storage node contact in semiconductor
KR20080062019A (en) Method of manufacturing semiconductor device
KR100745058B1 (en) Method for forming self align contact hole of semiconductor device
KR100997780B1 (en) Method for forming mim capacitor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120619

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee