KR20050115441A - 전력 관리 활동들의 하드웨어 조정 - Google Patents

전력 관리 활동들의 하드웨어 조정 Download PDF

Info

Publication number
KR20050115441A
KR20050115441A KR1020040090501A KR20040090501A KR20050115441A KR 20050115441 A KR20050115441 A KR 20050115441A KR 1020040090501 A KR1020040090501 A KR 1020040090501A KR 20040090501 A KR20040090501 A KR 20040090501A KR 20050115441 A KR20050115441 A KR 20050115441A
Authority
KR
South Korea
Prior art keywords
transition
power state
state transition
hardware
permitted
Prior art date
Application number
KR1020040090501A
Other languages
English (en)
Other versions
KR100765019B1 (ko
Inventor
윌콕스제프리알.
카우쉬크쉬브난단
군더스테펜에이치.
보다스데바다타브이.
라마크리스난시바
포이즈너데이비드
린트버나드제이.
해킹란스이.
Original Assignee
인텔 코오퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코오퍼레이션 filed Critical 인텔 코오퍼레이션
Publication of KR20050115441A publication Critical patent/KR20050115441A/ko
Application granted granted Critical
Publication of KR100765019B1 publication Critical patent/KR100765019B1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/08Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0813Multiuser, multiprocessor or multiprocessing cache systems with a network or matrix configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Abstract

주 장치에서의 전력 상태 천이가 보조 장치 세트에 의해 허가되었는지 여부를 결정하기 위해, 계류중인(pending) 전력 상태 천이의 통지를 수신하고, 조정 하드웨어(coordination hardware)를 사용하는 전력 관리 시스템 및 방법이 제공된다. 일 실시예에서, 주 장치는 보조 장치 세트와 리소스를 공유한다.

Description

전력 관리 활동들의 하드웨어 조정{HARDWARE COORDINATION OF POWER MANAGEMENT ACTIVITIES}
본 출원은 Jeffrey R. Wilcox 등에 의해 동일자로 출원된, "Packet Exchange for Controlling System Power Modes"라는 제목의 미국 출원과 관련이 있다.
본 발명의 실시예들은 일반적으로 전력 관리에 관한 것이다. 보다 구체적으로, 소정의 실시예들은 컴퓨터 시스템의 컴포넌트들 사이에서 전력 관리 활동들의 조정에 관한 것이다.
현대의 컴퓨터 시스템에 있어서의 전력 관리는 에너지 보존, 열 방출 관리, 및 시스템 성능의 개선에 있어서 중요한 역할을 한다. 예를 들어, 현대의 컴퓨터 시스템은, 점차적으로, 믿을만한 외부 전원을 이용할 수 없는 경우, 에너지 보존을 위해 전력 관리가 중요시 되는 상황에 사용되도록 설계된다. 믿을만한 외부 전원을 이용할 수 있을 때조차, 컴퓨팅 시스템 내의 면밀한 전력 관리에 의해 시스템에 의해 생성된 열을 감소시켜, 시스템의 성능이 향상되는 것을 가능하게 할 수 있다. 컴퓨팅 시스템은 일반적으로 더 낮은 주위 온도에서 더 우수한 성능을 갖는데, 그 이유는, 이러한 상황에서, 주요 컴포넌트들이 그들의 회로를 손상시키지 않고 보다 고속으로 실행될 수 있기 때문이다. 그러나, 고집적형 서버(dense servers), 데스크탑 컴퓨터, 및 이동 컴퓨터와 같은 많은 컴퓨팅 플랫폼들은 열 방출 문제로 인해 제한을 받는다.
전력 관리에 대한 하나의 접근법으로서, 시스템 장치 내에 다양한 전력 상태를 구현하는 것이 있는데, 장치를 상대적으로 낮은 전력 상태로 두는 경우, 에너지 소모를 줄일 수 있다. 저전력 상태에서 장치를 동작시키는 것은, 통상적으로, 장치 성능 레벨에 있어서의 감소와 상충관계(tradeoff)이다. 그러나, 소정의 장치들의 동작은 사실상 그 외의 장치들의 동작에 의존적이라는 것에 주목해야 한다. 예를 들어, 프로세서는 그 외의 프로세서들에 의해 스누프되는 캐시를 가질 수 있는데, 프로세서를 보다 낮은 전력 상태에 두는 경우에, 그 외의 프로세서들에 의해 겪게 되는 스누프 대기시간(snoop latencies)에 부정적인 영향을 줄 수 있다. 간단히 말해서, 하나의 장치 내의 전력 상태 천이는 다른 장치들이 원하는 성능 레벨에서 작동하는 것을 막을 수도 있다.
그러한 장치 의존 관계들의 조정이 소프트웨어를 통해 구현될 수도 있지만, 상당한 개선의 여지가 남아 있다. 예를 들어, 시스템 컴포넌트들의 수가 증가할수록, 소프트웨어로 장치의 모든 상관 관계를 설명하는 것이 매우 복잡해질 수 있다. 게다가, 운영 체제의 다수의 인스턴스(instance)가 실행중인 시스템에서(말하자면, 예를 들어, 멀티프로세서 서버 내의 패키지 또는 각 프로세서 상의 하나의 인스턴스), 운영 체제의 각 인스턴스는, 내부 장치 지시자들을 액세스하거나 또는 직접 제어하지 못하는 프로세서들의 전력 상태들을 고려할 수 없다. 소정의 소프트웨어 조정 접근법들은 전력 조건 업데이트를 위해 다양한 장치들을 폴링(poll)하고, 업데이트에 응답하는데 상당한 지연을 경험할 수 있음에 주목해야 한다. 그 결과 종종 순수한 에너지 증가 및/또는 성능 감소가 야기된다. 다른 소프트웨어 조정 접근법들은, 의존 관계들의 수가 증가함에 따라 인터럽트들에 대한 증가된 포텐셜과 성능의 열화를 유발할 수 있는, 전력 조건 업데이트들에 대한 인터럽트들(interrupts)에 의존한다.
도 1은 주 장치(12)가 보조 장치(16; 16a-16n) 세트와 리소스(14)를 공유하는 시스템(10)을 도시한다. 리소스(14)는 메모리 구조, 제어기, 인터페이스 등일 수 있고, "장치(device)"라는 용어는 임의의 물리적 에이전트(physical agent) 또는 시스템의 노드를 칭하기 위해 사용된다. 장치의 예로서, 이에 한정되는 것은 아니지만, CPU(central processing units), 그래픽 제어기 및 캐시 제어기를 포함한다. 주 장치(12)는 다수의 공유 리소스를 가질 수 있음에 주목해야 한다. 또한, "주(primary)" 및 "보조(secondary)"라는 용어는 단지 설명을 용이하게 하기 위해 사용되는 것으로, 설명이 이루어지는 관점에 따라 도시된 임의의 장치들에 적용할 수 있다. 주 장치(12) 및 보조 장치(16)는 리소스(14)를 공유하므로, 주 장치(12) 내의 전력 상태 변화는 잠재적으로 보조 장치(16)의 성능에 부정적인(혹은 긍정적인) 영향을 미칠 수 있다. 따라서, 주 장치(12)는 조정 하드웨어(18)를 사용하여, 주 장치(12) 내의 계류중인(pending) 전력 상태 천이가 보조 장치(16)에 의해 허가되는지 여부를 결정한다.
조정 하드웨어는 ASIC(application specific integrated circuit)와 같은 내장형 로직 회로 또는 그 밖에 상업적으로 이용 가능한 하드웨어 컴포넌트를 포함할 수 있다. 전력 상태 천이와 관련된 의존 관계 이슈를 해결하기 위해 조정 하드웨어(18)를 사용함으로써, 시스템(10)은 더 큰 효율성 및 향상된 성능을 달성할 수 있다. 예를 들어, 조정 하드웨어(18)는 주 장치(12)에서의 전력 상태 천이와 관련된 의존 관계들에 기초하여 동작하고, 그 외의 시스템 의존 관계들에 대한 지식은 필요하지 않다. 그 결과, 상대적으로 많은 수의 상호 의존적인 장치들 및/또는 컴포넌트들을 갖는 시스템들의 경우, 복잡성이 감소된다는 이점을 가질 수 있다.
조정 하드웨어(18)가 주 장치(12)에 통합되어 있는 것처럼 도시되지만, 조정 하드웨어(18)는 개별 장치 및/또는 패키지로 구현될 수도 있다. 또한, 장치의 수는 환경에 따라 달라질 수 있다. 이미 언급된 바와 같이, "주" 및 "보조"라는 용어는 단지 설명을 용이하게 하기 위해 사용되는 것이다. 예를 들어, 장치(16a) 내의 조정 하드웨어에 대해 장치(16a)가 주 장치로 보여질 수도 있다. 마찬가지로, 장치(16a)의 관점에서(장치(12)가 장치(16a) 내의 전력 상태 천이에 의존적인 경우) 장치(12)가 보조 장치로 보여질 수 있다.
이제 도 2a를 참조하면, 컴퓨터 시스템(20)은 본원에 기술된 원리와 관련된 소정의 장점들을 보다 잘 설명하도록 도시된다. 특히, 제1 프로세서 노드(22)는 제1 CPU(central processing unit; 24), 제1 캐시(26), 및 제1 조정 하드웨어(28)를 포함한다. 유사하게, 제2 프로세서 노드(30)는 제2 CPU(32), 제2 캐시(34), 및 제2 조정 하드웨어(36)를 포함하고, 제3 프로세서 노드(38)는 제3 CPU(40), 제3 캐시(42), 및 제3 조정 하드웨어(44)를 포함한다. 예를 들어, 제1 캐시(26)가 제2 캐시(34) 및 제3 캐시(42)와 코히어런트(coherent)한 것으로 가정하면, 코히어런시(coherency)를 보장하기 위해, 제1 캐시(26)는 제2 및 제3 CPU(32, 40)에 의해 "스누프(snooped)"되어야 한다. 또한, 제1 프로세서 노드(22)는 제1 CPU(24) 내의 계획된 전력 상태 천이에 대한 소프트웨어 통지를 수신한다고 가정한다. 전력 상태 천이는 상태 "P2"로부터 상태 "P4"로의 천이일 수 있고, 상태 P4는 상태 P2에 비해, 제1 CPU(24)에 대해 보다 낮은 전력 소모 및 보다 낮은 성능을 제공한다. 보다 낮은 성능은, 서로 다른 전력 상태들이 서로 다른 특징들을 일시정지(suspend)하는, 소정의 특징들의 일시정지(suspension)에 의해 특징지워질 수 있다. 따라서, 상태 P2로부터 상태 P4로의 천이에 대한 상기 예는, 그 결과, 보다 긴 대기시간(higher latency) 및/또는 대역폭에 있어서의 감소를 야기할 수 있다. 대안적으로, 천이는 보다 높은 전력 소모 및 성능을 제공하는 상태일 수도 있다는 것에 주목해야 한다.
조정 하드웨어(28)는, 제2 및 제3 프로세서 노드(30, 38)를, 전력 상태 천이에 의존하고 있는 것으로 식별한다. 상기 식별은, 제1 프로세서 노드(22)에 제공되는 명시적 의존 관계 리스트(explicit dependencies list) 또는 암시적(implicit) 의존 관계 리스트 중 어느 하나를 참고함으로써 실시될 수 있다. 의존 관계 리스트는 다수의 서로 다른 메커니즘에 의해 생성될 수 있다. 예를 들어, 리스트는 개시 시에, BIOS(basis input/output system) 소프트웨어 또는 시스템 관리 제어기에 의해 레지스터에 저장될 수 있다. 또한, 의존 관계 리스트는 다수의 서로 다른 포맷들을 취할 수 있다. 예를 들어, 단일 리스트는 조정되는 모든 상태 유형 및 레벨에 대해 사용될 수 있다. 대안적으로, 각 상태 유형 및 레벨에 대해 고유의 리스트가 존재할 수 있다. 시스템 내의 모든 보조 장치들이 주 장치 내의 상태 천이에 의존하는 것으로 간주되는 경우에, 의존 관계 리스트는 암시적일 수 있음에 주목해야 한다. 그러한 경우에, 리스트는 참조될 필요가 없다. 이러한 유형의 시나리오의 일례로서, 단지 2개의 노드를 갖는 시스템이 있을 수 있다.
적절한 의존 관계가 식별되면, 그 후 조정 하드웨어(28)는 제2 및 제3 프로세서 노드(30, 38)에 질의하여 전력 상태 천이가 허가되는지 여부를 결정한다. 그들 자신의 전력 관리 정책들에 대한 CPU(32, 40) 각각의 상태에 따라, 전력 상태 천이는 허가될 수도 있고 허가되지 않을 수도 있다. 예를 들어, 제2 CPU(32)는 현재 스레드(thread)를 실행하지 않을 수 있고, 따라서, 천이를 허가하는 정책을 가질 수 있다. 반면에, 제3 CPU(40)는 우선 순위가 높은 스레드를 실행할 수 있고, 제1 캐시(26)를 스누프할 필요성을 예측할 수 있다. 예를 들어, 제3 CPU(40)를 제어하는 소프트웨어가, 이러한 조건들 하에서, 최소 전력 상태 레벨 P2을 필요로 한다면, 레벨 P4로의 천이는 거절될 것이다. 그러한 경우에, 천이에 의존하는 모든 프로세서들은 전력 상태 천이를 승인하지 않기 때문에, 제1 CPU(24)는 전력 상태 P2로 남아 있을 것이다. 전력 상태 천이가 조정된 하드웨어를 구현하기 위한 프로토콜들에 대한 추가적인 상세는 이하 제공된다.
프로세서 노드들(20, 30, 38)이 단일 인터페이스(21)에 의해 상호 접속되는 것으로 도시되지만, 장치들을 접속하는 다른 접근법들이 사용될 수 있다. 예를 들어, 다수의 버스들 및 그 버스들 사이의 중간 브리지들이 인터페이스(21)에 통합될 수 있다. 실제로, 인터페이스(21)는 컴퓨터 시스템(20) 내의 모든 장치들을 상호 접속하는 지점간 패브릭(point-to-point fabric)의 일부를 나타낼 수 있다. 그러한 토폴로지의 일례가 도 2b에 도시된다. 기술된 실시예에 있어서, 지점간 네트워크(point-to-point network) 상호접속(23)은 프로세서 노드들(20, 30, 38, 39)에 결합된다. 지점간 패브릭 토폴로지에 있어서, 각 노드는 시스템 내의 그 외의 노드들에 대한 직접 링크를 갖는다. 네트워크 상호접속(23)은, 전력 관리 메시지들이 프로토콜 층에서의 패킷들 내에서 노드들 간에 전송되는, 계층적(layered) 통신 프로토콜을 가질 수도 있다. 패킷들은 헤더 및 페이로드를 포함하는 데이터 구조들로서; 헤더는 패킷의 소스 어드레스 및/또는 목적지 어드레스와 같은 "라우팅 정보"; 및/또는, 패킷을 수송하기 위해 네트워크 상호접속(23)에 효과적으로 존재하는 접속을 식별하는 접속 식별자를 포함한다. 수송, 라우팅, 링크, 및 물리적 층들과 같은 다른 층들은 계층구성(hierarchy)의 프로토콜 층 아래에 상주할 수 있다. 표 1은 계층적 통신 프로토콜을 구현하는 하나의 접근법에 대한 개요이다.
설명
프로토콜 전력 관리, 캐시 일관성, 순서화(ordering), 피어-투-피어(peer to peer) I/O, 인터럽트 전달 등과 같은, 노드들 사이에서의 보다 높은 레벨의 통신 프로토콜
수송 2개의 에이전트들 간의 종단간(end-to-end) 믿을만한 전송
라우팅 소스로부터 목적지로 패킷들을 라우트하는 유연하고 분산된 방식
링크 2개의 직접 접속된 에이전트들 간의 믿을만한 데이터 전송 및 흐름 제어&물리적 채널의 가상화
물리적 2개의 직접 접속된 에이전트들 간의 전기적 정보 전송
수송 및 라우팅 층들은 단지 소정의 플랫폼 옵션들에 대해 필요로 될 수 있다. 데스크탑/이동 및 듀얼 프로세서 시스템에 있어서, 예를 들어, 라우팅 층의 기능성이 링크 층에 포함될 수 있다. 간단히 말해서, 층들은 상술된 실시예의 정신 및 범주에서 벗어나지 않고, 프로토콜에 추가되거나 혹은 그로부터 제거될 수 있다. 또한, 범위성(scalability) 및 그 외의 구현 관계들에 따라, 링 토폴로지들과 같은 다른 토폴로지들이 사용될 수 있다.
도 3은 전력 관리 방법(46)을 도시한다. 방법(46)은 이미 설명된 바와 같이, ASIC와 같은 내장된 로직 회로 또는 그 외의 상업적으로 이용 가능한 하드웨어 기술로서 구현될 수 있다. 프로세싱 블럭(48)에서, 주 장치 내의 계류중인 전력 상태 천이에 대한 통지를 수신한다. 타겟이 된 성능 피드백을 수행하는 하드웨어-기반 모니터와 같은 하드웨어 컴포넌트로부터 통지가 수신될 수도 있지만, 통상적으로, 통지는 소프트웨어로부터 수신될 것이다. 조정 하드웨어가 사용되어, 블럭(50)에서 전력 상태 천이가 보조 장치 세트에 의해 허가되는지 여부를 결정하고, 블럭(52)에서, 허가에 따라 주 장치에 대한 전력을 관리한다.
이제 도 4를 참조하면, 전력 상태 천이가 허가되는지 여부를 결정하기 위해 조정 하드웨어를 사용하는 하나의 접근법이 블럭(54)에 보다 상세히 도시된다. 따라서, 블럭(54)은 상술한 블럭(50)(도 3)을 용이하게 대신할 수 있다. 구체적으로, 블럭(56)에서, 보조 장치 세트 내의 각 장치가 전력 상태 천이에 의존적인지를 식별한다. 이미 언급한 바와 같이, 의존적인 장치를 식별하는 것은, 의존 관계 리스트가 주 장치에 전용인, 명시적 또는 암시적 의존 관계 리스트(57) 중 하나를 액세스함으로써 달성될 수 있다. 블럭(58)에서, 천이 요청 세트를 보조 장치 세트로 전송하고, 블럭(60)에서, 보조 장치 세트로부터 천이 응답 세트를 수신하는데, 여기서, 각 천이 응답은 전력 상태 천이가 허가되었는지 여부를 나타낸다.
도 5의 블럭(62)에서 보조 장치 허가에 따라 주 장치에 대한 전력을 관리하는 하나의 접근법에 대해 보다 상세히 도시한다. 따라서, 블럭(62)은 상술한 블럭(52)(도 3)을 용이하게 대신할 수 있다. 특히, 블럭(64)에서는, 모든 천이 응답들이, 제안된 전력 상태 천이가 승인된 것을 나타내는지 여부를 결정한다. 만약 그렇다면, 블럭(66)에서, 제안된 전력 상태 천이는 주 장치에서 개시된다. 그렇지 않으면, 블럭(68)에서, 하나 이상의 천이 응답들이, 대안적인 전력 상태 천이가 승인된 것을 나타내는지 여부가 결정된다. 특히, 제안된 전력 상태 천이가 보다 낮은 상태라면, 대안적인 전력 상태는 현재 상태와 제안된 상태 사이의 중간 상태일 것이다. 예를 들어, 제안된 전력 상태 천이는 P2에서 P4이고, 여기서, 보조 장치들 중 하나는 단지 P2에서 P3로의 천이만을 허가할 것이다. 대안적인 전력 상태 천이는, 제한 보조 장치(limiting secondary device)가 천이 응답시 대안적인 전력 상태 천이를 주 장치로 전송하는, 제한 보조 장치의 하드웨어 및/또는 소프트웨어 성능 모니터에 의해 결정될 수 있다. 대안적인 전력 상태가 식별되면, 블럭(70)에서는, 주 장치에서 대안적인 전력 상태 천이를 개시한다.
조정 하드웨어는, 장치들이 그들의 의존적인 장치들에게 천이 요청들을 다시 제시하는 재시도 프로토콜을 제공할 수도 있다는 것에 주목해야 한다. 재시도 프로토콜을 용이하게 하기 위해, 천이 요청들 내에 재시도 비트가 포함될 수 있고, 여기서, 재시도 비트는 실시될 요청이 초기 요청(initial request)인지 혹은 재시도 요청인지 여부를 나타낸다. 따라서, 천이 요청은 특정한 전력 상태 천이가 시도되는 첫번째에만 초기 요청으로서 플래그될 수 있다. 천이 요청을 초기 요청인 것으로 플래그하는 것은, 주 장치 상의 혹은 주 장치 내의 어떤 것에 의해 전송 장치가 그의 최적 전력 상태를 변경하게 하는 요청을 수신하는 임의의 장치에 대한 지시로서 기능할 수 있다(예컨대, 주 노드에 대해 새로운 전력 상태를 선택하는 소프트웨어). 따라서, 그러한 지시는 수신 장치들이 재시도를 개시하도록 할 수 있다.
도 6은 블럭(72)에서 주 장치가 하나 이상의 보조 장치 세트로부터의 초기 요청을 수신했는지 여부를 결정할 수 있음을 설명한다. 만약 그렇다면, 각각의 천이 요청은 블럭(74)에서 재시도 요청으로 플래그되고, 천이 요청들은 블럭(76)에서 보조 장치들로 재전송된다. 블럭(78)에서, 천이 응답 세트를 수신하고, 블럭(80)에서 응답들에 기초하여 주 장치의 전력을 관리한다. 대안적으로, 초기 요청이 블로킹 조건(blocking conditions)에서의 변화로 인해 허가되었는지 여부를 결정하기 위해, 주 장치는 간단하게 보조 장치들을 주기적으로 폴링(poll)할 수 있다(즉, 주기적 베이스(periodic basis)로 재전송을 반복함). 그러한 접근법은 보다 낮은 성능 및 보다 높은 에너지 소모를 희생하여, 보다 큰 단순함을 제공할 것이다.
주 장치가 보다 낮은 전력 상태로의 천이를 시도하여 그 결과 주 장치의 측면에서 최적이 아닌 전력 레벨을 갖는 상태로의 천이(즉, 변화가 없거나 소정의 중간 상태로의 변화)를 얻은 이후에, 재시도 프로토콜에 대한 특정한 일례가 사용될 수 있다. 주 장치는 초기 요청된 상태가 아니므로, 주 장치는 "블로킹(blocking)" 조건들이 더 이상 존재하지 않으면, 초기 요청된 상태로의 천이에 대한 또 다른 시도를 실시할 수 있다. 그러한 경우에, 주 장치가 보조 장치들 중 하나로부터 초기 천이 요청을 수신한다면, 초기 천이 요청은 전송 장치의 전력 조건들에 있어서 임의의 종류의 변화를 의미하므로, 그 요청은, 블로킹 조건이 더 이상 존재할 수 없다는 것을 지시하는 역할을 한다. 따라서, 제시도 비트는 새로운 요청이 검출되었을 때 재시도가 필요한지 여부를 수신 보조 장치에 알린다. 그렇지 않으면, 실제 전력 조건 변화를 나타내는 입력 요청과 단지 재시도를 표현하는 것을 구별할 수 있는 장치가 전혀 없기 때문에, 장치는 재시도 요청(즉, "교착(deadlocking)" 조건)의 영구 교환(perpetual exchange)에 빠질 수 있다. 초기 요청된 상태가 허용가능한지 여부를 결정하기 위해, 주 장치는 전송 요청들을 재시도 요청들로서 재전송한다.
재시도 프로토콜의 또 다른 예는 보다 높은 전력 상태로의 천이가 보조 장치(즉, "증가하는(increasing)" 보조 장치)에 의해 요청되는 경우에 구현될 수 있다. 그러한 경우에, 주 장치의 전력 상태에 있어서의 증가는, 그러한 증가를 개시하는 장치의 성능 요구 조건들을 만족시키기 위해 나머지 보조 장치들의 전력 레벨에 있어서의 증가를 필요로 할 수도 있다. 따라서, 보조 장치가 전력 상태에 있어서의 증가를 요청하는 경우에, 주 장치는 천이 요청들을 재전송할 수 있다. 간단히 말해서, 초기 요청이 그 자신의 전력 상태보다 더 높은 전력 상태임을 장치가 탐지하는 경우에, 장치는 재시도 요청들을 발행하여 새로 조정된 전력 상태 레벨을 결정할 수 있다.
주 장치가 천이 요청(처음 또는 재시도 요청 중 하나)을 전송하고 모든 보조 장치로부터 응답을 수신하기 전에 보조 장치로부터 초기 요청을 수신하는 경우에, 재시도 프로토콜의 또 다른 예가 사용될 수 있다. 그러한 경우에, 응답들중 일부가 무효(stale)이고 재시도 요청들이 발행되는 확률이 존재한다는 것을 나타낸다.
당업자들은 본 발명의 실시예들의 넓은 기술들이 여러가지 형태로 구현될 수 있다는 것을 이해할 것이다. 따라서, 본 발명의 실시예들이 그들의 특정한 예들과 관련하여 설명되지만, 도면, 명세서, 및 다음 청구범위들에 기초한 그 외의 변형예들이 당업자에게는 명백하므로, 본 발명의 실시예들의 실제 범주는 이에 한정되지는 않는다.
전력 상태 천이와 관련된 의존 관계 이슈를 해결하기 위해 조정 하드웨어를 사용함으로써, 시스템은 더 큰 효율성 및 향상된 성능을 달성할 수 있다. 예를 들어, 조정 하드웨어는 주 장치에서의 전력 상태 천이와 관련된 의존 관계들에 기초하여 동작하고, 그 외의 시스템 의존 관계들에 대한 지식은 필요하지 않다. 그 결과, 상대적으로 많은 수의 상호 의존적인 장치들 및/또는 컴포넌트들을 갖는 시스템들의 경우, 복잡성이 감소된다는 이점을 가질 수 있다.
본 발명의 실시예들의 여러 장점들은, 본 기술 분야의 당업자가 다음 도면을 참조하여 이하의 설명 및 첨부된 청구항들을 읽음으로써 명백해 질 것이다.
도 1은 본 발명의 일 실시예에 따른 조정 하드웨어(coordination hardware)를 갖는 시스템의 일례에 대한 블럭도이다.
도 2a는 본 발명의 일 실시예에 따른 컴퓨터 시스템의 일례에 대한 도면이다.
도 2b는 본 발명의 대안적인 실시예에 따른 컴퓨터 시스템의 일례에 대한 도면이다.
도 3은 본 발명의 일 실시예에 따라, 전력 상태 천이들을 관리하는 방법의 일례에 대한 플로우차트이다.
도 4는 본 발명의 일 실시예에 따라, 주 장치에서의 전력 상태 천이가 보조 장치 세트에 의해 허가되는지 여부를 결정하기 위해 조정 하드웨어를 사용하는 프로세스의 일례에 대한 플로우차트이다.
도 5는 본 발명의 일 실시예에 따라, 보조 장치 허가에 기초하여 전력을 관리하는 프로세스의 일례에 대한 플로우차트이다.
도 6은 본 발명의 일 실시예에 따른 재시도 프로토콜(retry protocol)의 일례에 대한 플로우차트이다.
<도면의 주요 부분에 대한 부호의 설명>
10 : 시스템
12 : 주 장치(primary device)
14 : 리소스
16 : 보조 장치(secondary device)
18 : 조정 하드웨어(coordination hardware)

Claims (34)

  1. 보조 장치 세트와 리소스를 공유하는 주 장치; 및
    상기 주 장치에서의 계류중인(pending) 전력 상태 천이가 상기 보조 장치 세트에 의해 허가되는지 여부를 결정하는 조정 하드웨어(coordination hardware)
    를 포함하는 장치.
  2. 제1항에 있어서,
    상기 조정 하드웨어는,
    상기 전력 상태 천이의 통지를 수신하고;
    상기 보조 장치 세트 내의 각 장치가 상기 전력 상태 천이에 의존적인지를 식별하고;
    상기 보조 장치 세트에 천이 요청 세트를 전송하고;
    상기 보조 장치 세트로부터 천이 응답 세트 - 각 천이 응답은 상기 전력 상태 천이가 허가되었는지 여부를 지시함 - 를 수신하는 장치.
  3. 제2항에 있어서,
    상기 조정 하드웨어는, 명시적 의존 관계 리스트(explicit dependencies list) 및 암시적(implicit) 의존 관계 리스트 중 적어도 하나에 액세스하여, 상기 보조 장치 세트 내의 각 장치가 상기 전력 상태 천이에 의존적인지를 식별하고, 상기 의존 관계 리스트는 상기 주 장치에 전용인 장치.
  4. 제2항에 있어서,
    상기 조정 하드웨어는, 상기 천이 응답들이 상기 전력 상태 천이가 허가되었음을 지시하는 경우에, 상기 주 장치에서의 상기 전력 상태 천이를 개시하는 장치.
  5. 제2항에 있어서,
    상기 조정 하드웨어는, 상기 하나 이상의 천이 응답들이 대안적인 전력 상태 천이가 허가되었음을 지시하는 경우에, 상기 주 장치에서의 상기 대안적인 전력 상태 천이를 개시하고, 상기 대안적인 전력 상태 천이는 제한 보조 장치(limiting secodary device)의 성능 요구조건들에 기초하는 장치.
  6. 제5항에 있어서,
    상기 조정 하드웨어는, 상기 천이 요청들 각각을 재시도 요청으로서 플래그하고, 상기 천이 요청 세트를 상기 보조 장치 세트에 재전송하는 장치.
  7. 제6항에 있어서,
    상기 조정 하드웨어는, 상기 하나 이상의 보조 장치들로부터 천이 요청을 수신하는 것에 응답하여, 상기 천이 요청 세트를 재전송하는 장치.
  8. 제6항에 있어서,
    상기 조정 하드웨어는 주기적 베이스로 상기 재전송을 반복하는 장치.
  9. 제2항에 있어서,
    상기 통지는 소프트웨어로부터 수신되는 것인 장치.
  10. 제1항에 있어서,
    상기 주 장치는 프로세서를 포함하고, 하나 이상의 보조 장치들은 프로세서를 포함하는 것인 장치.
  11. 제1항에 있어서,
    상기 보조 장치 세트는 단일 장치를 포함하는 것인 장치.
  12. 제1항에 있어서,
    상기 보조 장치 세트는 복수의 장치들을 포함하는 것인 장치.
  13. 제1항에 있어서,
    상기 리소스는 캐시를 포함하는 것인 장치.
  14. 계류중인 전력 상태 천이의 통지를 수신하는 단계; 및
    조정 하드웨어를 사용하여, 주 장치에서의 상기 전력 상태 천이가 보조 장치 세트에 의해 허가되었는지 여부를 결정하는 단계 - 상기 주 장치는 상기 보조 장치 세트와 리소스를 공유함 -
    를 포함하는 방법.
  15. 제14항에 있어서,
    상기 조정 하드웨어를 사용하여, 상기 전력 상태 천이가 허가되었는지 여부를 결정하는 단계는,
    상기 보조 장치 세트 내의 각 장치가 상기 전력 상태 천이에 의존적인지를 식별하는 단계;
    상기 보조 장치 세트에 천이 요청 세트를 전송하는 단계; 및
    상기 보조 장치 세트로부터 천이 응답 세트를 수신하는 단계를 포함하며,
    각 천이 응답은 상기 전력 상태 천이가 허가되었는지 여부를 나타내는 방법.
  16. 제15항에 있어서,
    상기 보조 장치 세트 내의 각 장치가 의존적인지를 식별하는 단계는, 명시적 의존 관계 리스트 및 암시적 의존 관계 리스트 중 적어도 하나에 액세스하는 단계를 포함하고, 상기 의존 관계 리스트는 상기 주 장치에 전용인 방법.
  17. 제15항에 있어서,
    상기 천이 응답들이 상기 전력 상태 천이가 허가되었음을 지시하는 경우, 상기 주 장치에서의 상기 전력 상태 천이를 개시하는 단계를 더 포함하는 방법.
  18. 제15항에 있어서,
    상기 하나 이상의 천이 응답들이 대안적인 전력 상태 천이가 허가되었음을 지시하는 경우, 상기 주 장치에서의 상기 대안적인 전력 상태 천이를 개시하는 단계를 더 포함하고, 상기 대안적인 전력 상태 천이는 제한 보조 장치의 성능 요구 조건에 기초하는 방법.
  19. 제18항에 있어서,
    상기 천이 요청들 각각을 재시도 요청으로서 플래그하는 단계; 및
    상기 보조 장치 세트에 상기 천이 요청 세트를 재전송하는 단계를 더 포함하는 방법.
  20. 제19항에 있어서,
    상기 천이 요청 세트는, 상기 하나 이상의 보조 장치들로부터 천이 요청을 수신하는 것에 응답하여 재전송되는 방법.
  21. 제19항에 있어서,
    상기 재전송 단계를 주기적 베이스로 반복하는 단계를 더 포함하는 방법.
  22. 제14항에 있어서,
    상기 전력 상태 천이의 상기 통지를 수신하는 단계는 소프트웨어로부터 상기 식별을 수신하는 단계를 포함하는 방법.
  23. 캐시를 갖는 주 프로세서;
    상기 주 프로세서에 동작가능하게 결합된 보조 프로세서 세트 - 상기 주 프로세서는 상기 보조 프로세서 세트와 상기 캐시를 공유함 - ;
    상기 주 프로세서와 상기 보조 프로세서 세트에 결합된 지점간 네트워크 상호접속; 및
    상기 주 프로세서에서의 계류중인 전력 상태 천이가 상기 보조 프로세서 세트에 의해 허가되는지 여부를 결정하는 조정 하드웨어
    를 포함하는 시스템.
  24. 제23항에 있어서,
    상기 조정 하드웨어는,
    상기 전력 상태 천이의 통지를 수신하고;
    상기 보조 프로세서 세트 내의 각 프로세서가 상기 전력 상태 천이에 의존적인지를 식별하고;
    상기 보조 프로세서 세트에 천이 요청 세트를 전송하고;
    상기 보조 프로세서 세트로부터 천이 응답 세트를 수신하며, 각 천이 응답은 상기 전력 상태 천이가 허가되었는지 여부를 나타내는 시스템.
  25. 제24항에 있어서,
    상기 조정 하드웨어는, 명시적 의존 관계 리스트 및 암시적 의존 관계 리스트 중 적어도 하나에 액세스하여, 상기 보조 프로세서 세트 내의 각 프로세서가 상기 전력 상태 천이에 의존적인지를 식별하고, 상기 의존 관계 리스트는 상기 주 프로세서에 전용인 시스템.
  26. 제24항에 있어서,
    상기 조정 하드웨어는, 상기 천이 응답들이 상기 전력 상태 천이가 허가되었음을 지시하는 경우, 상기 주 프로세서에서의 상기 전력 상태 천이를 개시하는 시스템.
  27. 제24항에 있어서,
    상기 조정 하드웨어는, 상기 하나 이상의 천이 응답들이 대안적인 전력 상태 천이가 허가되었음을 지시하는 경우, 상기 주 프로세서에서의 상기 대안적인 전력 상태 천이를 개시하고, 상기 대안적인 전력 상태 천이는 제한 보조 프로세서의 성능 요구조건에 기초하는 시스템.
  28. 제27항에 있어서,
    상기 조정 하드웨어는, 상기 각각의 천이 요청들을 재시도 요청으로서 플래그하고, 상기 천이 요청 세트를 상기 보조 프로세서 세트에 재전송하는 시스템.
  29. 제28항에 있어서,
    상기 조정 하드웨어는, 상기 하나 이상의 보조 프로세서들로부터 천이 요청을 수신하는 것에 응답하여, 상기 천이 요청 세트를 재전송하는 시스템.
  30. 제28항에 있어서,
    상기 조정 하드웨어는 주기적 베이스로 상기 재전송을 반복하는 시스템.
  31. 제24항에 있어서,
    상기 통지는 소프트웨어로부터 수신되는 것인 시스템.
  32. 제23항에 있어서,
    상기 보조 프로세서 세트는 단일 프로세서를 포함하는 것인 시스템.
  33. 제23항에 있어서,
    상기 보조 프로세서 세트는 복수의 프로세서들을 포함하는 것인 시스템.
  34. 제23항에 있어서,
    상기 네트워크 상호접속은 계층적 통신 프로토콜을 갖는 시스템.
KR1020040090501A 2004-06-02 2004-11-08 전력 관리 활동들의 하드웨어 조정 KR100765019B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/859,892 2004-06-02
US10/859,892 US7272741B2 (en) 2004-06-02 2004-06-02 Hardware coordination of power management activities

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020060134866A Division KR100971807B1 (ko) 2004-06-02 2006-12-27 전력 관리 활동들의 하드웨어 조정

Publications (2)

Publication Number Publication Date
KR20050115441A true KR20050115441A (ko) 2005-12-07
KR100765019B1 KR100765019B1 (ko) 2007-10-09

Family

ID=33541735

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020040090501A KR100765019B1 (ko) 2004-06-02 2004-11-08 전력 관리 활동들의 하드웨어 조정
KR1020060134866A KR100971807B1 (ko) 2004-06-02 2006-12-27 전력 관리 활동들의 하드웨어 조정

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020060134866A KR100971807B1 (ko) 2004-06-02 2006-12-27 전력 관리 활동들의 하드웨어 조정

Country Status (6)

Country Link
US (1) US7272741B2 (ko)
KR (2) KR100765019B1 (ko)
CN (1) CN100397299C (ko)
DE (1) DE102005014727B4 (ko)
GB (2) GB2423847B (ko)
HK (1) HK1079315A1 (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7127566B2 (en) 2003-12-18 2006-10-24 Intel Corporation Synchronizing memory copy operations with memory accesses
US7127567B2 (en) 2003-12-18 2006-10-24 Intel Corporation Performing memory RAS operations over a point-to-point interconnect
US7328368B2 (en) * 2004-03-12 2008-02-05 Intel Corporation Dynamic interconnect width reduction to improve interconnect availability
JP2005304935A (ja) * 2004-04-23 2005-11-04 Olympus Corp 医療システム用制御装置
US7315952B2 (en) * 2004-06-02 2008-01-01 Intel Corporation Power state coordination between devices sharing power-managed resources
US7272741B2 (en) * 2004-06-02 2007-09-18 Intel Corporation Hardware coordination of power management activities
US20060080461A1 (en) * 2004-06-02 2006-04-13 Wilcox Jeffrey R Packet exchange for controlling system power modes
US20060149977A1 (en) * 2004-12-31 2006-07-06 Barnes Cooper Power managing point-to-point AC coupled peripheral device
US8386661B2 (en) * 2005-11-18 2013-02-26 Leviton Manufacturing Co., Inc. Communication network for controlling devices
US7689838B2 (en) * 2005-12-22 2010-03-30 Intel Corporation Method and apparatus for providing for detecting processor state transitions
US7707437B2 (en) * 2006-05-03 2010-04-27 Standard Microsystems Corporation Method, system, and apparatus for a plurality of slave devices determining whether to adjust their power state based on broadcasted power state data
US7827425B2 (en) * 2006-06-29 2010-11-02 Intel Corporation Method and apparatus to dynamically adjust resource power usage in a distributed system
US7945793B2 (en) 2006-08-11 2011-05-17 Intel Corporation Interface frequency modulation to allow non-terminated operation and power reduction
US7840239B2 (en) * 2007-05-03 2010-11-23 Texas Instruments Incorporated Distributed power management
US20090172434A1 (en) * 2007-12-31 2009-07-02 Kwa Seh W Latency based platform coordination
US8161309B2 (en) * 2008-02-19 2012-04-17 International Business Machines Corporation Apparatus, system, and method for controlling power sequence in a blade center environment
GB0811943D0 (en) * 2008-06-30 2008-07-30 Symbian Software Ltd Computing device
FR2942053B1 (fr) * 2009-02-10 2011-04-01 Snecma Procede et systeme de validation d'une commande de suspension d'activite d'au moins une ressource d'un terminal
US8566628B2 (en) * 2009-05-06 2013-10-22 Advanced Micro Devices, Inc. North-bridge to south-bridge protocol for placing processor in low power state
US8578384B2 (en) * 2009-10-28 2013-11-05 Freescale Semiconductor, Inc. Method and apparatus for activating system components
US20110112798A1 (en) * 2009-11-06 2011-05-12 Alexander Branover Controlling performance/power by frequency control of the responding node
US8417974B2 (en) * 2009-11-16 2013-04-09 International Business Machines Corporation Power efficient stack of multicore microprocessors
US8412818B2 (en) 2010-12-21 2013-04-02 Qualcomm Incorporated Method and system for managing resources within a portable computing device
US9830954B2 (en) 2011-03-23 2017-11-28 Intel Corporation Method and system for dynamic power management of memories
US9213643B2 (en) * 2013-03-13 2015-12-15 Applied Micro Circuits Corporation Broadcast messaging and acknowledgment messaging for power management in a multiprocessor system
US10082858B2 (en) 2014-06-23 2018-09-25 Mellanox Technologies, Ltd. Peripheral device assistance in reducing CPU power consumption
US20160054779A1 (en) 2014-08-22 2016-02-25 Devadatta Bodas Managing power performance of distributed computing systems
US10324513B2 (en) 2014-08-31 2019-06-18 Mellanox Technologies, Ltd. Control of peripheral device data exchange based on CPU power state
GB2537855B (en) 2015-04-28 2018-10-24 Advanced Risc Mach Ltd Controlling transitions of devices between normal state and quiescent state
GB2537852B (en) * 2015-04-28 2019-07-17 Advanced Risc Mach Ltd Controlling transitions of devices between normal state and quiescent state

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2264794B (en) * 1992-03-06 1995-09-20 Intel Corp Method and apparatus for automatic power management in a high integration floppy disk controller
US5483656A (en) * 1993-01-14 1996-01-09 Apple Computer, Inc. System for managing power consumption of devices coupled to a common bus
US5598537A (en) * 1994-03-25 1997-01-28 Advanced Micro Devices, Inc. Apparatus and method for driving a bus to a docking safe state in a dockable computer system including a docking station and a portable computer
US5752050A (en) * 1994-10-04 1998-05-12 Intel Corporation Method and apparatus for managing power consumption of external devices for personal computers using a power management coordinator
US5784628A (en) * 1996-03-12 1998-07-21 Microsoft Corporation Method and system for controlling power consumption in a computer system
US6125450A (en) * 1996-12-19 2000-09-26 Intel Corporation Stop clock throttling in a computer processor through disabling bus masters
US5905900A (en) * 1997-04-30 1999-05-18 International Business Machines Corporation Mobile client computer and power management architecture
US5978923A (en) * 1997-08-07 1999-11-02 Toshiba America Information Systems, Inc. Method and apparatus for a computer power management function including selective sleep states
FR2770665B1 (fr) * 1997-11-06 2002-12-20 Alsthom Cge Alkatel Dispositif d'echange entre unites de traitement d'informations a processeurs interconnectes par un bus commun
JP3495242B2 (ja) * 1998-02-06 2004-02-09 富士通株式会社 情報処理装置、モード制御方法及び記憶媒体
US6604201B1 (en) * 1998-10-28 2003-08-05 Matsushita Electric Industrial Co., Ltd. Network unit with power saving mode inhibit based on interconnection relationship to neighboring nodes which is stored on the unit
US6760852B1 (en) 2000-08-31 2004-07-06 Advanced Micro Devices, Inc. System and method for monitoring and controlling a power-manageable resource based upon activities of a plurality of devices
TW506679U (en) * 2001-08-01 2002-10-11 Benq Corp Display structure
US6839854B2 (en) * 2001-08-27 2005-01-04 Intel Corporation Voltage regulation for computer system components that increases voltage level when a component enters a sleep state as indicated by a power state status signal
US20030163745A1 (en) * 2002-02-27 2003-08-28 Kardach James P. Method to reduce power in a computer system with bus master devices
US7028200B2 (en) * 2002-05-15 2006-04-11 Broadcom Corporation Method and apparatus for adaptive power management of memory subsystem
GB0211764D0 (en) * 2002-05-22 2002-07-03 3Com Corp Automatic power saving facility for network devices
US7093146B2 (en) * 2002-07-31 2006-08-15 Hewlett-Packard Development Company, L.P. Power management state distribution using an interconnect
US7403511B2 (en) * 2002-08-02 2008-07-22 Texas Instruments Incorporated Low power packet detector for low power WLAN devices
US6971033B2 (en) * 2003-01-10 2005-11-29 Broadcom Corporation Method and apparatus for improving bus master performance
US7418517B2 (en) 2003-01-30 2008-08-26 Newisys, Inc. Methods and apparatus for distributing system management signals
KR100663408B1 (ko) * 2003-07-14 2007-01-02 엘지전자 주식회사 씨피유 속도 트랜지션 제어장치 및 방법
US6965776B2 (en) * 2003-11-21 2005-11-15 Motorola, Inc. Portable communication device and network and methods therefore
US20050136961A1 (en) * 2003-12-17 2005-06-23 Telefonaktiebolaget Lm Ericsson (Publ), Power control method
US7272741B2 (en) * 2004-06-02 2007-09-18 Intel Corporation Hardware coordination of power management activities

Also Published As

Publication number Publication date
KR100765019B1 (ko) 2007-10-09
HK1079315A1 (en) 2006-03-31
KR20070058999A (ko) 2007-06-11
DE102005014727B4 (de) 2008-06-19
US20050273633A1 (en) 2005-12-08
US7272741B2 (en) 2007-09-18
GB2423847B (en) 2007-01-10
CN1704867A (zh) 2005-12-07
KR100971807B1 (ko) 2010-07-22
GB0609876D0 (en) 2006-06-28
DE102005014727A1 (de) 2005-12-29
GB0425264D0 (en) 2004-12-15
GB2414826B (en) 2007-01-10
GB2423847A (en) 2006-09-06
GB2414826A (en) 2005-12-07
CN100397299C (zh) 2008-06-25

Similar Documents

Publication Publication Date Title
KR100971807B1 (ko) 전력 관리 활동들의 하드웨어 조정
US7315952B2 (en) Power state coordination between devices sharing power-managed resources
US10169080B2 (en) Method for work scheduling in a multi-chip system
US6718392B1 (en) Queue pair partitioning in distributed computer system
US7095750B2 (en) Apparatus and method for virtualizing a queue pair space to minimize time-wait impacts
US7404190B2 (en) Method and apparatus for providing notification via multiple completion queue handlers
US9529532B2 (en) Method and apparatus for memory allocation in a multi-node system
US20030050990A1 (en) PCI migration semantic storage I/O
KR101152990B1 (ko) 전력-관리된 리소스들을 공유하는 디바이스들 간의 전력상태 조정
US6950945B2 (en) Apparatus and method for intersystem lock optimization
US9372800B2 (en) Inter-chip interconnect protocol for a multi-chip system
CN101635679B (zh) 路由表的动态更新
WO2000072142A1 (en) Partitioning in distributed computer system
TW201543218A (zh) 具有多節點連接的多核網路處理器互連之晶片元件與方法
US7895329B2 (en) Protocol flow control
US8959171B2 (en) Method and apparatus for acknowledging a request for data transfer
US10397096B2 (en) Path resolution in InfiniBand and ROCE networks
JP2002163140A (ja) ストレージシステム
US8156174B2 (en) Method and system for information exchange utilizing an asynchronous persistent store protocol
US20030046474A1 (en) Mixed semantic storage I/O
JP2005535002A (ja) 共有リソース・ドメイン
US20050289101A1 (en) Methods and systems for dynamic partition management of shared-interconnect partitions
US20220197729A1 (en) Advanced queue monitoring system
US20220237113A1 (en) Switch-based free memory tracking in data center environments
JP2005515543A (ja) ドメイン間データ転送

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
A107 Divisional application of patent
AMND Amendment
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120919

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131001

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140930

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151001

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160929

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee