KR20050111169A - Method of fabricating thin film transistor, the tft using the same method, and flat panel display device with the tft - Google Patents
Method of fabricating thin film transistor, the tft using the same method, and flat panel display device with the tft Download PDFInfo
- Publication number
- KR20050111169A KR20050111169A KR1020040036372A KR20040036372A KR20050111169A KR 20050111169 A KR20050111169 A KR 20050111169A KR 1020040036372 A KR1020040036372 A KR 1020040036372A KR 20040036372 A KR20040036372 A KR 20040036372A KR 20050111169 A KR20050111169 A KR 20050111169A
- Authority
- KR
- South Korea
- Prior art keywords
- silicon layer
- thin film
- film transistor
- laser irradiation
- crystallinity
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/56—Cameras or camera modules comprising electronic image sensors; Control thereof provided with illuminating means
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Multimedia (AREA)
- Recrystallisation Techniques (AREA)
Abstract
본 발명은, 비정질 실리콘 층을 다결정 실리콘 층으로 형성하기 위한 2회 이상의 레이저 조사 단계와; 각각의 레이저 조사 단계 사이에 레이저 조사에 의해 증가한 실리콘 층의 표면 거칠기를 감소시키기 위한 에칭 단계를 더 구비하는 박막 트랜지스터 제조 방법에 있어서, 에칭 단계는 건식 에칭법으로 수행되고, 에칭 단계 후에 실시되는 레이저 조사 단계는 상기 실리콘 층의 결정화도가 상기 에칭 단계 후의 결정화도보다 20%이상 증가되게 하는 에너지 밀도로 조사되며, 결국 상기 실리콘 층의 결정화도가 60%이상이 되도록 하는 것을 특징으로 하는 다결정 실리콘 층을 구비하는 박막 트랜지스터 제조 방법, 이 방법을 사용한 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치를 제공한다.The present invention comprises two or more laser irradiation steps for forming an amorphous silicon layer into a polycrystalline silicon layer; A thin film transistor manufacturing method further comprising an etching step for reducing the surface roughness of the silicon layer increased by laser irradiation between each laser irradiation step, wherein the etching step is performed by a dry etching method and a laser is performed after the etching step The irradiating step is irradiated with an energy density such that the crystallinity of the silicon layer is increased by 20% or more than the crystallinity after the etching step, and eventually the crystallinity of the silicon layer is 60% or more. A method of manufacturing a thin film transistor, a thin film transistor using the method, and a flat panel display device having the same are provided.
Description
본 발명은 다결정 실리콘 층을 구비하는 박막 트랜지스터 제조 방법, 더 상세하게는 비정질 실리콘 층을 다결정 실리콘 층으로 만드는 박막 트랜지스터 제조 방법에서 레이저 조사에 의해 증가한 실리콘 층의 표면 거칠기(roughness)를 감소시키는 박막 트랜지스터 제조 방법 및 이에 의한 박막 트랜지스터와, 이를 구비한 평판 디스플레이 장치에 관한 것이다.The present invention relates to a thin film transistor manufacturing method including a polycrystalline silicon layer, and more particularly a thin film transistor which reduces the surface roughness of the silicon layer increased by laser irradiation in the thin film transistor manufacturing method of making the amorphous silicon layer into the polycrystalline silicon layer. The present invention relates to a manufacturing method, a thin film transistor, and a flat panel display device having the same.
화상을 표시하는데 있어, 수많은 종류의 디스플레이 장치가 사용되는데, 근래에는 종래의 브라운관, 즉 CRT(cathode ray tube, 음극선관)를 대체하는 다양한 평판 디스플레이 장치가 사용된다. 이러한 평판 디스플레이 장치는 발광 형태에 따라 자발광형(emissive)과 비자발광형(non-emissive)으로 분류할 수 있는데, 대표적인 자발광형 디스플레이 장치로는 플라즈마 디스플레이 장치(plasma display device)와 유기 전계 발광 디스플레이 장치(organic electroluminescent display device)등이 있고, 대표적인 비자발광형 디스플레이 장치로는 액정 디스플레이 장치(liquid crystal device)가 있다.In displaying an image, many kinds of display apparatuses are used. In recent years, various flat panel display apparatuses are used to replace conventional cathode ray tubes, that is, cathode ray tubes (CRTs). Such flat panel display devices can be classified into self-emissive and non-emissive types according to the light emission type. Representative self-emissive display devices are plasma display devices and organic electroluminescence. A display device (organic electroluminescent display device) and the like, and a typical non-luminescent display device is a liquid crystal display (liquid crystal device).
액정 디스플레이 장치와 유기 전계 발광 디스플레이 장치의 경우, 구동 소자, 즉 박막 트랜지스터(TFT, thin film transistor)가 화소에 걸리는 전압 또는 전류를 조절하는 능동 구동 액정 디스플레이 장치(AMLCD)와 능동 구동 유기 전계 발광 디스플레이(AMOLED)등이 대두되고 있다. 구동 소자로서의 박막 트랜지스터에는 비정질 실리콘과 다결정질 실리콘이 사용되는데, 다결정질 실리콘, 그 중에서도 입경이 큰 다결정질 실리콘이 비정질 실리콘 또는 입경이 작은 다결정질 실리콘보다 전계 효과 이동도가 뛰어나기 때문에, 박막 트랜지스터를 구성하는 소자로서 다결정질 실리콘이 주로 사용된다.In the case of a liquid crystal display and an organic electroluminescent display, an active driving liquid crystal display (AMLCD) and an active driving organic electroluminescent display in which a driving element, that is, a thin film transistor (TFT), adjusts a voltage or a current applied to a pixel (AMOLED), and so on. Amorphous silicon and polycrystalline silicon are used for the thin film transistor as a driving element, and since the polycrystalline silicon, especially polycrystalline silicon having a large particle diameter, has better field effect mobility than amorphous silicon or polycrystalline silicon having a small particle diameter, Polycrystalline silicon is mainly used as an element forming the.
다결정질 물질, 예를 들어 다결정질 실리콘의 제조 방법으로는 제조 온도에 따라 저온 공정과 고온 공정으로 분류된다. 고온 공정의 경우 성막시 높은 표면 조도로 인하여 박막 두께가 불균일해진다는 문제점을 수반한다. 저온 공정의 경우, 통상적으로 레이저 가공, 즉 레이저 광선을 박막 기판 상에 조사하는 레이저 어닐링이 사용되는데, 레이저 광선에 의한 비정질 실리콘의 결정화는 나노 세컨드 (nano second)단위로 이루어지기 때문에 박막 아래의 기판에 가해지는 손상을 최소화시킬 수 있다는 장점을 구비한다.Methods for producing polycrystalline materials, for example polycrystalline silicon, are classified into low temperature processes and high temperature processes depending on the production temperature. In the case of a high temperature process, there is a problem that the film thickness becomes uneven due to high surface roughness during film formation. In the low temperature process, laser processing, that is, laser annealing that irradiates a laser beam onto a thin film substrate, is typically used. Since crystallization of amorphous silicon by the laser beam is performed in nanosecond units, a substrate under the thin film is used. It has the advantage of minimizing the damage to it.
한편, 레이저 어닐링을 통한 실리콘 층과 같은 반도체 활성층의 결정화도를 증진시키기 위한 다양한 방안들이 연구되고 있는데 반도체 활성층에 레이저를 다중 조사하는 방안이 그 중 하나이다.Meanwhile, various methods for enhancing the crystallinity of a semiconductor active layer such as a silicon layer through laser annealing have been studied. One of the methods is to irradiate a laser to the semiconductor active layer.
일본특허공개공보 제 2001-297983호에는 다결정 실리콘 층의 품질을 개선하기 위한 레이저빔 다중 조사를 통한 레이저 어닐링 방법이 개시되어있다.Japanese Patent Laid-Open No. 2001-297983 discloses a laser annealing method through laser beam multiple irradiation to improve the quality of a polycrystalline silicon layer.
하지만, 이런 종래 기술에 따른 다결정화 실리콘 층은 결정화도가 증대된다는 장점을 구비하지만 이와 동시에 실리콘 층의 표면 거칠기가 상당히 증대된다는 문제점도 수반한다. 이러한 표면 거칠기(roughness)의 증대는 결정립계(grain boundary)에 의한 것인데, 이는 차후에 실리콘 층, 즉 반도체 활성층 일면 상에 형성되는 절연층의 절연성을 손상시킬 수도 있는 등 제품의 신뢰성에 상당한 문제를 야기할 수도 있다. However, this polycrystalline silicon layer according to the prior art has the advantage that the degree of crystallinity is increased, but at the same time accompanied by the problem that the surface roughness of the silicon layer is significantly increased. This increase in surface roughness is due to grain boundaries, which may cause significant problems in the reliability of the product, which may subsequently impair the insulation of the silicon layer, that is, the insulating layer formed on one side of the semiconductor active layer. It may be.
본 발명은 상기와 같은 문제점을 해결하기 위하여, 레이저 조사에 의한 결정화도 증대와 동시에 다결정화된 실리콘 층의 표면 거칠기(roughness)를 개선시키는 박막 트랜지스터 제조방법을 제공하는 것을 목적으로 한다. SUMMARY OF THE INVENTION In order to solve the above problems, an object of the present invention is to provide a method for manufacturing a thin film transistor which increases the crystallinity by laser irradiation and improves the surface roughness of the polycrystalline silicon layer.
상기와 같은 목적을 달성하기 위하여, 본 발명은 비정질 실리콘 층을 다결정 실리콘 층으로 형성하기 위한 2회 이상의 레이저 조사 단계와; 각각의 레이저 조사 단계 사이에 레이저 조사에 의해 증가한 실리콘 층의 표면 거칠기(roughness)를 감소시키기 위한 에칭 단계를 더 구비하는 박막 트랜지스터 제조 방법을 제공한다.In order to achieve the above object, the present invention comprises two or more laser irradiation steps for forming an amorphous silicon layer into a polycrystalline silicon layer; There is provided a thin film transistor manufacturing method further comprising an etching step for reducing the surface roughness of the silicon layer increased by the laser irradiation between each laser irradiation step.
본 발명의 다른 일면에 따르면, 에칭 단계는 건식 에칭법으로 수행될 수 있다. According to another aspect of the present invention, the etching step may be performed by a dry etching method.
본 발명의 또 다른 일면에 의하면, 에칭 단계 후에 실시되는 레이저 조사 단계는 상기 실리콘 층의 결정화도가 상기 에칭 단계후의 결정화도보다 20%이상 증가되게 하는 에너지 밀도로 조사될 수 있다.According to another aspect of the present invention, the laser irradiation step performed after the etching step may be irradiated with an energy density such that the crystallinity of the silicon layer is increased by 20% or more than the crystallinity after the etching step.
본 발명의 또 다른 일면에 의하면, 에칭 단계 후에 실시되는 레이저 조사 단계는 상기 실리콘 층의 결정화도가 60%이상이 되도록 할 수 있다. According to another aspect of the present invention, the laser irradiation step performed after the etching step may be such that the crystallinity of the silicon layer is 60% or more.
본 발명은 또한 전술한 목적을 달성하기 위하여, 비정질 실리콘 층을 다결정 실리콘 층으로 형성하기 위한 2회 이상의 레이저 조사 단계와; 각각의 레이저 조사 단계 사이에 레이저 조사에 의해 증가한 실리콘 층의 표면 거칠기(roughness)를 감소시키기 위한 에칭 단계를 더 구비하여 제조되는 박막 트랜지스터를 제공한다.The present invention also provides at least two laser irradiation steps for forming an amorphous silicon layer into a polycrystalline silicon layer to achieve the above object; There is provided a thin film transistor further comprising an etching step for reducing the surface roughness of the silicon layer increased by the laser irradiation between each laser irradiation step.
본 발명은 또한 전술한 목적을 달성하기 위하여, 비정질 실리콘 층을 다결정 실리콘 층으로 형성하기 위한 2회 이상의 레이저 조사 단계와; 각각의 레이저 조사 단계 사이에 레이저 조사에 의해 증가한 실리콘 층의 표면 거칠기(roughness)를 감소시키기 위한 에칭 단계를 더 구비하여 제조된 박막 트랜지스터를 구비한 평판 디스플레이 장치를 제공한다.The present invention also provides at least two laser irradiation steps for forming an amorphous silicon layer into a polycrystalline silicon layer to achieve the above object; Provided is a flat panel display device having a thin film transistor manufactured by further comprising an etching step for reducing the surface roughness of the silicon layer increased by laser irradiation between each laser irradiation step.
이어서, 첨부된 도면들을 참조하여 본 발명의 실시예를 상세히 설명한다.Next, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명의 일 실시예로서 비정질 실리콘 층을 다결정 실리콘 층으로 형성하는 방법을 도시한 흐름도이고, 도 2는 레이저 가공 장치를 도시한 도면이며, 도 3은 이온 샤우어(Ion shower) 방식의 스퍼터 에칭장치를 도시한 도면이다.1 is a flowchart illustrating a method of forming an amorphous silicon layer into a polycrystalline silicon layer as an embodiment of the present invention, FIG. 2 is a diagram illustrating a laser processing apparatus, and FIG. 3 is an ion shower method. It is a figure which shows the sputter etching apparatus of this.
먼저, 도 1에 도시된 바와 같이 비정질 실리콘이 레이저 가공 장치 내에 삽입된 후, 제 1 레이저 조사 단계(S102)가 수행된다. 제 1 레이저 조사 단계(S102)는 도 2에 도시된 레이저 가공장치를 통해 수행되는데, 먼저 기판(207)이 기판 윈도우(213)를 통해서 챔버(215)내에 배치되는 지지대(209)상의 스테이지에 안착된다. 지지대(209)는 지지대 이송장치에 의하여 이송 가능한데, 지지대 이송 장치는 챔버(215) 일측에 고정된 이송 바아 고정부(211), 이송 바아 고정부(211)에 의해 지지되는 이송 바아(210), 지지대(209)하부에 장착되어 이송 바아(210)를 따라 운동하는 이송 구동 장치(220)로 구성된다. 챔버(215)의 상부 일측에는 챔버(215)내 분위기를 형성하기 위해 기체를 유입 시키는 기체 이송 시스템(214)이 배치되고, 챔버(215)의 하부 일측에는 기체를 배출시키기 위한 펌프 시스템(212)이 배치되어 있다. 기판(207)의 일면 상에는 비정질 물질, 예를 들어 비정질 실리콘 층(207')이 형성되어 있다. 레이저 발진기(201)에 의해 생성된 레이저 광선은 슬릿(202)을 통하여 일부는 제어기(203)로 전달되어 레이저 광선의 상태를 피드백하고 그리고 다른 일부는 광학 시스템(204)으로 전달되어 레이저 광선의 에너지 분포 및 크기가 조정된다. 광학 시스템(204)을 거친 레이저 광선은 고정된 반사 거울(205)을 거쳐 챔버(215) 상단에 배치된 수정 윈도우(206)를 통해 기판에 조사된다. 레이저 조사에 의해 비정질 실리콘 층의 결정화도가 증가하여 다결정 실리콘 층이 형성되게 된다.First, as shown in FIG. 1, after amorphous silicon is inserted into a laser processing apparatus, a first laser irradiation step S102 is performed. The first laser irradiation step (S102) is carried out with the laser processing apparatus shown in FIG. 2, firstly the substrate 207 is seated on the stage on the support 209, which is disposed in the chamber 215 through the substrate window 213. do. The support 209 is transferable by a support transfer device, the support transfer device is a transfer bar fixing portion 211 fixed to one side of the chamber 215, a transfer bar 210 supported by the transfer bar fixing portion 211, It is mounted to the support 209 is composed of a transfer drive device 220 to move along the transfer bar (210). The upper side of the chamber 215 is disposed with a gas transfer system 214 for introducing a gas to create an atmosphere in the chamber 215, the lower side of the chamber 215 is a pump system 212 for discharging the gas This is arranged. An amorphous material, for example, an amorphous silicon layer 207 ′, is formed on one surface of the substrate 207. The laser beam generated by the laser oscillator 201 is transmitted through the slit 202 to the controller 203 in part to feed back the state of the laser beam and the other to the optical system 204 to transmit the energy of the laser beam. Distribution and size are adjusted. The laser beam passing through the optical system 204 is irradiated onto the substrate via a fixed reflection mirror 205 through a modification window 206 disposed on top of the chamber 215. The crystallinity of the amorphous silicon layer is increased by laser irradiation to form a polycrystalline silicon layer.
제 1 레이저 조사 단계(S102)가 실시된 후, 에칭 단계(S104)가 진행된다. 에칭 단계로는 다양한 에칭법이 실시될 수 있는데, 원하는 부위외의 영역의 표면 손상을 최소화시키도록 이방성을 갖는 건식 에칭법을 사용하는 것이 바람직하다. 도 3에는 본 발명에 의한 에칭 단계(S104)를 실시하기 위한 건식 에칭 장치의 일예로서, 이온 에칭 장치(300)가 도시되어 있다. 이온 에칭장치(300)는 챔버(320), 챔버(320)내에 반도체 활성층을 갖는 기판(318)이 배치되는 기판홀더(316), 챔버(320)내에 분위기 기체를 유출입시키기 위한 기체 유입부(302) 및 기체 배출부(322), 플라즈마를 형성하기 위한 필라멘트(304), 양극(306) 및 전자석(308), 이온빔 및 중화전자(314)를 형성하기 위한 가속전극(310), 중화용 전자방사 필라멘트(312)로 구성된다. 먼저, 일면에 다결정 실리콘 층이 있는 기판(318)이 챔버(320)내에 투입되어 기판홀더(316) 일면 상에 안착된다. 기체 유입부(302)에 이온원으로 반응성이 없는 아르곤(Ar), 크립톤(Kr), 제논(Xe) 등과 같은 불활성 기체가 투입되는데, 본 발명의 일 실시예에서는 아르곤(Ar)을 사용하였다. 이때 챔버(320)내는 감압 상태로 유지된다. 그런 후, 필라멘트(304), 양극(306) 및 전자석(308)에 의해 챔버(320)내에 플라즈마가 형성되고 가속전극(310), 중화용 전자방사 필라멘트(312)로부터 아르곤 이온빔(Ar Ion Beam) 및 중화전자(314)가 형성되어 기판홀더(316) 일면 상의 기판(318)위로 입사된다. 입사된 아르곤 이온빔(Ar Ion Beam) 및 중화전자(314)는 기판(316) 일면 상의 다결정 실리콘 층의 표면에 부딪쳐 결정립계(grain boundary) 돌기와 같은 표면 돌출부를 제거함으로써 다결정 실리콘 층의 표면 거칠기를 완화시킨다.After the first laser irradiation step S102 is performed, the etching step S104 proceeds. Various etching methods may be performed as the etching step, and it is preferable to use a dry etching method having anisotropy so as to minimize surface damage in areas other than desired areas. 3 illustrates an ion etching apparatus 300 as an example of a dry etching apparatus for performing an etching step S104 according to the present invention. The ion etching apparatus 300 includes a chamber 320, a substrate holder 316 in which a substrate 318 having a semiconductor active layer is disposed in the chamber 320, and a gas inlet 302 for flowing in and out of the atmospheric gas into the chamber 320. ) And gas discharge part 322, filament 304 for forming plasma, anode 306 and electromagnet 308, acceleration electrode 310 for forming ion beam and neutralizing electron 314, electrospinning for neutralization It consists of a filament 312. First, a substrate 318 having a polycrystalline silicon layer on one surface is introduced into the chamber 320 and seated on one surface of the substrate holder 316. An inert gas such as argon (Ar), krypton (Kr), xenon (Xe), or the like, which is not reactive as an ion source, is introduced into the gas inlet 302, and in one embodiment of the present invention, argon (Ar) is used. At this time, the chamber 320 is maintained at a reduced pressure. Thereafter, a plasma is formed in the chamber 320 by the filament 304, the anode 306, and the electromagnet 308, and an argon ion beam is generated from the acceleration electrode 310 and the neutralizing electrospinning filament 312. And neutralization electrons 314 are formed and incident on the substrate 318 on one surface of the substrate holder 316. The incident Ar Ion beam and the neutralizing electrons 314 strike the surface of the polycrystalline silicon layer on one surface of the substrate 316 to mitigate surface roughness of the polycrystalline silicon layer by removing surface protrusions such as grain boundary protrusions. .
그런 후 제 2 레이저 조사 단계(S106)가 수행되는데 제 2 레이저 조사 단계는 상기 제 1 레이저 조사 단계와 동일한 과정을 거친다. 이러한 제 2 레이저 조사 단계(S106)는 에칭 단계(S104)에 의해 감소된 결정화도를 증대시킬 수 있다.Thereafter, a second laser irradiation step S106 is performed, and the second laser irradiation step goes through the same process as the first laser irradiation step. This second laser irradiation step (S106) can increase the degree of crystallinity reduced by the etching step (S104).
도 4에는 본 발명의 일 실시예에 따른 제 1 레이저 조사단계와 아르곤 스퍼터 에칭 단계와 제 2 레이저 조사단계 후에 실리콘 층의 표면 거칠기(roughness)가 각각 도시되어 있다.4 shows the surface roughness of the silicon layer after the first laser irradiation step, the argon sputter etching step and the second laser irradiation step according to an embodiment of the present invention, respectively.
본 실시예에서는 반도체 활성층으로 두께가 500Å인 실리콘 층이 사용되었고, 실리콘 층에는 308nm 파장의 XeCl 엑시머 레이저가 조사되었으며, 아르곤 스퍼터 에칭이 실시되었다.In this embodiment, a silicon layer having a thickness of 500 mW was used as the semiconductor active layer, an XeCl excimer laser of 308 nm wavelength was irradiated to the silicon layer, and argon sputter etching was performed.
최적의 에너지 밀도 예를 들어, 300mJ/cm2의 밀도로 제 1 레이저 조사 단계가 실시된 후, 표면 거칠기(roughness)의 RMS 수치는 대략 200정도인 반면, 아르곤 스퍼터 에칭(Ar sputter etching)과 같은 건식 에칭 단계를 거치는 경우 표면 거칠기(roughness)의 RMS 수치는 대략 150정도로 저하된다. 건식 에칭 단계 후의 제 2 레이저 조사 단계가 실시된 경우, 재차 실시되는 레이저 조사에 의해서는 표면 거칠기(roughness)가 증대되지는 않음을 확인할 수 있다.After the first laser irradiation step is carried out at an optimal energy density, for example 300 mJ / cm 2 , the RMS value of the surface roughness is about 200, while argon sputter etching When subjected to the dry etching step, the RMS value of the surface roughness is reduced to approximately 150. When the second laser irradiation step after the dry etching step is performed, it can be confirmed that the surface roughness does not increase by the laser irradiation again performed.
도 5는 제 2 레이저 조사 단계에서의 레이저 에너지밀도에 따른 결정화도를 보여주는 도면이다. 5 is a view showing the degree of crystallinity according to the laser energy density in the second laser irradiation step.
이때, 반도체 활성층으로 두께가 500Å인 실리콘 층을 사용하였고, 조사된 레이저로는 308nm 파장의 XeCl 엑시머 레이저를 사용하였다.In this case, a silicon layer having a thickness of 500 mW was used as the semiconductor active layer, and an XeCl excimer laser having a wavelength of 308 nm was used as the irradiated laser.
도 5에는 각각의 단계 후에 얻어진 반도체 활성층의 결정화도가 도시되어 있다. 5 shows the crystallinity of the semiconductor active layer obtained after each step.
결정화도는 다결정 및 잔류 비정질 실리콘 층에 관한 라만 스펙트럼 비율로 결정된다. Crystallinity is determined by the Raman spectral ratio for the polycrystalline and residual amorphous silicon layers.
비정질 실리콘 층의 반도체 활성층에 대해 최적의 에너지 밀도 예를 들어, 300mJ/cm2의 밀도로 레이저 조사된 제 1 레이저 조사 단계 실시 후, 반도체 활성층의 결정화도는 대략 75%가 되었다. 반면, 아르곤 스퍼터 에칭(Ar sputter etching)과 같은 건식 에칭 단계 후에는 반도체 활성층의 결정화도가 51%로 감소되었다. 한편, 건식 에칭 단계 후 제 2 레이저 조사 단계에서, 레이저 에너지 밀도를 200mJ/cm2 에서 300mJ/cm2 까지 증가시킨 경우 결정화도는 240mJ/cm2 내지 300mJ/cm2 의 범위에서 에칭 단계 후의 결정화도인 51% 보다 큰 결정화도를 가지는데, 결정화도는 에너지 밀도와 함께 증가하다가, 에너지 밀도가 280mJ/cm2인 지점을 정점으로 감소함을 확인할 수 있다.The crystallinity of the semiconductor active layer became approximately 75% after the first laser irradiation step of laser irradiation at the optimum energy density, for example, 300 mJ / cm 2 , for the semiconductor active layer of the amorphous silicon layer. On the other hand, after the dry etching step such as ar sputter etching, the crystallinity of the semiconductor active layer was reduced to 51%. On the other hand, the dry after the etching step in the second laser irradiation step, the case where the laser energy density is increased from 200mJ / cm 2 to 300mJ / cm 2, the crystallinity is 240mJ / cm 2 to 300mJ / cm 2, crystallinity of 51 after the etching step in the range of It has a crystallinity greater than%, and the crystallinity increases with energy density, and then decreases to the point where the energy density is 280 mJ / cm 2 .
한편, 에칭 단계 후에 실시되는 레이저 조사 단계 시, 레이저 광선은 반도체 활성층의 결정화도가 60% 이상이 되도록 반도체 활성층에 조사되는 것이 바람직하다. 즉, 반도체 활성층은 유기 전계 발광 디스플레이 장치 등과 같은 디스플레이 장치의 박막 트랜지스터에 사용될 수 있는데, 이 경우 반도체 활성층이 40cm2/Vs 이상의 적절한 전자 이동도를 확보하여 박막 트랜지스터의 작동성을 증대시켜, 디스플레이 영역의 대형화, 구동 회로의 내장 등에 의한 장치의 컴팩트화 및 디스플레이 영역 전반에 걸친 휘도 균일성 등의 화면 품질 증대 등을 이룰 수 있도록, 에칭 단계 후의 레이저 조사 단계시, 반도체 활성층으로서의 실리콘 층의 결정화도는 60% 이상이 되도록 하는 것이 바람직하다.On the other hand, in the laser irradiation step performed after the etching step, the laser beam is preferably irradiated to the semiconductor active layer so that the crystallinity of the semiconductor active layer is 60% or more. In other words, the semiconductor active layer may be used in a thin film transistor of a display device such as an organic electroluminescent display device. In this case, the semiconductor active layer increases the operability of the thin film transistor by securing an appropriate electron mobility of 40 cm 2 / Vs or more, thereby providing a display area. The crystallinity of the silicon layer as the semiconductor active layer during the laser irradiation step after the etching step is 60, so that the size of the device, the compactness of the device due to the built-in driving circuit, etc., and the screen quality, such as the brightness uniformity over the display area, can be achieved. It is preferable to make it more than%.
본 발명의 일실시예에서는, 에칭 단계후의 실리콘 층의 결정화도 보다 20% 증가한 결정화도를 갖도록 제 2 레이저 조사를 할 수 있으며, 결국 실리콘 층의 결정화도는 60% 이상이 되도록 하는 것이 가장 바람직하다. In one embodiment of the present invention, the second laser irradiation can be performed to have a 20% increase in the crystallinity of the silicon layer after the etching step, it is most preferable that the crystallinity of the silicon layer is 60% or more.
일 실시예에서 확인할 수 있듯이, 레이저 조사 단계 사이에 건식 에칭 단계를 수행함으로써 증가한 실리콘 층의 표면 거칠기를 건식 에칭 단계에 의해 실리콘 층의 표면 거칠기를 감속 시킬 수 있으며, 건식 에칭 단계 후의 레이저 조사 단계에서 적절한 레이저 조사밀도 에너지를 이용하면, 표면 거칠기로 인해 감소한 실리콘 층의 결정화도를 회복시킬 수 있다. 따라서 실리콘 층의 높은 결정화도와 표면 거칠기 감소라는 결과를 동시에 얻을 수 있다.As can be seen in one embodiment, by performing the dry etching step between the laser irradiation steps, the surface roughness of the silicon layer can be reduced by the dry etching step, and in the laser irradiation step after the dry etching step With proper laser irradiation density energy, it is possible to restore the crystallinity of the silicon layer, which is reduced due to surface roughness. Therefore, high crystallinity of the silicon layer and reduction of surface roughness can be simultaneously obtained.
한편 본 발명의 또 다른 일예에 따르면, 평판 디스플레이 장치가 상기 본 발명에 의해 제조된 박막 트랜지스터를 구비할 수도 있다. 도 6에는 본 발명에 따른 박막 트랜지스터를 구비하는 평판 디스플레이 장치로써 전계 발광디스플레이 장치의 개략적인 부분 단면도가 도시되어 있다. 본 발명에 따른 박막 트랜지스터는 기판(610)의 일면 상에 형성된 버퍼층(620)과, 반도체 활성층(630), 게이트 전극층(650), 소스/드레인 전극층(670a, 670b) 이들 각각의 층 사이에 배치되는 게이트 절연층(640), 중간층(660) 등의 절연층으로 구성되는 TFT 층일 수도 있다. 소스/드레인 전극층(670a, 670b)의 일면 상에는 보호층(680)이 형성되고, 보호층(680)의 일측에 형성된 비아홀(681)을 통하여 제 1 전극층(690)이 배치된다. 보호층(680)의 상부에는 화소 정의층(691)이 형성될 수 있는데, 제 1 전극층(690)에 해당 영역에는 개구 영역(694)이 배치된다. 개구 영역(694)으로 제 1 전극층(690)의 일면 상에는 발광층 등을 구비하는 전계 발광부(692)가 형성되고, 그 상부에 제 2 전극층(693)이 전면 증착될 수도 있다. 이러한 전계 발광 디스플레이 장치에 있어서, 게이트 전극(650)에 인가되는 전기적 신호에 의하여 채널의 통전이 이루어지는 반도체 활성층(630)을 본 발명에 따라 다결정화된 박막으로 구성할 수도 있다.Meanwhile, according to another embodiment of the present invention, the flat panel display device may include the thin film transistor manufactured by the present invention. 6 is a schematic partial cross-sectional view of an electroluminescent display device as a flat panel display device having a thin film transistor according to the present invention. The thin film transistor according to the present invention is disposed between the buffer layer 620 formed on one surface of the substrate 610, and the semiconductor active layer 630, the gate electrode layer 650, and the source / drain electrode layers 670a and 670b, respectively. The TFT layer may be formed of an insulating layer such as a gate insulating layer 640 or an intermediate layer 660. The protective layer 680 is formed on one surface of the source / drain electrode layers 670a and 670b, and the first electrode layer 690 is disposed through the via hole 681 formed on one side of the protective layer 680. The pixel defining layer 691 may be formed on the passivation layer 680, and an opening region 694 is disposed in a corresponding region of the first electrode layer 690. An electroluminescent part 692 including a light emitting layer or the like may be formed on one surface of the first electrode layer 690 through the opening region 694, and a second electrode layer 693 may be deposited on the entire surface thereof. In the electroluminescent display device, the semiconductor active layer 630 through which the channel is energized by an electrical signal applied to the gate electrode 650 may be formed of a polycrystalline thin film according to the present invention.
도 6에 도시된 일 실시예는 본 발명의 일예를 도시한 것으로, 본 발명이 유기/무기 전계 발광 디스플레이 장치에 한정되지는 않으며 상기 본 발명의 방법에 따라 제조된 반도체 활성층을 구비하는 한도 내에서 액정 디스플레이 장치에도 적용될 수 있다. 또한, 도 1에 도시된 박막 트랜지스터 제조 방법은 본 발명을 설명하기 위한 일예로서, 레이저 조사 단계들 사이에 에칭 단계, 특히 건식 에칭 단계를 구비하는 범위 내에서 수회의 레이저 조사 단계를 구성할 수도 있는 등 다양한 변형이 가능하다.6 shows an example of the present invention, and the present invention is not limited to the organic / inorganic electroluminescent display device, but within the limits provided with the semiconductor active layer manufactured according to the method of the present invention. It can also be applied to a liquid crystal display device. In addition, the thin film transistor manufacturing method shown in FIG. 1 is an example for explaining the present invention, and may comprise several laser irradiation steps within a range including an etching step, particularly a dry etching step, between the laser irradiation steps. Various modifications are possible.
본 발명에 의한 다결정 실리콘 층을 구비하는 박막 트랜지스터 제조 방법에 의하면, 건식 에칭 단계를 수행하여 표면 거칠기가 개선되며, 건식 에칭 단계 후 레이저 조사에 의해 건식 에칭 단계에 의해 감소된 결정화도가 회복된다.According to the method of manufacturing a thin film transistor having a polycrystalline silicon layer according to the present invention, the surface roughness is improved by performing a dry etching step, and the crystallinity reduced by the dry etching step is recovered by laser irradiation after the dry etching step.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.Although the present invention has been described with reference to the embodiments shown in the drawings, this is merely exemplary, and it will be understood by those skilled in the art that various modifications and equivalent other embodiments are possible. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.
도 1은 본 발명의 일 실시예로서 비정질 실리콘 층을 다결정 실리콘 층으로 형성하는 방법을 도시한 흐름도이다.1 is a flowchart illustrating a method of forming an amorphous silicon layer into a polycrystalline silicon layer as an embodiment of the present invention.
도 2는 레이저 가공 장치를 도시한 도면이다.2 is a diagram illustrating a laser processing apparatus.
도 3은 이온 샤우어(Ion shower) 방식의 스퍼터 에칭장치를 도시한 도면이다.3 is a diagram illustrating a sputter etching apparatus of an ion shower type.
도 4는 본 발명의 일 실시예로 레이저 조사와 아르곤 스퍼터 에칭 후의 표면 거칠기를 도시한 도면이다.4 is a diagram illustrating the surface roughness after laser irradiation and argon sputter etching according to an embodiment of the present invention.
도 5는 본 발명의 일 실시예로 제 2 레이저 조사 단계에서 레이저 에너지밀도에 따른 결정화도를 보여주는 도면이다.5 is a view showing the degree of crystallization according to the laser energy density in the second laser irradiation step according to an embodiment of the present invention.
도 6은 본 발명의 따른 박막 트랜지스터를 구비하는 평판 디스플레이 장치의 개략적인 부분 단면도이다.6 is a schematic partial cross-sectional view of a flat panel display device having a thin film transistor according to the present invention.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040036372A KR100544143B1 (en) | 2004-05-21 | 2004-05-21 | Method of fabricating thin film transistor, the TFT using the same method, and flat panel display device with the TFT |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040036372A KR100544143B1 (en) | 2004-05-21 | 2004-05-21 | Method of fabricating thin film transistor, the TFT using the same method, and flat panel display device with the TFT |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050111169A true KR20050111169A (en) | 2005-11-24 |
| KR100544143B1 KR100544143B1 (en) | 2006-01-23 |
Family
ID=37286500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040036372A KR100544143B1 (en) | 2004-05-21 | 2004-05-21 | Method of fabricating thin film transistor, the TFT using the same method, and flat panel display device with the TFT |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100544143B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7964417B2 (en) | 2006-09-26 | 2011-06-21 | Samsung Mobile Display Co., Ltd. | Method of measuring degree of crystallinity of polycrystalline silicon substrate, method of fabricating organic light emitting display using the same, and organic light emitting display fabricated using the same |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103922321B (en) * | 2014-03-21 | 2015-10-14 | 京东方科技集团股份有限公司 | The preparation method of Graphene, thin film transistor, array substrate and display panel |
-
2004
- 2004-05-21 KR KR1020040036372A patent/KR100544143B1/en active IP Right Grant
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7964417B2 (en) | 2006-09-26 | 2011-06-21 | Samsung Mobile Display Co., Ltd. | Method of measuring degree of crystallinity of polycrystalline silicon substrate, method of fabricating organic light emitting display using the same, and organic light emitting display fabricated using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100544143B1 (en) | 2006-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6455359B1 (en) | Laser-irradiation method and laser-irradiation device | |
| US6835675B2 (en) | Laser-irradiation method and laser-irradiation device | |
| US7777231B2 (en) | Thin film transistor and method for fabricating same | |
| US7655513B2 (en) | Method of manufacturing a semiconductor device | |
| KR100817879B1 (en) | Method of manufacturing a semiconductor device | |
| US7842589B2 (en) | Laser irradiation apparatus with means for applying magnetic field | |
| KR101353229B1 (en) | Systems and methods for optimizing crystallization of amorphous silicon | |
| JPH11219133A (en) | Image display unit | |
| JP4209638B2 (en) | Method for manufacturing semiconductor device | |
| JP3841910B2 (en) | Method for manufacturing semiconductor device | |
| JP4230160B2 (en) | Method for manufacturing semiconductor device | |
| US20020000552A1 (en) | Semiconductor device and method of producing the same | |
| US6149984A (en) | Laser irradiation method | |
| US6797651B2 (en) | Method for manufacturing polycrystalline semiconductor layers and thin-film transistors and laser annealing apparatus | |
| KR100544143B1 (en) | Method of fabricating thin film transistor, the TFT using the same method, and flat panel display device with the TFT | |
| US6396560B1 (en) | Method of producing liquid crystal display panel | |
| US7592191B2 (en) | Field emission backplate | |
| US20040082186A1 (en) | Method for cleaning plasma etching apparatus, method for plasma etching, and method for manufacturing semiconductor device | |
| KR100573144B1 (en) | A method for manufacturing polycrystalline semiconductor active layer, the active layer by the same method, and flat panel display with the active layer | |
| JPH08316483A (en) | Manufacture of semiconductor | |
| JPH10135148A (en) | Laser irradiation system and application thereof | |
| KR100544142B1 (en) | A thin film transistor and a flat panel display with the same | |
| KR100603340B1 (en) | A flat display device and method for manufacturing the same | |
| JP4176366B2 (en) | Method for manufacturing semiconductor device | |
| US20070161167A1 (en) | Fabrication method of display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130102 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20140102 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20141231 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20151230 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20170102 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20180102 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20190102 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20191223 Year of fee payment: 15 |