KR20050107684A - 3차원 디더 알고리즘 - Google Patents

Abstract

3차원 디더 알고리즘의 4-시간 해상도 개선(four-time resolution refinement)이 본 발명에서 제공된다. 본 발명에서는 두 개의 2x2 블록들을 포함하는 4x2 블록들이 관찰 유닛(observed unit)으로 처리된다. 라인들의 이동과 에지의 디더링을 없애기 위해서, 픽셀의 적어도 두 개의 LSB(two least significant bits)가 케이스별로 처리된다. 첫 번째 2x2 블록의 경우, 2-비트 LSB가 01 또는 11일 때, 캐리(carry)로 할당된 픽셀은 4 개의 연속된 프레임을 위한 2x2 블록 내의 상부-좌측, 하부-우측, 하부-좌측, 및 상부-우측에 존재하게 된다. 두 번째 2x2 블록에 있어서, 2-비트 LSB가 01 및 11일 때, 캐리로 할당된 픽셀은 4 개의 연속된 프레임들을 위한 2x2 블록 내의 하부-좌측, 상부-우측, 상부-좌측, 및 하부-우측에 존재하게 된다. 두 개의 2x2 픽셀 블록들 모두에 있어서, 2-비트 LSB가 00인 경우에는 어떠한 픽셀도 처리되지 않는다. 2-비트 LSB가 10인 경우, 4x2 블록의 픽셀 행(pixel row)은 매 프레임마다 상부 행과 하부 행 사이에서 스위칭을 수행한다. 상기의 첫 번째 실시예와 유사한 다른 실시예도 본 발명에서 제공된다.

Description

3차원 디더 알고리즘{3D DITHER ALGORITHM}

본 발명은 디더 알고리즘에 관한 것으로, 좀 더 구체적으로는 영상(image)에 대한 시공간적인 4-시간 해상도 개선(four-time resolution refinement)을 위한 동적 디더 알고리즘에 관한 것이다.

TFT LCD(thin-film-transistor liquid crystal display) 패널의 6비트 소오스 드라이버들을 위한 일반적인 디더 알고리즘에서는 8 대 6 비트 해상도(8 to 6-bit resolution)의 디더 기능(dither function)이 제공된다. 이 디더 기능은 단지 6비트를 가지고 8비트가 합성되었다고 가정하고, 가상으로(mimic) 256 컬러를 처리한다. 통상적으로 2가지 알고리즘이 주로 사용되고 있는데, 그 중 하나는 2차원 정적 디더(2-dimension (2D) static dither)이고, 다른 하나는 3차원 동적 디더(3-dimension (3D) dynamic dither)이다. 일반적으로, 두 알고리즘들에서는 각각이 2x2 화소(pixel)로 구성된 블록들이 영상에서 관찰(observed)된다. 2차원 디더 알고리즘은 영상에서 관찰 블록들(observed blocks)간의 캐리(carry)를 위해 일정한 패턴(constant pattern)을 제공하고 낮은 품질을 획득하는 반면, 3차원 디더는 캐리 패턴을 더욱 융통성 있게 제공해 주고 2차원 디더의 결함을 개선시켜 준다. 그러나, 3차원 디더는, 프레임의 영상에서 픽셀들의 이동되거나 에지들이 디더링 되지 않도록 잘 설계되어야만 한다. 캐리 및 관찰 블록에 대해서는 아래에서 상세히 설명될 것이다.

2차원 디더 알고리즘을 간략하게 설명하기 위해 도 1을 참조하면, 도 1에는 8 대 6 비트 디더가 예시되어 있다. 하지만, 이는 일 예에 불과하며, 10 대 8 비트, 8 대 6 비트, 또는 6 대 4 비트 디더들도 이와 같은 방식으로 실행된다. 기본적으로, 디더의 개념은 적절한 위치와 시간에 유효 6-비트 MSB(most significant bit)에게 하나의 캐리(하나의 캐리는 2-비트 LSB(least significant bit)의 경우 4와 같음)를 더해주는 것이다. 먼저, 2-비트 LSB가 00일 때, 관찰 블록의 4개의 픽셀들 사이의 6-비트 MSB에는 어떠한 캐리도 발생되지 않으며, 상기 관찰 블록에는 동작중인 픽셀이 포함된다. 다음으로, 2-비트 LSB가 01일 때 4 픽셀들 중 어느 하나의 6-비트 MSB에 캐리가 더해진다. 그리고, 2-비트 LSB가 10일 때 4 픽셀들 중 두 픽셀의 6-비트 MSB에 캐리가 더해진다. 그 결과, 평균 가외 픽셀 값(average extra pixel value)은 2가 된다. 마지막으로, 2-비트 LSB가 11일 때, 4 픽셀들 중 세 픽셀의 6-비트 MSB에게 캐리가 더해지고, 그 결과 평균 픽셀 값은 3이 된다. 앞에서 설명한 바와 같이, 2차원 디더 알고리즘은 캐리가 공간영역(spatial domain) 내에만 더해질 수 있도록 함에 있어서, 실행이 용이하다. 2차원 디더 방법의 한 예가 도 1의 테이블에 제시되어 있다.

2차원 디더 알고리즘에서, 동일한 입력 영상의 매 프레임마다 동일한 값을 갖는 모든 단일 픽셀은, 화면(screen)에서 도트 모아레(dot moire)(LSB가 10일 때) 또는 쿼드 도트(quad dot)(LSB가 01 또는 11일 때)와 같은 일정 패턴으로 관찰된다. 따라서, 이 같은 정적 방법은 컬러 디더링에는 거의 사용되지 않는다.

2차원 디더 알고리즘을 보강한, 종래의 3차원 디더 알고리즘이 여기에서 설명된다. 3차원 디더는, 공간영역에서의 디더 뿐만 아니라 시간영역(temporal domain)에 대한 디더 또한 제공해 준다. 화면에 대한 동적 디더시, 특히 빠른 응답을 가지는 패널에서는 픽셀들의 이동이 관찰된다. 일반적인 3차원 디더 방법의 기본 관찰 유닛 역시 4 개의 픽셀들을 포함하는 2x2 블록이 된다. 각각의 LSB 2-비트가 10일 때, 일반적인 3차원 디더 방법은 제1 수평 스캔 라인(first horizontal scan line)에서 좌측과 우측으로 이동하는 픽셀들의 이동과, 제2 수평 스캔 라인(second horizontal scan line)에서 우측과 좌측으로 이동하는 픽셀들의 이동이 제공된다. 각각의 LSB 2-비트가 01 또는 11일 때, 일반적인 3차원 디더 방법은 다음과 같은 3개의 기본적인 접근법을 가지게 된다.

3차원 디더를 위한 첫 번째 종래 방법은, 연속된 프레임들의 모든 2x2 블록들에 대해 픽셀의 이동을 상부-좌측, 상부-우측, 하부-우측, 및 하부-좌측으로 수행하는 것이다. 3차원 디더를 위한 두 번째 종래 방법은, 연속된 프레임들의 모든 2x2 블록들에 대해 픽셀의 이동을 상부-좌측, 하부-우측, 하부-좌측, 및 상부-우측으로 수행하는 것이다. 3차원 디더를 위한 세 번째 종래 방법은, 연속된 프레임들의 모든 2x2 블록들에 대해 픽셀의 이동을 상부-좌측, 하부-좌측, 상부-우측, 및 하부-우측으로 수행하는 것이다. 도 2a 내지 2c에 도시된 테이블들에는 앞에서 설명한 바와 같은 일반적인 3차원 방법에서 수행되는 방법들이 표시되어 있다.

3차원 디더가 일반적으로 가지고 있는 문제점은, LSB가 10일 때 아무 문제도 없다가, LSB가 01이면 첫 번째 방식(도 2a)이나 두 번째 방식(도2b)이 수행될 때 수평라인들이 움직이게 된다는 점이다. 그리고, 모든 2x2 블록들이 같은 방향으로 움직일 때, 첫 번째 또는 세 번째(도 2c) 방식이 적용되면 수평 그레이-256 패턴에서 에지가 디더링 된다는 점이다. 따라서, 3차원 디더의 문제점은 위의 3가지 방식 모두에서 발견된다.

본 발명이 이루고자 하는 기술적 과제는 화면에서 프레임들간의 수평 및/또는 수직 라인들의 이동을 제거할 수 있는 3차원 디더 알고리즘을 제공하는데 있다.

본 발명이 이루고자 하는 다른 기술적 과제는 화면에서 프레임들의 에지가 디더링 되는 것을 방지할 수 있는 3차원 디더 알고리즘을 제공하는데 있다.

동적 디더의 문제점을 해결하기 위해, 관찰 유닛(observed unit)은 픽셀들이 더욱 복잡하게 이동될 수 있도록 8 픽셀로 구성된 4x2 블록으로 확장된다. 동적 디더의 주기는 변함 없이 4 프레임으로 구성된다. 본 발명에 따른 3차원 디더 알고리즘은 아래와 같다.

2-비트 LSB가 10일 때, 픽셀의 이동은 항상 위와 아래가 된다. 화면에 평균 2의 값이 제공되면, 앞에서 설명한 바와 같은 문제점은 발생되지 않는다. 2-비트 LSB가 01 또는 11일 때, 픽셀의 이동(01의 경우 캐리가 되고, 11의 경우 캐리가 되지 않음)은 첫 번째 2x2 블록 내에서 상부-좌측, 하부-우측, 하부-좌측, 및 상부-우측으로 순차적으로 이동하고, 다음 2x2 블록 내에서는 하부-좌측, 상부-우측, 상부-좌측, 및 하부-우측으로 순차적으로 이동하여, 4x2 블록을 구성한다. 이와 같은 움직임 방식에서는, 화면에서 1 또는 3의 평균값이 관찰된다. 어떠한 수평 라인도 두 프레임마다 동일한 위치에서 머무르지 않기 때문에, 화면의 픽셀들 또는 라인들의 이동이 화면에서 관찰되지 않게 된다. 뿐만 아니라, 본 발명에 따른 기본 관찰 유닛은 4x2 블록이고, 주변의 2x2 블록들은 서로 다른 동작을 수행하기 때문에, 에지가 디더링 되지 않게 된다. 그러므로, 3차원 디더 문제는 본 발명의 첫 번째 실시예에 의해 해결될 수 있게 된다.

본 발명의 다른 실시예에 의한 디더 알고리즘은, 앞에서 설명한 방법과 유사하지만, 캐리 앨리먼트 이동 규칙은 앞에서 수행된 것과 반대이다. 2-비트 LSB가 10일 때 픽셀의 이동은 위에서 설명된 첫 번째 실시예와 마찬가지로 항상 위 아래로 움직이게 된다. 그 결과, 화면에 2의 평균값이 제공된다. 2-비트 LSB가 01 또는 11일 때, 픽셀의 이동(01의 경우 캐리가 되고, 11의 경우 캐리가 안됨)은 첫 번째 2x2 블록 내에서 상부-좌측, 상부-우측, 하부-좌측, 및 하부-우측으로 순차적으로 이동하고, 다음 2x2 블록 내에서는 하부-좌측, 하부-우측, 상부-좌측, 및 상부-우측으로 순차적으로 이동하여, 4x2 블록을 구성한다. 이와 같은 움직임 방식에서는, 화면에 1 또는 3의 평균값이 관찰된다. 어떠한 수평 라인도 두 프레임마다 동일한 위치에서 머무르지 않기 때문에, 픽셀들 또는 라인들의 이동이 화면에서 관찰되지 않게 된다. 뿐만 아니라, 본 발명에 따른 기본 관찰 유닛은 4x2 블록이고, 주변의 2x2 블록들은 서로 다른 동작을 수행하기 때문에, 에지가 디더링 되지 않게 된다. 그러므로, 3차원 디더 문제는 본 발명의 두 번째 실시예에 의해 해결될 수 있게 된다.

이상에서, 종래 기술에 대한 문제점과 본 발명의 이점이 간단히 설명되었다. 본 기술 분야의 통상의 지식을 가진 자라면 아래의 설명 및 도면과, 청구항으로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 것은 자명하다.

(실시예)

도 3a 및 3b를 참조하면, 본 발명의 바람직한 실시예에 따른 3차원 디더 알고리즘을 나타내는 테이블들이 제시되어 있다.

본 발명의 바람직한 실시예에 있어서, 관찰 유닛은 픽셀들이 더욱 복잡하게 이동될 수 있도록 8 픽셀로 구성된 4x2 블록으로 확장된다. 동적 디더의 주기는 변함 없이 4 프레임으로 구성된다. 본 발명에 따른 3차원 디더 알고리즘은 아래와 같다.

먼저 도3a를 참조하면, 2-비트 LSB가 10일 때, 픽셀의 이동은 항상 위 아래로 이동된다. 2-비트 LSB가 10일 때, 픽셀의 이동은 항상 위 아래로 이동된다. 화면에 평균 2의 값이 제공되면, 앞에서 설명한 바와 같은 문제점은 발생되지 않는다. 2-비트 LSB가 01 또는 11일 때, 픽셀의 이동(01의 경우 캐리가 되고, 11의 경우 캐리가 되지 않음)은 첫 번째 2x2 블록 내에서 상부-좌측, 하부-우측, 하부-좌측, 및 상부-우측으로 순차적으로 이동하고, 다음 2x2 블록 내에서는 하부-좌측, 상부-우측, 상부-좌측, 및 하부-우측으로 순차적으로 이동하여, 4x2 블록을 구성한다. 이와 같은 움직임 방식에서는, 화면에 1 또는 3의 평균값이 관찰된다. 어떠한 수평 라인도 두 프레임마다 동일한 위치에서 머무르지 않기 때문에, 픽셀들 또는 라인들의 이동이 화면에서 관찰되지 않게 된다. 뿐만 아니라, 본 발명에 따른 기본 관찰 유닛은 4x2 블록이고, 주변의 2x2 블록들은 서로 다른 동작을 수행하기 때문에, 에지가 디더링 되지 않게 된다. 그러므로, 3차원 디더 문제는 본 발명의 첫 번째 실시예에 의해 해결될 수 있게 된다.

도 3b를 참조하면, 본 발명의 다른 실시예에 의한 디더 알고리즘은, 앞에서 설명한 방법과 유사하지만, 캐리 앨리먼트 이동 규칙은 앞에서 수행된 것과 반대이다. 2-비트 LSB가 10일 때 픽셀의 이동은 위에서 설명된 첫 번째 실시예와 마찬가지로 항상 위 아래로 이동된다. 그 결과, 화면에 2의 평균값이 제공된다. 2-비트 LSB가 01 또는 11일 때, 픽셀의 이동(01의 경우 캐리가 되고, 11의 경우 캐리가 안됨)은 첫 번째 2x2 블록 내에서 상부-좌측, 상부-우측, 하부-좌측, 및 하부-우측으로 순차적으로 이동하고, 다음 2x2 블록 내에서는 하부-좌측, 하부-우측, 상부-좌측, 및 상부-우측으로 순차적으로 이동하여, 4x2 블록을 구성한다. 이와 같은 움직임 방식에서는, 화면에 1 또는 3의 평균값이 관찰된다. 어떠한 수평 라인도 두 프레임마다 동일한 위치에서 머무르지 않기 때문에, 픽셀들 또는 라인들의 이동이 화면에서 관찰되지 않게 된다. 뿐만 아니라, 본 발명에 따른 기본 관찰 유닛은 4x2 블록이고, 주변의 2x2 블록들은 서로 다른 동작을 수행하기 때문에, 에지가 디더링 되지 않게 된다. 그러므로, 3차원 디더 문제는 본 발명의 두 번째 실시예에 의해 해결될 수 있게 된다.

이상에서, 종래 기술에 대한 문제점과 본 발명의 이점이 간단히 설명되었다. 본 기술 분야의 통상의 지식을 가진 자라면 아래의 설명 및 도면과, 청구항으로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 것은 자명하다.

이상과 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

이상과 같은 본 발명에 의하면, 화면에서 프레임들간의 수평 및/또는 수직 라인들의 이동을 제거할 수 있고, 프레임들의 에지가 디더링 되는 것을 방지할 수 있다.

도 1은 일반적인 2차원 디더 알고리즘을 보여주는 테이블;

도2a 내지 2c는 일반적인 3차원 디더 알고리즘을 보여주는 테이블들; 그리고

도3a 및 3b는 본 발명의 바람직한 실시예에 따른 3차원 디더 알고리즘을 보여주는 테이블들이다.

Claims (6)

1. 영상에 대한 4-시간 해상도 개선(four-time resolution refinement)을 위해, 각각이 복수 개의 비트로 구성된 복수 개의 픽셀들로 주사되는 복수 개의 프레임들과, 상기 픽셀들의 4x2 블록으로 구성된 관찰 유닛을 포함하고, 상기 관찰 유닛은 제1 서브 유닛과 제2 서브 유닛을 포함하고, 각각의 상기 서브 유닛은 상기 픽셀들의 2x2 블록을 포함하며, 상기 2x2 블록은 상부-좌측 픽셀, 상부-우측 픽셀, 하부-좌측 픽셀, 및 하부-우측 픽셀을 포함하고, 상기 2x2 블록은 상기 상부-좌측 픽셀과 상기 상부-우측 픽셀로 구성된 상부 행(upper row), 및 상기 하부-좌측 픽셀과 상기 하부-우측 픽셀로 구성된 하부 행(lower row)을 포함하는 디더 알고리즘에 있어서:

   상기 관찰 유닛의 상기 제1 서브 유닛의 상기 각각의 픽셀들에 있어서,

   상기 2-비트의 LSB(least significant bits)가 00이면 아무 동작도 수행하지 않고,

   상기 2-비트의 LSB가 01이면, 4-프레임 구간에서 상기 상부-좌측 픽셀, 상기 하부-우측 픽셀, 상기 하부-좌측 픽셀, 및 상기 상부-우측 픽셀이 연속된 형태로 반복되는 제1동작을 수행하고,

   상기 2-비트의 LSB가 10이면, 2-프레임 구간에서 상기 하부 행의 픽셀들과 상기 상부 행의 픽셀들이 연속된 형태로 반복되는 제2동작을 수행하고,

   상기 2-비트의 LSB가 11이면, 상기 제1동작과 동일한 제3동작을 수행하고; 그리고

   상기 관찰 유닛의 상기 제2 서브 유닛의 상기 각각의 픽셀들에 있어서,

   상기 2-비트의 LSB가 00이면 아무 동작도 수행하지 않고,

   상기 2-비트의 LSB가 01이면, 상기 4-프레임 구간에서 상기 하부-좌측 픽셀, 상기 상부-우측 픽셀, 상기 상부-좌측 픽셀, 및 상기 하부-우측 픽셀이 연속된 형태로 반복되는 제4동작을 수행하고,

   상기 2-비트의 LSB가 10이면, 상기 2-프레임 구간에서 상기 제2동작과 동일하게 연속된 형태로 반복되는 제5동작을 수행하고,

   상기 2-비트의 LSB가 11이면, 상기 4-프레임 구간에서 상기 제4동작과 동일하게 연속된 형태로 반복되는 제6동작을 수행하는 것을 특징으로 하는 디더 알고리즘.
2. 제 1 항에 있어서,

   상기 제1동작은 캐리(carry)이고;

   상기 제2동작은 캐리이고;

   상기 제3동작은 비-캐리(none-carry)이고;

   상기 제4동작은 캐리이고;

   상기 제5동작은 캐리이고; 그리고

   상기 제6동작은 비-캐리인 것을 특징으로 하는 디더 알고리즘.
3. 제 2 항에 있어서,

   상기 캐리는 상기 픽셀의 상기 2-비트 LSB를 제외한 나머지 비트들에게 1을 더하고, 상기 2x2 블록의 상기 타 픽셀들의 상기 2-비트 LSB를 제외한 상기 나머지 비트들에게 0을 더하고; 그리고

   상기 비-캐리는 상기 픽셀의 상기 2-비트 LSB를 제외한 상기 나머지 비트들에게 0을 더하고, 상기 2x2 블록의 상기 타 픽셀들의 상기 2-비트 LSB를 제외한 상기 나머지 비트들에게 1을 더하는 것을 특징으로 하는 디더 알고리즘.
4. 영상에 대한 4-시간 해상도 개선(four-time resolution refinement)을 위해, 각각이 복수 개의 비트로 구성된 복수 개의 픽셀들로 주사되는 복수 개의 프레임들과, 상기 픽셀들의 4x2 블록으로 구성된 관찰 유닛을 포함하고, 상기 관찰 유닛은 제1 서브 유닛과 제2 서브 유닛을 포함하고, 각각의 상기 서브 유닛은 상기 픽셀들의 2x2 블록을 포함하며, 상기 2x2 블록은 상부-좌측 픽셀, 상부-우측 픽셀, 하부-좌측 픽셀, 및 하부-우측 픽셀을 포함하고, 상기 2x2 블록은 상기 상부-좌측 픽셀과 상기 상부-우측 픽셀로 구성된 상부 행(upper row), 및 상기 하부-좌측 픽셀과 상기 하부-우측 픽셀로 구성된 하부 행(lower row)을 포함하는 디더 알고리즘에 있어서:

   상기 관찰 유닛의 상기 제1 서브 유닛의 상기 각각의 픽셀들에 있어서,

   상기 2-비트의 LSB(least significant bits)가 00이면 아무 동작도 수행하지 않고,

   상기 2-비트의 LSB가 01이면, 4-프레임 구간에서 상기 상부-좌측 픽셀, 상기 상부-우측 픽셀, 상기 하부-좌측 픽셀, 및 상기 하부-우측 픽셀이 연속된 형태로 반복되는 제1동작을 수행하고,

   상기 2-비트의 LSB가 10이면, 2-프레임 구간에서 상기 하부 행과 상기 상부 행으로 연속된 형태로 반복되는 제2동작을 수행하고,

   상기 2-비트의 LSB가 11이면, 상기 제1동작과 동일한 제3동작을 수행하고; 그리고

   상기 관찰 유닛의 상기 제2 서브 유닛의 상기 각각의 픽셀들에 있어서,

   상기 2-비트의 LSB가 00이면 아무 동작도 수행하지 않고,

   상기 2-비트의 LSB가 01이면, 상기 4-프레임 구간에서 상기 하부-좌측 픽셀, 상기 하부-우측 픽셀, 상기 상부-좌측 픽셀, 및 상기 상부-우측 픽셀이 연속된 형태로 반복되는 제4동작을 수행하고,

   상기 2-비트의 LSB가 10이면, 상기 제2동작과 동일한 제5동작을 수행하고,

   상기 2-비트의 LSB가 11이면, 상기 제4동작과 동일한 제6동작을 수행하는 것을 특징으로 하는 디더 알고리즘.
5. 제 4 항에 있어서,

   상기 제1동작은 캐리(carry)이고;

   상기 제2동작은 캐리이고;

   상기 제3동작은 비-캐리(none-carry)이고;

   상기 제4동작은 캐리이고;

   상기 제5동작은 캐리이고; 그리고

   상기 제6동작은 비-캐리인 것을 특징으로 하는 디더 알고리즘.
6. 제 5 항에 있어서,

   상기 캐리는 상기 픽셀의 상기 2-비트 LSB를 제외한 나머지 비트들에게 1을 더하고, 상기 2x2 블록의 상기 타 픽셀들의 상기 2-비트 LSB를 제외한 상기 나머지 비트들에게 0을 더하고; 그리고

   상기 비-캐리는 상기 픽셀의 상기 2-비트 LSB를 제외한 상기 나머지 비트들에게 0을 더하고, 상기 2x2 블록의 상기 타 픽셀들의 상기 2-비트 LSB를 제외한 상기 나머지 비트들에게 1을 더하는 것을 특징으로 하는 디더 알고리즘.