KR20050105831A - Method for fabricating semiconductor device - Google Patents

Method for fabricating semiconductor device Download PDF

Info

Publication number
KR20050105831A
KR20050105831A KR1020040031103A KR20040031103A KR20050105831A KR 20050105831 A KR20050105831 A KR 20050105831A KR 1020040031103 A KR1020040031103 A KR 1020040031103A KR 20040031103 A KR20040031103 A KR 20040031103A KR 20050105831 A KR20050105831 A KR 20050105831A
Authority
KR
South Korea
Prior art keywords
wafer
word line
ion implantation
source
drain
Prior art date
Application number
KR1020040031103A
Other languages
Korean (ko)
Inventor
김봉수
진승우
노경봉
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040031103A priority Critical patent/KR20050105831A/en
Publication of KR20050105831A publication Critical patent/KR20050105831A/en

Links

Classifications

    • EFIXED CONSTRUCTIONS
    • E01CONSTRUCTION OF ROADS, RAILWAYS, OR BRIDGES
    • E01CCONSTRUCTION OF, OR SURFACES FOR, ROADS, SPORTS GROUNDS, OR THE LIKE; MACHINES OR AUXILIARY TOOLS FOR CONSTRUCTION OR REPAIR
    • E01C9/00Special pavings; Pavings for special parts of roads or airfields
    • E01C9/08Temporary pavings
    • EFIXED CONSTRUCTIONS
    • E01CONSTRUCTION OF ROADS, RAILWAYS, OR BRIDGES
    • E01CCONSTRUCTION OF, OR SURFACES FOR, ROADS, SPORTS GROUNDS, OR THE LIKE; MACHINES OR AUXILIARY TOOLS FOR CONSTRUCTION OR REPAIR
    • E01C11/00Details of pavings
    • E01C11/02Arrangement or construction of joints; Methods of making joints; Packing for joints
    • EFIXED CONSTRUCTIONS
    • E01CONSTRUCTION OF ROADS, RAILWAYS, OR BRIDGES
    • E01CCONSTRUCTION OF, OR SURFACES FOR, ROADS, SPORTS GROUNDS, OR THE LIKE; MACHINES OR AUXILIARY TOOLS FOR CONSTRUCTION OR REPAIR
    • E01C2201/00Paving elements
    • E01C2201/02Paving elements having fixed spacing features

Landscapes

  • Engineering & Computer Science (AREA)
  • Architecture (AREA)
  • Civil Engineering (AREA)
  • Structural Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 소오스/드레인(source/drain) 형성을 위한 이온주입 공정에서 트위스트 각도(twist angle)를 조정하여 소오스/드레인이 워드라인(word line)의 좌우 방향에 대칭적으로 형성하도록 함으로써, 워드라인의 온/오프(on/off) 특성을 향상시킬 수 있는 반도체소자의 제조방법에 관해 개시한다.The present invention adjusts the twist angle in the ion implantation process for source / drain formation so that the source / drain is formed symmetrically in the left and right directions of the word line, thereby providing a word line. A method of manufacturing a semiconductor device capable of improving the on / off characteristic of the present invention.

개시된 본 발명에 따른 반도체소자의 제조방법은 워드라인이 플랫존에 평행인 웨이퍼를 제공하는 단계와, 웨이퍼를 매엽식 장비 내로 이송한 다음, 상기 웨이퍼에 트위스트각을 0°로 이온주입을 실시하여 상기 워드라인의 좌우방향에 대칭인 소오스/드레인을 형성하는 단계를 포함한다.In the method of manufacturing a semiconductor device according to the present invention, the step of providing a wafer in which the word line is parallel to the flat zone, transferring the wafer into the sheet-type equipment, and ion implanting the wafer at a twist angle of 0 ° Forming a source / drain symmetrical to the left and right directions of the word line.

Description

반도체소자의 제조방법{METHOD FOR FABRICATING SEMICONDUCTOR DEVICE}Manufacturing method of semiconductor device {METHOD FOR FABRICATING SEMICONDUCTOR DEVICE}

본 발명은 반도체 소자를 제조하는 기법에 관한 것으로, 더욱 상세하게는 소오스/드레인(source/drain) 형성을 위한 이온주입 공정에서 트위스트 각도(twist angle)를 조정하여 소오스/드레인이 워드라인(word line)의 좌우 방향에 대칭적으로 형성하도록 함으로써, 워드라인의 온/오프(on/off) 특성을 향상시킬 수 있는 반도체소자의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a technique for manufacturing a semiconductor device, and more particularly, by adjusting a twist angle in an ion implantation process for source / drain formation. The present invention relates to a semiconductor device manufacturing method capable of improving the on / off characteristics of a word line by forming symmetrically in the left and right directions.

현재 반도체소자의 웰형성 공정에서 문턱전압 조절을 위한 이온주입 공정과 소오스/드레인 형성을 위한 이온주입 공정에 있어서, (100)방향의 실리콘 웨이퍼를 사용할 경우 웨이퍼 전면에 불균일하게 발생하는 채널링(channeling)현상을 막기 위해 틸트(tilt)이온주입 방법과 함께 트위스트(twist)이온주입 방법을 사용하고 있다.In the ion implantation process for controlling the threshold voltage and the ion implantation process for forming the source / drain in the well forming process of semiconductor devices, when a silicon wafer in the (100) direction is used, channeling occurs unevenly on the entire surface of the wafer. In order to prevent the phenomenon, a twist ion implantation method is used along with a tilt ion implantation method.

도 1은 종래기술에 따른 문제점을 설명하기 위한 도면으로서, 22°의 트위스트각을 사용하여 소스/드레인 정션 이온주입 시, 소스/드레인이 불규칙한 스캐터링(scattring) 발생으로 형성된 비대칭된 것을 보인 것이다. 도 1에서, 도면부호 1은 액티브영역을, 도면부호 2는 워드라인을, 도면부호 a는 비대칭 소스/드레인을 각각 나타낸 것이다.1 is a view for explaining a problem according to the prior art, it is shown that when the source / drain junction ion implantation using a twist angle of 22 °, the source / drain is asymmetrical formed by the occurrence of irregular scattering (scattring). In Fig. 1, reference numeral 1 denotes an active region, reference numeral 2 denotes a word line, and reference numeral a denotes an asymmetric source / drain.

통상적으로, 종래의 기술에서는 반도체소자의 워드라인은 웨이퍼의 플랫존(flat zone)에 수직이거나 평행한 방향으로 형성하게 되는데, 워드라인이 형성된 이후에 진행하게 되는 소오스/드레인 이온주입의 경우, 도 1에 도시된 바와 같이, 트위스트각을 부적절하게 사용하게 되면 빔 스캠(beam scan)방식으로 진행되는 이온주입 과정에서 워드라인(2)의 사이드월 방향의 불규칙한 스캐터링에 의해 워드라인92)이 한 방향으로만 더 깊게 이온주입되는 현상이 발생된다. 결과적으로, 소오스/드레인이 비대칭(asymmetric)하게 형성된다. 이렇게 되면 워드라인의 문턱전압이 쉬프트(shaft)하게 되어 온/오프(on/off) 특성이 나빠지게되며, 핫캐리어(hot carrier)의 심화로 인한 리플래쉬 드롭(reflash drop), tWR(Write Rrecovery time)특성이 나빠지게 되어 수율 개선에 악영향을 미치게 되는 문제점이 있다. In general, in the related art, the word line of the semiconductor device is formed in a direction perpendicular to or parallel to the flat zone of the wafer. In the case of source / drain ion implantation that proceeds after the word line is formed, FIG. As shown in Fig. 1, when the improper use of the twist angle causes the word line 92 to be distorted due to irregular scattering in the sidewall direction of the word line 2 during the ion implantation process performed by the beam scan method. The ion implantation occurs deeper only in the direction. As a result, the source / drain is formed asymmetrically. In this case, the threshold voltage of the word line is shifted and the on / off characteristic is deteriorated, and the flash drop and tWR (write rrecovery) caused by the deepening of the hot carrier are worsened. There is a problem that the time characteristics become worse and adversely affect the yield improvement.

따라서, 상기 문제점을 해결하고자, 본 발명의 목적은 100방향의 실리콘 웨이퍼를 사용하는 경우 소오스/드레인 형성을 위한 이온주입 공정에서 트위스트 각도를 조정하여 소오스/드레인이 대칭적으로 형성하도록 함으로써, 워드라인의 온/오프 특성을 향상시킬 수 있는 반도체소자의 제조방법을 제공하려는 것이다. Accordingly, in order to solve the above problem, an object of the present invention is to adjust the twist angle in the ion implantation process for forming the source / drain when the silicon wafer in the 100 direction is used, thereby forming the source / drain symmetrically, thereby making the word line To provide a method of manufacturing a semiconductor device that can improve the on / off characteristics of.

상기 목적을 달성하고자, 본 발명에 따른 반도체소자의 제조방법은 워드라인이 플랫존에 평행인 웨이퍼를 제공하는 단계와, 웨이퍼를 매엽식 장비 내로 이송한 다음, 상기 웨이퍼에 트위스트각을 0°로 이온주입을 실시하여 상기 워드라인의 좌우방향에 대칭인 소오스/드레인을 형성하는 단계를 포함하는 것을 특징으로 한다. 상기 이온주입 공정 이전에, 상기 워드라인 상에 버퍼막을 형성하는 단계를 추가한다.In order to achieve the above object, the method of manufacturing a semiconductor device according to the present invention comprises the steps of providing a wafer in which the word line is parallel to the flat zone, and transfer the wafer into the sheet-type equipment, and then the twist angle to the wafer to 0 ° Performing ion implantation to form a source / drain symmetrical to the left and right directions of the word line. Prior to the ion implantation process, a step of forming a buffer film on the word line is added.

상기 이온주입 공정은, 틸트각을 0°~9°로 사용한다.In the ion implantation step, the tilt angle is used at 0 ° to 9 °.

상기 이온주입 공정은, 도우즈량을 1.0E12(ions/㎠)~5.0E13(ions/㎠)로 실시하고, 도판트로는 31P,75As 및 122Sb 중 어느 하나를 사용한다.In the ion implantation step, the dose is 1.0E12 (ions / cm 2) to 5.0E13 (ions / cm 2), and one of 31 P, 75 As and 122 Sb is used as the dopant.

상기 이온주입 공정은, 로테이션을 2회, 4회, 8회 및 16회로 나눠 진행한다.The ion implantation process proceeds by dividing the rotation twice, four times, eight times, and sixteen times.

본 발명에 따른 반도체소자의 제조방법은 워드라인이 플랫존에 평행인 웨이퍼를 제공하는 단계와, 웨이퍼를 배치식 장비 내로 이송한 다음 웨이퍼에 트위스트각을 53~63°로 이온주입을 실시하여 상기 워드라인의 좌우방향에 대칭인 소오스/드레인을 형성하는 단계를 포함하는 것을 특징으로 한다.The method of manufacturing a semiconductor device according to the present invention includes the steps of providing a wafer in which the word line is parallel to the flat zone, transferring the wafer into a batch apparatus, and ion implanting the wafer at a twist angle of 53 to 63 °. Forming a source / drain symmetrical to the left and right directions of the word line.

본 발명에 따른 반도체소자의 제조방법은 워드라인이 플랫존에 수직인 웨이퍼를 제공하는 단계와, 웨이퍼를 매엽식 장비 내로 이송한 다음, 상기 웨이퍼에 트위스트각을 90°로 이온주입을 실시하여 상기 워드라인의 좌우방향에 대칭인 소오스/드레인을 형성하는 단계를 포함하는 것을 특징으로 한다.The method of manufacturing a semiconductor device according to the present invention includes the steps of providing a wafer whose word line is perpendicular to the flat zone, transferring the wafer into a sheet type equipment, and ion implanting the wafer at a twist angle of 90 °. And forming a source / drain symmetrical in the left and right directions of the word line.

본 발명에 따른 반도체소자의 제조방법은 워드라인이 플랫존에 수직인 웨이퍼를 제공하는 단계와, 웨이퍼를 배치식 장비 내로 이송한 다음 상기 웨이퍼에 트위스트각을 0~63°로 진행하여 상기 워드라인의 좌우방향에 대칭인 소오스/드레인을 형성하는 단계를 포함하는 것을 특징으로 한다.The method of manufacturing a semiconductor device according to the present invention includes the steps of providing a wafer in which the word line is perpendicular to the flat zone, transferring the wafer into a batch type equipment, and then proceeding a twist angle to the wafer at 0 to 63 °. Forming a source / drain symmetric in the left and right direction of the.

(실시예)(Example)

첨부된 도면을 참고로 하여 본 발명에 따른 반도체소자의 제조방법을 설명하면 다음과 같다.Hereinafter, a method of manufacturing a semiconductor device according to the present invention will be described with reference to the accompanying drawings.

본 발명은 100방향의 실리콘 웨이퍼를 사용하는 반도체소자의 경우, 채널링을 피하기 위해 틸트 이온주입을 진행할 때 적용되는 트위스트각을 소스/드레인 정션 형성을 위한 이온주입에도 그대로 적용함에 따라 발생되는 비대칭 소스/드레인 정션을 개선하기 위한 것으로서, 트위스트각을 조정하여 대칭 소스/드레인 정션을 형성함으로써, 리버스 모드(reverse mode), 포워드 모드(forward mode)의 문턱전압을 동일하여 하여 워드라인의 온/오프 특성을 개선시킬 수 있다.According to the present invention, in the case of a semiconductor device using a silicon wafer in a 100 direction, an asymmetrical source / generated by applying the twist angle applied when the tilt ion implantation is performed to avoid channeling also in the ion implantation for source / drain junction formation. In order to improve the drain junction, by adjusting the twist angle to form a symmetrical source / drain junction, the threshold voltages of the reverse mode and the forward mode are the same to improve on / off characteristics of the word line. Can be improved.

도 2는 본 발명의 일 실시예에 따른 반도체소자의 이온주입방법을 설명하기 위한 도면이다.2 is a view for explaining an ion implantation method of a semiconductor device according to an embodiment of the present invention.

또한, 도 3및 도 4는 이온주입 공정을 보인 공정단면도로서, 도 3은 버퍼막없이 이온주입이 진행되는 경우를, 도 4는 버퍼막을 이용하여 이온주입이 진행되는 경우를 각각 보인 것이다.3 and 4 are process cross-sectional views illustrating the ion implantation process, in which FIG. 3 illustrates a case where ion implantation proceeds without a buffer film, and FIG. 4 illustrates a case where ion implantation proceeds using a buffer film.

본 발명의 일 실시예에 따른 반도체소자의 제조방법은, 도 2에 도시된 바와 같이, 먼저 액티브영역(11) 및 워드라인(13)이 각각 구비된 웨이퍼(10)를 제공한다. 이때, 상기 워드라인(13)은 웨이퍼(10)의 플랫존(10a)에 평행인 방향으로 배열된다.In the method of manufacturing a semiconductor device according to an embodiment of the present invention, as shown in FIG. 2, first, a wafer 10 having an active region 11 and a word line 13 is provided. In this case, the word line 13 is arranged in a direction parallel to the flat zone 10a of the wafer 10.

이어, 상기 웨이퍼(10)를 매엽식 장비(미도시) 내로 이송한 다음, 상기 웨이퍼에 트위스트각을 0°로 이온주입을 실시하여 상기 워드라인(13)의 좌우방향에 대칭인 소오스/드레인(b)을 형성한다. 여기서, 상기 소오스/드레인(b)은 빔 스캔 시 사이드 월 방향에 대한 불규칙한 스케터링이 제거된다.Subsequently, the wafer 10 is transferred into a sheet type equipment (not shown), and then ion implanted into the wafer with a twist angle of 0 ° so that source / drain symmetrical in the left and right directions of the word line 13 is formed. b) is formed. Here, in the source / drain (b), irregular scattering in the sidewall direction is removed during the beam scan.

이때, 상기 이온주입 공정 이전에, 도 4에 도시된 바와 같이 상기 워드라인(13) 상에 버퍼막(14)을 1000Å두께 이하로 형성한 다음, 상기 버퍼막(14)을 사용하여 이온주입을 진행하거나, 또는, 도 3에 도시된 바와 같이, 버퍼막없이 이온주입 공정을 진행할 수 있다. 여기서, 버퍼막을 사용하지 않고 이온주입하는 경우, 도우즈량을 1.0E12(ions/㎠)~5.0E13(ions/㎠)로 실시하고 도판트(dopant)로는 31P,75As, 122Sb를 사용한다. In this case, before the ion implantation process, as shown in FIG. 4, the buffer layer 14 is formed on the word line 13 to have a thickness of 1000 μm or less, and then ion implantation is performed using the buffer layer 14. Alternatively, as shown in FIG. 3, the ion implantation process may be performed without a buffer film. Here, in the case of ion implantation without using a buffer film, the dose is 1.0E12 (ions / cm 2) to 5.0E13 (ions / cm 2), and 31 P, 75 As and 122 Sb are used as dopants.

이러한 두 경우, 모두 워드라인(13)의 측면에서 스케터링없이 균일한 빔 스캔으로 이온주입이 진행된다.In both of these cases, ion implantation proceeds in a uniform beam scan without scattering on the side of the word line 13.

또한, 상기 이온주입 공정은, 틸트각을 0°~9°로 사용하고, 로테이션(ratation)을 2회, 4회, 8회 및 16회로 각각 나눠 진행한다.In the ion implantation process, the tilt angle is 0 ° to 9 °, and the rotation is divided into 2, 4, 8, and 16 cycles, respectively.

한편, 상기 웨이퍼를 매엽식 장비가 아닌 배치식 장비(미도시)를 이용하는 경우, 상기 웨이퍼에 트위스트각을 53~63°로 이온주입을 실시하여 상기 워드라인의 좌우방향에 대칭인 소오스/드레인을 형성한다.On the other hand, when the wafer is a batch type device (not shown), rather than a single sheet type device, ion implantation is performed at 53 to 63 ° with a twist angle to the wafer to form a source / drain symmetrical in the left and right directions of the word line. Form.

도 5는 본 발명의 다른 실시예에 따른 반도체소자의 이온주입방법을 설명하기 위한 도면이다.5 is a view for explaining an ion implantation method of a semiconductor device according to another embodiment of the present invention.

본 발명의 다른 실시예에 따른 반도체소자의 이온주입방법은, 도 5에 도시된 바와 같이, 워드라인(23)이 플랫존(20a)에 수직인 웨이퍼(20)를 제공한다. 이어, 상기 웨이퍼(20)를 매엽식장비(미도시) 내로 이송한 다음, 상기 웨이퍼(20)에 트위스트각을 90°로 이온주입을 실시하여 상기 워드라인(23)의 좌우방향에 대칭인 소오스/드레인(c)을 형성한다. 이때, 상기 소오스/드레인(c)은 빔 스캔 시 사이드 월 방향에 대한 불규칙한 스케터링이 제거된다.According to the ion implantation method of the semiconductor device according to another embodiment of the present invention, as shown in FIG. 5, the word line 23 provides a wafer 20 perpendicular to the flat zone 20a. Subsequently, the wafer 20 is transferred into a sheet type equipment (not shown), and ion implantation is performed at 90 ° to the twist angle of the wafer 20 so that the source is symmetrical to the left and right directions of the word line 23. / Drain (c) is formed. At this time, the source / drain (c) is eliminated irregular scattering in the side wall direction during the beam scan.

이때, 상기 이온주입 공정은, 본 발명의 일 실시예 처럼, 버퍼막(미도시)없이 진행할 수도 있고, 버퍼막을 이용하여 진행할 수도 있다. 여기서, 버퍼막을 사용하지 않고 이온주입하는 경우, 도우즈량을 1.0E12(ions/㎠)~5.0E13(ions/㎠)로 실시하고 도판트(dopant)로는 31P,75As, 122Sb를 사용한다. 이러한 두 경우 모두 워드라인(23)의 측면에서 스케터링없이 균일한 빔 스캔으로 이온주입이 진행된다.In this case, the ion implantation process may be performed without a buffer film (not shown), or may be performed using a buffer film, as in an embodiment of the present invention. Here, in the case of ion implantation without using a buffer film, the dose is 1.0E12 (ions / cm 2) to 5.0E13 (ions / cm 2), and 31 P, 75 As and 122 Sb are used as dopants. In both cases, ion implantation proceeds with uniform beam scanning without scattering on the side of the word line 23.

또한, 상기 이온주입 공정은, 이온주입 공정 진행 시 목적에 따라 틸트각을 사용할 수 있으며, 바람직하게는, 틸트각은 0°~9°로 사용한다. In addition, the ion implantation process may use a tilt angle depending on the purpose during the ion implantation process, preferably, the tilt angle is used at 0 ° ~ 9 °.

그리고, 소스/드레인 균일도 개선을 위해 웨이퍼 로테이션을 실시할 수도 있으며, 웨이퍼 로테이션은 2회, 4회, 8회 및 16회로 각각 나눠 진행한다. 여기서, 로테이션을 2회 진행하는 경우 각 회전 시 도우즈(dose)량을 전체 도우즈량의 1/2로 하며, 또한, 로테이션을 4회 진행하는 경우 도우즈량을 전체 도우즈량의 1/4로 한다. 마찬가지로, 로테이션을 8회 진행하는 경우 1/8로, 로테이션을 16회 진행하는 경우 1/16로 진행한다.In addition, wafer rotation may be performed to improve source / drain uniformity, and the wafer rotation is divided into two, four, eight, and sixteen cycles, respectively. In this case, when the rotation is performed twice, the dose amount at each rotation is 1/2 of the total dose, and when the rotation is performed 4 times, the dose is 1/4 of the total dose. . Similarly, if the rotation is progressed 8 times, the process proceeds to 1/8 and if the rotation is progressed 16 times, the process proceeds to 1/16.

한편, 상기 매엽식장비 대신 배치식장비를 적용하는 경우, 트위스트각을 0~63°로 진행하여 상기 워드라인의 좌우방향에 대칭인 소오스/드레인을 형성한다.On the other hand, when the batch type equipment is applied instead of the sheet type equipment, the twist angle is advanced to 0 ~ 63 ° to form a source / drain symmetrical in the left and right directions of the word line.

이상에서와 같이, 본 발명은 소스/드레인 이온주입 공정 시 트위스트각을 조절함으로써, 이온주입 빔 스캔 시 워드라인 사이드월에서 발생될 수 있는 불규칙한 빔 스케터링을 제거하여 대칭 구조의 소스/드레인을 형성할 수 있다.As described above, the present invention adjusts the twist angle during the source / drain ion implantation process, thereby eliminating irregular beam scattering that may occur in the wordline sidewall during the ion implantation beam scan to form a symmetrical source / drain. can do.

따라서, 본 발명은 리버스 모드, 포워드 모드에 대한 워드라인의 문턱전압 변동을 줄이게 되어 온/오프 특성을 개선할 수 있으며, 또한 핫 캐리어특성 및 리플래쉬특성을 개선시켜 수율이 증대되는 이점이 있다.Therefore, the present invention can reduce the on-off threshold voltage fluctuation of the word line for the reverse mode and the forward mode, thereby improving on / off characteristics, and also improving hot carrier characteristics and refresh characteristics to increase yield.

기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다. In addition, this invention can be implemented in various changes within the range which does not deviate from the summary.

도 1은 종래기술에 따른 문제점을 설명하기 위한 도면.1 is a view for explaining a problem according to the prior art.

도 2는 본 발명의 일 실시예에 따른 반도체소자의 이온주입방법을 설명하기 위한 도면.2 is a view for explaining an ion implantation method of a semiconductor device according to an embodiment of the present invention.

도 3및 도 4는 이온주입 공정을 보인 공정단면도.3 and 4 is a cross-sectional view showing the ion implantation process.

도 5는 본 발명의 다른 실시예에 따른 반도체소자의 이온주입방법을 설명하기 위한 도면.5 is a view for explaining an ion implantation method of a semiconductor device according to another embodiment of the present invention.

Claims (8)

워드라인이 플랫존에 평행인 웨이퍼를 제공하는 단계와,Providing a wafer whose wordline is parallel to the flat zone, 상기 웨이퍼를 매엽식 장비 내로 이송한 다음, 상기 웨이퍼에 트위스트각을 0°로 이온주입을 실시하여 상기 워드라인의 좌우방향에 대칭인 소오스/드레인을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 제조방법.And transferring the wafer into the sheet type equipment, and implanting a twist angle at 0 ° into the wafer to form source / drain symmetrical in the left and right directions of the word line. Manufacturing method. 제 1항에 있어서, 상기 이온주입 공정 이전에, 상기 워드라인 상에 버퍼막을 형성하는 단계를 추가하는 것을 특징으로 하는 반도체소자의 제조방법.The method of claim 1, further comprising forming a buffer layer on the word line before the ion implantation process. 제 1항에 있어서, 상기 이온주입 공정은, 틸트각을 0°~9°로 사용하는 것을 특징으로 하는 반도체소자의 제조방법.The method of claim 1, wherein the ion implantation step uses a tilt angle of 0 ° to 9 °. 제 1항에 있어서, 상기 이온주입 공정은, 도우즈량을 1.0E11(ions/㎠)~5.0E13(ions/㎠)로 실시하고, 도판트로는 31P,75As 및 122Sb 중 어느 하나를 사용하는 것을 특징으로 하는 반도체소자의 제조방법.The method of claim 1, wherein the ion implantation step is a dose of 1.0E11 (ions / ㎠) ~ 5.0E13 (ions / ㎠), and as a dopant, any one of 31P, 75As and 122Sb is used. A method of manufacturing a semiconductor device. 제 1항에 있어서, 상기 이온주입 공정은, 로테이션을 2회, 4회, 8회 및 16회로 나눠 진행하는 것을 특징으로 하는 반도체소자의 제조방법.The method of claim 1, wherein the ion implantation process is performed by dividing the rotation twice, four times, eight times, and sixteen times. 워드라인이 플랫존에 평행인 웨이퍼를 제공하는 단계와,Providing a wafer whose wordline is parallel to the flat zone, 상기 웨이퍼를 배치식 장비 내로 이송한 다음, 상기 웨이퍼에 트위스트각을 53~63°로 이온주입을 실시하여 상기 워드라인의 좌우방향에 대칭인 소오스/드레인을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 제조방법.Transferring the wafer into a batch apparatus, and ion implanting the wafer at a twist angle of 53 ° to 63 ° to form a source / drain symmetrical to the left and right directions of the word line. Method of manufacturing a semiconductor device. 워드라인이 플랫존에 수직인 웨이퍼를 제공하는 단계와,Providing a wafer where the wordline is perpendicular to the flat zone, 상기 웨이퍼를 매엽식 장비 내로 이송한 다음, 상기 웨이퍼에 트위스트각을 90°로 이온주입을 실시하여 상기 워드라인의 좌우방향에 대칭인 소오스/드레인을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 제조방법.And transferring the wafer into the sheet type equipment, and implanting a twist angle at 90 ° into the wafer to form source / drain symmetrical to the left and right directions of the word line. Manufacturing method. 워드라인이 플랫존에 수직인 웨이퍼를 제공하는 단계와,Providing a wafer where the wordline is perpendicular to the flat zone, 상기 웨이퍼를 배치식 장비 내로 이송한 다음, 상기 웨이퍼에 트위스트각을 0~63°로 진행하여 상기 워드라인의 좌우방향에 대칭인 소오스/드레인을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 제조방법. Transferring the wafer into a batch device, and then forming a source / drain symmetrical in the left and right directions of the word line by moving the twist angle from 0 ° to 63 ° on the wafer. Manufacturing method.
KR1020040031103A 2004-05-03 2004-05-03 Method for fabricating semiconductor device KR20050105831A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040031103A KR20050105831A (en) 2004-05-03 2004-05-03 Method for fabricating semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040031103A KR20050105831A (en) 2004-05-03 2004-05-03 Method for fabricating semiconductor device

Publications (1)

Publication Number Publication Date
KR20050105831A true KR20050105831A (en) 2005-11-08

Family

ID=37282939

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040031103A KR20050105831A (en) 2004-05-03 2004-05-03 Method for fabricating semiconductor device

Country Status (1)

Country Link
KR (1) KR20050105831A (en)

Similar Documents

Publication Publication Date Title
US8951857B2 (en) Method for implanting ions in semiconductor device
US9450078B1 (en) Forming punch-through stopper regions in finFET devices
US20160190251A1 (en) Finfet conformal junction and high epi surface dopant concentration method and device
KR20070071111A (en) Recess gate transistor structure and manufacturing forming method thereof
US20120256279A1 (en) Method of gate work function adjustment and metal gate transistor
KR20060119188A (en) Method for implanting ions to wafer for manufacturing of semiconductor device and method of fabricating graded junction using the same
KR100689673B1 (en) Method for nonuniformity implant in semiconductor device
KR20090072811A (en) Method of fabricating the semiconductor device having gate spacer layer with uniform thickness
TWI402945B (en) Method for fabricating semiconductor device having bulb-type recessed channel
US20220359723A1 (en) Ion implantation to reduce nanosheet gate length variation
KR20050105831A (en) Method for fabricating semiconductor device
US11205593B2 (en) Asymmetric fin trimming for fins of FinFET device
US7052981B2 (en) Ion implantation method
KR20070062867A (en) Method of fabricating the fin-step typed transistor with uniform doping profile in channel
US20060240579A1 (en) Method for reducing threshold voltage variations due to gate length differences
KR100548567B1 (en) Method for fabricating field effect transistor
KR101972365B1 (en) How to dope pinpets
CN109671778B (en) Fin type semiconductor device and forming method thereof
KR101132297B1 (en) Method for forming gate of semiconductor device
KR100631173B1 (en) Method for fabricating semiconductor device using compensation implant
CN107579000B (en) Method for forming semiconductor structure
TWI567795B (en) Methods for doping finfets
CN103337482A (en) Static random access memory transistor unit manufacturing method capable of adjusting threshold voltage
KR20070002576A (en) Method of manufacturing semiconductor device
KR100379512B1 (en) method for manufacturing of semiconductor device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination