KR20050104833A

KR20050104833A - Method for forming a semiconductor device

Info

Publication number: KR20050104833A
Application number: KR1020040030249A
Authority: KR
Inventors: 이병하; 김선구
Original assignee: 매그나칩 반도체 유한회사
Priority date: 2004-04-29
Filing date: 2004-04-29
Publication date: 2005-11-03
Also published as: KR100575622B1

Abstract

쇼트키 다이오드를 포함하는 반도체 장치의 제조 방법이 개시된다. P형 반도체 기판에 N형 웰 및 N형 플러그를 형성한 후, 소자 분리막을 형성한다. 그리고, 상기 N형 플러그가 형성된 부분의 기판에 N+형 영역을 형성하고, 절연막을 형성한 후, 상기 절연막의 상부 표면과 측벽 및 콘택에 의해 노출된 저면에 장벽 금속막을 연속적으로 형성한다. 이어서, 상기 장벽 금속막 상에 금속막 패턴을 형성한다. 쇼트키 다이오드를 포함하는 반도체 장치를 모오스 트랜지스터를 형성하는 공정으로 형성할 수 있다.A method of manufacturing a semiconductor device including a Schottky diode is disclosed. After forming an N type well and an N type plug in a P type semiconductor substrate, an element isolation film is formed. Then, an N + type region is formed on the substrate in the portion where the N type plug is formed, and after forming an insulating film, a barrier metal film is continuously formed on the upper surface of the insulating film and the bottom surface exposed by the sidewall and the contact. Subsequently, a metal film pattern is formed on the barrier metal film. A semiconductor device including a Schottky diode can be formed by a process of forming a MOS transistor.

Description

Method for forming a semiconductor device

본 발명은 반도체 장치의 제조 방법에 관한 것으로서, 보다 상세하게는 쇼트키 다이오드(schottky diode)를 포함하는 반도체 장치의 제조 방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a semiconductor device including a schottky diode.

일반적으로, 쇼트키 다이오드는 높은 파워를 요구하는 고전압 소자 또는 고전류 소자 등에 주로 적용하고 있다. 구체적으로, 상기 쇼트키 다이오드는 높은 파워를 요구하는 소자들의 주요 특성인 파워 공급에 따른 효율 감소를 보상하고, 높은 동작 프리퀀시(frequency)에서의 특성을 향상시키는데 사용하고 있다.In general, Schottky diodes are mainly applied to high voltage devices or high current devices that require high power. Specifically, the Schottky diode is used to compensate for the reduction in efficiency due to power supply, which is a main characteristic of devices requiring high power, and to improve characteristics at high operating frequency.

도 1a 내지 도 1e는 종래의 반도체 장치의 제조 방법을 나타내는 단면도들이다.1A to 1E are cross-sectional views illustrating a conventional method for manufacturing a semiconductor device.

도 1a를 참조하면, P형 반도체 기판(10)을 마련한다. 그리고, 상기 기판(10)에 N+형의 박막(12)을 형성한다. 이때, 상기 N+형 박막(12)은 산화막의 성장, 포토레지스트 패턴을 사용한 식각과 이온 주입 등을 실시함으로서 형성한다.Referring to FIG. 1A, a P-type semiconductor substrate 10 is prepared. In addition, an N + type thin film 12 is formed on the substrate 10. In this case, the N + type thin film 12 is formed by growing an oxide film, etching using a photoresist pattern, and ion implantation.

도 1b 및 도 1c를 참조하면, 상기 N+형 박막(12)을 갖는 기판(10) 상에 N형의 에피막(14)을 형성한다. 이때, 상기 N형 에피막(14)의 형성에서는 주로 포스포러스를 소스로 사용한다. 그리고, 활성 영역 사이의 절연을 위하여 상기 N형의 에피막(14)에 절연 영역(15)을 형성한다.1B and 1C, an N-type epitaxial film 14 is formed on a substrate 10 having the N + type thin film 12. At this time, in the formation of the N-type epitaxial film 14, phosphorus is mainly used as a source. An insulating region 15 is formed in the N-type epitaxial film 14 to insulate between the active regions.

도 1d 및 도 1e를 참조하면, 상기 절연 영역(15)을 갖는 N형 에피막(14) 상에 후속의 공정을 통하여 형성할 금속 배선과의 연결을 위한 콘택 영역 및 바이폴라 소자의 에미터와 콜렉터 형성을 위한 영역(17)을 노출시키는 콘택을 갖는 절연막 패턴(16)을 형성한다. 그리고, 상기 콘택의 저면에 쇼트키 다이오드로 사용하기 위하여 PtSi막과 같은 장벽막(18)을 형성한 후, 금속 배선으로서 알루미늄막(19)을 형성한다. 이에 따라, 쇼트키 다이오드를 갖는 반도체 장치의 제조가 이루어진다.1D and 1E, emitter and collector of a bipolar element and a contact region for connection with a metal wiring to be formed through a subsequent process on the N-type epitaxial film 14 having the insulating region 15. An insulating film pattern 16 having a contact exposing the region 17 for formation is formed. A barrier film 18 such as a PtSi film is formed on the bottom of the contact for use as a Schottky diode, and then an aluminum film 19 is formed as a metal wiring. Thus, the semiconductor device having the Schottky diode is produced.

그러나, 쇼트키 다이오드를 갖는 반도체 장치를 종래의 방법을 통하여 형성할 경우에는 그 특성이 열화되는 상황이 빈번하게 발생한다. 이는, N+형 박막과 절연 영역을 형성할 때 실시하는 고온 공정에 기인한다.However, when a semiconductor device having a Schottky diode is formed through a conventional method, a situation in which its characteristics deteriorate frequently occurs. This is due to the high temperature process performed when forming the N + type thin film and the insulating region.

본 발명은 모오스 트랜지스터 공정을 통하여 쇼트키 다이오드를 포함하는 반도체 장치를 제조하기 위한 방법을 제공하는데 있다.The present invention provides a method for manufacturing a semiconductor device including a Schottky diode through a MOS transistor process.

상기 목적을 달성하기 위한 본 발명의 반도체 장치의 제조 방법은,The semiconductor device manufacturing method of the present invention for achieving the above object,

P형 반도체 기판에 N형 웰 및 N형 플러그를 형성하는 단계;Forming an N-type well and an N-type plug in the P-type semiconductor substrate;

상기 기판에 상기 N형 플러그가 형성되는 영역은 활성 영역으로 확보하는 소자 분리막을 형성하는 단계;Forming a device isolation layer for securing an area in which the N-type plug is formed on the substrate as an active area;

상기 N형 플러그가 형성된 부분의 기판에 N+형 영역을 형성하는 단계;Forming an N + type region on a substrate of the portion where the N type plug is formed;

상기 활성 영역을 노출시키는 콘택을 갖는 절연막을 형성하는 단계;Forming an insulating film having a contact exposing the active region;

상기 절연막의 상부 표면과 측벽 및 콘택에 의해 노출된 저면에 장벽 금속막을 연속적으로 형성하는 단계; 및Continuously forming a barrier metal film on an upper surface of the insulating film and a bottom surface exposed by sidewalls and contacts; And

상기 장벽 금속막 상에 금속막 패턴을 형성하는 단계를 포함한다.Forming a metal film pattern on the barrier metal film.

특히, 상기 P형 반도체 기판은 보론을 소스로 사용하여 형성하고, 9 내지 12 ohm-cm의 비저항을 갖도록 조정하는 것이 바람직하다.In particular, the P-type semiconductor substrate is formed by using boron as a source, it is preferable to adjust to have a specific resistance of 9 to 12 ohm-cm.

그리고, 상기 N형 웰은 포스포러스를 100 내지 150KeV의 에너지로 1.0E10 내지 1.0E14 atoms/cm²의 도즈량을 갖도록 주입시켜 형성하는 것이 바람직하고, 상기 N형 플러그는 아르제닉을 50 내지 70KeV의 에너지로 5.0E13 내지 5.0E18 atoms/cm²의 도즈량을 갖도록 주입시켜 형성하는 것이 바람직하다.In addition, the N-type well is preferably formed by injecting a phosphorus to have a dose amount of 1.0E10 to 1.0E14 atoms / cm ² at an energy of 100 to 150 KeV. It is preferable to form by inject | pouring so that it may have a dose amount of 5.0E13-5.0E18 atoms / cm < ² > by energy.

아울러, 상기 절연막은 비피에스지(BPSG)막인 것이 바람직하고, 상기 장벽 금속막은 티타늄막, 텅스텐 티타늄막 또는 상기 티타늄막과 텅스텐 티타늄막이 순차적으로 적층된 다층막인 것이 바람직하고, 상기 금속막 패턴은 알루미늄막 패턴인 것이 바람직하다.In addition, the insulating film is preferably a BPSG film, and the barrier metal film is preferably a titanium film, a tungsten titanium film or a multilayer film in which the titanium film and the tungsten titanium film are sequentially stacked, and the metal film pattern is an aluminum film. It is preferable that it is a pattern.

(실시예)(Example)

이하, 본 발명의 바람직한 실시예를 첨부한 도면에 따라서 더욱 상세히 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in more detail with reference to the accompanying drawings.

도 2a 내지 도 2e는 본 발명의 일 실시예에 따른 반도체 장치의 제조 방법을 나타내는 단면도들이다.2A through 2E are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with an embodiment of the present invention.

도 2a를 참조하면, P형 반도체 기판(20)을 마련한다. 상기 P형 반도체 기판(20)은 보론을 소스로 사용하여 형성하고, 약 10 ohm-cm의 비저항을 갖도록 조정한다. 이어서, 초기 산화막을 성장시킨 후, 상기 P형의 반도체 기판(20)에 N형 웰(22)을 형성한다. 상기 N형 웰(22)은 포토레지스트 패턴을 이온 마스크로 사용한 이온 주입에 의해 달성된다. 상기 N형 웰(22)의 형성을 위한 이온 주입은 포스포러스를 약 125 KeV의 에너지로 약 1.0E12 atoms/cm²의 도즈량을 갖도록 실시한다. 이어서, 상기 N형 웰(22)에 N형 플러그(24)를 형성한다. 상기 N형 플러그(24) 또한 포토레지스트 패턴을 이온 마스크로 사용한 이온 주입에 의해 달성된다. 상기 N형 플러그(24)의 형성을 위한 이온 주입은 아르제닉 특히, 75As를 약 60 KeV의 에너지로 약 5.0E15 atoms/cm²의 도즈량을 갖도록 실시한다. 이어서, 상기 N형 웰(22) 및 N형 플러그(24)의 형성을 위하여 주입된 이온을 확산시킨다. 이에 따라, 상기 P형 반도체 기판(20)에 N형 웰(22) 및 N형 플러그(24)가 형성된다.Referring to FIG. 2A, a P-type semiconductor substrate 20 is provided. The P-type semiconductor substrate 20 is formed using boron as a source, and adjusted to have a resistivity of about 10 ohm-cm. Subsequently, after the initial oxide film is grown, an N-type well 22 is formed in the P-type semiconductor substrate 20. The N type well 22 is achieved by ion implantation using a photoresist pattern as an ion mask. Ion implantation for the formation of the N-type well 22 is carried out so that the phosphorus has a dose amount of about 1.0E12 atoms / cm ² with an energy of about 125 KeV. Subsequently, an N-type plug 24 is formed in the N-type well 22. The N-type plug 24 is also achieved by ion implantation using a photoresist pattern as an ion mask. Ion implantation for the formation of the N-type plug 24 is carried out to have an dose amount of about 5.0E15 atoms / cm ² with an energy of about 60 KeV, especially Arsenic. Subsequently, the implanted ions are diffused to form the N-type well 22 and the N-type plug 24. Accordingly, the N-type well 22 and the N-type plug 24 are formed in the P-type semiconductor substrate 20.

도 2b를 참조하면, 활성 영역을 정의하기 위하여 상기 P형 반도체 기판(20)에 소자 분리막(26)을 형성한다. 이때, 상기 소자 분리막(26)은 주로 필드 산화막을 선택한다. 구체적으로, 상기 P형 반도체 기판(20)에 산화막 및 질화막을 순차적으로 형성한 후, 상기 활성 영역으로 정의된 부분에 형성된 질화막을 제거한다. 이어서, 상기 산화막을 성장시킴으로서 소자 분리막(26)으로서의 필드 산화막을 얻는다. 아울러, 상기 산화막을 성장하기 이전에 NF 이온을 주입시킨다. 이는, 상기 필드 산화막에 의한 절연 능력의 향상 및 쇼트키 다이오드의 항복 전압과 누설 전류 특성을 향상시키기 위하여 실시한다. 이어서, 상기 P형 기판(20) 상에 잔류하는 산화막과 질화막을 제거함으로서 상기 필드 산화막으로 이루어지는 소자 분리막(26)을 얻는다. 이때, 상기 소자 분리막(26)에 의해 정의되는 활성 영역의 경우 상기 N형 플러그(24)가 형성된 영역을 포함한다.Referring to FIG. 2B, an isolation layer 26 is formed on the P-type semiconductor substrate 20 to define an active region. In this case, the device isolation layer 26 mainly selects a field oxide layer. Specifically, after the oxide film and the nitride film are formed sequentially on the P-type semiconductor substrate 20, the nitride film formed in the portion defined as the active region is removed. Next, by growing the oxide film, a field oxide film as the device isolation film 26 is obtained. In addition, NF ions are implanted before the oxide film is grown. This is done to improve the insulation capability by the field oxide film and to improve the breakdown voltage and leakage current characteristics of the Schottky diode. Subsequently, the isolation film 26 made of the field oxide film is obtained by removing the oxide film and the nitride film remaining on the P-type substrate 20. In this case, the active region defined by the device isolation layer 26 includes a region where the N-type plug 24 is formed.

도 2c를 참조하면, 상기 N형 플러그(24)가 형성된 부분의 기판(20)에 N+형 영역(28)을 형성한다. 즉, 모오스 트랜지스터의 소스/드레인을 형성하는 공정을 통하여 상기 N+형 영역(28)을 형성하는 것이다. 이때, 상기 N+형 영역(28)의 형성은 포토레지스트 패턴을 이온 마스크로 사용한 이온 주입에 의해 달성된다.Referring to FIG. 2C, an N + type region 28 is formed on the substrate 20 where the N plug 24 is formed. That is, the N + type region 28 is formed through the process of forming the source / drain of the MOS transistor. At this time, the formation of the N + type region 28 is achieved by ion implantation using a photoresist pattern as an ion mask.

도 2d를 참조하면, 상기 활성 영역을 노출시키는 콘택(30a)을 갖는 절연막(30)을 형성한다. 이때, 상기 절연막(30)은 비피에스지막을 주로 선택하고, 상기 콘택(30a)은 활성 영역을 노출시키도록 정의한다. 상기 콘택(30a)을 갖는 절연막(30)의 형성은 주로 적층 및 식각에 의해 달성된다.Referring to FIG. 2D, an insulating film 30 having a contact 30a exposing the active region is formed. In this case, the insulating film 30 is mainly selected to the non-PS layer, and the contact (30a) is defined to expose the active region. Formation of the insulating film 30 having the contact 30a is mainly achieved by lamination and etching.

도 2e를 참조하면, 상기 절연막(30)의 상부 표면과 측벽 및 콘택(30a)에 의해 노출된 저면에 장벽 금속막(32)을 연속적으로 형성한다. 이때, 상기 장벽 금속막(32)은 주로 티타늄막과 텅스텐 티타늄막이 순차적으로 적층된 다층막을 선택한다. 이와 같이, 상기 장벽 금속막(32)을 형성함으로서 상기 활성 영역에는 쇼트키 다이오드로서의 콘택 영역을 확보할 수 있다. 아울러, 상기 장벽 금속막(32) 상에 금속막을 형성한 후, 식각 공정을 실시하여 상기 금속막을 금속막 패턴(34)으로 형성한다. 이때, 상기 금속막은 주로 알루미늄막을 선택하기 때문에, 상기 금속막 패턴(34)의 경우 알루미늄막 패턴으로 이루어진다.Referring to FIG. 2E, the barrier metal film 32 is continuously formed on the top surface and sidewalls of the insulating film 30 and the bottom exposed by the contact 30a. In this case, the barrier metal film 32 mainly selects a multilayer film in which a titanium film and a tungsten titanium film are sequentially stacked. As such, by forming the barrier metal film 32, a contact region as a Schottky diode can be secured in the active region. In addition, after the metal film is formed on the barrier metal film 32, an etching process is performed to form the metal film as the metal film pattern 34. In this case, since the metal film is mainly selected from the aluminum film, the metal film pattern 34 is formed of an aluminum film pattern.

이와 같이, 실시예의 경우에는 모오스 트랜지스터를 형성하는 공정을 쇼트키 다이오드를 포함하는 반도체 장치의 제조 공정을 적용한다.As described above, in the case of the embodiment, the process of forming the MOS transistor is applied to the process of manufacturing a semiconductor device including a Schottky diode.

따라서, 본 발명에 의하면 모오스 트랜지스터를 형성하는 공정을 쇼트키 다이오드를 포함하는 반도체 장치의 제조 공정을 적용함으로서 공정의 단순화 및 공정에서의 비용 절감을 꾀할 수 있다. 때문에, 반도체 장치의 제조에 따른 생산성이 향상되는 효과가 있다.Therefore, according to the present invention, by applying the manufacturing process of the semiconductor device including the Schottky diode in the process of forming the MOS transistor, the process can be simplified and the cost can be reduced. Therefore, there is an effect that the productivity according to the manufacture of the semiconductor device is improved.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the above has been described with reference to a preferred embodiment of the present invention, those skilled in the art will be variously modified and changed within the scope of the present invention without departing from the spirit and scope of the invention described in the claims below. I can understand that you can.

Claims

Forming an N-type well and an N-type plug in the P-type semiconductor substrate;

Forming a device isolation layer for securing an area in which the N-type plug is formed on the substrate as an active area;

Forming an N + type region on a substrate of the portion where the N type plug is formed;

Forming an insulating film having a contact exposing the active region;

Continuously forming a barrier metal film on an upper surface of the insulating film and a bottom surface exposed by sidewalls and contacts; And

Forming a metal film pattern on the barrier metal film.

The method of manufacturing a semiconductor device according to claim 1, wherein the P-type semiconductor substrate is formed by using boron as a source and adjusted to have a resistivity of 9 to 12 ohm-cm.

The method of manufacturing a semiconductor device according to claim 1, wherein the N-type well is formed by injecting a phosphorus with a dose of 1.0E10 to 1.0E14 atoms / cm ² at an energy of 100 to 150 KeV.

The method of manufacturing a semiconductor device according to claim 1, wherein the N-type plug is formed by injecting argenic with a dose of 5.0E13 to 5.0E18 atoms / cm ² at an energy of 50 to 70 KeV.

The method of manufacturing a semiconductor device according to claim 1, wherein the insulating film is a BPSG film.

The method of manufacturing a semiconductor device according to claim 1, wherein the barrier metal film is a titanium film, a tungsten titanium film or a multilayer film in which the titanium film and the tungsten titanium film are sequentially stacked.

The method of manufacturing a semiconductor device according to claim 1, wherein the metal film pattern is an aluminum film pattern.