KR20050097665A

KR20050097665A - Apparatus for controlling of gate bias voltage in rf/microwave doherty amplifier

Info

Publication number: KR20050097665A
Application number: KR1020040022871A
Authority: KR
Inventors: 김진성; 차정현; 김범만; 김상훈; 이종성
Original assignee: 삼성전자주식회사
Priority date: 2004-04-02
Filing date: 2004-04-02
Publication date: 2005-10-10

Abstract

본 발명은 평균 전력에 따라 바이어스가 적응 제어되는 전력 증폭 장치를 제시한다. 상기 본 발명은 캐리어 증폭기와, 피킹 증폭기를 포함하는 도허티 증폭기(Doherty Amplifier)에 있어서, 입력단의 커플러로부터 RF 입력 신호에서 포락선 신호를 검출하여 이를 쉐이핑 신호로 변환하고, 이후 상기 쉐이핑된 신호를 평균 전력선 형태의 신호로 변환하여 상기 캐리어 증폭기 및 피킹 증폭기의 각 게이트 바이어스 전압에 평균 전력을 제공하는 적응 바이어스 제어회로를 포함함을 특징으로 한다. The present invention provides a power amplification apparatus in which the bias is adaptively controlled according to the average power. The present invention provides a Doherty Amplifier including a carrier amplifier and a peaking amplifier, which detects an envelope signal in an RF input signal from a coupler of an input stage and converts the envelope signal into a shaping signal, and then converts the shaped signal into an average power line. And an adaptive bias control circuit which converts the signal into a form of signal and provides an average power to each gate bias voltage of the carrier amplifier and the peaking amplifier.

Description

Apparatus for controlling of gate bias voltage in RF / Microwave Doherty amplifier

본 발명은 기지국(Base station) 시스템에서 적용되는 전력 증폭기에 관한 것으로서, 특히 상기 전력 증폭기의 효율 및 선형 특성을 향상시킬 수 있도록 하는 초고주파 도허티 증폭기에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power amplifier applied in a base station system, and more particularly, to an ultra-high frequency Doherty amplifier for improving the efficiency and linear characteristics of the power amplifier.

일반적으로 당업자에게 잘 알려져 있는 바와 같이, 도허티 증폭기(Doherty Amplifier)는 대전력 송신기의 고능률 변조방식에 사용되는 증폭기의 하나로서, B급 증폭기, C급 증폭기, 임피던스 반전 회로의 조합에 의해서 양극효율을 향상시킬 수 있는 증폭기이다. 이러한 도허티 증폭기는 반송파를 직선 증폭하는 반송파관과 정치변조(正則變調)시켰을 때의 피크 신호만을 증폭하는 피크 증폭관을 구비하며, 양쪽의 출력은 부하에서 합쳐지도록 반송파관의 그리드 측에는 90° 이상회로(移相回路)를, 출력 측에는 임피던스 반전 회로를 사용하고 있다.As is well known to those skilled in the art, the Doherty Amplifier is one of the amplifiers used in the high efficiency modulation method of a large power transmitter. The anode efficiency is a combination of a class B amplifier, a class C amplifier, and an impedance inversion circuit. It can improve the amplifier. The Doherty amplifier has a carrier tube for linearly amplifying a carrier and a peak amplifier tube for amplifying only peak signals when stationary modulated. The output of both circuits is 90 ° or more on the grid side of the carrier tube so that the outputs are combined at the load. The impedance inversion circuit is used for the output side.

여기서, 증폭기 등급(Amplifier classes)에 대해 간단히 살펴보면 다음과 같다. 즉, 전력 증폭기(Power Amplifier)는 출력단의 설계에 의하여 기본적으로 분류된다. 상기 분류는 신호가 동작하는 각 사이클 동안 출력 장치가 동작 시간의 양에 기초한다. 또한 바이어스 전류(어떠한 신호를 가지지 않은 출력 장치에서 흐른 전류의 양)의 관점에서 정의된다. 이러한 관점에서 증폭기의 등급에 따라 A급, B급, C급, AB급 등의 증폭기로 분류될 수 있다. 이하의 설명에서는 AB급(이하 "Class AB"라 칭한다) 증폭기에 대한 실시예로 설명한다. 이는 후술되는 본 발명의 대비에서 Class AB 증폭기의 실시예가 적용되므로, 이하의 설명에서 Class AB 증폭기에 대해서만 설명하며, 다른 등급의 증폭기에 대한 설명은 생략하기로 한다.Here, the amplifier classes are briefly described as follows. That is, power amplifiers are basically classified by the design of the output stage. The classification is based on the amount of time the output device is operating during each cycle of signal operation. It is also defined in terms of bias current (the amount of current flowing in the output device with no signal). In this respect, the class of amplifiers can be classified into class A, B, C, AB class amplifiers. In the following description, an embodiment of an AB class (hereinafter referred to as "Class AB") amplifier will be described. Since the embodiment of the Class AB amplifier is applied in the contrast of the present invention described below, only the Class AB amplifier will be described in the following description, the description of the amplifier of a different class will be omitted.

상기 Class AB 증폭기에 있어서, Class AB 작동은 양쪽 장치가 거의 같은 시간(Class A와 비슷하게)에 동작하고, 출력 바이어스는 특정 출력 장치에서의 전류 흐름이 1/2 사이클 이상 이지만 전체 사이클보다는 작다. 양 장치를 통해 흐르는 전류의 양은 단지 소량으로만 허용되지만, 입력 전압 요구에 즉각적으로 반응하기 위하여 각 장치의 작동은 충분히 지속된다. 이러한 특성을 통해 상기 Class AB 증폭기는 높은 효율(약 50%)과 우수한 직진성을 가진다.In the Class AB amplifier, Class AB operation is that both devices operate at about the same time (similar to Class A), and the output bias is less than a full cycle, although the current flow in a particular output device is more than 1/2 cycle. The amount of current flowing through both devices is only allowed in small amounts, but the operation of each device is sufficient for immediate response to input voltage requirements. Due to these characteristics, the Class AB amplifier has high efficiency (about 50%) and excellent straightness.

한편, 상기한 초고주파 도허티 증폭기(RF Doherty Amplifier)는 1936년에 더블유. 에이치. 도허티(W. H. Doherty)에 의해서 처음 제안된 것으로, 그 구조는 쿼터 웨이브 트랜스포머(Quarter Wave Transformer)(/4 선로)를 사용해서 캐리어 증폭기(Carrier Amplifier)와 피킹 증폭기(Peaking Amplifier)를 병렬로 연결하는 구조를 가진다. 여기서, 상기 도허티 증폭기의 피킹 증폭기는 전력 레벨에 따라 부하(load)에 공급하는 전류의 양을 달리함으로써 캐리어 증폭기의 부하 선로의 임피던스를 조절하여 효율 특성을 높일 수 있도록 한다.Meanwhile, the above-mentioned RF Doherty Amplifier was W. H. First proposed by WH Doherty, its structure is a Quarter Wave Transformer ( / 4 line) to connect a Carrier Amplifier and a Peaking Amplifier in parallel. Here, the peaking amplifier of the Doherty amplifier can increase the efficiency characteristics by adjusting the impedance of the load line of the carrier amplifier by varying the amount of current supplied to the load according to the power level.

이상에서 설명한 바와 같은 도허티 증폭기는 초기에 효율을 높이기 위한 기술로써 제안되었으나, 비교적 낮은 주파수에서 고려되어 왔다. 최근의 연구들은 이 기술에 대한 초고주파 대역으로의 확장 방법 및 성능 최적화에 대한 내용들을 상세히 다루고 있다. 또한 오프셋 선로(offset line)를 이용한 출력 정합 및 결합 방식에 대한 연구 결과는 그것의 초고주파 대역으로의 응용을 가능하게 했고, 이러한 구조를 가지는 증폭기에 대한 선형 및 효율 특성을 최적화하기 위해 N-way 확장 방식과 입력 신호의 포락선을 이용한 바이어스 제어 기술들이 제안된 바 있다.The Doherty amplifier as described above was initially proposed as a technique for increasing efficiency, but has been considered at a relatively low frequency. Recent studies have elaborated on how to extend this technology to ultra-high frequency bandwidth and optimize performance. In addition, the results of the output matching and coupling scheme using the offset line enable its application to the ultra-high frequency band, and expand the N-way to optimize the linear and efficiency characteristics for the amplifier having such a structure. Bias control techniques using the scheme and the envelope of the input signal have been proposed.

그러나 이러한 연구 결과들은 대부분 저출력 증폭기 및 협대역 신호에 대해 검증되었기 때문에 실제 광대역 신호 및 고출력 증폭기를 사용하는 기지국용 전력 증폭기에 적합한지는 알 수 없다. However, most of these findings have been validated for low-power and narrowband signals, so it is not known whether they are suitable for base station power amplifiers that use real-world wideband and high-power amplifiers.

그러면 이하에서는 첨부한 도면 도 1 내지 도 3을 참조하여 종래 기술에 따른 도허티 증폭기의 동작 구성을 설명하기로 한다.Hereinafter, the operation configuration of the Doherty amplifier according to the prior art will be described with reference to the accompanying drawings, FIGS. 1 to 3.

먼저, 도허티 증폭기의 핵심적인 동작 원리는 부하 변조(load modulation)를 이용한다는 것이다. 이 때 상기 도허티 증폭기의 동작 원리를 설명함에 있어서, 이하에서는 설명의 편의를 위해 2-way 도허티 증폭기의 경우를 예를 들어 설명하기로 한다.First, the key operating principle of the Doherty amplifier is to use load modulation. In this case, in describing the operating principle of the Doherty amplifier, the following description will be given for the case of the 2-way Doherty amplifier for convenience of description.

도 1은 일반적인 도허티 증폭기의 개념을 설명하기 위한 개략적인 회로도를 나타낸 도면이고, 도 2는 종래 기술에 따른 초고주파 도허티 증폭기의 일 실시예를 나타낸 도면이고, 도 3은 종래 기술에 따른 초고주파 도허티 증폭기의 다른 실시예를 나타낸 도면이다.1 is a schematic circuit diagram illustrating a concept of a typical Doherty amplifier, FIG. 2 is a diagram illustrating an embodiment of a microwave doherty amplifier according to the prior art, and FIG. 3 is a diagram of an ultrahigh frequency Doherty amplifier according to the prior art. A diagram showing another embodiment.

먼저 도 1을 참조하면, 부하 Ro/2에 걸리는 전압 Vo는 두 전류원에서 흐르는 전류 I'₁과 I₂의 합으로 표현될 수 있는데, 이는 아래의 <수학식 1>과 같다.First, referring to FIG. 1, a voltage Vo applied to a load Ro / 2 may be expressed as a sum of currents I ′ ₁ and I ₂ flowing from two current sources, which are represented by Equation 1 below.

이 때 상기 I'₁에 의한 임피던스 Z'₁은 아래의 <수학식 2>로 표현 할 수 있으며, 특성 임피던스 Ro의 임피던스 트랜스포머를 거친 전류원 I₁에서 바라본 임피던스는 아래의 <수학식 3>로 표현된다. 여기서 상기 I'₁과 I₂의 비는 로 표현되며, 상기 값에 따라 전류원 I'₁에서 바라본 임피던스는 변화하게 된다. 한편 전류원 I₂에서 바라본 임피던스는 아래의 <수학식 4>로 표현된다.At this time, the impedance Z ' ₁ by I' ₁ can be expressed by Equation 2 below, and the impedance seen from the current source I ₁ through the impedance transformer of the characteristic impedance Ro is represented by Equation 3 below. do. Where the ratio of I ' ₁ to I ₂ is Represented by Depending on the value, the impedance seen from the current source I ' ₁ changes. Meanwhile, the impedance seen from the current source I ₂ is expressed by Equation 4 below.

여기서, 상기 <수학식 3>에서, 캐리어 증폭기의 부하가 I₂의 전류량에 따라 임피던스 Z₁이 2R₀ ~ R₀ 사이의 값을 갖게 되고, 상기 <수학식 4>에서 알 수 있듯이 피킹 증폭기의 부하는 무한한 값 ~ R₀ 사이의 값을 갖는다. 상기 범위는 2-way 도허티 증폭기에서 캐리어 증폭기와 피킹 증폭기의 부하가 변조될 수 있는 범위를 의미한다.Here, in Equation 3, the load of the carrier amplifier has a value of impedance Z ₁ between 2R ₀ and R ₀ according to the current amount of I ₂ , and as shown in Equation 4, The load has a value between infinite and R ₀ . The above range means a range in which the loads of the carrier amplifier and the picking amplifier can be modulated in the 2-way Doherty amplifier.

이와 같이 주어진 전력 레벨에서 능동적으로 부하(load)를 바꾸어 줌으로써 부하 변조를 이용할 수 있다. 즉, 낮은 전력 레벨에서 피킹 증폭기는 오프(Off)되어 있는 상태가 되고, 이 때 캐리어 증폭기는 부하의 값이 크기 때문에 효율을 향상시키고 이득의 감소를 막을 수 있다. 뿐만 아니라 높은 전력 레벨에서는 피킹 증폭기가 점점 온(On)되기 시작하면서 최종 높은 전력 레벨에서는 둘 다 R₀의 부하를 갖기 때문에 최대의 출력 전력의 성능을 낼 수 있다.Thus, load modulation can be used by actively changing the load at a given power level. That is, at a low power level, the peaking amplifier is in an off state. At this time, the carrier amplifier has a large load value, thereby improving efficiency and preventing a gain reduction. In addition, at high power levels, the peaking amplifier begins to turn on, and at the final high power level, both have a load of R ₀ to achieve maximum output power performance.

이러한 2-way 도허티 증폭기의 초고주파 대역에서의 전체적인 구성도는 첨부한 도면 도 2와 같이 나타낼 수 있다.The overall configuration in the ultra-high frequency band of the 2-way Doherty amplifier can be shown as shown in FIG.

이 때, 도허티 증폭기를 설계할 때 중요한 점은 낮은 전력 레벨에서 피킹 증폭부(230)가 개방된 것처럼 보이게 할 뿐만 아니라 캐리어 증폭부(220)의 출력 단에서 /4 선로(Z2)를 통해 적절한 부하 변조가 이루어지도록 하는 것이다.At this time, an important point in designing the Doherty amplifier is that not only does the peaking amplifier 230 appear to be open at a low power level, but also at the output stage of the carrier amplifier 220. This ensures proper load modulation over the / 4 line (Z2).

도 2에서 보는 바와 같이 피킹 증폭기(30)의 입력에 있는 /4 선로(Z1)는 캐리어 증폭부(220)와 피킹 증폭기(230) 간의 위상 지연을 같게 맞추어 주기 위해 삽입된다. 또한 실제 증폭기는 R₀=50 시스템으로 구성되어 정합하기 때문에 도허티 증폭기의 부하는 R₀/2로 설계해야 최종적으로 최대 전력을 출력할 수 있게 된다. 따라서 35.35옴()의 /4 선로(Z3)가 필요하게 된다.At the input of the peaking amplifier 30 as shown in FIG. The / 4 line Z1 is inserted to equalize the phase delay between the carrier amplifier 220 and the peaking amplifier 230. In addition, the actual amplifier, because the matching is composed of R ₀ = 50 the system load of the Doherty amplifier is able to output the maximum power to be ultimately designed to R _0/2. So 35.35 ohms ( )of The / 4 line Z3 is needed.

이상에서 살펴본 바와 같은 도허티 증폭기의 동작 원리는 많은 문헌에 잘 설명 되어져 있다. 그러나 이러한 기술은 전력 증폭기를 정합하는데 있어서 임피던스의 실수부만을 고려했기 때문에, 초고주파(RF/Microwave) 대역에서는 사용할 수 없다. 다시 말하면, 임피던스의 허수부에 대한 정합을 고려하지 않고 있다.The operating principle of the Doherty amplifier as described above is well explained in many literatures. However, this technique cannot be used in the RF / Microwave band because only the real part of the impedance is considered in matching the power amplifier. In other words, no matching of the imaginary part of the impedance is considered.

따라서 기존의 도허티 증폭기를 초고주파 대역에서 사용하게 되면 전력 누수, 부적절한 부하 변조, 최적화 되지 않은 전력 정합 등과 같은 문제를 야기 시키게 되었다.Therefore, using the existing Doherty amplifier in the ultra-high frequency band causes problems such as power leakage, improper load modulation, and unoptimized power matching.

이에 상기한 문제들을 해결하기 위한 여러 가지 시도가 있었으며, 이에 대한 예로서 "Y. Yang et al, Optimum Design for Linearity and Efficiency of Microwave Doherty Amplifier Using a New Load Matching Technique, Microwave Journal, Vol. 44, No. 12, pp. 20-36, Dec. 2002.(이하 "참조 문헌"이라 칭한다)"이 있다. There have been various attempts to solve the above problems, and as an example, "Y. Yang et al, Optimum Design for Linearity and Efficiency of Microwave Doherty Amplifier Using a New Load Matching Technique, Microwave Journal, Vol. 44, No. 12, pp. 20-36, Dec. 2002. (hereinafter referred to as "reference literature").

이하에서 설명되는 도 2는 상기 참조 문헌에서 제안하고 있는 도허티 증폭기에 대한 것으로, 이를 참조하면 상기 전력 누수, 부적절한 부하 변조, 최적화 되지 않은 전력 정합 등의 문제를 다음과 같이 해결된다.FIG. 2 described below is for the Doherty amplifier proposed in the above reference. Referring to this, problems such as power leakage, improper load modulation, and unmatched power matching are solved as follows.

먼저, 상기 최적화 되지 않은 전력 정합은, 완전히 정합되는 캐리어 증폭부(220)와 피킹 증폭부(230)에 의해 해결된다. First, the unoptimized power matching is solved by the carrier amplifier 220 and the peak amplifier 230 that are completely matched.

다음으로, 상기 전력 누수는, 정합된 캐리어 증폭부(220)와 피킹 증폭부(230)의 출력 임피던스를 측정하고 그에 따른 오프셋 선로(offset line)(240)를 삽입하여 캐리어 증폭부(220)와 피킹 증폭부(230)는 거의 오픈(open)에 가깝게 출력 임피던스를 가진다. 따라서 각각의 출력 쪽에서 바라 본 임피던스가 높기 때문에 문제가 야기된 전력 누수는 해결된다.Next, the power leakage is measured by measuring the output impedance of the matched carrier amplifier 220 and peaking amplifier 230, and inserts an offset line 240 according to the carrier amplifier 220 and The peaking amplifier 230 has an output impedance that is nearly open. Therefore, the problem caused power leakage is solved because the impedance seen from each output side is high.

마지막으로, 부적절한 부하 변조는, 오프셋 선로(240)를 삽입하여 기존에 도허티 증폭기의 개념을 적용 시킬 수 있으며, 이에 따라 초고주파 대역에서도 충분한 부하 변조가 나타나게 된다.Lastly, inadequate load modulation can be applied to the concept of a Doherty amplifier by inserting an offset line 240, so that sufficient load modulation appears in the ultra-high frequency band.

결과적으로, 기존의 도허티 증폭기의 동작 원리를 초고주파 대역에서 적용이 가능하도록 하고, 그로 인하여 고효율을 가지도록 하는 방안을 제안하고 있다.As a result, the operation principle of the existing Doherty amplifier can be applied in the ultra-high frequency band and, therefore, a method of having a high efficiency is proposed.

또한 도 2에서와 같은 구조를 가지는 초고주파 도허티 증폭기는 선형성의 개선이 가능하다. 즉 상기 선형성 개선은 캐리어 증폭부(220)와 피킹 증폭부(230)의 바이어스를 적절히 배열하여 서로의 3차 혼변조 신호(IMD3)를 상쇄시킴으로써 가능하다.In addition, the ultra-high frequency Doherty amplifier having the structure as shown in FIG. 2 can improve linearity. That is, the linearity improvement may be performed by canceling the third order intermodulation signal IMD3 by properly arranging the biases of the carrier amplifier 220 and the peak amplifier 230.

그러나, 상기와 같은 도 2에 따른 도허티 증폭기는 선형성과 효율을 동시에 개선시킬 수는 있지만, 그 동작에 있어서 다음과 같은 문제점이 따른다.However, although the Doherty amplifier according to FIG. 2 can improve linearity and efficiency at the same time, the following problems occur in its operation.

즉, 피킹 증폭기(230)가 캐리어 증폭기(220)보다 낮게 바이어스 되어 있기 때문에, 상기 피킹 증폭기(230)의 드레인 전류 레벨이 캐리어 증폭기(220)의 드레인 전류 레벨보다 항상 낮게 된다. 따라서 초고주파 도허티 증폭기의 부하 임피던스는 완전하게 변조될 수 없는 문제점이 있었다. That is, since the peaking amplifier 230 is biased lower than the carrier amplifier 220, the drain current level of the peaking amplifier 230 is always lower than the drain current level of the carrier amplifier 220. Therefore, the load impedance of the high frequency Doherty amplifier cannot be completely modulated.

결과적으로 도허티 증폭기는 최대의 출력 전력을 생성할 수 없으며, 이로 인한 출력 전력의 손해는 효율뿐만 아니라 비용에도 직접적으로 악영향을 끼치게 되는 문제점이 있었다.As a result, the Doherty amplifier cannot generate the maximum output power, and the resulting loss of output power directly affects the efficiency as well as the cost.

한편, 상기 문제를 해결하기 위한 방법 중 하나로서, 후술하는 도 3에서와 같이 높은 전력 레벨에서 피킹 증폭기의 바이어스를 강제적으로 높여주는 방법이 제안되었다. 이는 "J. Cha et al, An Adaptive Bias Controlled Power Amplifier with a Load-Modulated Combining Scheme for High Efficiency and Linearity, IEEE MTT-S Int. Microwave Sympo. Vol. 1, pp. 81-84, June 2003." 문헌에 잘 나타나 있다. 또한 도 3 및 상기 참조 문헌에서 제안하는 도허티 증폭기는 입력 신호의 포락선에 따른 바이어스 제어회로를 적용한 초고주파 도허티 증폭기를 나타내고 있다. On the other hand, as one of the methods for solving the problem, a method of forcibly increasing the bias of the peaking amplifier at a high power level as shown in Figure 3 to be described later has been proposed. "J. Cha et al, An Adaptive Bias Controlled Power Amplifier with a Load-Modulated Combining Scheme for High Efficiency and Linearity, IEEE MTT-S Int. Microwave Sympo. Vol. 1, pp. 81-84, June 2003." It is well represented in the literature. In addition, the Doherty amplifier proposed in FIG. 3 and the reference document shows a very high frequency Doherty amplifier to which a bias control circuit according to an envelope of an input signal is applied.

그러나 도 3 및 상기 참조 문헌에서 설명되어지는 바이어스 제어된 초고주파 도허티 증폭기는 고출력 및 광대역 증폭기에 대해서 다음과 같은 문제점이 있었다. 즉, 고출력 및 광대역 증폭기로 갈수록 도 3의 방식을 적용하게 되면 비선형성인 ACLR(Adjacent Channel Leakage Ratio) 또는 혼변조 왜곡(Intermodulation Distortion, 이하 "IMD"라 칭한다) 특성을 초래하게 된다. However, the bias controlled ultra-high frequency Doherty amplifier described in FIG. 3 and the above references has the following problems for high power and broadband amplifiers. That is, as the high power and broadband amplifiers are applied to FIG. 3, nonlinear linear channel leakage ratio (ACLR) or intermodulation distortion (hereinafter referred to as "IMD") characteristics are caused.

여기서, 상기 IMD라 함은, 인터모듈레이션(intermodulation)으로 인해 발생한 왜곡신호 또는 그 왜곡신호의 크기를 말한다. 또한 일반적으로 3차 IMD가 가장 치명적이기 때문에 IMD라 함은 IMD3(3차 IMD)를 의미한다. 따라서, 상기 IMD는 기준(fundamental)과 IMD3와의 차이를 말한다고 볼 수 있으며, IMD3의 절대적인 크기는 별로 의미가 없고, fundamental에 비해 얼마나 적은지에 대한 것이 중요하다. 따라서 상기 두 신호의 차이 값에 (-) 부호를 붙여서 dBc 단위로 표현한다.Here, the IMD means a distortion signal generated by intermodulation or the magnitude of the distortion signal. In addition, since the tertiary IMD is most lethal, IMD means IMD3 (tertiary IMD). Therefore, the IMD can be said to refer to the difference between the fundamental (fundamental) and IMD3, it is important that the absolute size of the IMD3 is not significant, how small compared to the fundamental. Therefore, the difference value between the two signals is expressed in units of dBc by adding a negative sign.

예를 들어, fundamental이 29dBm이고, 그 전력에서의 IMD3 성분이 4dBm이라면, 상기 IMD의 크기는 -25dBc라고 말할 수 있다. 또한 두 신호의 차이 값에 (-)를 붙임으로써, -25dBc라는 의미는 fundamental에 비해 IMD3가 25dB 낮다는 의미가 됨으로써 결국 IMD3 성분의 상대적 크기를 말해주는 것이다.For example, if the fundamental is 29 dBm and the IMD3 component at the power is 4 dBm, the size of the IMD can be said to be -25 dBc. Also, by adding (-) to the difference between two signals, -25dBc means that the IMD3 is 25dB lower than the fundamental, indicating the relative magnitude of the IMD3 component.

또한, 상기 IMD 신호 자체는 낮을수록 좋으며, IMD의 측정값 역시 (-) 방향으로 낮을수록 결국 IMD3와 같은 자체 잡음성 성분에 비해 원천신호의 크기가 더 크다는 의미이므로, 선형성이 좋다는 의미가 된다(상대 간섭량이 줄어들기 때문).In addition, the lower the IMD signal itself, the better, and the lower the measured value of the IMD is also in the negative direction, which means that the source signal is larger in size than the self-noise component such as IMD3, which means that the linearity is good. Relative interference is reduced).

상기 도 3에 나타난 포락선에 따른 바이어스 제어회로를 가진 초고주파 도허티 증폭기에서는 게이트 바이어스 전압으로 포락선 신호를 그대로 인가함으로 기존에 사용되어진 증폭기보다는 효율이나 ACLR과 IMD가 더 나은 특성을 가지지만, 전 전력 레벨에서 ACLR 또는 IMD가 서로 비대칭적 특성이 심하게 나타나는 문제점을 가진다.In the ultra-high frequency Doherty amplifier having the bias control circuit according to the envelope shown in FIG. 3, the envelope signal is applied as the gate bias voltage as it is, but the efficiency, ACLR and IMD are better than the conventional amplifier, but at all power levels. ACLR or IMD has a problem in that asymmetrical characteristics are severely different from each other.

이러한 문제점은 실제 선형화 기법으로 이용되고 있는 Analog 또는 Digital Predistortion에서 심각한 문제로 지적되고 있다. 또한 앞서 설명한 ACLR 또는 IMD의 비대칭성으로 인해 증폭기와 반대의 특성을 가지는 왜곡신호를 생성하기가 매우 어렵거나 불가능하게 되는 문제점이 있었다. 여기서, 상기 Analog 또는 Digital Predistortion은 증폭기의 비선형성과 반대의 특성을 가지는 비선형 왜곡신호를 임의로 만들어 증폭기에 인가시킴으로써 선형화를 추구하는 방식을 의미한다. This problem has been pointed out as a serious problem in the analog or digital predistortion that is used as the actual linearization technique. In addition, due to the asymmetry of the ACLR or IMD described above, there is a problem that it is very difficult or impossible to generate a distortion signal having the characteristics opposite to the amplifier. Here, the analog or digital predistortion means a method of pursuing linearization by arbitrarily creating a nonlinear distortion signal having characteristics opposite to that of the amplifier.

그러면 이하에서는 첨부한 도면을 참조하여 종래 기술에 따른 도허티 증폭기에 대해 살펴보기로 한다.Hereinafter, a Doherty amplifier according to the prior art will be described with reference to the accompanying drawings.

도 2는 종래 기술에 따른 초고주파 도허티 증폭기의 일 실시예를 나타낸 도면이다.2 is a view showing an embodiment of a high frequency Doherty amplifier according to the prior art.

도 2를 참조하면, 참조부호 210은 입력을 분산시키기 위한 분배기를 나타내고, 참조부호 220은 캐리어 증폭부를 나타내고, 참조부호 230은 피킹 증폭부를 나타내고, 참조부호 240은 오프셋 선로를 나타내고, 참조부호 Z1, Z2, Z3 각각은 도면에 도시된 각각의 위상각을 갖는 특성 임피던스를 나타낸다.Referring to FIG. 2, reference numeral 210 denotes a divider for distributing input, reference numeral 220 denotes a carrier amplifier, reference numeral 230 denotes a peaking amplifier, reference numeral 240 denotes an offset line, reference numerals Z1, Z2 and Z3 each represent characteristic impedances having respective phase angles shown in the figure.

그 구조를 살펴보면, 상기 캐리어 증폭부(220) 및 피킹 증폭부(230)의 전단에 각각 입력 정합회로(222)(232)를 연결하며, 임의의 임피던스 R₀가 되도록 출력 정합회로(224)(234)를 각각 캐리어 증폭부(220)와 피킹 증폭부(230)의 출력단에 연결하고, 상기 캐리어 증폭부(220)의 출력 정합회로(224) 후단에는 위상각이 인 임피던스 선로(242)를 연결하며, 피킹 증폭부(230)의 출력 정합회로(234) 후단에는 위상각이 인 임피던스 선로(244)를 연결한다.Looking at the structure, the input matching circuits 222 and 232 are respectively connected to the front ends of the carrier amplifier 220 and the peak amplifier 230, and the output matching circuit 224 (arbitrary) to be an arbitrary impedance R ₀ ( 234 is connected to the output terminals of the carrier amplifier 220 and the peak amplifier 230, respectively, and the phase angle of the rear end of the output matching circuit 224 of the carrier amplifier 220 Is connected to the impedance line 242, the phase angle at the rear end of the output matching circuit 234 of the peaking amplifier 230 Is connected to the impedance line 244.

여기서, 상기 캐리어 증폭부(220)와 피킹 증폭부(230)의 최종 출력에는 쿼터 웨이브 트랜스포머(Z2, Z3)를 연결하여 도허티 동작이 일어나게 한다.Here, the doherty operation is performed by connecting quarter wave transformers Z2 and Z3 to the final outputs of the carrier amplifier 220 and the peak amplifier 230.

또한 상기 쿼터 웨이브 트랜스포머(Z2, Z3)를 포함한 와 의 양 경로간 위상 차이를 보상하기 위하여 피킹 증폭부(230)의 입력 정합회로(232) 이전에 위상각 의 임피던스 선로(Z1)를 삽입 연결한다.Also including the quarter wave transformer (Z2, Z3) Wow Phase angle before the input matching circuit 232 of the peaking amplifier 230 to compensate for the phase difference between the two paths Insert and connect the impedance line (Z1).

이에 도시된 바와 같이, 도 2에 도시된 방식은 트랜지스터(Q1)(Q2)의 출력부에 정합회로(224)(234)를 두고, 그 후단에 오프셋 선로(242)(244)가 오게 함으로써 실수부뿐만 아니라 허수부의 정합도 가능하게 하여 증폭기의 출력을 최대한 얻으면서 도허티 동작을 끌어내도록 하는 방식이다.As shown in FIG. 2, the method shown in FIG. 2 has a matching circuit 224 and 234 at the output of the transistors Q1 and Q2, and the offset lines 242 and 244 are brought to the rear end thereof. It is possible to match the imaginary part as well as the negative part so that the output of the amplifier is maximized and the Doherty operation is drawn out.

도 3은 종래 기술에 따른 초고주파 도허티 증폭기의 다른 실시예를 나타낸 도면이다.3 is a view showing another embodiment of the ultrahigh frequency Doherty amplifier according to the prior art.

이에 도시된 바와 같이, 참조부호 310은 RF 입력 신호를 검출하기 위한 커플러(Coupler)를 나타내고, 참조부호 320은 포락선 신호를 검출하기 위한 포락선 검출기(Envelope Detector)를 나타내고, 참조부호 330은 상기 검출된 포락선 신호를 설정에 따른 신호로 쉐이핑(shaping)하기 위한 포락선 쉐이핑 회로(Envelope Shaping Circuit)를 나타내고, 참조부호 340은 입력신호를 일정시간 지연시키기 위한 지연 선로(Delay Line)를 나타낸다.As shown therein, reference numeral 310 denotes a coupler for detecting an RF input signal, reference numeral 320 denotes an envelope detector for detecting an envelope signal, and reference numeral 330 denotes the detected An envelope shaping circuit for shaping an envelope signal into a signal according to a setting is represented, and reference numeral 340 denotes a delay line for delaying an input signal for a predetermined time.

그리고, 참조부호 350은 입력 도허티 네트워크(Input Doherty Network)를 나타내고, 참조부호 360은 출력 도허티 네트워크(Output Doherty Network)를 나타내고, 상기 입력 도허티 네트워크(350)와 출력 도허티 네트워크(360) 사이에는 캐리어 증폭기(CA)와 피킹 증폭기(PA)가 개재된다.Reference numeral 350 denotes an input Doherty network, reference numeral 360 denotes an output Doherty network, and a carrier amplifier between the input Doherty network 350 and the output Doherty network 360. CA and peaking amplifier PA are interposed.

먼저, 도 3에 도시된 초고주파 도허티 증폭기의 특징은 캐리어 증폭기(CA)의 게이트 바이어스 전압(V_GG,Carrier)과 피킹 증폭기(PA)의 게이트 바이어스 전압(V_GG,Peaking)을 다르게 하는 도허티 증폭기의 특성을 이용하는 것이다.First, in the very high frequency Doherty characteristic of the amplifier is a Doherty amplifier to vary the gate bias voltage (V _{GG, Carrier)} and the gate bias voltage (V _{GG, Peaking)} of the peaking amplifier (PA) of the carrier amplifier (CA) shown in Figure 3 Is to use the property.

상기와 같은 초고주파 도허티 증폭기는 낮은 전력에서는 피킹 증폭기(PA)를 오프(Off)하고 높은 전력에서는 피킹 증폭기(PA)를 캐리어 증폭기(CA)의 게이트 바이어스 전압(V_GG,Carrier) 레벨이 되도록 점진적으로 온(On)시키는 조절을 포락선 트랙킹이라는 방식으로 이용한다. 이를 통해, 상기 도허티 증폭기는 포락선이 시간에 따라 변화하는 변조된 신호의 증폭에 적합하도록 하고, 피킹 증폭기(PA)의 게이트 바이어스 전압(V_GG,Peaking)을 낮게 고정함으로써 생길 수 있는 이득 저하와 출력 전력 저하 및 선형성이 떨어지는 현상을 방지할 수 있도록 한다.The ultra-high frequency Doherty amplifier gradually turns off the peaking amplifier (PA) at low power and turns the peaking amplifier (PA) at the gate bias voltage (V _{GG, Carrier} ) level of the carrier amplifier (CA) at high power. On control is used in a manner called envelope tracking. Through this, the Doherty amplifier is suitable for amplifying the modulated signal whose envelope changes with time, and gain reduction and output that can be caused by fixing the gate bias voltage (V _{GG, Peaking} ) of the peaking amplifier PA low. It helps to prevent power degradation and poor linearity.

한편, 최근 들어 도허티 증폭기를 초고주파 대역에서 사용하기 위한 여러 가지 제안들이 있었고, 실질적 구현을 위한 여러 방식들이 제안되었다. 그 실시예로서 상술된 도 2와 도 3에서 보는 방식인 것이다.Recently, various proposals have been made for using the Doherty amplifier in the ultra-high frequency band, and various schemes have been proposed for practical implementation. As an example, the method shown in FIGS. 2 and 3 described above.

상기 도 2의 방식은 트랜지스터의 출력부에 정합회로를 두고 그 뒤에 오프셋 선로를 오게 함으로써 초고주파에서의 도허티 동작을 끌어내는 방식을 적용하고 있다. 또한 도 3에서 보는 방식은 상기 도 2의 방식에 대해서 순간적인 전력 레벨에 따라 바이어스를 적응 제어시키는 방식으로서 도 2에서보다 상당한 성능 개선을 기대할 수 있도록 한 것이다.In the method of FIG. 2, a matching circuit is provided at an output of a transistor, followed by an offset line, thereby applying a Doherty operation at an extremely high frequency. In addition, the scheme shown in FIG. 3 is a scheme of adaptively controlling the bias according to the instantaneous power level with respect to the scheme of FIG.

그러나 상기한 도 2 및 도 3에서 제안하는 도허티 증폭기들은 고출력 증폭기에 사용되어 소정의 효율 개선을 달성하고는 있지만, 장치의 고성능화 및 고기능화에 요구되는 증폭기의 선형성 향상에는 부족한 면을 가지고 있다. However, although the Doherty amplifiers proposed in FIG. 2 and FIG. 3 are used in high power amplifiers to achieve a certain efficiency improvement, there is a lack in improving the linearity of the amplifiers required for high performance and high functionality of the device.

또한 상기한 도 2 및 도 3에서 제안하고 있는 초고주파 도허티 증폭기들은 비교적 저전력 트랜지스터를 고용한 후 협대역 신호를 사용하여 검증되었기 때문에 그 기술이 타당하다는 것은 입증이 되고 있으나, 실제 기지국용 전력 증폭기에 그대로 사용 가능한지에 대해서는 알 수 없다.Also, since the ultrahigh frequency Doherty amplifiers proposed in FIGS. 2 and 3 have been verified using a narrowband signal after employing a relatively low power transistor, the technology has been proved feasible. It is not known whether it is available.

즉, 실제 기지국용 전력 증폭기는 고출력 트랜지스터를 고용할 뿐만 아니라 광대역 신호를 사용하기 때문에, 이에 따라 메모리 효과와 같은 심각한 문제를 발생시킬 수 있다.That is, the actual base station power amplifier not only employs a high output transistor but also uses a wideband signal, which may cause serious problems such as memory effects.

따라서, 상기 기술의 성능이 실제 환경에서 그대로 유지된다고 보장할 수 없으며, 특히 상기 도 3의 방식은 메모리 효과의 주된 원인인 포락선 신호를 바이어스에 인가하기 때문에 실제 기지국 시스템에서는 그 특성을 기대하기 어려운 문제점이 있었다.Therefore, it is impossible to guarantee that the performance of the technique is maintained in the actual environment. In particular, the scheme of FIG. 3 is difficult to expect its characteristics in an actual base station system because the envelope signal, which is a main cause of the memory effect, is applied to the bias. There was this.

이에 기존의 도허티 증폭기가 기지국 전력 증폭기에 이용될 수 있도록 하는 새로운 바이어스 제어 방식을 포함하며, 이러한 방식을 이용함으로써 기지국에서 요구되는 주요 성능이 충족될 수 있도록 하는 전력 증폭 장치가 요구된다.Accordingly, there is a need for a power amplification apparatus that includes a new bias control scheme for allowing an existing Doherty amplifier to be used for a base station power amplifier, and by using such a scheme, the main performance required by the base station can be satisfied.

또한 상기한 도면 도 2 및 도 3에서와 같은 초고주파 도허티 증폭기에서 발생할 수 있는 문제점 특히 메모리 효과를 효과적으로 해결할 수 있는 대안이 요구된다.In addition, there is a need for an alternative that can effectively solve the problems that may occur in the ultra-high frequency Doherty amplifier as shown in FIGS. 2 and 3.

즉, 상기 도 2의 초고주파 도허티 증폭기를 그대로 적용하면서, 포락선 신호에 따라 바이어스를 제어하는 도 3과는 다른 방식을 적용하여 바이어스를 제어할 수 있는 방식이 요구된다.That is, while applying the ultra-high frequency Doherty amplifier of FIG. 2 as it is, a method capable of controlling the bias by applying a method different from that of FIG. 3 in which the bias is controlled according to the envelope signal is required.

따라서 본 발명은 상술한 종래 기술의 문제점을 해결하기 위하여 창안된 것으로서, 본 발명의 목적은, 적응 바이어스 제어회로를 통해 평균 전력을 생성하고, 상기 평균 전력에 따라 게이트 바이어스 전압을 제어함으로써, 전력 증폭기의 효율과 선형성을 높일 수 있도록 한 초고주파 도허티 증폭기에서 게이트 바이어스 전압 제어 장치를 제공함에 있다.Therefore, the present invention was devised to solve the above-mentioned problems of the prior art, and an object of the present invention is to generate an average power through an adaptive bias control circuit and to control a gate bias voltage according to the average power, thereby providing a power amplifier. A high-frequency Doherty amplifier provides a gate bias voltage control device to improve the efficiency and linearity.

본 발명의 다른 목적은, 실제 기지국에서 적용되는 -30dBc ACLR(Adjacent Channel Leakage Ratio) 하에서 최고의 전력 부가 효율(PAE)이 되도록 설계하고, 또한 캐리어 증폭기 및 피킹 증폭기에 인가되는 게이트 바이어스 전압 및 최적의 선형성, 효율을 제공할 수 있도록 한 초고주파 도허티 증폭기에서 게이트 바이어스 전압 제어 장치를 제공함에 있다.Another object of the present invention is to design the highest power added efficiency (PAE) under -30dBc ACLR (Adjacent Channel Leakage Ratio) applied in an actual base station, and also to apply the gate bias voltage and the optimum linearity applied to the carrier amplifier and the peaking amplifier. In addition, the present invention provides a gate bias voltage control device in an ultra-high frequency Doherty amplifier to provide efficiency.

본 발명의 또 다른 목적은, 종래 기술에 따른 초고주파 도허티 증폭기의 메모리 효과 문제를 해결할 수 있도록 한 초고주파 도허티 증폭기에서 게이트 바이어스 전압 제어 장치를 제공함에 있다.It is still another object of the present invention to provide a gate bias voltage control device in an ultrahigh frequency Doherty amplifier capable of solving the memory effect problem of the ultrahigh frequency Doherty amplifier according to the prior art.

본 발명의 또 다른 목적은, 기존 또는 차세대의 이동통신 기지국용 전력 증폭기에도 응용하여 고효율 및 고선형 특성을 동시에 만족할 수 있는 초고주파 도허티 증폭기에서 게이트 바이어스 전압 제어 장치를 제공함에 있다.It is still another object of the present invention to provide a gate bias voltage control device in an ultrahigh frequency Doherty amplifier which can satisfy high efficiency and high linearity characteristics by applying to a power amplifier for an existing or next generation mobile communication base station.

본 발명의 또 다른 목적은, 종래 기술의 지연 선로를 제거하여 실제 기지국용 시스템도허티 증폭기의 입력에 대한 동기를 쉽게 일치시킬 수 있도록 하고, 지연 선로에 의해 도허티 증폭기에 인가되는 전력 손실을 방지할 수 있도록 하는 초고주파 도허티 증폭기에서 게이트 바이어스 전압 제어 장치를 제공함에 있다. Another object of the present invention is to eliminate the delay line of the prior art so that the actual base station system can easily synchronize the synchronization with the input of the Herghetti amplifier, and prevent the power loss applied to the Doherty amplifier by the delay line. To provide a gate bias voltage control device in a high frequency Doherty amplifier.

상기와 같은 목적을 달성하기 위한 본 발명은, 캐리어 증폭기와, 피킹 증폭기를 포함하는 도허티 증폭기(Doherty Amplifier)에 있어서,The present invention for achieving the above object, in the Doherty Amplifier (Doherty Amplifier) including a carrier amplifier, and a peaking amplifier,

입력단의 커플러로부터 RF 입력 신호에서 포락선 신호를 검출하여 이를 평균 전력에 따른 쉐이핑 신호로 변환하여 상기 캐리어 증폭기 및 피킹 증폭기의 각 게이트 바이어스 전압에 평균 전력을 제공하는 적응 바이어스 제어회로를 포함함을 특징으로 한다. And an adaptive bias control circuit for detecting an envelope signal from an RF input signal from an input coupler and converting the envelope signal into a shaping signal according to an average power to provide an average power to each gate bias voltage of the carrier amplifier and the peaking amplifier. do.

또한, 상기와 같은 목적을 달성하기 위한 본 발명의 상기 적응 바이어스 제어회로는, In addition, the adaptive bias control circuit of the present invention for achieving the above object,

입력되는 포락선을 검출하고, 상기 검출된 포락선을 쉐이핑하여 제공하는 제어회로를 포함하고, 상기 쉐이핑된 포락선이 제공되면 이를 충/방전을 통해 평균 전력을 생성하여 게이트 바이어스 전압으로 제공하는 용량성 소자를 포함하며, 상기 용량성 소자는, 실제 기지국용 증폭기에서 고출력 및 광대역 신호에 적용되는 대용량 캐패시터를 포함함을 특징으로 한다. And a control circuit that detects an input envelope and shapes and provides the detected envelope. When the shaped envelope is provided, the capacitive element generates an average power through charging / discharging to provide a gate bias voltage. The capacitive element is characterized in that it comprises a large capacity capacitor applied to the high power and wideband signal in the actual base station amplifier.

또한, 상기와 같은 목적을 달성하기 위한 본 발명의 적응 바이어스 제어회로는, 입력되는 포락선을 검출하여 충/방전을 입력단에서 수행하여 평균 전력으로 생성하는 구성을 더 포함하고, 상기 생성된 평균 전력을 소정 레벨로 반전 및 증폭하여 게이트 바이어스 전압을 제어하는 것을 특징으로 한다. In addition, the adaptive bias control circuit of the present invention for achieving the above object further comprises a configuration for generating an average power by detecting the input envelope to perform charging / discharging at the input terminal, the generated average power The gate bias voltage is controlled by inverting and amplifying to a predetermined level.

또한, 상기와 같은 목적을 달성하기 위한 본 발명은, 상기 캐리어 증폭기의 게이트 바이어스 전압(V_GG,Carrier)은 상기 적응 바이어스 제어회로에 의해 검출되어 제공되는 평균 입/출력 전력에 의해 자동적으로 제어되며, 상기 피킹 증폭기의 게이트 바이어스 전압(V_GG,Peaking)은 상기 적응 바이어스 제어기에 의해 검출되어 제공되는 평균 입/출력 전력에 의해 자동적으로 제어되는 것을 특징으로 한다.In addition, the present invention for achieving the above object, the gate bias voltage (V _{GG, Carrier} ) of the carrier amplifier is automatically controlled by the average input / output power provided by the detection of the adaptive bias control circuit The gate bias voltage V _GG of the peaking amplifier is automatically controlled by an average input / output power detected and provided by the adaptive bias controller.

이하 첨부된 도면을 참조하여 본 발명의 실시예를 설명하기로 한다. 그리고 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings. In the following description of the present invention, when it is determined that a detailed description of a related known function or configuration may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted.

먼저, 본 발명은 상기 상술한 도 2의 초고주파 도허티 증폭기를 그대로 이용하면서, 포락선 신호에 따라 바이어스가 제어되는 도 3과는 달리, 평균 전력에 따라 바이어스가 제어되는 방식을 제안하고자 하는 것이다.First, the present invention intends to propose a method in which the bias is controlled according to the average power, unlike FIG. 3 in which the bias is controlled according to the envelope signal while using the above-described ultrahigh frequency Doherty amplifier of FIG. 2 as it is.

즉, 커플러를 통해 도허티 증폭기에 들어오는 신호에 대하여 전력을 검출하고, 이후 상기 검출된 신호에 대하여 적응 바이어스 제어회로를 통해 평균 전력으로 생성하여 게이트 바이어스에 인가한다. 상기와 같이 본 발명은 평균 전력을 생성하여 게이트 바이어스를 제어하도록 한다.That is, power is detected with respect to the signal coming into the Doherty amplifier through the coupler, and then the average power is generated and applied to the gate bias through the adaptive bias control circuit. As described above, the present invention generates the average power to control the gate bias.

또한, 구조적인 측면에서 상기 도 3에 적용되는 지연 선로(340)를 제거함에 따라 실제 기지국용 시스템에서 다음과 같은 장점을 가진다.In addition, in terms of structure, as the delay line 340 applied to FIG. 3 is removed, an actual base station system has the following advantages.

먼저, 도 3의 포락선 쉐이핑 회로(330)에서 제공되는 포락선 신호는 그 자체가 저주파 특성을 갖는다. 따라서 초고주파(RF/Microwave) 도허티 증폭기로 인가되는 입력에 대해서 서로의 지연 시간을 맞추어야 하는데 그 동기를 맞추기가 어려운 문제점이 있었다. 이에 본 발명은 지연 선로를 제거함으로써 도허티 증폭기의 입력에 대한 동기를 쉽게 일치시킬 수 있다.First, the envelope signal provided by the envelope shaping circuit 330 of FIG. 3 itself has low frequency characteristics. Therefore, the delay time of the input to the RF / Microwave Doherty amplifier should be adjusted to each other, but the synchronization was difficult. Accordingly, the present invention can easily match the synchronization with the input of the Doherty amplifier by eliminating the delay line.

또한, 지연 선로(340)에 의해 도허티 증폭기에 인가되는 전력 손실이 발생되는데, 본 발명에서는 상기 지연 선로의 제거에 따라 도허티 증폭기에 인가되는 전력 손실을 방지할 수 있다.In addition, the power loss applied to the Doherty amplifier is generated by the delay line 340. In the present invention, the power loss applied to the Doherty amplifier can be prevented according to the removal of the delay line.

또한, 고출력 증폭기에서는 지연 선로를 적용하기가 저출력 증폭기에서보다 매우 어렵다. 만약 고출력 증폭기에 지연 선로를 적용하더라도, 그 지연 선로의 길이가 길어짐에 따라 장치의 사이즈가 커지는 문제점이 발생하는데, 본 발명은 이를 해결할 수 있다.In addition, it is much more difficult to apply delay lines in high power amplifiers than in low power amplifiers. Even if a delay line is applied to a high output amplifier, a problem arises in that the size of the device increases as the length of the delay line becomes longer, and the present invention can solve this problem.

뿐만 아니라 기지국용 광대역 고출력 전력 증폭기에서는 메모리 효과가 심각하게 나타나게 된다. 본 발명에서는 이러한 메모리 효과를 줄이기 위해서 실제 바이어스 회로에 용량성 소자(대용량 캐패시터)를 삽입함으로써 상기 메모리 효과를 줄일 수 있도록 한다.In addition, the memory effect is severe in broadband high-power power amplifiers for base stations. In the present invention, in order to reduce such a memory effect, the memory effect can be reduced by inserting a capacitive element (large capacity capacitor) into the actual bias circuit.

다시 말하면, 상기한 도 3에서는 바이어스 회로에 포락선 신호를 인가시켜서 도허티 증폭기의 성능을 개선시키도록 하고 있다. 이러한 구조에서는 메모리 효과를 감소시키지 못할 뿐만 아니라, 메모리 효과의 원인인 포락선 신호를 바이어스 회로에 그대로 인가시키므로 인해 메모리 효과가 더 심하게 발생할 수 있다.In other words, in FIG. 3, the envelope signal is applied to the bias circuit to improve the performance of the Doherty amplifier. In this structure, not only the memory effect is reduced but also the memory effect may be more severe because the envelope signal, which is the cause of the memory effect, is applied to the bias circuit.

이에 본 발명에서는 대용량 용량성 소자를 삽입함으로서, 상기 포락선 신호가 바이어스 회로를 통해 바이어스 전압으로 인가되기 전에 상기 용량성 소자에서 충/방전 작용을 통해 평균 전력으로 생성하여 출력하도록 한다. 또한 상기 포락선 신호 자체가 저주파수이므로 상기 용량성 소자를 통해 포락선 신호는 접지로 내보내도록 하는 작용을 수행함으로써, 메모리 효과를 줄일 수 있도록 한다.Accordingly, in the present invention, by inserting a large capacity capacitive element, the capacitive element is generated and outputted as an average power through the charging / discharging action before the envelope signal is applied to the bias voltage through the bias circuit. In addition, since the envelope signal itself is a low frequency, the envelope signal is discharged to the ground through the capacitive element, thereby reducing the memory effect.

이상에서와 같이, 본 발명은 종래 기술에서의 포락선 신호가 아닌 평균 전력에 따라 바이어스가 제어되는 도허티 증폭기를 제공한다. 이로 인하여 본 발명은 상술한 종래 도허티 증폭기에서 발생하는 문제점을 효과적으로 해결할 수 있도록 하는 것이다.As described above, the present invention provides a Doherty amplifier in which the bias is controlled according to the average power rather than the envelope signal in the prior art. Therefore, the present invention is to effectively solve the problems occurring in the above-described conventional Doherty amplifier.

그러면 이하에서는 첨부한 도면 도 4 내지 도 6을 참조하여 본 발명의 바람직한 동작 실시예를 살펴보기로 한다.Hereinafter, a preferred embodiment of the present invention will be described with reference to the accompanying drawings, FIGS. 4 to 6.

도 4는 본 발명에 따른 초고주파 도허티 증폭기 구성의 일 실시예를 나타낸 도면으로서, 평균 입력 전력에 따라 바이어스 전압이 적응 제어되는 초고주파 도허티 증폭기의 일 실시예를 나타낸 도면이고, 도 5는 상기 도 4에 따른 적응 바이어스 제어회로의 일 실시예를 나타낸 도면이고, 도 6은 도 4에 따른 적응 바이어스 제어회로의 다른 실시예를 나타낸 도면이다.4 is a view showing an embodiment of the configuration of the ultra-high frequency Doherty amplifier according to the present invention, and shows an embodiment of the ultra-high frequency Doherty amplifier in which the bias voltage is adaptively controlled according to the average input power, and FIG. FIG. 6 is a diagram illustrating an adaptive bias control circuit according to an exemplary embodiment, and FIG. 6 is a diagram illustrating another exemplary embodiment of the adaptive bias control circuit according to FIG. 4.

도 4에 도시된 바와 같이, 본 발명에 따른 초고주파 도허티 증폭기는, RF 입력 신호를 검출하는 커플러(410)와, 포락선 신호를 검출하는 포락선 검출기(420)와, 상기 검출된 포락선 신호를 사용자 설정에 따른 쉐이핑(shaping) 신호로 변환하고 이후 상기 쉐이핑되어 출력되는 신호를 출력단에서 평균 전력선 형태의 신호로 변환하고, 상기 변환된 평균 전력을 게이트 바이어스 전압으로 제공하는 적응 바이어스 제어회로(Adaptive Bias Controller)(430)와, 입력 신호를 분산하여 캐리어 증폭기(CA)와 피킹 증폭기(PA)의 입력단으로 제공하는 입력 도허티 네트워크(Input Doherty Network)(440)와, 상기 캐리어 증폭기(CA)와 피킹 증폭기(PA)의 출력단에서 제공되는 신호를 결합하여 출력하는 출력 도허티 네트워크(Output Doherty Network)(450)를 포함하여 구성된다. 또한 상기 입력 도허티 네트워크(440)와 출력 도허티 네트워크(450) 사이에는 캐리어 증폭기(CA)와 피킹 증폭기(PA)로 구성된다.As shown in FIG. 4, the ultra-high frequency Doherty amplifier according to the present invention includes a coupler 410 for detecting an RF input signal, an envelope detector 420 for detecting an envelope signal, and the detected envelope signal in a user setting. An adaptive bias controller (converted to a shaping signal), and then converts the shaped and output signal into an average power line-type signal at an output terminal, and provides the converted average power as a gate bias voltage. 430, an input doherty network 440 for distributing an input signal and providing the input signals to the input terminals of the carrier amplifier CA and the peaking amplifier PA, and the carrier amplifier CA and the peaking amplifier PA. It comprises an output Doherty network (450) for combining and outputting the signal provided from the output terminal of the. In addition, between the input Doherty network 440 and the output Doherty network 450 is composed of a carrier amplifier (CA) and a peaking amplifier (PA).

또한 상기 캐리어 증폭기(CA)는 회로의 상단에 위치하고 그 하단에 피킹 증폭기(PA)가 위치하는 구조를 가진다. 상기 두 개의 증폭기(CA)(PA)는 상기 도 3에서와 동일한 입/출력 도허티 네트워크(440)(450)를 가지고 병렬로 결합된다. In addition, the carrier amplifier CA has a structure in which the peaking amplifier PA is positioned at the upper end of the circuit. The two amplifiers (CA) PA are coupled in parallel with the same input / output Doherty network 440, 450 as in FIG.

여기서, 상기 캐리어 증폭기(CA)의 게이트 바이어스 전압(V_GG,Carrier) 및 피킹 증폭기(PA)의 게이트 바이어스 전압(V_GG,Peaking)은 상기 적응 바이어스 제어회로(430)에 의해 검출되어 제공되는 평균 입력 전력에 따라 자동적으로 제어된다.Here, the carrier amplifier (CA) the gate bias voltage (V _{GG, Carrier)} and a gate bias voltage (V _{GG, Peaking)} of the peaking amplifier (PA) of the average supplied is detected by the adaptive bias control circuit 430 It is automatically controlled according to the input power.

한편, 본 발명에서는 커플러(410)가 출력단에 위치하여 상기한 바와 같은 평균 출력 전력을 통해 게이트 바이어스 전압으로 제어하는 회로를 사용하여 대체할 수도 있다.Meanwhile, in the present invention, the coupler 410 may be replaced by using a circuit positioned at the output terminal and controlling the gate bias voltage through the average output power as described above.

즉, 본 발명에서 제안하는 평균 전력은 상기 적응 바이어스 제어회로(430)의 제어 형태에 따라 평균 입력 전력과 평균 출력 전력으로 구분될 수 있다. 이는 상기 적응 바이어스 제어회로(430)의 형태가 입력단에서의 전력 제어인지 또는 출력단에서의 전력 제어인지 그 형태에 따라 구분된다.That is, the average power proposed by the present invention may be divided into average input power and average output power according to the control type of the adaptive bias control circuit 430. The type of the adaptive bias control circuit 430 is classified according to whether the power control at the input terminal or the power control at the output terminal.

다시 말하면, 상기 적응 바이어스 제어회로(430)의 구성이 입력단에서 입력 신호를 검출하여 제어하는 경우에는 평균 입력 전력을, 상기 적응 바이어스 제어회로(430)의 구성이 출력단에서 출력 신호를 검출하여 제어하는 경우에는 평균 출력 전력에 따른 캐리어 증폭기 및 피킹 증폭기의 게이트 바이어스 전압으로 인가할 수 있다. In other words, when the configuration of the adaptive bias control circuit 430 detects and controls an input signal at an input terminal, the average input power is controlled, and the configuration of the adaptive bias control circuit 430 detects and controls an output signal at an output terminal. In this case, the gate bias voltages of the carrier amplifier and the picking amplifier may be applied according to the average output power.

상기 적응 바이어스 제어회로(430)의 평균 출력 전력 제어는, 제어회로(430)에 인가되는 입력 신호를 입력단이 아닌 전체 회로의 출력단으로부터 제공받고, 이를 제어회로(430)에서 평균 전력으로 생성하여 게이트 바이어스 전압으로 제공하는 것이다. The average output power control of the adaptive bias control circuit 430 receives an input signal applied to the control circuit 430 from an output terminal of the entire circuit, not an input terminal, and generates the average power in the control circuit 430 so that the gate is controlled. To provide a bias voltage.

즉, 본 발명은 평균 전력에 따라 캐리어 증폭기와 피킹 증폭기의 게이트 전압을 제어하므로 입력 신호의 포락선과 게이트 제어 전압의 포락선을 동기시킬 필요가 없다. 따라서 출력단의 출력 신호 검출을 통한 평균 전력을 생성하여 바이어스 제어가 가능하다.That is, the present invention controls the gate voltages of the carrier amplifier and the picking amplifier according to the average power, so that the envelope of the input signal and the envelope of the gate control voltage do not need to be synchronized. Therefore, the bias control is possible by generating the average power by detecting the output signal of the output terminal.

다음으로, 도 5는 상기에서 기술한 평균 전력에 따른 적응 바이어스 제어회로(430)가 부착된 도허티 증폭기에서 상기 적응 바이어스 제어회로의 일 실시예를 나타내며, 모토로라사의 180와트(watt) 소자에 대한 본 발명의 실시예를 나타낸 것이다.Next, FIG. 5 shows an embodiment of the adaptive bias control circuit in the Doherty amplifier to which the adaptive bias control circuit 430 according to the average power described above is attached. An embodiment of the invention is shown.

도 5를 참조하면, 본 발명의 적응 바이어스 제어회로(520)는 포락선 검출기(510)에서 검출된 포락선 신호의 전력 레벨을 반전 시켜 출력하는 반전 증폭부(522)와 상기 반정 증폭부(522)에서 반전되어 출력되는 신호에 대해 오프셋 전압을 가하여 소정 증폭하여 출력하는 레벨 쉬프트부(524)와 상기 소정 증폭되어 출력되는 신호에 대해 평균 전력으로 변환하여 게이트 바이어스 전압을 제어하는 용량성 소자(526)를 포함하여 이루어진다.Referring to FIG. 5, in the adaptive bias control circuit 520 of the present invention, the inverted amplifier 522 and the half amplified amplifier 522 invert and output the power level of the envelope signal detected by the envelope detector 510. A level shift unit 524 that applies an offset voltage to the inverted output signal and amplifies and outputs the amplified signal; and a capacitive element 526 that converts the average amplified power to the predetermined amplified signal and controls the gate bias voltage. It is made to include.

이 때, 상기 용량성 소자(526)는 실제 기지국용 증폭기에서 고출력 및 광대역 신호에 적합하도록 대용량 캐패시터로 이루어지는 것이 바람직하지만, 본 발명이 이에 한정되는 것은 아니다. At this time, the capacitive element 526 is preferably made of a large capacity capacitor to be suitable for high power and wideband signals in an actual base station amplifier, but the present invention is not limited thereto.

본 발명은 상기 용량성 소자(526)를 통해 상기 도 3에 따른 제어 방식과 전혀 다른 제어가 이루어지게 된다. 상기 도 3에서는 포락선 신호에 따라 순간적으로 게이트 바이어스 전압을 제어한다. 즉, 검출되는 포락선 신호를 그대로 게이트 바이어스 전압으로 인가하는 방식을 취하고 있다. According to the present invention, the capacitive element 526 may control completely different from the control method of FIG. 3. In FIG. 3, the gate bias voltage is instantaneously controlled according to the envelope signal. In other words, the detected envelope signal is applied as it is as a gate bias voltage.

이에 본 발명은 검출되는 포락선 신호를 상기 용량성 소자(526)에서 상기 포락선 신호를 충전 및 방전을 통해 평균 전력을 생성하고, 상기 생성된 평균 전력을 게이트 바이어스 전압으로 인가하게 된다. 즉, 상기 용량성 소자(526)를 이용한 평균 전력에 따른 게이트 바이어스 생성을 통해, 본 발명의 도허티 증폭기는 평균 전력에 의한 게이트 바이어스 전압이 제어되며, 이로 인하여 증폭기의 메모리 효과를 방지할 수 있다.Accordingly, the present invention generates the average power by detecting and enveloping the envelope signal in the capacitive element 526 and applying the generated average power as the gate bias voltage. That is, through the gate bias generation according to the average power using the capacitive element 526, the gate bias voltage by the average power is controlled in the Doherty amplifier of the present invention, thereby preventing the memory effect of the amplifier.

도 4 및 도 5를 참조하여 이러한 동작 원리를 좀 더 상세하게 살펴보면 다음과 같다.4 and 5, the operation principle will be described in more detail as follows.

먼저, 도 4에서 RF 입력 신호를 커플러(410)를 이용하여 검출하게 된다. 이어서 상기 검출된 입력 신호를 적응 바이어스 제어회로(430)에서 수신하여 평균 전력에 따른 게이트 바이어스를 생성한다.First, in FIG. 4, an RF input signal is detected using the coupler 410. Subsequently, the detected input signal is received by the adaptive bias control circuit 430 to generate a gate bias according to the average power.

이 때 상기 평균 전력은, 도 5에서 보는 바와 같이, 먼저 상기 포락선 검출기(510)에서 상기 입력 신호에 대해 포락선 신호를 검출하게 된다. 이어서 반전 증폭부(522)에서 상기 검출된 포락선 신호의 전력 레벨을 반전 시킨 후 출력한다. 그러면 레벨 쉬프트부(524)에서 상기 반전되어 들어오는 신호에 대해 오프셋 전압(Voffset)을 가하여 소정 증폭하여 출력하게 된다. 다음으로, 회로의 마지막 단에 연결되는 상기 용량성 소자(526)는 상기 소정 증폭되어 들어오는 신호에 대해 충전 및 방전을 수행하여 원하는 제어 신호 형태인 평균 전력을 생성하여 출력하게 된다. 또한 상기 용량성 소자(526)는 상기 포락선 전압과 함께 들어오는 저주파인 포락선 신호를 접지로 내보는 역할을 더 수행한다. In this case, as shown in FIG. 5, the average power first detects an envelope signal with respect to the input signal by the envelope detector 510. Subsequently, the inverting amplifier 522 inverts the power level of the detected envelope signal and outputs the inverted signal. Then, the level shift unit 524 applies an offset voltage Voffset to the inverted signal, and amplifies and outputs the predetermined voltage. Next, the capacitive element 526 connected to the last end of the circuit performs charging and discharging on the predetermined amplified incoming signal to generate and output an average power in the form of a desired control signal. In addition, the capacitive element 526 further plays a role of outputting a low-frequency envelope signal, which is input together with the envelope voltage, to ground.

이와 같이 본 발명의 적응 바이어스 제어회로는 포락선 신호를 게이트 바이어스 전압으로 인가하는게 아니라 상기 생성되는 평균 전력에 따라서 게이트 바이어스 전압을 제어한다.As described above, the adaptive bias control circuit of the present invention does not apply the envelope signal as the gate bias voltage but controls the gate bias voltage according to the generated average power.

한편, 상술한 바와 같은 본 발명의 적응 바이어스 제어회로는 입력단에서 포락선 신호의 검출이 아닌 평균 전력을 검출한 후 게이트 바이어스 전압으로 변환하는 회로를 사용하여 대체할 수도 있다.On the other hand, the adaptive bias control circuit of the present invention as described above may be replaced by a circuit that detects the average power and converts it to a gate bias voltage at the input terminal instead of detecting the envelope signal.

즉, 도 6에서와 같이, 상기 적응 바이어스 제어회로의 다른 실시예로 구성할 수 있다. 다시 말해, 본 발명의 적응 바이어스 제어회로는, 상기한 바와 같은 용량성 소자의 구성을 출력단이 아닌 입력단에 삽입하여 평균 전력을 생성할 수 있다.That is, as shown in Figure 6, it can be configured as another embodiment of the adaptive bias control circuit. In other words, the adaptive bias control circuit of the present invention can generate the average power by inserting the configuration of the capacitive element as described above into the input terminal instead of the output terminal.

도 6을 참조하면, 먼저, 포락선 검출기(610)에서 포락선 신호를 검출하여 출력한다. 그러면 적응 바이어스 제어회로(620)에서 이를 수신하여 상기 포락선 신호에 대해 평균 전력을 생성한 후 이를 소정 레벨로 반전 및 증폭하여 게이트 바이어스 전압으로 인가하게 된다. Referring to FIG. 6, first, the envelope detector 610 detects and outputs an envelope signal. Then, the adaptive bias control circuit 620 receives the received signal, generates an average power of the envelope signal, inverts and amplifies it to a predetermined level, and applies the gate bias voltage.

이 때 상기 적응 바이어스 제어회로(620)는 도 5에 나타낸 적응 바이어스 제어회로(520)에서 용량성 소자(526)의 위치가 변경되어 구성된다. 즉, 상기 포락선 검출기(610)에서 검출된 포락선 신호를 충/방전을 통해 평균 전력으로 생성하는 용량성 소자(626)를 입력단에 삽입하고, 그 뒷단에 반전 증폭부(622)와 레벨 쉬프트부(624)가 구성된다. 또한 상기 용량성 소자(626)는 대용량 캐패시터로 구성되는 것이 바람직하지만, 본 발명이 이에 한정되는 것은 아니다.At this time, the adaptive bias control circuit 620 is configured by changing the position of the capacitive element 526 in the adaptive bias control circuit 520 shown in FIG. That is, a capacitive element 626 for generating the envelope signal detected by the envelope detector 610 as the average power through charging / discharging is inserted into an input terminal, and an inverting amplifier 622 and a level shifting unit 624 is configured. In addition, the capacitive element 626 is preferably composed of a large capacity capacitor, but the present invention is not limited thereto.

상기와 같은 구성을 살펴보면, 먼저 커플러를 통해 검출되어 입력되는 RF 입력 신호에 대해 포락선 검출기(610)에서 포락선 신호를 검출하고, 상기 검출된 포락선 신호를 용량성 소자(626)에서 충/방전을 통하여 평균 전력으로 생성하고, 이어서, 상기 생성된 평균 전력을 캐리어 증폭기 및 피킹 증폭기의 게이트 바이어스 전압으로 인가하여 바이어스를 제어하도록 하는 것이다. Referring to the above configuration, first, the envelope detector 610 detects an envelope signal with respect to an RF input signal detected and input through a coupler, and the detected envelope signal is charged / discharged by the capacitive element 626. The average power is generated, and then the generated average power is applied to the gate bias voltages of the carrier amplifier and the peaking amplifier to control the bias.

즉, 도 5는 제어회로의 출력단에서 평균 전력을 생성하여 바이어스를 제어하도록 하는 구성을 가진 것이고, 도 6은 제어회로의 입력단에서 평균 전력을 생성하여 바이어스를 제어하도록 하는 구성을 가진다.That is, FIG. 5 is configured to control the bias by generating average power at the output terminal of the control circuit, and FIG. 6 is configured to control the bias by generating average power at the input terminal of the control circuit.

상기와 같이 구성되는 본 발명은, 그 제어회로의 형태가 입력단 또는 출력단에 각기 형성될 수 있다. 또한 그 구조의 형태는 입력 신호로 인가되는 포락선 신호에 대해 용량성 소자와 연동하여 평균 전력선 형태의 신호로 변환하도록 하는 것이다. 결국, 평균 전력에 따른 게이트 바이어스 전압을 제어하여 출력 신호의 선형성과 메모리 효과를 방지할 수 있다.In the present invention configured as described above, the form of the control circuit may be formed at the input terminal or the output terminal, respectively. In addition, the structure of the structure is to convert the envelope signal applied as the input signal into a signal of the average power line form in conjunction with the capacitive element. As a result, the gate bias voltage according to the average power can be controlled to prevent the linearity and the memory effect of the output signal.

이하의 설명은, 상술한 바와 같은 본 발명의 구성을 상기 언급된 모토로라사의 180watt 고출력 전력용 트랜지스터를 도허티 증폭기에 적용한 경우 종래 기술과의 비교를 나타낸 것이다.The following description shows a comparison with the prior art when the above-described configuration of the present invention is applied to the above mentioned Motorola 180 watt high output power transistor for a Doherty amplifier.

이 때 종래 기술에서는 낮은 파워 레벨과 높은 파워 레벨에서 이득 차이가 심하게 나타나고, 낮은 파워 레벨에서 선형성이 나빠질 뿐만 아니라 ACLR의 비대칭성이 뚜렷하게 나타나게 된다. In this case, in the prior art, the gain difference is severe at low and high power levels, and at low power levels, not only the linearity is deteriorated but also the asymmetry of ACLR becomes apparent.

따라서 본 발명에 따른 바이어스 제어회로는 낮은 파워 레벨에서는 높은 바이어스 포인트를 유지하고 실제 쓰고자 하는 46dBm에서는 바이어스 포인트를 낮게 유지하도록 구성된다.Therefore, the bias control circuit according to the present invention is configured to maintain a high bias point at a low power level and to keep the bias point low at 46 dBm to be actually used.

도 7은 상기에서 분석한 특성을 바탕으로 도 4 내지 도 6에 도시된 제어회로의 입출력 특성을 나타내고, 실 예인 모토로라사의 180watt급 소자에 대한 평균 전력에 따른 바이어스 제어 형태를 보인 것이다.FIG. 7 illustrates the input / output characteristics of the control circuit shown in FIGS. 4 to 6 based on the characteristics analyzed above, and shows a bias control form according to an average power of a 180-watt class Motorola, which is an example.

이하에서는 첨부한 도면 도 7 내지 도 9를 참조하여 본 발명에 따른 평균 전력에 의해 바이어스가 적응 제어되는 초고주파 도허티 증폭기의 특성을 설명하기로 한다.Hereinafter, the characteristics of the ultrahigh frequency Doherty amplifier in which the bias is adaptively controlled by the average power according to the present invention will be described with reference to FIGS. 7 to 9.

도 7은 상기 도 5에 따른 적응 바이어스 제어회로의 입/출력 특성을 나타낸 도면으로서, 모토로라사의 180watt급 소자에 대한 평균 입력 전력에 따른 바이어스 제어 형태를 나타낸 것이다.FIG. 7 is a diagram illustrating input / output characteristics of the adaptive bias control circuit according to FIG. 5, and illustrates a bias control form according to an average input power of a 180-watt device manufactured by Motorola.

도 7을 참조하면, x축은 평균 출력 전력(Average Output Power)을 나타내고, y축은 게이트 전압으로 인가되는 전압을 나타낸다. 이에 도시된 바와 같이, 평균 출력 전력의 변화에 따라 게이트에 인가되는 전압의 크기가 제어됨을 알 수 있다.Referring to FIG. 7, the x-axis represents average output power, and the y-axis represents a voltage applied as a gate voltage. As shown in the drawing, it can be seen that the magnitude of the voltage applied to the gate is controlled according to the change of the average output power.

즉, 도 7은 상기 도 5 내지 도 6의 포락선 검출부 및 포락선 쉐이핑 회로부를 거쳐서 형성된 출력이 끝단의 용량성 소자와 상호 결합되어 평균 전력선 형태로 형성되고, 이후 상기 형성된 평균 전력선에 따르는 출력 전압이 캐리어 증폭기(CA)와 피킹 증폭기(PA)의 게이트 바이어스 전압으로 각각 인가되면, 상기 평균 전력선에 의해 게이트 바이어스 전압이 선형적으로 제어됨을 나타낸다.That is, FIG. 7 illustrates that an output formed through the envelope detecting unit and the envelope shaping circuit unit of FIGS. 5 to 6 is combined with a capacitive element at an end to form an average power line, and then an output voltage according to the formed average power line is formed by a carrier. When applied as the gate bias voltage of the amplifier CA and the peaking amplifier PA, respectively, it indicates that the gate bias voltage is linearly controlled by the average power line.

상기 도 5 내지 도 7을 참조하면, 평균 입력 전력 레벨이 커짐에 따라 바이어스 전압은 점점 감소시켜야 하므로 반전 증폭기를 이용하여 구성된다. 또한 캐리어 증폭기의 게이트 쪽에 들어가는 바이어스는 3V 이상의 전압에서 켜져서 Class AB의 전력 증폭기로 동작하므로 전압을 3V 이상의 레벨로 올려줘야 상기 반전 증폭기에 의해 반전되어 들어온 평균 입력 전력에 대한 바이어스 제어 신호를 거쳐 원하는 제어 신호를 나오게 된다.5 to 7, the bias voltage should be gradually decreased as the average input power level is increased, and thus the inverting amplifier is used. In addition, since the bias to the gate side of the carrier amplifier is turned on at a voltage of 3V or more and operates as a power amplifier of Class AB, it is necessary to raise the voltage to a level of 3V or more, through a bias control signal for the average input power inverted by the inverting amplifier. The control signal comes out.

상기 레벨 쉬프트에서 이러한 역할을 하도록 오프셋 전압(Voffset) 가하여 레벨을 올리게 된다. 또한 종단의 용량성 소자(대용량 캐패시터)는 저주파인 포락선 신호에 대해 충/방전을 통해 평균 전력선 형태의 신호를 생성하여 출력한다. 이를 통해 실제 도허티 증폭기의 바이어스 회로는 포락선 신호가 아닌 평균 입력 전력에 따라서 바이어스가 변하게 된다.The level is increased by applying an offset voltage Voffset to play this role in the level shift. In addition, the terminal capacitive element (large capacity capacitor) generates and outputs a signal in the form of an average power line through charging / discharging with respect to the low frequency envelope signal. As a result, the bias circuit of the actual Doherty amplifier changes according to the average input power, not the envelope signal.

이 때 상기 캐패시터의 값을 정하는 기준이 중요한 과제이다. 실제로 메모리 효과를 줄이기 위하여 게이트, 드레인 바이어스에 여러 가지 캐패시터를 붙이게 되는데 게이트에도 수 ~ 수십㎋의 캐패시터가 1 ~ 3개 정도가 붙는게 통상적인 일이며, 평균 전력에 따른 바이어스 제어를 위하여 포락선 20MHz에 대하여 1㎋ 이상의 캐패시터를 구성하는 것이 평균 전력에 대한 제어를 위해 필요하다.At this time, a criterion for determining the value of the capacitor is an important problem. In order to reduce the memory effect, various capacitors are attached to the gate and drain bias, and it is common to attach one to three capacitors of several tens of microseconds to the gate, and to the 20 MHz envelope for bias control according to the average power. It is necessary for the control of the average power to configure a capacitor of 1 dB or more.

또한 필요에 따라 대용량 캐패시터인 수 ~ 수십㎋의 캐패시터 또는 그 이상의 캐패시터를 붙여도 바이어스 제어하는 데는 문제가 없으며, 증폭기 특성에 따라 꼭 큰 캐패시터를 붙여야만 하는 경우도 있다. 하지만 본 발명이 이러한 것들에 한정되는 것은 아니다.In addition, if necessary, even if a capacitor of several to several tens of capacitors or more is attached, there is no problem in controlling the bias, and depending on the characteristics of the amplifier, it is necessary to attach a large capacitor. However, the present invention is not limited to these things.

도 8은 도 4 내지 도 6의 실시예에 대해서 평균 출력 전력에 따른 본 발명의 도허티 증폭기의 이득 특성과 같은 소자에 대해 고정된 바이어스로 최적화된 도허티 증폭기의 이득 특성을 비교한 도면이다. 즉, 도 8은 상기한 도 4 내지 도 6에서의 게이트 전압에 인가되는 선형적인 캐리어 증폭기(CA) 및 피킹 증폭기(PA)의 전압형태를 이용하여 적응 바이어스 회로에서의 이득을 나타낸다.8 is a view comparing the gain characteristics of the Doherty amplifier optimized with a fixed bias for the device, such as the gain characteristic of the Doherty amplifier of the present invention according to the average output power according to the embodiment of FIGS. That is, FIG. 8 illustrates the gain in the adaptive bias circuit using the voltage forms of the linear carrier amplifier CA and the peaking amplifier PA applied to the gate voltage in FIGS. 4 to 6 described above.

도 8를 참조하면, 먼저 고정된 바이어스로 최적화된 도허티 증폭기의 특성은 바이어스가 낮게 도허티 증폭기를 최적화 시켰기 때문에 Deep Class AB 특성을 보인다. 즉, 낮은 전력 레벨에서는 이득 특성이 낮고, 높은 전력 레벨로 올라감에 따라 이득 특성이 올라가는 특성을 보여 낮은 전력 레벨과 높은 전력 레벨에서 심한 이득 차이를 보인다. 이러한 문제는 선형화 기법을 적용하는데 있어서 증폭기 특성을 표현하기 매우 어려우므로 해결해야 할 문제 중에 하나이다. Referring to FIG. 8, the characteristics of the Doherty amplifier optimized with the fixed bias first show the Deep Class AB characteristic because the Doherty amplifier is optimized with low bias. In other words, the gain characteristic is low at low power level, and the gain characteristic increases as the power level is increased to show a high gain difference at low power level and high power level. This problem is one of the problems to be solved because it is very difficult to express the amplifier characteristics in applying the linearization technique.

반면 본 발명의 도허티 증폭기는 평균 전력 바이어스 제어를 통해 저전력에서 매우 평탄한 이득 특성을 가진다.In contrast, the Doherty amplifier of the present invention has a very flat gain characteristic at low power through average power bias control.

도 9는 본 발명에 따른 적응 바이어스 제어된 도허티 증폭기의 선형 특성과 고정 바이어스된 도허티 증폭기의 선형 특성을 비교한 도면이다. 즉, 도 9는 상기 도 4 내지 도 5의 실시예에 대해서 평균 출력 전력에 따른 본 발명의 도허티 증폭기의 선형 특성(ACLR, Adjacent Channel Leakage Ratio)을 같은 소자에 대해 고정된 바이어스로 최적화된 도허티 증폭기의 선형 특성과 비교한 것이다. 9 is a diagram comparing the linear characteristics of the adaptive bias controlled Doherty amplifier according to the present invention and the linear characteristics of the fixed biased Doherty amplifier. That is, FIG. 9 is a Doherty amplifier in which the linear characteristics (Adjacent Channel Leakage Ratio) of the Doherty amplifier of the present invention according to the average output power according to the embodiment of FIGS. 4 to 5 are optimized with a fixed bias for the same device. It is compared with the linear characteristic of.

먼저, 도 9에서 사용된 신호는 WCDMA 2FA(10MHz spacing)의 광대역 신호이며, 고정된 바이어스로 최적화된 도허티 증폭기는 바이어스가 낮게 도허티를 최적화 시켰기 때문에 낮은 전력 레벨에서 선형성이 나쁘며, 왜곡된 특성의 비대칭성이 뚜렷하게 나타난다.First, the signal used in FIG. 9 is a wideband signal of WCDMA 2FA (10 MHz spacing), and the Doherty amplifier optimized with a fixed bias has poor linearity at low power levels due to low bias optimization, and asymmetry of distorted characteristics. Sex is clearly visible.

이러한 심각한 비대칭성은 선형화 기법을 적용시키는데 어려운 문제점을 가진다. 이에 반하여 본 발명의 도허티 증폭기는 대체로 절대적인 선형 특성이 우수할 뿐만 아니라 양쪽의 왜곡신호의 차이가 1 ~ 2dB 정도의 비슷한 크기를 유지함을 알 수 있다. 이러한 특성은 증폭기의 선형화 기법을 적용하는데 있어 중요한 항목이 된다. This severe asymmetry has a difficult problem in applying the linearization technique. On the contrary, the Doherty amplifier of the present invention is not only excellent in absolute linear characteristics, but also maintains a similar magnitude of about 1 to 2 dB in the difference between the distortion signals. This characteristic is an important item in applying the linearization technique of the amplifier.

즉, 도 9를 참조하면, 고정 바이어스 도허티 증폭기의 경우에는 동일한 평균 출력 전력에 대해서 -10MHz와 +10MHz 간에 매우 큰 차이를 보임을 알 수 있다. 즉 이는 고정 바이어스 도허티 증폭기의 선형성이 떨어질 뿐만 아니라 -10MHz와 +10MHz의 왜곡신호가 다른 크기를 유지하고 있음을 나타낸다. 반면에 적응 바이어스 도허티 증폭기의 경우에는 동일한 평균 출력 전력에 대해서 -10MHz와 +10MHz 간에 차이가 거의 없음을 알 수 있다. 즉 이는 적응 바이어스 도허티 증폭기의 선형성이 우수할 뿐만 아니라 -10MHz와 +10MHz의 왜곡신호가 비슷한 크기를 유지하고 있음을 나타낸다.That is, referring to FIG. 9, it can be seen that the fixed bias Doherty amplifier shows a very large difference between −10 MHz and +10 MHz for the same average output power. That is, the linearity of the fixed bias Doherty amplifier is not only degraded, but it indicates that the distortion signals of -10 MHz and +10 MHz maintain different magnitudes. On the other hand, the adaptive bias Doherty amplifier shows little difference between -10MHz and + 10MHz for the same average output power. This indicates that the linearity of the adaptive bias Doherty amplifier is excellent and that the distortion signals at -10 MHz and +10 MHz remain similar in magnitude.

또한, 실질적으로 기지국(Base Station)에서 사용하는 -30dBc에서의 이득이 고정 바이어스 도허티 증폭기의 형태보다 매우 우월한 것을 알 수 있다. 이러한 결과는 본 발명에 따른 적응 바이어스 도허티 증폭기의 선형성이 매우 뛰어남을 입증하고 있다.In addition, it can be seen that the gain at -30dBc substantially used by the base station is far superior to that of the fixed bias Doherty amplifier. These results demonstrate that the linearity of the adaptive bias Doherty amplifier according to the present invention is excellent.

본 발명에서는 상기와 같은 적응 바이어스 제어회로를 사용하기 때문에 그 선형성을 개선할 수 있다. 여기서, 상기 선형성은 캐리어 증폭기 및 피킹 증폭기를 위한 최적의 게이트 전압을 형성하는데 적용된다.In the present invention, the linearity can be improved because the above-described adaptive bias control circuit is used. Here, the linearity is applied to form an optimal gate voltage for the carrier amplifier and the peaking amplifier.

즉, 본 발명에 따른 초고주파 도허티 증폭기는 -30dBc ACLR(Adjacent Channel Leakage Ratio) 하에서 최고의 전력 부가 효율(PAE, Power Added Efficiency)이 되도록 설계된 것이다. 여기서 상기 -30dBc가 목표인 것은 피드포워드(Feed-forward ; 실행전에 결함을 예측하고 행하는 피드백 과정의 제어) 선형화 기술을 바탕으로 한 기지국(BS, Base station) 전압 증폭기를 위한 것이다. That is, the ultra-high frequency Doherty amplifier according to the present invention is designed to have the highest power added efficiency (PAE) under -30dBc ACLR (Adjacent Channel Leakage Ratio). The target of -30 dBc is for a base station (BS) voltage amplifier based on a feed-forward linearization technique.

상기에서와 같이 본 발명에서는 평균 입/출력 전력에 따라 캐리어 증폭기(CA) 및 피킹 증폭기(PA)의 게이트 바이어스 전압 각각을 자동적으로 제어함으로써 각 전력 레벨에 따라 최적화된 이득, 효율 및 선형 특성 등을 얻을 수 있다. 이에 대한 예들은 상술한 도면 도 7 내지 도 9에 잘 나타나 있다.As described above, in the present invention, the gate bias voltages of the carrier amplifier CA and the peaking amplifier PA are automatically controlled according to the average input / output power, thereby obtaining gain, efficiency, linear characteristics, etc. optimized for each power level. You can get it. Examples of this are well illustrated in FIGS. 7 to 9.

그러면 이하에서는 상술한 바와 같은 본 발명의 동작 구성을 종래 기술과 간략하게 비교하여 살펴보기로 한다.Hereinafter, the operation configuration of the present invention as described above will be briefly compared with the prior art.

먼저, 종래 기술에서는, 포락선 검출기를 통해서 검출해 낸 저주파의 포락선 신호를 증폭하고 이후 오프셋을 조절하여 포락선 전압에 따르는 출력 전압의 변화를 만들어서 이를 캐리어 증폭기(CA)의 게이트 바이어스 전압(V_GG,Carrier) 및 피킹 증폭기(PA)의 게이트 바이어스 전압(V_GG,Peaking)으로 인가하는 작용을 한다.First, in the prior art, the low-frequency envelope signal detected by the envelope detector is amplified, and then the offset is adjusted to make a change in the output voltage according to the envelope voltage, which is then applied to the gate bias voltage (V _{GG, Carrier} ) of the carrier amplifier CA. ) And the gate bias voltage V _GG of the peaking amplifier PA.

이에 반해 본 발명에서는, 포락선 검출부를 통해서 검출해 낸 저주파의 포락선 신호를 증폭하고 이후 오프셋을 조절하여 후단으로 출력한다. 이 때 상기에서 출력되는 출력전압을 대용량 캐패시터와 같은 용량성 소자를 통해서 포락선을 평균 전력선 형태로 변환한다. 이후 상기 평균 전력선 전압에 따르는 출력 전압으로 하여 이를 캐리어 증폭기(CA)의 게이트 바이어스 전압(V_GG,Carrier) 및 피킹 증폭기(PA)의 게이트 바이어스 전압(V_GG,Peaking)으로 인가하는 작용을 한다.In contrast, in the present invention, the low frequency envelope signal detected by the envelope detection unit is amplified, and then the offset is adjusted to output to the rear stage. At this time, the output voltage output from the above is converted into an average power line through a capacitive element such as a large capacity capacitor. After it serves for applying a gate bias voltage (V _{GG, Peaking)} of the gate bias voltage (V _{GG, Carrier)} and the peaking amplifier (PA) of the average of the carrier amplifier (CA) it to the output voltage according to the power line voltage.

다시 말하면, 본 발명에서는 먼저, 초고주파가 입력되면 포락선 검출부에서 입력되는 초고주파의 신호를 검출하여 출력한다. 이후 포락선 쉐이핑 회로부에서 상기 검출된 신호를 시스템에 설정에 대응하는 신호로 쉐이핑(shaping)한 후 출력단의 마지막 단으로 출력한다. 이어서, 상기 출력단의 마지막 단에 연결된 용량성 소자에서는 상기 출력되는 쉐이핑된 신호를 평균 전력선 형태로 변환하여 출력한다. 이어서, 상기에서와 같이 평균 전력선 형태로 출력되는 제어 전압은 캐리어 증폭기(CA)의 게이트 바이어스 전압(V_GG,Carrier) 및 피킹 증폭기(PA)의 게이트 바이어스 전압(V_GG,Peaking)으로 인가됨으로서 도허티 증폭기를 제어하게 된다.In other words, in the present invention, first, when the ultra-high frequency is input, the signal of the ultra-high frequency input from the envelope detection unit is detected and output. After that, the envelope shaping circuit unit shaves the detected signal into a signal corresponding to a setting in the system and outputs the signal to the last stage of the output terminal. Subsequently, the capacitive element connected to the last end of the output terminal converts the output shaped signal into an average power line form and outputs the converted power. Then, the control voltage output to the average power-line type as in the above is by being applied as a gate bias voltage (V _{GG, Carrier)} and a gate bias voltage (V _{GG, Peaking)} of the peaking amplifier (PA) of the carrier amplifier (CA) Doherty To control the amplifier.

즉, 본 발명에서는 캐리어 증폭기(CA) 및 피킹 증폭기(PA) 각각에 인가되는 게이트 바이어스 전압(V_GG,Carrier)(V_GG,Peaking)이 기존 포락선 형태의 파형에서 평균 전력선 형태를 갖게 된다. 이로 인하여 종래 기술에서 고출력 트랜지스터를 사용할 경우 발생하는 메모리 효과를 방지할 수 있다.That is, in the present invention, the gate bias voltage (V _{GG, Carrier} ) (V _{GG, Peaking} ) applied to each of the carrier amplifier (CA) and the peaking amplifier (PA) has an average power line shape in the waveform of the existing envelope form. This prevents the memory effect that occurs when using a high output transistor in the prior art.

따라서 포락선 신호가 아닌 평균 입/출력 전력을 검출하여 바이어스에 인가함에 따른 효과를 실제적인 실험 데이터에 의해 입증됨으로 인해 실제 기지국 시스템에서도 그 성능이 그대로 유지할 수 있을 것이다.Therefore, since the effect of detecting the average input / output power and applying the bias to the bias rather than the envelope signal is proved by the actual experimental data, the performance may be maintained in the actual base station system.

이상에서 상술한 바와 같은 본 발명에 따른 도허티 증폭기는 기존의 모든 도허티 증폭기뿐만 아니라 N개의 경로(N-way)를 갖는 도허티 증폭기에도 응용하여 적용이 가능하다는 것은 당업자에게 자명할 것이다.It will be apparent to those skilled in the art that the Doherty amplifier according to the present invention as described above can be applied to not only all existing Doherty amplifiers but also Doherty amplifiers having N paths (N-way).

이상과 같이, 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능함은 물론이다. As described above, although the present invention has been described by way of limited embodiments and drawings, the present invention is not limited thereto and is intended by those skilled in the art to which the present invention pertains. Of course, various modifications and variations are possible within the scope of the claims to be described.

이상 상술한 바와 같이 본 발명의 적응 바이어스 제어를 위한 전력 증폭 장치에 따르면, 적응 바이어스 제어회로를 통해 입력되는 포락선을 평균 전력선 형태로 출력하고, 상기 출력에 따라 게이트 바이어스 전압을 제어함으로 인해 기지국 시스템에서 전력 증폭기의 선형성을 높일 수 있는 이점을 가진다.As described above, according to the power amplification apparatus for the adaptive bias control of the present invention, the base station system by outputting the envelope input through the adaptive bias control circuit in the form of an average power line, and controlling the gate bias voltage according to the output in the base station system This has the advantage of increasing the linearity of the power amplifier.

또한 전력 증폭기의 선형성을 높임에 따라 종래 기술에 따른 초고주파 도허티 증폭기에서 발생하는 메모리 효과 문제를 해결할 수 있는 이점을 가진다.In addition, by increasing the linearity of the power amplifier, there is an advantage that can solve the memory effect problem occurring in the ultra-high frequency Doherty amplifier according to the prior art.

또한 게이트 바이어스 전압 및 최적의 선형성, 효율을 실제 기지국에서 적용되는 -30dBc ACLR(Adjacent Channel Leakage Ratio)의 실제 환경에서도 적용할 수 있는 이점을 가진다.In addition, the gate bias voltage, the optimal linearity, and the efficiency can be applied in a real environment of -30dBc Adjacent Channel Leakage Ratio (ACRL) applied in a real base station.

또한 상기한 이점을 기존 또는 차세대의 이동통신 기지국용 전력 증폭기에도 응용함으로써, 고효율 및 고선형 특성을 동시에 만족할 수 있는 전력 증폭 장치를 제공할 수 있는 이점을 가진다.In addition, by applying the above advantages to the power amplifier for the existing or next-generation mobile communication base station, there is an advantage that can provide a power amplification device that can satisfy high efficiency and high linearity at the same time.

또한 전력 증폭 장치에 있어서 상기한 이점들을 통해 가격 경쟁력 및 신뢰성을 높일 수 있는 이점을 가진다.In addition, through the above advantages in the power amplification device has the advantage to increase the price competitiveness and reliability.

또한, 구조적인 측면에서 지연 선로를 제거함에 따라 실제 기지국용 시스템에서 도허티 증폭기의 입력에 대한 동기를 쉽게 일치시킬 수 있으며, 도허티 증폭기에 인가되는 전력에서 지연 선로에 의해 발생되는 전력 손실을 방지할 수 있다.In addition, by eliminating the delay line from the structural point of view, it is possible to easily match the synchronization with the input of the Doherty amplifier in the actual base station system, and to prevent the power loss caused by the delay line from the power applied to the Doherty amplifier. have.

도 1은 일반적인 도허티 증폭기의 개념을 설명하기 위한 개략적인 회로도를 나타낸 도면,1 is a schematic circuit diagram illustrating a concept of a typical Doherty amplifier.

도 2는 종래 기술에 따른 초고주파 도허티 증폭기의 일 실시예를 나타낸 도면,2 is a view showing an embodiment of a microwave doherty amplifier according to the prior art,

도 3은 종래 기술에 따른 초고주파 도허티 증폭기의 다른 실시예를 나타낸 도면,3 is a view showing another embodiment of a microwave doherty amplifier according to the prior art,

도 4는 본 발명에 따른 바이어스 전압이 적응 제어되는 초고주파 도허티 증폭기 구성의 일 실시예를 나타낸 도면,4 is a diagram illustrating an embodiment of a configuration of an ultrahigh frequency Doherty amplifier in which a bias voltage is adaptively controlled according to the present invention;

도 5는 도 4에 따른 적응 바이어스 제어회로의 일 실시예를 나타낸 도면,5 illustrates an embodiment of an adaptive bias control circuit according to FIG. 4;

도 6은 도 4에 따른 적응 바이어스 제어회로의 다른 실시예를 나타낸 도면,6 is a view showing another embodiment of the adaptive bias control circuit according to FIG. 4;

도 7은 상기 도 4에 따른 적응 바이어스 제어기의 입/출력 특성을 나타낸 도면,7 is a view illustrating input / output characteristics of the adaptive bias controller according to FIG. 4;

도 8은 본 발명에 따른 적응 바이어스 제어된 도허티 증폭기의 이득 특성과 고정 바이어스된 도허티 증폭기의 이득 특성을 비교한 도면, 8 is a view comparing the gain characteristics of the adaptive bias controlled Doherty amplifier with that of the fixed biased Doherty amplifier according to the present invention;

도 9는 본 발명에 따른 적응 바이어스 제어된 도허티 증폭기의 선형 특성과 고정 바이어스된 도허티 증폭기의 선형 특성을 비교한 도면. 9 is a comparison of the linear characteristics of an adaptive bias controlled Doherty amplifier according to the present invention and the linear characteristics of a fixed biased Doherty amplifier.

Claims

In a Doherty Amplifier including a carrier amplifier and a peaking amplifier,

Detects the envelope signal in the RF input signal from the coupler of the input stage and converts it into a shaping signal,

And an adaptive bias control circuit which generates the shaped signal as a signal in the form of an average power line through a charge / discharge action at an output terminal to provide an average power to each gate bias voltage of the carrier amplifier and the peaking amplifier. The device.

The method of claim 1, wherein the adaptive bias control circuit,

A control circuit for detecting an input envelope and shaping and providing the detected envelope;

And the capacitive element, when the shaped envelope is provided, generates the average power through charge / discharge and provides the gate bias voltage.

The method of claim 2, wherein the capacitive element,

Said device comprising a high capacity capacitor applied to a high power and wideband signal in an actual base station amplifier.

The method of claim 2, wherein the adaptive bias control circuit,

It further comprises a configuration for detecting the input envelope to perform charging / discharging at the input stage to generate the average power,

And inverting and amplifying the generated average power to a predetermined level to control a gate bias voltage.

The method of claim 1,

And the gate bias voltage (V _GG ) of the carrier amplifier is automatically controlled by an average input power detected and provided by the adaptive bias control circuit.

The method of claim 1,

And the gate bias voltage (V _{GG, Peaking} ) of the peaking amplifier is automatically controlled by an average input power detected and provided by the adaptive bias controller.

In a Doherty Amplifier including a carrier amplifier and a peaking amplifier,

The envelope signal is detected from the output signal output from the last output terminal of the circuit and converted into a shaping signal.

And an adaptive bias control circuit for generating the shaped signal into a signal in the form of an average power line through a charge / discharge action to provide an average power to each gate bias voltage of the carrier amplifier and the picking amplifier. .

The method of claim 7, wherein the adaptive bias control circuit,

A control circuit for detecting an envelope from an output signal of a circuit and shaping and providing the detected envelope;

The method of claim 8, wherein the capacitive element,

The method of claim 8, wherein the adaptive bias control circuit,

The method of claim 7, wherein

And the gate bias voltage (V _GG ) of the carrier amplifier is automatically controlled by an average output power detected and provided by the adaptive bias control circuit.

The method of claim 7, wherein

And the gate bias voltage (V _{GG, Peaking} ) of the peaking amplifier is automatically controlled by an average output power detected and provided by the adaptive bias controller.