KR20050087552A - In-plane switching mode liquid crystal display device and method for fabricating the same - Google Patents

In-plane switching mode liquid crystal display device and method for fabricating the same Download PDF

Info

Publication number
KR20050087552A
KR20050087552A KR1020040013423A KR20040013423A KR20050087552A KR 20050087552 A KR20050087552 A KR 20050087552A KR 1020040013423 A KR1020040013423 A KR 1020040013423A KR 20040013423 A KR20040013423 A KR 20040013423A KR 20050087552 A KR20050087552 A KR 20050087552A
Authority
KR
South Korea
Prior art keywords
common electrode
electrode
electric field
pixel electrode
common
Prior art date
Application number
KR1020040013423A
Other languages
Korean (ko)
Inventor
김도성
강병구
최운섭
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020040013423A priority Critical patent/KR20050087552A/en
Publication of KR20050087552A publication Critical patent/KR20050087552A/en

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134363Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134318Electrodes characterised by their geometrical arrangement having a patterned common electrode

Abstract

본 발명에서는, 개구 영역의 단축 방향 에지부에, 횡전계 전극과 동일한 전계가 인가되도록 돌출부를 구성하여 리버스 도메인을 방지할 수 있다. In the present invention, the projection can be configured so that the same electric field as that of the transverse electric field electrode is applied to the minor direction edge portion of the opening region, thereby preventing the reverse domain.

그리고, 전단 게이트 배선과의 전기장 차폐를 위하여, 전단 게이트 배선 쪽으로 화소 전극을 연장형성하여, 전단 게이트 배선에서의 전기장을 효과적으로 차폐함과 동시에 스토리지 캐패시터를 증가시킬 수 있다. In order to shield the electric field from the front gate wiring, the pixel electrode may be extended toward the front gate wiring to effectively shield the electric field of the front gate wiring and increase the storage capacitor.

또한, 상기 데이터 배선과 교차되는 방향으로 횡전계 전극을 형성함에 있어서, 서로 대칭되는 양 방향으로 횡전계 전극을 각각 형성하는 도메인 분할 방식으로 형성하여 시야각을 향상시킬 수 있고, 도메인 간 분할 영역을 또 하나의 스토리지 캐패시터 또는 개구 영역을 포함하는 스토리지 캐패시터 영역으로 형성함으로써 개구율 및 스토리지 캐패시터를 증가시킬 수 있다. 더욱이 도메인 분할 방식에 전단 게이트 배선에서의 전기장 차폐 구조를 적용하여 개구율, 시야각, 스토리지 캐패시터를 모두 증가시킬 수 있는 장점을 가진다. In addition, in forming the transverse electric field electrodes in the direction crossing the data line, it is possible to improve the viewing angle by forming the domain dividing method in which the transverse electric field electrodes are formed in both directions which are symmetrical to each other. The opening ratio and the storage capacitor can be increased by forming the storage capacitor region including one storage capacitor or the opening region. Furthermore, by applying the electric field shielding structure in the front gate wiring to the domain division method, it is possible to increase the aperture ratio, the viewing angle, and the storage capacitor.

Description

횡전계형 액정표시장치 및 그 제조방법{In-Plane Switching mode Liquid Crystal Display Device and Method for Fabricating the same} In-plane switching mode liquid crystal display device and method for fabricating the same

본 발명은 액정표시장치(Liquid Crystal Display Device)에 관한 것이며, 특히 개구율 향상 구조 횡전계형(IPS ; In-Plane Switching) 액정표시장치에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly to an in-plane switching (IPS) liquid crystal display device.

최근에, 액정표시장치는 소비전력이 낮고 휴대성이 양호한 기술집약적이며 부가가치가 높은 차세대 첨단 표시장치 소자로 각광받고 있다. Recently, liquid crystal displays have been spotlighted as next-generation advanced display devices with low power consumption, good portability, technology-intensive, and high added value.

상기 액정표시장치는 투명 전극이 형성된 두 기판 사이에 액정을 주입하고, 상부 및 하부 기판 외부에 상부 및 하부 편광판을 위치시켜 형성되며, 액정분자의 이방성에 따른 빛의 편광특성을 변화시켜 영상효과를 얻는 비발광 소자에 해당된다. The liquid crystal display device is formed by injecting liquid crystal between two substrates on which transparent electrodes are formed, and placing upper and lower polarizers on the upper and lower substrates, and changing the polarization characteristics of light according to the anisotropy of the liquid crystal molecules. It corresponds to the non-light emitting element obtained.

현재에는, 각 화소를 개폐하는 스위칭 소자인 박막트랜지스터(Thin Film Transistor ; TFT)가 화소마다 배치되는 능동행렬방식 액정표시장치(AM-LCD ; Active Matrix Liquid Crystal Display)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다. Currently, an active matrix liquid crystal display (AM-LCD), in which thin film transistors (TFTs), which are switching elements that open and close each pixel, is disposed for each pixel, has an excellent resolution and video performance. The most attention is.

일반적으로 액정표시장치는 공통 전극이 형성된 컬러필터 기판과 화소 전극이 형성된 어레이 기판과, 두 기판 사이에 충진된 액정으로 이루어지는데, 이러한 액정표시장치에서는 공통 전극과 화소 전극 간의 상-하로 걸리는 수직 전계에 의해 액정을 구동시키는 방식으로, 투과율과 개구율 등의 특성이 우수하다. In general, a liquid crystal display includes a color filter substrate on which a common electrode is formed, an array substrate on which a pixel electrode is formed, and a liquid crystal filled between two substrates. In such a liquid crystal display, a vertical electric field is applied between the common electrode and the pixel electrode. By the method of driving a liquid crystal, it is excellent in characteristics, such as a transmittance | permeability and an aperture ratio.

그러나, 전술한 수직 전계에 의한 액정구동은 시야각 특성이 우수하지 못하므로, 이를 개선하기 위해 수평 전계에 의해 액정을 구동시켜 광시야각 특성을 가지는 횡전계형 액정표시장치가 제안되고 있다. However, the liquid crystal driving by the vertical electric field described above does not have excellent viewing angle characteristics. Therefore, a transverse electric field type liquid crystal display apparatus having a wide viewing angle characteristic by driving a liquid crystal by a horizontal electric field has been proposed to improve this.

도 1은 일반적인 횡전계형 액정표시장치의 구동 원리를 설명하기 위한 도면이다. 1 is a view illustrating a driving principle of a general transverse electric field type liquid crystal display device.

도시한 바와 같이, 컬러필터 기판인 상부 기판(10)과 어레이 기판인 하부 기판(20)이 서로 이격되어 대향하고 있으며, 이 상부 기판(10) 및 하부 기판(20) 사이에는 액정층(30)이 개재되어 있는 구조에서, 상기 하부 기판(20) 내부면에는 공통 전극(22) 및 화소 전극(24)이 모두 형성되어 있다. As illustrated, the upper substrate 10, which is a color filter substrate, and the lower substrate 20, which is an array substrate, are spaced apart from each other, and the liquid crystal layer 30 is disposed between the upper substrate 10 and the lower substrate 20. In this interposed structure, both the common electrode 22 and the pixel electrode 24 are formed on the inner surface of the lower substrate 20.

상기 액정층(30)은 상기 공통 전극(22)과 화소 전극(24)의 수평전계(26)에 의해 작동되고, 액정층(30)내 액정분자가 수평전계에 의해 이동하므로 시야각이 넓어지는 특성을 띠게 된다. The liquid crystal layer 30 is operated by the horizontal electric field 26 of the common electrode 22 and the pixel electrode 24, and the liquid crystal molecules in the liquid crystal layer 30 are moved by the horizontal electric field so that the viewing angle is widened. It becomes

한 예로, 상기 횡전계형 액정표시장치를 정면에서 보았을 때, 상/하/좌/우 방향으로 약 80°~ 85°범위에서 가시할 수 있다. For example, when viewed from the front, the transverse electric field type liquid crystal display may be visible in a range of about 80 ° to 85 ° in the up / down / left / right directions.

이하, 종래의 횡전계형 액정표시장치용 어레이 기판의 전극 배치 구조에 대해서 도면을 참조하여 상세히 설명한다. Hereinafter, an electrode arrangement structure of a conventional array substrate for a transverse electric field type liquid crystal display device will be described in detail with reference to the drawings.

도 2는 종래의 횡전계형 액정표시장치용 어레이 기판에 대한 개략적인 평면도이다. 2 is a schematic plan view of a conventional array substrate for a transverse electric field type liquid crystal display device.

도시한 바와 같이, 게이트 배선(40) 및 데이터 배선(42)이 서로 교차되게 형성되어 있고, 게이트 배선(40) 및 데이터 배선(42)의 교차지점에는 박막트랜지스터(T)가 형성되어 있다. 상기 게이트 배선(40) 및 데이터 배선(42)의 교차 영역은 화소 영역(P)으로 정의된다. As shown, the gate wiring 40 and the data wiring 42 are formed to cross each other, and the thin film transistor T is formed at the intersection of the gate wiring 40 and the data wiring 42. An intersection area of the gate line 40 and the data line 42 is defined as the pixel area P. FIG.

상기 게이트 배선(40)과 일정간격 이격되게 공통 배선(44)이 형성되어 있고, 화소 영역(P)에 위치하는 공통 배선(44)에서는 데이터 배선(42)과 평행한 방향으로 다수 개의 공통 전극(46)이 분기되어 있다. 그리고, 상기 박막트랜지스터(T)와 연결되어 제 1 인출 배선(48)이 형성되어 있고, 제 1 인출 배선(48)에서는 공통 전극(46)간 이격구간에 공통 전극(46)과 서로 엇갈리게 다수 개의 화소 전극(50)이 분기되어 있다. The common wiring 44 is formed to be spaced apart from the gate wiring 40 by a predetermined distance, and in the common wiring 44 positioned in the pixel region P, a plurality of common electrodes are formed in a direction parallel to the data wiring 42. 46 is forked. The first lead wire 48 is formed to be connected to the thin film transistor T. In the first lead wire 48, a plurality of common electrodes 46 and the common electrode 46 are staggered from each other at intervals between the common electrodes 46. The pixel electrode 50 is branched.

그리고, 상기 화소 전극(50) 들의 끝단을 연결하며, 상기 공통 배선(44)과 중첩된 위치에는 제 2 인출 배선(52)이 형성되어 있다. A second lead wire 52 is formed at a position where the ends of the pixel electrodes 50 are connected and overlap the common wire 44.

상기 공통 전극(46)과 화소 전극(50)의 이격구간은 횡전계에 의해 액정을 구동시키는 실질적인 개구 영역(II)에 해당되며, 본 도면에서는 4 개의 개구 영역(II)을 가지는 4 블럭 구조를 일 예로 도시하였다. 즉, 상기 화소 영역(P) 별로 3 개의 공통 전극(46)과 2 개의 화소 전극(50)이 서로 엇갈리게 배치된 구조에 대해서 도시하였다. The separation interval between the common electrode 46 and the pixel electrode 50 corresponds to a substantially opening region II for driving the liquid crystal by a transverse electric field. In this figure, a four-block structure having four opening regions II is shown. An example is shown. That is, the structure in which three common electrodes 46 and two pixel electrodes 50 are alternately arranged for each pixel area P is illustrated.

설명의 편의상, 상기 데이터 배선(42)과 인접하게 위치하는 공통 전극(46)은 제 1 공통 전극(46a), 화소 영역(P)의 내부에 위치하는 공통 전극(46)은 제 2 공통 전극(46b)으로 명칭할 때, 상기 제 1, 2 공통 전극(46a, 46b) 중 외곽에 위치하는 제 1 공통 전극(46a)은 데이터 배선(42)과 화소 전극(50) 간에 발생하는 화질 불량 현상인 크로스토크(cross talk)를 최소화하고, 빛샘 현상을 방지하기 위한 목적으로, 상기 제 2 공통 전극(46b)보다 넓은 폭으로 형성되므로, 개구율이 떨어지는 문제점이 있었다. For convenience of description, the common electrode 46 positioned adjacent to the data line 42 includes the first common electrode 46a and the common electrode 46 positioned inside the pixel region P includes the second common electrode ( 46b), the first common electrode 46a located at the outer side of the first and second common electrodes 46a and 46b is a poor image quality occurring between the data line 42 and the pixel electrode 50. For the purpose of minimizing cross talk and preventing light leakage, the aperture ratio is lowered than that of the second common electrode 46b.

이러한 개구율 저하 문제는, 액정 분자의 초기 방향을 결정짓는 러빙 방향과 전압 인가시 액정 분자의 구동을 유도하는 전계 방향과도 밀접한 관계를 가지고 있다. The problem of the opening ratio drop has a close relationship with the rubbing direction that determines the initial direction of the liquid crystal molecules and the electric field direction that induces driving of the liquid crystal molecules when voltage is applied.

또한, 종래의 횡전계를 형성하는 전극의 배치 구조는, 러빙 방향 및 전계 방향(54)과 관련되어 개구율을 감소시키는 문제점이 있었다. In addition, the arrangement structure of the electrodes forming the conventional transverse electric field has a problem of reducing the aperture ratio in relation to the rubbing direction and the electric field direction 54.

이하, 도 3a, 3b는 상기 도 2의 영역 "III"에 대한 확대도면으로서, 러빙방향과 전계 방향의 상관관계를 중심으로 도시한 것이며, 액정 분자의 초기 배열을 유도하는 러빙 방향을 대각선 방향(한 예로, 우하(右下) 방향에서 좌상(左上) 방향으로)으로 하고, 전압인가시 화소 전극 및 공통 전극과 직교되는 방향으로 횡전계가 형성되는 것을 기본 조건으로 한다. 3A and 3B are enlarged views of the region “III” of FIG. 2, and are illustrated based on a correlation between a rubbing direction and an electric field direction, and a rubbing direction for inducing an initial arrangement of liquid crystal molecules in a diagonal direction ( As an example, it is assumed that the transverse electric field is formed in the direction perpendicular to the pixel electrode and the common electrode when the voltage is applied, and the upper left direction in the lower right direction.

도 3a는, 공통 전극, 화소 전극에 각각 5 V, 8 V의 전압이 인가되고, 데이터 배선에는 8 V의 전압이 인가되는 조건 하에서는, 공통 전극과 화소 전극 사이에 3 V의 전압차가 발생되고, 전압차에 의한 전계에 의해 액정 분자의 제 1 방향자(54)가 결정된다. 3A illustrates a voltage difference of 3 V between the common electrode and the pixel electrode under the condition that voltages of 5 V and 8 V are applied to the common electrode and the pixel electrode, and 8 V is applied to the data wiring. The first director 54 of the liquid crystal molecules is determined by the electric field due to the voltage difference.

도 3b는, 상기 도 3a에서와 같이 공통 전극과 화소 전극 간에 3 V 전압차가 발생하더라도 데이터 배선에 인가되는 전압을 변화시켰을 때 실제 구동 영역의 전계에도 변화가 발생되어 도 3a에 따른 제 1 방향자(54)보다 조금 더 회전된 제 2 방향자(58)을 가지게 되고, 이에 따라 공통 전극과 화소 전극에 동일한 전압이 인가되는 조건이더라도 신호 전압차에 의해 색감의 변화가 발생하게 된다. In FIG. 3B, even when a 3 V voltage difference occurs between the common electrode and the pixel electrode, as shown in FIG. 3A, when the voltage applied to the data line is changed, a change occurs in the electric field of the actual driving region. Since the second director 58 is rotated slightly more than (54), a change in color may occur due to a signal voltage difference even under the condition that the same voltage is applied to the common electrode and the pixel electrode.

이러한 문제점은, 화소 영역별 외곽에 위치하는 공통 전극의 폭을 넓히는 방법으로 해결가능하다. 그러나, 전극이 폭이 넓어질 수록 개구율은 감소하게 된다.This problem can be solved by increasing the width of the common electrode located at the periphery of each pixel region. However, as the electrode becomes wider, the aperture ratio decreases.

또한, 상기 데이터 배선과 공통 전극 사이 구간은, 빛샘 방지를 목적으로 대향기판에 형성되는 블랙매트릭스에 의해 가려지는데, 합착 마진이 커질수록 블랙매트릭스와 전극 간의 중첩 영역은 증가되므로, 이 또한 개구율을 감소시키는 요인을 작용하게 된다. In addition, the section between the data line and the common electrode is covered by the black matrix formed on the counter substrate for the purpose of preventing light leakage. As the bonding margin increases, the overlap region between the black matrix and the electrode increases, which also reduces the aperture ratio. It will work.

이러한 문제점을 해결하기 위하여, 본 발명에서는 개구율 감소없이 휘도를 향상시킬 수 있고, 개구율 향상구조에서 발생될 수 있는 리버스 도메인(reverse domain) 발생을 방지하는 것을 주요 목적으로 하고, 또 다른 목적으로 전단 게이트 배선에서의 전기장을 차폐할 수 있는 횡전계형 액정표시장치의 제공하는 것이다. In order to solve this problem, the present invention is to improve the luminance without reducing the aperture ratio, the main objective of the reverse domain (reverse domain) that can occur in the aperture ratio improvement structure, the main purpose, and another purpose It is to provide a transverse electric field type liquid crystal display device which can shield an electric field in wiring.

상기 목적을 달성하기 위하여, 본 발명의 제 1 특징에서는 제 1 기판 상에, 제 1 방향으로 형성된 게이트 배선과; 상기 제 1 방향과 교차되는 제 2 방향으로 형성된 데이터 배선과; 상기 게이트 배선 및 데이터 배선의 교차지점에 형성된 박막트랜지스터와; 상기 제 1 방향쪽으로 형성된 공통 전극과; 상기 공통 전극과 연결되며, 상기 제 2 방향으로 형성된 연결 배선과; 상기 연결 배선을 통해 공통 전극과 연결되는 공통 배선과; 상기 공통 전극과 대응되는 방향으로, 상기 공통 전극과 일정간격 이격되게 형성되며, 상기 박막트랜지스터와 연결되는 화소 전극과; 상기 화소 전극과 연결되며, 상기 제 2 방향으로 연결 배선과 절연체가 개재된 상태에서 중첩되는 인출 배선과; 제 1 기판과 대향되게 배치된 제 2 기판과; 상기 제 1, 2 기판 사이에 개재된 액정층을 포함하며, 상기 공통 전극과 화소 전극 간의 이격 구간은 개구 영역으로 정의되고, 상기 개구 영역의 단축 방향 에지부에는, 상기 공통 전극 또는 화소 전극 중 적어도 어느 한 전극에서 연장형성된 돌출부가 위치하는 것을 특징으로 하는 횡전계형 액정표시장치를 제공한다. In order to achieve the above object, in a first aspect of the present invention, there is provided a semiconductor device comprising: a gate wiring formed on a first substrate in a first direction; A data line formed in a second direction crossing the first direction; A thin film transistor formed at an intersection point of the gate line and the data line; A common electrode formed toward the first direction; A connection line connected to the common electrode and formed in the second direction; A common wiring connected to the common electrode through the connection wiring; A pixel electrode formed to be spaced apart from the common electrode in a direction corresponding to the common electrode and connected to the thin film transistor; A drawing line connected to the pixel electrode and overlapping in a state in which a connecting line and an insulator are interposed in the second direction; A second substrate disposed opposite the first substrate; And a liquid crystal layer interposed between the first and second substrates, wherein a separation section between the common electrode and the pixel electrode is defined as an opening region, and at least one of the common electrode or the pixel electrode is disposed at a short edge portion of the opening region. Provided is a transverse electric field liquid crystal display device, characterized in that a protrusion extending from one electrode is positioned.

상기 돌출부 중, 상기 개구 영역의 단축 방향 에지부를 덮는 영역은, 이웃하는 개구 영역을 정의하는 공통 전극 또는 화소 전극과는 비중첩되는 범위 내에서 형성되고, 상기 돌출부는, 상기 단축 방향 에지부 영역의 절반 영역과 대응되게 형성되며, 상기 돌출부의 돌출면은 평행면 구조인 것을 특징으로 한다. The area | region which covers the uniaxial direction edge part of the said opening area | region is formed in the range which is non-overlapping with the common electrode or pixel electrode which defines an adjacent opening area | region, and the said projection part is a part of the said uniaxial direction edge part area | region. It is formed to correspond to the half area, the projecting surface of the protrusion is characterized in that the parallel surface structure.

본 발명의 제 2 특징에서는, 제 1 기판 상에, 제 1 방향으로 형성된 다수 개의 게이트 배선과; 상기 제 1 방향과 교차되는 제 2 방향으로 형성된 다수 개의 데이터 배선과; 상기 다수 개의 게이트 배선 및 데이터 배선의 교차지점에 각각 형성된 다수 개의 박막트랜지스터와; 상기 제 1 방향쪽으로 형성된 공통 전극과; 상기 공통 전극과 연결되며, 상기 제 2 방향으로 형성된 연결 배선과; 상기 연결 배선을 통해 공통 전극과 연결되는 공통 배선과; 상기 공통 전극과 대응되는 방향으로, 상기 공통 전극과 일정간격 이격되게 형성되며, 상기 박막트랜지스터와 연결되는 화소 전극과; 상기 화소 전극과 연결되며, 상기 제 2 방향으로 연결 배선과 절연체가 개재된 상태에서 중첩되는 인출 배선과; 제 1 기판과 대향되게 배치된 제 2 기판과; 상기 제 1, 2 기판 사이에 개재된 액정층을 포함하며, 상기 전단 게이트 배선과 인접한 화소 전극은, 상기 전단 게이트 배선과의 이격 구간을 포함한 영역을 덮는 연장 패턴을 포함하는 것을 특징으로 하는 횡전계형 액정표시장치를 제공한다. According to a second aspect of the present invention, there is provided a semiconductor device comprising: a plurality of gate wirings formed in a first direction on a first substrate; A plurality of data lines formed in a second direction crossing the first direction; A plurality of thin film transistors formed at intersections of the plurality of gate lines and data lines; A common electrode formed toward the first direction; A connection line connected to the common electrode and formed in the second direction; A common wiring connected to the common electrode through the connection wiring; A pixel electrode formed to be spaced apart from the common electrode in a direction corresponding to the common electrode and connected to the thin film transistor; A drawing line connected to the pixel electrode and overlapping in a state in which a connecting line and an insulator are interposed in the second direction; A second substrate disposed opposite the first substrate; And a liquid crystal layer interposed between the first and second substrates, wherein the pixel electrode adjacent to the front gate line includes an extension pattern covering an area including an interval between the front gate line and the front gate line. A liquid crystal display device is provided.

상기 공통 전극과 화소 전극 간의 이격 구간은 개구 영역으로 정의되고, 상기 개구 영역의 단축 방향 두 개의 에지부에는, 상기 공통 전극 또는 화소 전극 중 적어도 어느 한 전극에서 연장형성된 돌출부가 위치하며, 상기 연장 패턴은, 상기 전단 게이트 배선과 중첩되고, 상기 연장 패턴은, 전단 게이트 배선을 포함하는 픽셀 영역에 형성되는 화소 전극과 단락되지 않는 범위에서, 상기 전단 게이트 배선 전체와 중첩되거나 또는, 상기 전단 게이트 배선의 일부와 중첩되는 것을 특징으로 한다. The separation section between the common electrode and the pixel electrode is defined as an opening region, and a protrusion extending from at least one of the common electrode and the pixel electrode is positioned at two edge portions of the opening region in the axial direction. Is overlapped with the front-end gate wiring, and the extension pattern overlaps with the entire front-end gate wiring, or does not short with the pixel electrode formed in the pixel region including the front-end gate wiring, or It is characterized by overlapping with some.

상기 연장 패턴은, 상기 공통 전극 중 최외곽 공통 전극과 개구 영역을 형성하거나, 또는 상기 공통 전극 중 최외곽 공통 전극과 중첩되는 것을 특징으로 한다. The extension pattern may form an opening region with an outermost common electrode among the common electrodes, or overlap with an outermost common electrode among the common electrodes.

상기 연장 패턴은, 전단 게이트 배선을 포함하는 픽셀 영역에 형성되는 화소 전극과 단락되지 않는 범위에서, 상기 전단 게이트 배선 전체와 중첩되는 것을 특징으로 한다. The extension pattern may overlap the entire front gate line in a range not shorted with the pixel electrode formed in the pixel region including the front gate line.

본 발명의 제 3 특징에서는, 제 1 기판 상에, 제 1 방향으로 형성된 게이트 배선과; 상기 제 1 방향과 교차되는 제 2 방향으로 형성된 데이터 배선과; 상기 게이트 배선 및 데이터 배선의 교차지점에 형성된 박막트랜지스터와; 상기 제 1 방향에서 일방향으로 경사지게 형성된 공통 전극과; 상기 공통 전극과 연결되며, 상기 제 2 방향으로 형성된 연결 배선과; 상기 연결 배선을 통해 공통 전극과 연결되는 공통 배선과; 상기 공통 전극과 대응되는 방향으로, 상기 공통 전극과 일정간격 이격되게 형성되며, 상기 박막트랜지스터와 연결되고, 상기 제 1 방향을 기준으로 상기 일방향과 경사지게 형성된 화소 전극과; 상기 화소 전극과 연결되며, 상기 제 2 방향으로 연결 배선과 절연체가 개재된 상태에서 중첩되는 인출 배선과; 제 1 기판과 대향되게 배치된 제 2 기판과; 상기 제 1, 2 기판 사이에 개재된 액정층을 포함하며, 상기 공통 전극과 화소 전극 간의 이격 구간은 개구 영역으로 정의되고, 상기 개구 영역은 서로 다른 방향으로 액정분자가 배열되는 도메인 분할 구조로 이루어진 것을 특징으로 하는 횡전계형 액정표시장치를 제공한다. According to a third aspect of the present invention, there is provided a semiconductor device comprising: a gate wiring formed on a first substrate in a first direction; A data line formed in a second direction crossing the first direction; A thin film transistor formed at an intersection point of the gate line and the data line; A common electrode formed to be inclined in one direction from the first direction; A connection line connected to the common electrode and formed in the second direction; A common wiring connected to the common electrode through the connection wiring; A pixel electrode formed in a direction corresponding to the common electrode, spaced apart from the common electrode at a predetermined interval, connected to the thin film transistor, and formed to be inclined with the one direction with respect to the first direction; A drawing line connected to the pixel electrode and overlapping in a state in which a connecting line and an insulator are interposed in the second direction; A second substrate disposed opposite the first substrate; A liquid crystal layer interposed between the first and second substrates, wherein a separation section between the common electrode and the pixel electrode is defined as an opening region, and the opening region has a domain division structure in which liquid crystal molecules are arranged in different directions. A transverse electric field type liquid crystal display device is provided.

상기 개구 영역의 단축 방향 양쪽 에지부에는, 상기 공통 전극 또는 화소 전극 중 적어도 어느 한 전극에서 연장형성된 돌출부가 위치하고, 상기 개구 영역은 2 도메인 구조로 이루어진 것을 특징으로 하며, 상기 도메인 간 분할 영역에는, 상기 화소 전극과 연결되는 제 1 캐패시터 전극, 상기 공통 전극과 연결되는 제 2 캐패시터 전극이 절연체가 개재된 상태에서 차례대로 중첩되어 있고, 상기 도메인간 분할 영역내에는, 상기 도메인간 분할 영역과 인접한 각 도메인별 최외곽 제 1 횡전계 전극과 개구 영역을 형성하며, 제 1, 2 캐패시터 전극이 차례대로 형성되고, 상기 제 1, 2 캐패시터 전극 중에서, 상기 제 1 횡전계 전극과 횡전계를 형성하는 전극이 또 하나의 캐패시터 전극보다 큰 면적을 가지는 것을 특징으로 한다. Protruding portions extending from at least one of the common electrode and the pixel electrode are located at both edges in the minor direction of the opening region, and the opening region has a two domain structure. A first capacitor electrode connected to the pixel electrode and a second capacitor electrode connected to the common electrode are sequentially overlapped with an insulator interposed therebetween. An outermost first transverse electric field electrode and an opening region are formed for each domain, and first and second capacitor electrodes are sequentially formed, and among the first and second capacitor electrodes, an electrode which forms the first transverse electric field electrode and a transverse electric field It is characterized by having a larger area than this another capacitor electrode.

본 발명의 제 4 특징에서는, 기판 상에, 제 1 방향으로 게이트 배선을 형성하는 단계와; 상기 제 1 방향쪽으로 공통 전극을 형성하고, 상기 제 1 방향과 교차되는 제 2 방향으로 상기 공통 전극과 연결되는 연결 배선을 형성하고, 상기 연결 배선을 통해 공통 전극과 연결되는 공통 배선을 형성하는 단계와; 상기 제 2 방향으로 데이터 배선을 형성하는 단계와; 상기 게이트 배선과 데이터 배선의 교차지점에 박막트랜지스터를 형성하는 단계와; 상기 제 1 방향쪽으로, 상기 공통 전극과 일정간격 이격되게 화소 전극을 형성하고, 상기 제 2 방향으로 연결 배선과 중첩되며, 상기 박막트랜지스터와 연결되는 인출 배선을 형성하는 단계를 포함하며, 상기 공통 전극과 화소 전극 간의 이격 영역은 개구 영역으로 정의되고, 상기 개구 영역의 단축 방향 에지부에는, 상기 공통 전극 또는 화소 전극 중 어느 한 전극에서 연장형성된 돌출부가 위치하는 것을 특징으로 하는 횡전계형 액정표시장치용 어레이 기판의 제조방법을 제공한다. In a fourth aspect of the invention, there is provided a method, comprising: forming a gate wiring on a substrate in a first direction; Forming a common electrode toward the first direction, forming a connection wire connected to the common electrode in a second direction crossing the first direction, and forming a common wire connected to the common electrode through the connection wire Wow; Forming a data line in the second direction; Forming a thin film transistor at an intersection point of the gate line and the data line; Forming a pixel electrode toward the first direction, the pixel electrode spaced apart from the common electrode at a predetermined distance, overlapping a connection line in the second direction, and forming an extraction line connected to the thin film transistor; And a separation area between the pixel electrode and the pixel electrode is defined as an opening area, and a protrusion extending from any one of the common electrode and the pixel electrode is positioned at a short edge portion of the opening area. Provided is a method of manufacturing an array substrate.

상기 화소 전극 및 공통 전극은, 상기 제 1 방향을 기준으로 0°~ 90°범위에서 경사지게 형성하는 것을 특징으로 하고, 상기 화소 전극 및 공통 전극은, 0°~ 45°범위에서 경사지게 형성하며, 상기 돌출부의 돌출면은, 경사면 구조 또는 평행면 구조로 형성하는 것을 특징으로 한다. The pixel electrode and the common electrode may be formed to be inclined at a range of 0 ° to 90 ° with respect to the first direction, and the pixel electrode and the common electrode may be formed to be inclined at a range of 0 ° to 45 °. The protruding surface of the protruding portion is formed by an inclined surface structure or a parallel surface structure.

이를 위하여, 본 발명에서는 횡전계형 액정표시장치에서는 실질적으로 개구율은 공통 전극과 화소 전극 간의 이격 영역의 사이즈에 의해 좌우됨을 감안하여, 데이터 배선에서의 전기적 간섭을 최소화하기 위해, 횡전계 전극 역할을 하는 공통 전극과 화소 전극은 데이터 배선과 교차되는 방향으로 형성하고자 한다. To this end, in the present invention, since the aperture ratio is substantially dependent on the size of the separation region between the common electrode and the pixel electrode in the transverse field type liquid crystal display device, in order to minimize the electrical interference in the data wiring, it serves as a transverse field electrode. The common electrode and the pixel electrode are to be formed in the direction crossing the data line.

또한, 개구율 향상을 위해, 비개구 영역에 스토리지 캐패시터를 구성하고, 구체적으로는 다수 개의 공통 전극을 서로 연결시키는 연결 배선과, 다수 개의 화소 전극을 서로 연결시키는 인출 배선을 절연체가 개재된 상태에서 서로 중첩되게 형성하는 방식으로 주 스토리지 캐패시터를 구성하고자 한다. In addition, in order to improve the aperture ratio, a storage capacitor is formed in the non-opening region, and specifically, a connection wiring connecting a plurality of common electrodes to each other and a drawing wiring connecting the plurality of pixel electrodes to each other are provided with the insulator interposed therebetween. We want to configure the primary storage capacitors in such a way that they overlap.

그리고, 데이터 배선과 인접한 개구 영역의 단축 방향 에지부에서의 리버스 도메인 발생을 방지하기 위해, 두 개의 횡전계 전극 중 어느 한 전극의 패턴이 개구 영역의 에지부로 연장형성된 돌출부를 구성하고자 한다. 상기 돌출부를 구성하면, 돌출부를 가지는 횡전계 전극과 동일한 전계가 인가되므로, 전압 인가시 리버스 도메인 발생을 방지할 수 있다. In order to prevent the generation of the reverse domain in the uniaxial edge portion of the opening region adjacent to the data line, a projecting portion in which a pattern of one of two transverse electric field electrodes extends to the edge portion of the opening region is formed. When the protrusion is configured, the same electric field as that of the transverse electric field electrode having the protrusion is applied, thereby preventing the generation of the reverse domain when the voltage is applied.

또한, 전단 게이트 배선과의 전기장 차폐를 위하여, 화소 전극의 끝단은, 전단 게이트 배선과의 이격 영역을 덮는 영역 또는, 전단 게이트 배선을 일정 범위 덮는 영역까지 연장형성될 수 있고, 이에 따라 스토리지 커먼 구조 또는 스토리지 커먼 구조와 전단 게이트 구조로 스토리지 캐패시터를 증가시킬 수 있다. In addition, in order to shield the electric field from the front gate line, the end of the pixel electrode may be extended to a region covering a region separated from the front gate line or to a region covering a predetermined range of the front gate line, thereby forming a storage common structure. Alternatively, storage capacitors can be increased with storage common structures and shear gate structures.

또한, 시야각 향상을 위해 도메인 분할 구조를 제안하며, 이때 도메인 분할 영역은 스토리지 캐패시터 또는 추가 개구 영역 및 스토리지 캐패시터를 포함하는 영역으로 형성할 수 있다. 도메인 분할 구조와 전단 게이트 배선과의 전기장 차폐 구조는 병합된 구조로 제공될 수 있다. In addition, a domain division structure is proposed to improve the viewing angle, wherein the domain division area may be formed as a storage capacitor or an area including an additional opening area and a storage capacitor. The electric field shielding structure of the domain division structure and the shear gate wiring may be provided as a merged structure.

이하, 본 발명에 따른 바람직한 실시예 들을 도면을 참조하여 상세히 설명한다. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the drawings.

-- 제 1 실시예 --First Embodiment

본 실시예는, 스토리지 캐패시터를 비개구 영역에 형성하는 방법으로 개구율을 향상시키는 실시예에 관한 것이다. This embodiment relates to an embodiment in which the aperture ratio is improved by forming a storage capacitor in a non-opening region.

도 4, 5는 본 발명의 제 1 실시예에 따른 횡전계형 액정표시장치용 어레이 기판에 대한 도면으로서, 도 4는 평면도이고, 도 5는 상기 도 4의 절단선 V-V에 따라 절단된 단면을 도시한 단면도이다. 4 and 5 are views of an array substrate for a transverse electric field type liquid crystal display device according to a first embodiment of the present invention. FIG. 4 is a plan view, and FIG. 5 is a cross-sectional view taken along the cutting line VV of FIG. 4. One cross section.

도시한 바와 같이, 기판(110) 상에 제 1 방향으로 위치하며, 게이트 전극(112)을 가지는 게이트 배선(114)이 형성되어 있고, 상기 제 1 방향쪽으로 일정각도 경사지게 다수 개의 공통 전극(116)이 형성되어 있다. 상기 다수 개의 공통 전극(116)의 양 끝단은, 상기 제 1 방향과 교차되는 제 2 방향으로 각각 형성된 연결 배선(118)에 의해 서로 연결되어 있고, 상기 연결 배선(118)에는 화면을 구현하는 최소 단위인 화소 영역(P)별 공통 전극(116)을 전기적으로 연결시키기 위한 공통 배선(120)이 형성되어 있다. As illustrated, a gate line 114 is disposed on the substrate 110 in a first direction and has a gate electrode 112. The plurality of common electrodes 116 are inclined at an angle toward the first direction. Is formed. Both ends of the plurality of common electrodes 116 are connected to each other by connection wires 118 respectively formed in a second direction crossing the first direction, and the connection wires 118 have a minimum of implementing a screen. A common line 120 is formed to electrically connect the common electrode 116 for each pixel region P as a unit.

상기 게이트 전극(112), 게이트 배선(114), 공통 전극(116), 연결 배선(118), 공통 배선(120)을 덮는 영역에는 게이트 절연막(122)이 형성되어 있고, 게이트 절연막(122) 상부의 게이트 전극(112)을 덮는 위치에는 반도체층(124)이 형성되어 있고, 반도체층(124) 상부에는 서로 이격되게 소스 전극(126) 및 드레인 전극(128)이 형성되어 있다. A gate insulating layer 122 is formed in an area covering the gate electrode 112, the gate wiring 114, the common electrode 116, the connection wiring 118, and the common wiring 120, and the upper portion of the gate insulating film 122. The semiconductor layer 124 is formed at a position covering the gate electrode 112, and the source electrode 126 and the drain electrode 128 are formed on the semiconductor layer 124 so as to be spaced apart from each other.

상기 소스 전극(126)에는 제 2 방향으로 데이터 배선(130)이 일체형 패턴으로 연결되어 있다. The data line 130 is connected to the source electrode 126 in an integrated pattern in the second direction.

상기 게이트 배선(114)과 데이터 배선(130)이 교차되는 영역은 전술한 화소 영역(P)으로 정의된다. An area where the gate line 114 and the data line 130 intersect is defined as the pixel area P described above.

상기 게이트 전극(112), 반도체층(124), 소스 전극(126), 드레인 전극(128)은 박막트랜지스터(T)를 이룬다. The gate electrode 112, the semiconductor layer 124, the source electrode 126, and the drain electrode 128 form a thin film transistor (T).

상기 박막트랜지스터(T),데이터 배선(130)을 덮는 영역에는 보호층(132)이 형성되어 있고, 상기 보호층(132)에는 드레인 전극(128)을 일부 노출시키는 드레인 콘택홀(134)이 형성되어 있다. A passivation layer 132 is formed in an area covering the thin film transistor T and the data line 130, and a drain contact hole 134 is formed in the passivation layer 132 to partially expose the drain electrode 128. It is.

상기 보호층(132) 상부에는, 상기 공통 전극(116)과 대응되는 방향으로 서로 일정간격 이격되게 다수 개의 화소 전극(136)이 공통 전극(116)과 번갈아 가며 형성되어 있다. On the passivation layer 132, a plurality of pixel electrodes 136 are alternately formed with the common electrode 116 so as to be spaced apart from each other in a direction corresponding to the common electrode 116.

상기 화소 전극(136)의 양 끝단은, 상기 제 2 방향으로 형성된 인출 배선(138)에 의해 서로 연결된다. 실질적으로 화소 전극(136)은 상기 드레인 콘택홀(134)을 통해 드레인 전극(128)과 연결되는 어느 한 인출 배선(138)부를 통해 박막트랜지스터(T)와 연결된다. Both ends of the pixel electrode 136 are connected to each other by lead wires 138 formed in the second direction. The pixel electrode 136 is substantially connected to the thin film transistor T through one lead line 138 connected to the drain electrode 128 through the drain contact hole 134.

상기 화소 전극(136) 및 인출 배선(138)을 덮는 기판 전면에는 배향막(140)이 형성되어 있다. An alignment layer 140 is formed on the entire surface of the substrate covering the pixel electrode 136 and the lead wire 138.

그리고, 상기 배향막(140)의 배향처리 방향은, 데이터 배선(130)과 연결 배선(118) 간의 전기장의 방향은 고정시키고, 화소 영역(P) 내 횡전계 전극(IE) 간의 횡전계 방향만을 변경하기 위하여, 상기 제 1 방향(좌->우)과 대응되는 방향인 것을 특징으로 한다. 다르게 표현하자면, 상기 데이터 배선(130)과 직교되는 방향으로 배향처리 방향을 설정한다.In addition, in the alignment process direction of the alignment layer 140, the direction of the electric field between the data line 130 and the connection line 118 is fixed, and only the direction of the transverse electric field between the transverse electric field IE in the pixel region P is changed. In order to do this, it is characterized in that the direction corresponding to the first direction (left-> right). In other words, the orientation processing direction is set in a direction orthogonal to the data line 130.

본 실시예에서는, 상기 박막트랜지스터는 비정질 실리콘 물질을 반도체층으로 이용하는 버텀 게이트(buttom gate) 방식을 일 예로 제시하였으나, 이외에 폴리실리콘 물질을 이용하는 탑 게이트(top gate) 방식 등 다양한 구조로 변경해도 무방하다. In the present embodiment, the thin film transistor is an example of a bottom gate method using an amorphous silicon material as a semiconductor layer, but may be changed to various structures such as a top gate method using a polysilicon material. Do.

설명의 편의상, 상기 공통 전극(116)과 화소 전극(136)은 횡전계 전극(IE ; In-Plane Electrode)으로 통칭한다. For convenience of description, the common electrode 116 and the pixel electrode 136 are collectively referred to as an in-plane electrode (IE).

상기 공통 전극(116)과 화소 전극(136) 간의 이격 영역은, 전압인가시 두 전극 간의 횡전계에 의해 액정을 배열시키는 개구 영역(AA ; Aparture Area) 으로 정의된다. The separation area between the common electrode 116 and the pixel electrode 136 is defined as an opening area AA that arranges liquid crystals by a transverse electric field between two electrodes when a voltage is applied.

그리고, 상기 연결 배선(118)과 인출 배선(138)의 중첩영역은 절연체가 개재된 상태에서 스토리지 캐패시터(Cst)를 이룬다. The overlapping region of the connection line 118 and the lead line 138 forms a storage capacitor Cst with an insulator interposed therebetween.

본 실시예에서는 개구율을 저하시키지 않는 범위에서 스토리지 캐패시터(Cst)를 증가시킬 수 있는 장점을 가진다. In this embodiment, the storage capacitor Cst can be increased in a range that does not lower the aperture ratio.

그리고, 상기 데이터 배선(130)과 크로스 토크(cross talk)를 최소화하기 위해서, 상기 화소 전극(136)과 일체형 패턴으로 이루어지는 인출 배선(138)의 상기 데이터 배선(130)과 인접한 일측은 연결 배선(118)의 내측에 위치하는 것이 바람직하고, 개구 영역(AA)쪽 일측은 크게 제한되는 것은 아니지만, 미스 얼라인시 스토리지 캐패시터(Cst)가 불균일해지는 것을 방지하기 위해, 연결 배선(118)의 내측에 형성하는 것이 바람직하다. In order to minimize cross talk with the data line 130, one side adjacent to the data line 130 of the lead line 138 formed as an integrated pattern with the pixel electrode 136 may be connected to a connection line ( It is preferable to be located inside the 118, and one side of the opening area AA is not particularly limited, but in order to prevent the misalignment of the storage capacitor Cst from being misaligned, It is preferable to form.

그리고, 상기 공통 전극(116) 및 화소 전극(136)의 갯수 및 디자인은 다양하게 변경해도 무방하고, 최외곽 횡전계 전극(IE)으로써 공통 전극(116)이 위치하도록 배치되어 있는데, 화소 전극(136)이 최외곽 전극으로 위치하는 경우도 포함할 수 있다. The number and design of the common electrode 116 and the pixel electrode 136 may be changed in various ways, and the common electrode 116 is disposed as the outermost transverse electric field IE. It may also include the case where the 136 is located as the outermost electrode.

통상적으로, 마스크 공정 단순화를 위하여, 공통 전극은 게이트 제조 단계에서 불투명 금속물질을 이용하여 형성하고, 화소 전극은 투명 도전성 물질로 이루어지므로, 블랙매트릭스의 형성면적을 줄이고 마스크 공정수 증가없이 개구율을 향상시키기 위해서는 최외곽 전극으로 공통 전극을 형성하는 것이 바람직하다. In general, in order to simplify the mask process, the common electrode is formed using an opaque metal material in the gate fabrication step, and the pixel electrode is made of a transparent conductive material, thereby reducing the formation area of the black matrix and improving the aperture ratio without increasing the number of mask processes. In order to achieve this, it is preferable to form a common electrode as the outermost electrode.

그리고, 상기 횡전계 전극(IE)의 경사각(θ1, θ2)은 제 1 방향을 기준으로 0°~ (±) 90°, 더욱 바람직하게는 0°~ (±) 45°의 범위에서 경사지게 형성할 수 있다. 즉, 제 1 방향을 기준으로 예각 범위에서 경사지게 할 수 있으며, 도면에서는 제 1 방향을 기준으로 (+) 방향으로 예각 범위에서 경사지게 형성된 예를 제시한다. In addition, the inclination angles θ1 and θ2 of the transverse electric field electrode IE may be formed to be inclined in a range of 0 ° to (±) 90 °, more preferably 0 ° to (±) 45 ° based on the first direction. Can be. That is, it can be inclined in an acute angle range with respect to the first direction, and the drawing presents an example formed in an inclined range in the acute angle range in the (+) direction with respect to the first direction.

만약, 상기 횡전계 전극(IE)을 경사지게 배치하지 않을 경우, 상기 액정 물질에는 액정의 자유도를 원하는 방향으로 조절하기 위해 일정 함량의 도펀트(dophant)를 포함할 수 있다. If the transverse field electrode IE is not disposed to be inclined, the liquid crystal material may include a dopant of a predetermined amount to adjust the degree of freedom of the liquid crystal in a desired direction.

더욱이, 데이터 배선과의 전기적 간섭을 저감시키기 위해 기존에는 최외곽 횡전계 전극의 폭을 넓혀야 했고, 이로 인해 개구율 향상에 한계가 있었으나, 본 발명에서는 개구 영역을 데이터 배선과 교차되는 방향에 구성함으로써, 데이터 배선과 대응되게 위치하는 횡전계 전극부(도면에서는 연결 배선 및 인출 배선에 해당됨)의 형성폭을 줄여 개구율을 향상시킬 수 있다. In addition, in order to reduce electrical interference with data wiring, the width of the outermost transverse electric field electrode had to be widened, and thus the opening ratio was limited. However, in the present invention, the opening area is formed in the direction crossing the data wiring. The aperture ratio can be improved by reducing the width of the transverse electric field electrode portion (corresponding to the connection wiring and the drawing wiring in the drawing) positioned corresponding to the data wiring.

한 예로, 데이터 배선과 연결 배선은 1 ~ 5 ㎛ 이격되고, 연결 배선의 폭은 5 ~ 10 ㎛ 범위에서 선택될 수 있다. For example, the data line and the connection line may be spaced apart from 1 to 5 μm, and the width of the connection line may be selected in a range of 5 to 10 μm.

상기 연결 배선은, 실질적으로 횡전계 전극으로 이용되지는 않지만, 데이터 배선과 대응되는 방향에 위치하는 최외곽 공통 전극으로 간주할 수도 있다. The connection wiring is not substantially used as a transverse electric field electrode, but may be regarded as the outermost common electrode positioned in a direction corresponding to the data wiring.

이하, 본 발명의 또 하나의 실시예는, 데이터 배선과 교차되는 방향으로 횡전계 전극이 형성된 구조를 가짐에 있어서, 개구 영역의 에지부에서의 화질 불량을 방지하기 위한 구조에 대한 것이다. Hereinafter, another embodiment of the present invention relates to a structure for preventing image quality defects in the edge portion of the opening area in the structure in which the transverse electric field electrode is formed in the direction crossing the data wiring.

-- 제 2 실시예 --Second Embodiment

도 6, 7은 본 발명의 제 2 실시예에 따른 횡전계형 액정표시장치용 어레이 기판에 대한 도면으로서, 도 6은 평면도이고, 도 7은 상기 도 6의 영역"VII"에 대한 확대도면이며, 상기 제 1 실시예와 구별되는 구조적 특징을 중심으로 설명한다. 6 and 7 are views of an array substrate for a transverse electric field type liquid crystal display device according to a second embodiment of the present invention. FIG. 6 is a plan view, and FIG. 7 is an enlarged view of the area “VII” of FIG. 6. A description will be given focusing on structural features that are distinguished from the first embodiment.

도시한 바와 같이, 데이터 배선(230)과는 교차되는 방향으로 공통 전극(216) 및 화소 전극(236)이 서로 이격되게 형성되어 있고, 공통 전극(216)과 화소 전극(236)의 이격 영역은 개구 영역(AA)으로 정의된다. As shown in the drawing, the common electrode 216 and the pixel electrode 236 are formed to be spaced apart from each other in a direction crossing the data line 230, and the spaced area between the common electrode 216 and the pixel electrode 236 is separated from each other. It is defined as the opening area AA.

본 실시예에서는, 상기 개구 영역(AA)의 단축 방향 에지부(EP)에서 이웃한 데이터 배선(230)에서의 전기적 간섭에 의한 리버스 도메인(reverse domain)이 발생되는 것을 방지하기 위해 어느 한 횡전계 전극(IE)에서 연장형성된 패턴으로 이루어진 돌출부(PP ; projecting part)가 추가로 구성된 것을 특징으로 한다. In the present embodiment, in order to prevent a reverse domain from occurring due to electrical interference in the neighboring data line 230 at the unidirectional edge portion EP of the opening area AA, a transverse electric field is generated. Projecting part (PP) consisting of a pattern extending from the electrode (IE) is characterized in that it is further configured.

한 예로, 본 실시예에서는 일 방향으로 공통 전극(216)과 연결 배선(218)의 모서리부(CP ; corner part)에 경사면을 가지는 돌출부(PP)가 구비된 것을 특징으로 한다. For example, in the present exemplary embodiment, a protrusion PP having an inclined surface is provided at a corner part CP of the common electrode 216 and the connection wire 218 in one direction.

이에 따라, 도 7에 도시한 바와 같이, 공통 전극(216)과 화소 전극(236) 간의 횡전계(IF ; In-Plane Switching Field)를 형성함에 있어서, 데이터 배선(230)과 인접한 에지부(EP)에도 공통 전극(216)과 일체형 패턴을 이루는 돌출부(PP)가 연장형성됨에 따라, 데이터 배선(230)에서의 전기장 영향을 차단할 수 있다. Accordingly, as shown in FIG. 7, in forming an in-plane switching field (IF) between the common electrode 216 and the pixel electrode 236, an edge portion EP adjacent to the data line 230 is formed. ), The protruding portion PP forming an integrated pattern with the common electrode 216 is extended to block the influence of the electric field on the data line 230.

상기 돌출부(PP)는 일방향으로 형성되며, 돌출부(PP)의 위치는 횡전계(IF) 방향에 따라 결정될 수 있다. The protrusion PP is formed in one direction, and the position of the protrusion PP may be determined according to the direction of the transverse electric field IF.

또한, 본 실시예에서는 공통 전극(216)외에 화소 전극(236)부(화소 전극과 인출 배선)에 돌출부(PP)를 선택적으로 형성하는 경우도 포함할 수 있다. In addition, the present embodiment may include a case in which the protrusion PP is selectively formed in the pixel electrode 236 portion (a pixel electrode and the lead-out wiring) in addition to the common electrode 216.

즉, 본 실시예의 핵심적인 구성은, 개구 영역(AA)의 단축 방향 어느 한 에지부(EP)에 위치하는 어느 한 횡전계 전극(IE)에서 개구 영역(AA) 내측으로 연장형성된 돌출부(PP)를 포함하고, 상기 돌출부(PP)는 횡전계(IF) 방향과 대응되는 방향으로 경사면을 가지고 있다. That is, the essential configuration of the present embodiment is a protrusion PP extending inwardly into the opening region AA from any transverse electric field IE located at one edge portion EP of the opening region AA. It includes, and the protrusion PP has an inclined surface in a direction corresponding to the transverse electric field (IF) direction.

그리고, 상기 돌출부(PP)의 형성범위는, 이웃하는 횡전계 전극(IE)(즉, 서로 다른 개구 영역을 정의하는 횡전계 전극)과 중첩되지 않게 형성하는 것이 바람직하고, 데이터 배선(230)과 동일 방향의 에지부(EP)를 절반 정도만 덮는 구조로 형성해도 리버스 도메인 발생을 억제할 수 있다.In addition, the formation range of the protrusion PP is preferably formed so as not to overlap with the neighboring transverse electric field IE (that is, the transverse electric field electrode defining different opening regions), and the data line 230 and the data line 230. Even if the edge portion EP in the same direction is formed to cover only about half, the reverse domain can be suppressed.

이하, 본 발명의 또 다른 실시예는, 상기 제 2 실시예보다 화질 특성을 좀 더 개선한 구조에 대한 실시예이다. Hereinafter, another embodiment of the present invention is an embodiment of a structure in which image quality characteristics are further improved than the second embodiment.

-- 제 3 실시예 --Third Embodiment

도 8, 9는 본 발명의 제 3 실시예에 따른 횡전계형 액정표시장치용 어레이 기판에 대한 도면으로서, 도 8은 평면도이고, 도 9는 상기 도 8의 어느 한 개구 영역에 대한 확대도면으로서, 상기 제 1, 2 실시예와 구별되는 구성적 특징을 중심으로 설명한다. 설명의 편의상 공통 전극과 연결배선이 가지는 모서리부를 공통 전극부, 화소 전극과 인출 배선이 가지는 모서리부를 화소 전극부로 명칭한다. 8 and 9 are views of an array substrate for a transverse electric field type liquid crystal display device according to a third embodiment of the present invention. FIG. 8 is a plan view, and FIG. 9 is an enlarged view of one of the opening regions of FIG. 8. It demonstrates centering on the structural features distinguished from the first and second embodiments. For convenience of explanation, the corner portion of the common electrode and the connection wiring is called the common electrode portion, and the corner portion of the pixel electrode and the lead-out wiring is referred to as the pixel electrode portion.

도시한 바와 같이, 데이터 배선(330)과 교차되는 방향으로 개구 영역(AA)을 구성함에 있어서, 개구 영역(AA)의 단축 방향 에지부(EP)에 모두 돌출부(PP)가 형성된 것을 특징으로 한다. 상기 돌출부(PP)는, 공통 전극(316)부에 형성된 제 1 돌출부(PP1)와 화소 전극(336)부에 형성된 제 2 돌출부(PP2)로 이루어지며, 상기 제 1, 2 돌출부(PP1, PP2)는 횡전계(IF) 방향과 대응된 방향의 경사면을 가지고, 돌출부(PP)의 형성범위는 상기 제 2 실시예에 따른 돌출부(PP)의 형성범위를 적용할 수 있다. As shown in the figure, in forming the opening area AA in the direction intersecting with the data line 330, the protruding portion PP is formed on all of the short axis direction EP of the opening area AA. . The protrusion PP includes a first protrusion PP1 formed on the common electrode 316 and a second protrusion PP2 formed on the pixel electrode 336, and the first and second protrusions PP1 and PP2. ) Has an inclined surface in a direction corresponding to the direction of the transverse electric field IF, and the forming range of the protrusion PP may apply to the forming range of the protrusion PP according to the second embodiment.

본 실시예에서는, 데이터 배선(330)과 인접한 개구 영역(AA)의 에지부(EP)에서의 리버스 도메인 발생을 차단하기 위하여, 어느 한 횡전계 전극(IE)의 패턴이 에지부(EP)의 내측으로 일정면적 돌출되도록 하여, 전압인가시 횡전계 전극(IE)과 돌출부(PP)에 동일 전계의 인가로 리버스 도메인이 발생되는 것을 방지하는 것을 특징으로 한다. In this embodiment, in order to block the generation of the reverse domain at the edge portion EP of the opening area AA adjacent to the data line 330, the pattern of one of the transverse electric field electrodes IE is formed at the edge portion EP. By projecting a predetermined area inward, it is characterized in that the reverse domain is prevented from being generated by applying the same electric field to the transverse electric field (IE) and the protrusion (PP) when voltage is applied.

도면으로 상세히 제시하지 않았지만, 본 실시예에 따른 어레이 기판과, 상기 어레이 기판과 대향되게 배치되는 또 하나의 기판과, 두 기판 사이에 개재되는 액정층을 포함하는 횡전계형 액정표시장치를 포함하며, 이하 후술하는 실시예에도 동일하게 적용가능하다. Although not shown in detail in the drawings, a transverse electric field type liquid crystal display device including an array substrate according to the present embodiment, another substrate disposed to face the array substrate, and a liquid crystal layer interposed between the two substrates, The same applies to the embodiments described below.

이하, 본 발명의 또 다른 실시예는, 상기 제 2 실시예에 대한 변형예로서, 경사면 구조의 돌출부보다 개구율을 높일 수 있는 평행면 구조의 돌출부를 포함하는 실시예이다. Hereinafter, another embodiment of the present invention is an embodiment including the protrusion of the parallel plane structure which can increase the opening ratio than the protrusion of the inclined plane structure as a modification to the second embodiment.

-- 제 4 실시예 -- Fourth Embodiment

도 10은 본 발명의 제 4 실시예에 따른 횡전계형 액정표시장치용 어레이 기판에 대한 도면으로서, 상기 제 2 실시예의 기본 구조는 그대로 적용할 수 있으므로 어느 한 개구 영역부를 중심으로 도시한다. FIG. 10 is a diagram illustrating an array substrate for a transverse electric field type liquid crystal display device according to a fourth exemplary embodiment of the present invention, and since the basic structure of the second exemplary embodiment may be applied as it is, the opening region is shown as a center.

도시한 바와 같이, 개구 영역(AA)의 어느 한 에지부(EP)에는 횡전계 전극(IE)에서 연장형성된 돌출부(PP)가 위치한다. As illustrated, a protrusion PP extending from the transverse electric field IE is positioned at one edge portion EP of the opening area AA.

상기 돌출부(PP)는, 상기 제 2, 3 실시예와 다르게, 경사면을 가지지 않고, 미도시한 데이터 배선 방향을 기준으로 평행면 구조를 가지는 것을 특징으로 한다. Unlike the second and third embodiments, the protrusion PP does not have an inclined surface and has a parallel surface structure with respect to a data wiring direction not shown.

그리고, 상기 돌출부(PP)의 형성범위는, 상기 제 2 실시예에 따른 돌출부와 동일하게 적용할 수 있다.In addition, the forming range of the protrusion PP may be applied in the same manner as the protrusion according to the second embodiment.

한 예로, 상기 돌출부(PP)는 화소 전극(436)부에서 개구 영역(AA) 내로 일정간격 연장형성되어 있다. For example, the protrusion PP extends at a predetermined interval from the pixel electrode 436 into the opening area AA.

도면으로 제시하지 않았지만, 본 실시예에 따른 돌출부(PP)는 평행면 구조를 가지기 때문에 돌출부(PP)가 에지부(EP)의 절반만 덮는 경우, 전술한 제 1 방향으로 횡전계 전극(IE)과 대응되는 방향으로 돌출부(PP)의 끝면을 경사지게 형성하는 것이 바람직하다. Although not shown in the drawings, since the protrusion PP according to the present exemplary embodiment has a parallel plane structure, when the protrusion PP covers only half of the edge portion EP, the transverse electric field electrode IE is formed in the aforementioned first direction. It is preferable to form the end surface of the protrusion PP in an inclined direction.

본 실시예 구조에 의하면, 평행면 돌출부와 경사면 돌출부의 면적차이만큼 개구율을 확보하면서도, 전압인가시 돌출부를 가지는 횡전계 전극은 에지부에서의 전기장의 방향을 횡전계 형성방향쪽으로 유도하여 화질 특성을 저하되는 것을 방지할 수 있다. According to the present embodiment structure, the transverse electric field electrode having the protruding portion at the time of applying the voltage, while securing the aperture ratio by the area difference of the parallel and protruding surface projections, induces the direction of the electric field at the edge portion toward the transverse electric field forming direction to deteriorate the image quality characteristics. Can be prevented.

한 예로, 상기 평행면 구조의 돌출부의 개구 영역으로의 연장 폭은 공정 마진을 고려하여 5 ㎛ 이하의 범위에서 선택될 수 있다. As an example, the extension width to the opening area of the protrusion of the parallel plane structure may be selected in the range of 5 μm or less in consideration of the process margin.

이하, 본 발명의 또 다른 실시예는, 상기 제 3 실시예에 대한 변형 실시예로서, 데이터 배선과 인접한 개구 영역의 에지부에 모두 평행면 구조 돌출부를 구비하는 실시예이다. Hereinafter, another embodiment of the present invention is a modified embodiment of the third embodiment, in which all of the edge portions of the opening region adjacent to the data wiring are provided with parallel surface structure protrusions.

-- 제 5 실시예 --Fifth Embodiment

도 11은 본 발명의 제 5 실시예에 따른 횡전계형 액정표시장치용 어레이 기판에 대한 도면으로서, 상기 제 4 실시예 구조에서 변형된 부분을 중심으로 설명하며, 리버스 도메인의 방지를 위하여, 개구 영역(AA)의 양쪽 에지부(EP)로 일정간격 내측으로 공통 전극(516)부 및 화소 전극(536)부는 돌출부(PP)를 가지고 있다. 이에 따라, 개구 영역(AA)의 단축 방향 에지부는 어느 한 횡전계 전극(IE)과 동일한 전계가 인가됨에 따라 리버스 도메인의 발생을 차단할 수 있다. FIG. 11 is a diagram illustrating an array substrate for a transverse electric field type liquid crystal display device according to a fifth exemplary embodiment of the present invention, and is described with reference to a modified part of the structure of the fourth exemplary embodiment. The common electrode 516 and the pixel electrode 536 have protruding portions PP at both sides of the edge portion AA of the AA. Accordingly, the uniaxial edge portion of the opening area AA may block generation of the reverse domain as the same electric field is applied to any one of the transverse electric field electrodes IE.

상기 돌출부의 형성범위는 상기 제 4 실시예에 따른 돌출부를 적용할 수 있다. The forming range of the protrusion may be applied to the protrusion according to the fourth embodiment.

본 실시예 따른 구조에 의하면, 개구 영역의 단축 방향 에지부에서의 리버스 도메인을 방지하면서, 경사면 돌출부 구조보다 개구율을 좀 더 확보할 수 있다. According to the structure according to the present embodiment, the opening ratio can be more secured than the inclined surface protrusion structure while preventing the reverse domain at the uniaxial edge portion of the opening area.

이하, 본 발명의 또 다른 실시예는, 개구 영역의 단축 방향 돌출부의 구조로써, 경사면 구조와 평행면 구조를 병합한 구조에 대한 실시예이다. Hereinafter, another embodiment of the present invention is an embodiment of a structure in which the inclined surface structure and the parallel surface structure are merged as the structure of the uniaxial protrusion of the opening area.

-- 제 6 실시예 --Sixth Embodiment

도 12는 본 발명의 제 6 실시예에 따른 횡전계형 액정표시장치용 어레이 기판에 대한 도면으로서, 상기 제 5 실시예 구조에서 변형된 부분을 중심으로 설명하면, 개구 영역(AA)의 단축 방향 에지부(EP)에 리버스 도메인 방지 수단을 구비함에 있어서, 공통 전극(616)부에는 경사면 돌출부(s-PP ; slope PP), 화소 전극(636)부에는 평행면 돌출부(p-PP ; plat PP)가 각각 형성되어 있는 것을 특징으로 한다. 12 is a diagram of an array substrate for a transverse electric field type liquid crystal display device according to a sixth embodiment of the present invention. Referring to the modified part of the structure of the fifth embodiment, the unidirectional edge of the opening area AA is illustrated. In providing the reverse domain prevention means in the portion EP, the common electrode 616 has a slope protrusion (s-PP; slope PP), and the pixel electrode 636 has a parallel surface protrusion (p-PP; plat PP). It is characterized in that each is formed.

본 실시예에서는, 도면으로 제시하지는 않았지만 공통 전극(616)부가 평행면 돌출부, 화소 전극(636)부가 경사면 돌출부를 가지는 구조도 포함한다. In the present embodiment, although not shown in the drawings, the common electrode 616 includes a parallel projection and the pixel electrode 636 includes an inclined projection.

본 실시예에는, 경사면 구조와 평행면 구조를 병합한 돌출부를 포함함에 따라 어느 한 구조만으로 이루어진 실시예보다 화질과 개구율의 트레이드 오프(trade-off) 관계를 개선할 수 있다. In the present embodiment, the tradeoff between the image quality and the aperture ratio can be improved as compared with the embodiment having only one structure by including a protrusion in which the inclined surface structure and the parallel surface structure are merged.

이하, 본 발명의 또 다른 실시예는, 전단 게이트 배선과의 전기장 차폐를 위한 구조에 대한 실시예이다. Hereinafter, another embodiment of the present invention is an embodiment of the structure for shielding the electric field with the front gate wiring.

본 발명에 따른 횡전계 전극은, 게이트 배선과 평행한 방향쪽으로 형성되기 때문에 기존의 횡전계 전극과 다르게 전단 게이트 배선과의 전기장 차폐를 위한 구조가 요구될 수 있다. Since the transverse electric field electrode according to the present invention is formed in a direction parallel to the gate wiring, a structure for electric field shielding with the front end gate wiring may be required unlike the conventional transverse electric field electrodes.

-- 제 7 실시예 --Seventh Embodiment

도 13, 14는 본 발명의 제 7 실시예에 따른 횡전계형 액정표시장치용 어레이 기판에 대한 평면도로서, 상기 제 3 실시예 구조를 기본 구조로 하고, 전기장 차폐 구조를 중심으로 설명하며, 연결 배선과 인출 배선의 중첩 영역을 주 스토리지 캐패시터로 하고, 보조 스토리지 캐패시터를 추가 구비함에 있어서, 도 13은 스토리지 커먼(storage common) 구조로 스토리지 캐패시터를 구성하는 예이고, 도 14는 스토리지 커먼 구조와 전단 게이트 구조를 혼합한 구조로 스토리지 캐패시터를 구성한다. 13 and 14 are plan views of an array substrate for a transverse electric field type liquid crystal display device according to a seventh embodiment of the present invention. The structure of the third embodiment is based on the structure of the third embodiment. 13 is an example of configuring a storage capacitor in a storage common structure, and FIG. 14 illustrates a storage common structure and a front gate of a storage common structure. The storage capacitor is composed of a mixture of structures.

도 13은, 전단 게이트 배선과 인접한 최외곽 횡전계 전극이 공통 전극인 경우, 최외곽 공통 전극(b(border)-716)과 개구 영역(AA)을 정의하는 화소 전극(736)은, 최외곽 공통 전극(b-716)과 일정간격 중첩되는 영역과, 전단 게이트 배선(p(previous portion)-714)과의 이격 구간을 덮는 영역을 포함하는 연장 패턴(e(extension)-P1)를 포함한다. 13 illustrates a pixel electrode 736 defining an outermost common electrode b (border) -716 and an opening area AA when the outermost transverse electric field electrode adjacent to the front gate wiring is a common electrode. An extension pattern e (extension-P1) includes a region overlapping the common electrode b-716 at a predetermined interval and a region covering a spaced interval between the front gate wiring p (previous portion) -714. .

이때, 상기 연장 패턴(e-P1)은, 최외곽 공통 전극(b-716)에서의 전계 형성을 약화시키지 않는 범위에서 중첩되며, 최외곽 공통 전극(b-716)과 연장 패턴(e-P1) 사이에는 절연체가 개재된다. In this case, the extension pattern e-P1 overlaps with each other in a range that does not weaken the electric field formation in the outermost common electrode b-716, and the outermost common electrode b-716 and the extension pattern e-P1. An insulator is interposed between).

즉, 전술한 바 있는 연결 배선(718)과 인출 배선(738) 간의 중첩 영역은 제 1 스토리지 캐패시터(Cst1)를 이루고, 연장 패턴(e-P1)과 최외곽 공통 전극(b-716) 간의 중첩 영역은 제 2 스토리지 캐패시터(Cst2)를 이룬다. That is, the overlapping region between the connection wiring 718 and the drawing wiring 738 described above forms the first storage capacitor Cst1 and overlaps the extension pattern e-P1 and the outermost common electrode b-716. The region forms a second storage capacitor Cst2.

도 14에서의 연장 패턴(e-P1)은, 상기 도 13에 따른 연장 패턴(상기 도 13의 e-P1)를 전단 게이트 배선(p-714)과 중첩된 영역까지 연장형성하여, 제 2 스토리지 캐패시터(Cst2)를 스토리지 커먼 구조와 전단 게이트 구조의 병합된 구조로 구성하여, 상기 도 13보다 제 2 스토리지 캐패시터(Cst2)의 용량을 증가시킬 수 있는 것을 특징으로 한다. 이때, 상기 연장 패턴(e-P2)는 이웃하는 픽셀의 화소 전극(736)과 단락되지 않는 범위에서 전단 게이트 배선(p-714)과 중첩되게 형성되는 것이 중요하다. The extension pattern e-P1 of FIG. 14 extends the extension pattern (e-P1 of FIG. 13) of FIG. 13 to a region overlapping the front gate line p-714 to form a second storage. The capacitor Cst2 may be configured as a merged structure of the storage common structure and the front gate structure, thereby increasing the capacity of the second storage capacitor Cst2 than in FIG. 13. In this case, it is important that the extension pattern e-P2 is formed to overlap the front gate line p-714 in a range not shorted with the pixel electrode 736 of the neighboring pixel.

즉, 상기 제 7 실시예에서는 전기장 차폐와 더불어 스토리지 커패시터를 증가시키는 실시예에 대해서 개시하고 있다. That is, the seventh embodiment discloses an embodiment in which the storage capacitor is increased along with the electric field shielding.

이하, 본 발명의 또 다른 실시예는, 전기장 차폐 구조의 제공을 통해 전단 게이트 배선과 인접한 위치에 개구 영역을 추가로 구성하여 개구율을 향상시킬 수 있는 구조에 대한 실시예이다. Hereinafter, another embodiment of the present invention is an embodiment of the structure that can further improve the aperture ratio by further configuring the opening region in the position adjacent to the front-end gate wiring by providing an electric field shielding structure.

-- 제 8 실시예 --Eighth Embodiment

도 15는 본 발명의 제 8 실시예에 따른 횡전계형 액정표시장치용 어레이 기판에 대한 평면도로서, 상기 제 7 실시예와 구별되는 구조적 특징을 중심으로 설명한다. FIG. 15 is a plan view of an array substrate for a transverse electric field type liquid crystal display device according to an eighth embodiment of the present invention, and will be described with reference to structural features distinguishing from the seventh embodiment.

도시한 바와 같이, 화소 전극(836)은, 상기 최외곽 공통 전극(b-816)과 일정간격 이격되며, 전단 게이트 배선(p-814)과 인접되게 연장형성된 연장 패턴(e-P3)을 포함한다. As illustrated, the pixel electrode 836 includes an extension pattern e-P3 that is spaced apart from the outermost common electrode b-816 by a predetermined distance and extends adjacent to the front gate line p-814. do.

즉, 상기 연장 패턴(e-P3)에서 최외곽 공통 전극(b-816)과 마주보는 면은 최외곽 화소 전극(b-836)으로 이용되고, 또 다른 면은 전단 게이트 배선(p-814)과 중첩되어 제 2 스토리지 커패시터(Cst2)를 구성한다. That is, the surface facing the outermost common electrode b-816 in the extension pattern e-P3 is used as the outermost pixel electrode b-836, and the other surface is the front gate wiring p-814. Overlap with each other to form a second storage capacitor Cst2.

본 실시예는, 상기 제 7 실시예와 비교시 개구 영역의 추가 확보가 가능하고, 전단 게이트 방식의 적용을 통해 스토리지 캐패시터의 증가 효과도 기대할 수 있다. In this embodiment, compared to the seventh embodiment, it is possible to further secure the opening area, and the increase of the storage capacitor can be expected through the application of the shear gate method.

그외 스토리지 캐패시터의 구성은 상기 제 7 실시예와 동일하게 적용가능하다. The configuration of the other storage capacitor is applicable in the same manner as in the seventh embodiment.

이하, 본 발명의 또 다른 실시예에서는, 데이터 배선과 교차되는 방향으로 횡전계 전극을 구성하고, 데이터 배선과 동일 방향에 위치하여 다수 개의 횡전계 전극을 서로 연결시키는 연결 배선 및 인출 배선의 중첩에 의해 스토리지 캐패시터를 구성하며, 단축 방향 개구 영역 에지부에 횡전계 전극을 일정거리 연장형성하여, 리버스 도메인을 방지시키는 구조를 제공함에 있어서, 시야각 향상을 위해 화소 영역별로 도메인을 분할하는 구조에 대한 실시예이다. Hereinafter, in another embodiment of the present invention, the transverse field electrodes are formed in the direction crossing the data lines, and are positioned in the same direction as the data lines and overlap the connecting wirings and the lead-out wirings connecting the plurality of transverse field electrodes to each other. By forming a storage capacitor, and by providing a structure to prevent the reverse domain by extending the lateral field electrode at the edge portion of the uniaxial opening region, to implement a structure for dividing the domain by pixel region to improve the viewing angle Yes.

-- 제 9 실시예 --Ninth Embodiment

도 16 내지 18은 본 발명의 제 9 실시예에 따른 횡전계형 액정표시장치용 어레이 기판에 대한 평면도로서, 상기 제 8 실시예와 구별되는 구조적 특징을 중심으로 설명하며, 도 16은 도메인 분할 영역을 제 2 스토리지 캐패시터로 구성하는 예이고, 도 17은 도메인 분할 영역과 전단 게이트 배선을 제 2 스토리지 캐패시터로 구성하는 예이며, 도 18은 상기 도 17에 대한 변형예로서, 도메인 분할 영역을 개구 영역과 스토리지 캐패시터로 활용하는 구조에 대한 예이다. 16 to 18 are plan views of an array substrate for a transverse electric field type liquid crystal display device according to a ninth embodiment of the present invention, focusing on structural features distinguished from the eighth embodiment, and FIG. FIG. 17 is an example in which a domain partition region and a front gate wiring are configured as a second storage capacitor, and FIG. 18 is a modification of the FIG. 17. This is an example of a structure used as a storage capacitor.

도 16은, 게이트 배선(914)이 형성된 제 1 방향을 중심으로 (+), (-) 방향으로 서로 대칭된 상태에서 경사지게 다수 개의 공통 전극(916) 및 화소 전극(936)이 서로 이격되게 형성되어 제 1, 2 도메인(D1, D2)을 구성하고 있다. 16, the plurality of common electrodes 916 and the pixel electrodes 936 are formed to be spaced apart from each other in an inclined state in the (+) and (−) directions with respect to the first direction in which the gate wiring 914 is formed. Thus, the first and second domains D1 and D2 are formed.

그리고, 제 1, 2 도메인(D1, D2) 영역 간 분할 영역에는, 해당 영역에서의 최외곽 공통전극(b-916, b'-916)을 서로 일체형 패턴으로 연결하고, 최외곽 공통전극(b-916, b'-916)의 양측을 일정간격 노출시키는 범위에서 화소 전극과 일체형 패턴인 스토리지 패턴(937)을 절연체가 개재된 상태에서 중첩되게 형성하여, 제 2 스토리지 캐패시터(Cst2)를 이룬다. The outermost common electrodes b-916 and b'-916 in the divided regions between the first and second domains D1 and D2 are connected to each other in an integrated pattern, and the outermost common electrodes b are connected to each other. The storage pattern 937, which is an integrated pattern with the pixel electrode, is formed to overlap each other with the insulator interposed therebetween to form the second storage capacitor Cst2 in a range in which both sides of -916 and b'-916 are exposed at predetermined intervals.

본 실시예는 2 도메인 구조외에 멀티 도메인 구조도 포함하며, 멀티 도메인 구조에서도 동일하게 도메인 간 분할 영역을 제 2 스토리지 캐패시터로 구성하는 특징을 포함한다. The present embodiment includes a multi-domain structure in addition to the two-domain structure, and also includes a feature of configuring the inter-domain partition as the second storage capacitor in the multi-domain structure.

도 17은, 상기 제 8 실시예에 따른 전단 게이트 배선과의 중첩 영역을 제 2 스토리지 캐패시터로 이용하는 구조에, 상기 도 16에 따른 도메인 분할 구조를 적용한 구조로써, 전단 게이트 배선(p-914)과 연장 패턴(e-P4) 간의 중첩 영역의 또 하나의 제 3 스토리지 캐패시터(Cst3)를 구성하는 것을 특징으로 한다. FIG. 17 illustrates a structure in which a domain division structure according to FIG. 16 is applied to a structure using an overlapping region with a front gate wiring as a second storage capacitor according to the eighth embodiment, and includes a front gate wiring (p-914). Another third storage capacitor Cst3 of the overlapping area between the extension patterns e-P4 is configured.

그리고, 도 18은, 도메인 분할 영역에서 추가로 개구 영역을 형성하는 실시예이다. 18 is an embodiment in which an opening region is further formed in the domain division region.

한 예로, 도메인간 분할 영역(DA ; domain divided area)이 제 1 면적을 가지는 삼각꼴 구조의 영역이라면, 도메인 분할 영역(DA) 내에 제 1 면적보다 작은 면적을 가지는 삼각꼴 구조의 횡전계 전극(IE)을 형성하여, 두 면적 차에 따른 이격 영역을 개구 영역(AA)을 삼고, 삼각꼴 구조의 횡전계 전극부는 절연체가 개재된 상태에서 스토리지 캐패시터(Cst)로 이용할 수 있다. For example, if the domain divided area DA is a triangular structure having a first area, the transverse electric field electrode having a triangular structure having an area smaller than the first area in the domain divided area DA may be formed. IE), a spaced area according to the two area differences is used as the opening area AA, and the transverse electric field electrode portion having a triangular structure can be used as the storage capacitor Cst with an insulator interposed therebetween.

도면으로 상세히 제시하지 않았지만, 상기 스토리지 캐패시터외에도 연결 배선과 인출 배선 간의 중첩 영역, 전단 게이트 배선과의 중첩 영역을 스토리지 캐패시터로 포함한다. 또한, 이러한 구성은, 횡전계 전극의 기울기가 커질 수록 도메인 분할 영역이 커져 개구율이 불가피하게 감소되는 경우에 이용시 그 효과를 극대화시킬 수 있다. Although not shown in detail in the drawings, the storage capacitor includes an overlapping region between the connection wiring and the lead wiring and an overlapping region with the front gate wiring in addition to the storage capacitor. In addition, such a configuration can maximize the effect when used when the inclination of the domain electric field becomes larger as the inclination of the transverse electric field electrode becomes larger.

이하, 본 발명의 또 다른 실시예에서는, 상기 제 3 실시예에 대한 제조 공정에 대한 실시예로서, 본 제조 공정 실시예는 다른 실시예 구조에 적용해도 무방하다. Hereinafter, in another Example of this invention, as an Example about the manufacturing process about the said 3rd Example, this Example of manufacturing process may be applied to another Example structure.

-- 제 10 실시예 --10th Example

도 19a 내지 19f, 도 20a 내지 20f는 본 발명의 제 10 실시예에 따른 횡전계형 액정표시장치용 어레이 기판의 제조 공정을 단계별로 나타낸 공정 도면으로서, 도 19a 내지 19f는 평면도이고, 도 20a 내지 20f는 상기 도 19의 절단선 "XX-XX"에 따라 절단된 단면을 도시한 단면도이다. 19A to 19F and 20A to 20F are step by step diagrams illustrating a manufacturing process of an array substrate for a transverse electric field type liquid crystal display device according to a tenth embodiment of the present invention. FIGS. 19A to 19F are plan views and FIGS. 20A to 20F. Is a cross-sectional view showing a section cut along the cutting line " XX-XX "

도 19a, 20a에 도시한 바와 같이, 기판(1010) 상에 제 1 금속물질을 이용하여 게이트 배선(1014), 게이트 전극(1012), 공통 배선(1020), 공통 전극(1016), 연결 배선(1018)을 형성하는 단계이다. As shown in FIGS. 19A and 20A, a gate wiring 1014, a gate electrode 1012, a common wiring 1020, a common electrode 1016, and a connection wiring are formed on a substrate 1010 using a first metal material. 1018).

상기 게이트 배선(1014)과 공통 배선(1020)은 제 1 방향으로 서로 대응되게 형성되고, 상기 공통 전극(1016)은 제 1 방향에서 예각 범위에서 일정각도 경사지게 형성되어 있으며, 상기 연결 배선(1018)은 다수 개의 공통 전극(1016)의 양끝단과 연결되어 공통 배선(1020)에서 공급되는 신호를 공통 전극(1016)에 인가하는 역할을 한다. The gate wiring 1014 and the common wiring 1020 are formed to correspond to each other in a first direction, and the common electrode 1016 is formed to be inclined at a predetermined angle in an acute range in the first direction, and the connection wiring 1018. Is connected to both ends of the plurality of common electrodes 1016 to apply a signal supplied from the common wiring 1020 to the common electrode 1016.

한 예로, 상기 공통 전극(1016)은 다수 개로 구성되고, 각각의 공통 전극(1016)은 내측 모서리부에 제 1 돌출부(PP1)를 가지고 있고, 서로 간의 제 1 돌출부(PP1)는 서로 좌, 우로 번갈아 가며 배치될 수 있다. For example, the common electrode 1016 includes a plurality, and each common electrode 1016 has a first protrusion PP1 at an inner edge thereof, and the first protrusions PP1 between each other are left and right. Can be placed alternately.

한 예로, 상기 제 1 금속물질은 비저항값이 높은 금속물질에서 선택되고, 알루미늄계 금속물질을 예로 들 수 있다. As an example, the first metal material may be selected from a metal material having a high specific resistance, and may be an aluminum-based metal material.

도 19b, 20b는, 상기 게이트 배선(1014), 게이트 전극(1012), 공통 배선(1020), 공통 전극(1016), 연결 배선(1018)을 덮는 영역에 게이트 절연막(1022)을 형성하는 단계와, 상기 게이트 전극(1012)을 덮는 위치에 반도체층(1024)을 형성하는 단계이다. 19B and 20B illustrate forming a gate insulating film 1022 in a region covering the gate wiring 1014, the gate electrode 1012, the common wiring 1020, the common electrode 1016, and the connection wiring 1018. The semiconductor layer 1024 is formed at a position covering the gate electrode 1012.

도 19c, 20c는, 상기 반도체층(1024) 상부에서 서로 이격되게 소스 전극(1026) 및 드레인 전극(1028)을 형성하는 단계와, 상기 소스 전극(1026)과 연결되며 제 1 방향과 교차되는 제 2 방향으로 데이터 배선(1030)을 형성하는 단계를 포함한다. 19C and 20C illustrate forming a source electrode 1026 and a drain electrode 1028 on the semiconductor layer 1024 so as to be spaced apart from each other, and are connected to the source electrode 1026 and intersected with a first direction. Forming the data lines 1030 in two directions.

이 단계에서는, 상기 소스 전극(1026) 및 드레인 전극(1028)을 마스크로 이용하여, 두 전극 간의 이격 구간에 노출된 불순물 반도체 물질을 제거하고, 순수 반도체 물질 영역으로 이루어지는 채널(ch)을 형성하는 단계를 포함하며, 상기 반도체층(1024)은 순수 반도체 물질로 이루어진 액티브층(1024a)과 불순물 반도체 물질로 이루어진 오믹 콘택층(1024b)으로 구성된다. In this step, by using the source electrode 1026 and the drain electrode 1028 as a mask, to remove the impurity semiconductor material exposed in the separation interval between the two electrodes, and to form a channel (ch) consisting of a pure semiconductor material region The semiconductor layer 1024 may include an active layer 1024a made of pure semiconductor material and an ohmic contact layer 1024b made of impurity semiconductor material.

상기 게이트 전극(1012), 반도체층(1024), 소스 전극(1026), 드레인 전극(1028)은 박막트랜지스터(T)를 이룬다. The gate electrode 1012, the semiconductor layer 1024, the source electrode 1026, and the drain electrode 1028 form a thin film transistor (T).

도 19d, 20d는, 상기 박막트랜지스터(T)를 덮는 영역에 드레인 전극(1028)을 일부 노출시키는 드레인 콘택홀(1034)을 가지는 보호층(1032)을 형성하는 단계이다. 19D and 20D are steps of forming a protective layer 1032 having a drain contact hole 1034 exposing a part of the drain electrode 1028 in a region covering the thin film transistor T. Referring to FIG.

도 19e, 20e는, 상기 보호층(1032) 상부에 박막트랜지스터(T)와 연결되는 화소 전극(1036)을 형성하는 단계이다. 19E and 20E are steps of forming the pixel electrode 1036 connected to the thin film transistor T on the passivation layer 1032.

본 단계에 대해서 좀 더 구체적으로 설명하면, 상기 공통 전극(1016)과 대응된 방향으로 서로 이격되게 위치하는 다수 개의 화소 전극(1036)과, 상기 화소 전극(1036)의 양 끝단을 연결하며, 상기 연결 배선(1018)과 중첩되는 영역에 위치하며, 실질적으로 드레인 콘택홀(1034)을 통해 드레인 전극(1028)과 연결되는 인출 배선(1038)을 형성하는 단계이다. In more detail, the plurality of pixel electrodes 1036 positioned to be spaced apart from each other in a direction corresponding to the common electrode 1016 and the both ends of the pixel electrode 1036 are connected to each other. The drawing line 1038 is positioned in an area overlapping the connection line 1018 and substantially connected to the drain electrode 1028 through the drain contact hole 1034.

이 단계에서, 상기 공통 전극(1016)과 화소 전극(1036) 간의 이격 영역은 개구 영역(AA)으로 정의되고, 상기 다수 개의 화소 전극(1036)은 전술한 공통 전극(1016)의 제 1 돌출부(PP1)와 마주보는 개구 영역(AA)의 에지부(EP)에서 제 2 돌출부(PP2)를 가지는 것을 특징으로 한다. In this step, the spaced apart area between the common electrode 1016 and the pixel electrode 1036 is defined as an opening area AA, and the plurality of pixel electrodes 1036 are the first protrusions of the common electrode 1016. It is characterized in that it has a 2nd protrusion part PP2 in the edge part EP of the opening area AA facing PP1).

상기 제 1, 2 돌출부(PP1, PP2)에 의하면, 횡전계 전극과 동일한 전계를 형성하여 개구 영역의 단축 방향 에지부에서의 리버스 도메인을 방지할 수 있다. According to the first and second protrusions PP1 and PP2, the same electric field as that of the transverse electric field electrode can be formed to prevent the reverse domain at the uniaxial edge portion of the opening region.

한 예로, 상기 제 1, 2 돌출부(PP1, PP2)는 횡전계 방향과 대응되는 방향으로 경사지게 형성된다. For example, the first and second protrusions PP1 and PP2 are formed to be inclined in a direction corresponding to the transverse electric field direction.

또한, 한 예로 상기 화소 전극(1036) 및 인출 배선(1038)은 투명 도전성 물질에서 선택될 수 있다. For example, the pixel electrode 1036 and the lead wire 1038 may be selected from a transparent conductive material.

도 19f, 20f는, 상기 화소 전극(1036)을 덮는 영역에 배향막(1040)을 형성하는 단계와, 상기 제 1 방향으로 배향처리하는 단계이다. 19F and 20F illustrate forming an alignment layer 1040 in an area covering the pixel electrode 1036 and performing alignment in the first direction.

상기 배향처리는, 러빙포를 이용한 러빙 방식 또는 자외선을 이용하여 광배향 처리를 할 수도 있다. The alignment treatment may be a photo alignment treatment using a rubbing method using a rubbing cloth or ultraviolet rays.

본 발명에서는, 러빙 방향은 좌측에서 우측으로 이동하는 제 1 방향으로 하여, 데이터 배선과 횡전계 전극 연결패턴(연결 배선 및 인출 배선) 간의 전기장의 방향은 고정시키고, 횡전계 전극을 일정각도 경사지게 형성하여, 데이터 배선에서의 전기장의 영향을 최소화하는 것이 중요하다. In the present invention, the rubbing direction is a first direction moving from left to right, and the direction of the electric field between the data wiring and the transverse electric field electrode connection patterns (connecting wire and lead wire) is fixed, and the transverse electric field electrode is formed to be inclined at a predetermined angle. Therefore, it is important to minimize the influence of the electric field on the data wiring.

그러나, 본 발명은 상기 실시예 들로 한정되지 않고, 본 발명의 취지를 벗어나지 않는 한도 내에서 다양하게 변경하여 실시할 수 있다. However, the present invention is not limited to the above embodiments, and various modifications can be made without departing from the spirit of the present invention.

이와 같이, 본 발명에 따른 횡전계형 액정표시장치는 공통 전극 및 화소 전극과 러빙 방향을 게이트 배선과 대응되는 방향으로 설계함에 따라, 데이터 배선부에 위치하는 액정 분자는 전압인가 여부에 관계없이 초기 배열 방향을 유지할 수 있어, 데이터 배선부에서 발생되는 빛샘 현상을 최소화할 수 있고, 데이터 배선과 교차되게 공통 전극 및 화소 전극을 형성함에 따라, 데이터 배선에 의한 전계 영향을 최소화하여 화질 특성을 개선할 수 있다. As described above, in the transverse type liquid crystal display according to the present invention, since the common electrode and the pixel electrode and the rubbing direction are designed in a direction corresponding to the gate wiring, the liquid crystal molecules positioned in the data wiring portion may be initially arrayed regardless of voltage. The direction can be maintained, thereby minimizing light leakage occurring in the data wiring part, and by forming the common electrode and the pixel electrode to cross the data wiring, the image quality characteristics can be improved by minimizing the influence of the electric field caused by the data wiring. have.

또한 본 발명에서는, 개구 영역의 단축 방향 에지부에, 횡전계 전극과 동일한 전계가 인가되도록 돌출부를 구성하여 리버스 도메인을 방지할 수 있다. Moreover, in this invention, a protrusion part can be comprised so that the same electric field as a transverse electric field electrode may be applied to the axial direction edge part of an opening area | region, and can prevent a reverse domain.

그리고, 전단 게이트 배선과의 전기장 차폐를 위하여, 전단 게이트 배선 쪽으로 화소 전극을 연장형성하여, 전단 게이트 배선에서의 전기장을 효과적으로 차폐함과 동시에 스토리지 캐패시터를 증가시킬 수 있다. In order to shield the electric field from the front gate wiring, the pixel electrode may be extended toward the front gate wiring to effectively shield the electric field of the front gate wiring and increase the storage capacitor.

또한, 상기 데이터 배선과 교차되는 방향으로 횡전계 전극을 형성함에 있어서, 서로 대칭되는 양 방향으로 횡전계 전극을 각각 형성하는 도메인 분할 방식으로 형성하여 시야각을 향상시킬 수 있고, 도메인 간 분할 영역을 또 하나의 스토리지 캐패시터 또는 개구 영역을 포함하는 스토리지 캐패시터 영역으로 형성함으로써 개구율 및 스토리지 캐패시터를 증가시킬 수 있다. 더욱이 도메인 분할 방식에 전단 게이트 배선에서의 전기장 차폐 구조를 적용하여 개구율, 시야각, 스토리지 캐패시터를 모두 증가시킬 수 있는 장점을 가진다.In addition, in forming the transverse electric field electrodes in the direction crossing the data line, it is possible to improve the viewing angle by forming the domain dividing method in which the transverse electric field electrodes are formed in both directions which are symmetrical to each other. The opening ratio and the storage capacitor can be increased by forming the storage capacitor region including one storage capacitor or the opening region. Furthermore, by applying the electric field shielding structure in the front gate wiring to the domain division method, it is possible to increase the aperture ratio, the viewing angle, and the storage capacitor.

도 1은 일반적인 횡전계형 액정표시장치의 구동 원리를 설명하기 위한 도면. 1 is a view for explaining a driving principle of a general transverse electric field type liquid crystal display device.

도 2는 종래의 횡전계형 액정표시장치용 어레이 기판에 대한 개략적인 평면도. 2 is a schematic plan view of a conventional array substrate for a transverse electric field type liquid crystal display device.

도 3a, 3b는 상기 도 2의 영역 "III"에 대한 확대도면. 3A and 3B are enlarged views of the area “III” of FIG. 2.

도 4, 5는 본 발명의 제 1 실시예에 따른 횡전계형 액정표시장치용 어레이 기판에 대한 도면으로서, 도 4는 평면도이고, 도 5는 상기 도 4의 절단선 V-V에 따라 절단된 단면을 도시한 단면도. 4 and 5 are views of an array substrate for a transverse electric field type liquid crystal display device according to a first embodiment of the present invention. FIG. 4 is a plan view, and FIG. 5 is a cross-sectional view taken along the cutting line VV of FIG. 4. One section.

도 6, 7은 본 발명의 제 2 실시예에 따른 횡전계형 액정표시장치용 어레이 기판에 대한 도면으로서, 도 6은 평면도이고, 도 7은 상기 도 6의 영역"VII"에 대한 확대도면. 6 and 7 are views of an array substrate for a transverse electric field type liquid crystal display device according to a second embodiment of the present invention. FIG. 6 is a plan view, and FIG. 7 is an enlarged view of the area “VII” of FIG. 6.

도 8, 9는 본 발명의 제 3 실시예에 따른 횡전계형 액정표시장치용 어레이 기판에 대한 도면으로서, 도 8은 평면도이고, 도 9는 상기 도 8의 어느 한 개구 영역에 대한 확대도면. 8 and 9 are views of an array substrate for a transverse electric field type liquid crystal display device according to a third exemplary embodiment of the present invention. FIG. 8 is a plan view, and FIG. 9 is an enlarged view of one of the opening regions of FIG. 8.

도 10은 본 발명의 제 4 실시예에 따른 횡전계형 액정표시장치용 어레이 기판에 대한 도면. 10 is a diagram of an array substrate for a transverse electric field type liquid crystal display device according to a fourth embodiment of the present invention;

도 11은 본 발명의 제 5 실시예에 따른 횡전계형 액정표시장치용 어레이 기판에 대한 도면. FIG. 11 is a diagram of an array substrate for a transverse electric field type liquid crystal display device according to a fifth embodiment of the present invention; FIG.

도 12는 본 발명의 제 6 실시예에 따른 횡전계형 액정표시장치용 어레이 기판에 대한 도면. 12 is a diagram of an array substrate for a transverse electric field type liquid crystal display device according to a sixth embodiment of the present invention;

도 13, 14는 본 발명의 제 7 실시예에 따른 횡전계형 액정표시장치용 어레이 기판에 대한 평면도. 13 and 14 are plan views of an array substrate for a transverse electric field type liquid crystal display device according to a seventh embodiment of the present invention;

도 15는 본 발명의 제 8 실시예에 따른 횡전계형 액정표시장치용 어레이 기판에 대한 평면도. 15 is a plan view of an array substrate for a transverse electric field type liquid crystal display device according to an eighth embodiment of the present invention;

도 16 내지 18은 본 발명의 제 9 실시예에 따른 횡전계형 액정표시장치용 어레이 기판에 대한 평면도. 16 to 18 are plan views of an array substrate for a transverse electric field type liquid crystal display device according to a ninth embodiment of the present invention.

도 19a 내지 19f, 도 20a 내지 20f는 본 발명의 제 10 실시예에 따른 횡전계형 액정표시장치용 어레이 기판의 제조 공정을 단계별로 나타낸 공정 도면으로서, 도 19a 내지 19f는 평면도이고, 도 20a 내지 20f는 상기 도 19의 절단선 "XX-XX"에 따라 절단된 단면을 도시한 단면도. 19A to 19F and 20A to 20F are step by step diagrams illustrating a manufacturing process of an array substrate for a transverse electric field type liquid crystal display device according to a tenth embodiment of the present invention. FIGS. 19A to 19F are plan views and FIGS. 20A to 20F. Is a cross-sectional view showing a section cut along the cutting line " XX-XX "

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

316 : 공통 전극 330 : 데이터 배선 316: common electrode 330: data wiring

336 : 화소 전극 AA : 개구 영역 336 pixel electrode AA opening region

EP : 에지부 P : 화소 영역 EP: Edge P: Pixel Area

PP1, PP2 : 제 1, 2 돌출부 PP : 돌출부 PP1, PP2: first and second protrusions PP: protrusions

T : 박막트랜지스터 T: thin film transistor

Claims (21)

제 1 기판 상에, 제 1 방향으로 형성된 게이트 배선과; A gate wiring formed on the first substrate in a first direction; 상기 제 1 방향과 교차되는 제 2 방향으로 형성된 데이터 배선과; A data line formed in a second direction crossing the first direction; 상기 게이트 배선 및 데이터 배선의 교차지점에 형성된 박막트랜지스터와; A thin film transistor formed at an intersection point of the gate line and the data line; 상기 제 1 방향쪽으로 형성된 공통 전극과; A common electrode formed toward the first direction; 상기 공통 전극과 연결되며, 상기 제 2 방향으로 형성된 연결 배선과; A connection line connected to the common electrode and formed in the second direction; 상기 연결 배선을 통해 공통 전극과 연결되는 공통 배선과; A common wiring connected to the common electrode through the connection wiring; 상기 공통 전극과 대응되는 방향으로, 상기 공통 전극과 일정간격 이격되게 형성되며, 상기 박막트랜지스터와 연결되는 화소 전극과; A pixel electrode formed to be spaced apart from the common electrode in a direction corresponding to the common electrode and connected to the thin film transistor; 상기 화소 전극과 연결되며, 상기 제 2 방향으로 연결 배선과 절연체가 개재된 상태에서 중첩되는 인출 배선과; A drawing line connected to the pixel electrode and overlapping in a state in which a connecting line and an insulator are interposed in the second direction; 제 1 기판과 대향되게 배치된 제 2 기판과; A second substrate disposed opposite the first substrate; 상기 제 1, 2 기판 사이에 개재된 액정층 Liquid crystal layer interposed between the first and second substrates 을 포함하며, 상기 공통 전극과 화소 전극 간의 이격 구간은 개구 영역으로 정의되고, 상기 개구 영역의 단축 방향 에지부에는, 상기 공통 전극 또는 화소 전극 중 적어도 어느 한 전극에서 연장형성된 돌출부가 위치하는 것을 특징으로 하는 횡전계형 액정표시장치. And a separation section between the common electrode and the pixel electrode is defined as an opening region, and a protrusion extending from at least one of the common electrode and the pixel electrode is positioned at a short edge portion of the opening region. Transverse electric field type liquid crystal display device. 제 1 항에 있어서, The method of claim 1, 상기 돌출부 중, 상기 개구 영역의 단축 방향 에지부를 덮는 영역은, 이웃하는 개구 영역을 정의하는 공통 전극 또는 화소 전극과는 비중첩되는 범위 내에서 형성되는 횡전계형 액정표시장치. The transverse electric field type liquid crystal display device of the protrusions, wherein a region covering the uniaxial edge portion of the opening region is formed within a range not overlapping with a common electrode or a pixel electrode defining a neighboring opening region. 제 1 항에 있어서, The method of claim 1, 상기 돌출부는, 상기 단축 방향 에지부 영역의 절반 영역과 대응되게 형성되는 횡전계형 액정표시장치. And the protrusions are formed to correspond to half of the region in the minor direction edge portion. 제 1 항에 있어서, The method of claim 1, 상기 돌출부의 돌출면은 평행면 구조인 횡전계형 액정표시장치.And a protruding surface of the protruding portion has a parallel surface structure. 제 1 기판 상에, 제 1 방향으로 형성된 다수 개의 게이트 배선과; A plurality of gate wirings formed on the first substrate in a first direction; 상기 제 1 방향과 교차되는 제 2 방향으로 형성된 다수 개의 데이터 배선과; A plurality of data lines formed in a second direction crossing the first direction; 상기 다수 개의 게이트 배선 및 데이터 배선의 교차지점에 각각 형성된 다수 개의 박막트랜지스터와; A plurality of thin film transistors formed at intersections of the plurality of gate lines and data lines; 상기 제 1 방향쪽으로 형성된 공통 전극과; A common electrode formed toward the first direction; 상기 공통 전극과 연결되며, 상기 제 2 방향으로 형성된 연결 배선과; A connection line connected to the common electrode and formed in the second direction; 상기 연결 배선을 통해 공통 전극과 연결되는 공통 배선과; A common wiring connected to the common electrode through the connection wiring; 상기 공통 전극과 대응되는 방향으로, 상기 공통 전극과 일정간격 이격되게 형성되며, 상기 박막트랜지스터와 연결되는 화소 전극과; A pixel electrode formed to be spaced apart from the common electrode in a direction corresponding to the common electrode and connected to the thin film transistor; 상기 화소 전극과 연결되며, 상기 제 2 방향으로 연결 배선과 절연체가 개재된 상태에서 중첩되는 인출 배선과; A drawing line connected to the pixel electrode and overlapping in a state in which a connecting line and an insulator are interposed in the second direction; 제 1 기판과 대향되게 배치된 제 2 기판과; A second substrate disposed opposite the first substrate; 상기 제 1, 2 기판 사이에 개재된 액정층 Liquid crystal layer interposed between the first and second substrates 을 포함하며, 상기 전단 게이트 배선과 인접한 화소 전극은, 상기 전단 게이트 배선과의 이격 구간을 포함한 영역을 덮는 연장 패턴을 포함하는 것을 특징으로 하는 횡전계형 액정표시장치. And the pixel electrode adjacent to the front gate line includes an extension pattern covering a region including a spaced interval from the front gate line. 제 5 항에 있어서, The method of claim 5, 상기 공통 전극과 화소 전극 간의 이격 구간은 개구 영역으로 정의되고, 상기 개구 영역의 단축 방향 두 개의 에지부에는, 상기 공통 전극 또는 화소 전극 중 적어도 어느 한 전극에서 연장형성된 돌출부가 위치하는 횡전계형 액정표시장치. The separation section between the common electrode and the pixel electrode is defined as an opening region, and a transverse field type liquid crystal display in which two protruding portions extending from at least one of the common electrode and the pixel electrode are located at two edge portions of the opening region. Device. 제 5 항에 있어서, The method of claim 5, 상기 연장 패턴은, 상기 전단 게이트 배선과 중첩되는 횡전계형 액정표시장치. And the extension pattern overlaps the front gate line. 제 7 항에 있어서, The method of claim 7, wherein 상기 연장 패턴은, 전단 게이트 배선을 포함하는 픽셀 영역에 형성되는 화소 전극과 단락되지 않는 범위에서, 상기 전단 게이트 배선 전체와 중첩되는 횡전계형 액정표시장치. And the extension pattern overlaps the entire front gate line in a range not shorted with the pixel electrode formed in the pixel region including the front gate line. 제 7 항에 있어서, The method of claim 7, wherein 상기 연장 패턴은, 상기 전단 게이트 배선의 일부와 중첩되는 횡전계형 액정표시장치. And the extension pattern overlaps a portion of the front end gate wiring. 제 5 항에 있어서, The method of claim 5, 상기 연장 패턴은, 상기 공통 전극 중 최외곽 공통 전극과 개구 영역을 형성하는 횡전계형 액정표시장치. And the extension pattern forms an outermost common electrode and an opening region of the common electrodes. 제 5 항에 있어서, The method of claim 5, 상기 연장 패턴은, 상기 공통 전극 중 최외곽 공통 전극과 중첩되는 횡전계형 액정표시장치. And the extension pattern overlaps the outermost common electrode of the common electrodes. 제 10 항에 있어서, The method of claim 10, 상기 연장 패턴은, 전단 게이트 배선을 포함하는 픽셀 영역에 형성되는 화소 전극과 단락되지 않는 범위에서, 상기 전단 게이트 배선 전체와 중첩되는 횡전계형 액정표시장치. And the extension pattern overlaps the entire front gate line in a range not shorted with the pixel electrode formed in the pixel region including the front gate line. 제 1 기판 상에, 제 1 방향으로 형성된 게이트 배선과; A gate wiring formed on the first substrate in a first direction; 상기 제 1 방향과 교차되는 제 2 방향으로 형성된 데이터 배선과; A data line formed in a second direction crossing the first direction; 상기 게이트 배선 및 데이터 배선의 교차지점에 형성된 박막트랜지스터와; A thin film transistor formed at an intersection point of the gate line and the data line; 상기 제 1 방향에서 일방향으로 경사지게 형성된 공통 전극과; A common electrode formed to be inclined in one direction from the first direction; 상기 공통 전극과 연결되며, 상기 제 2 방향으로 형성된 연결 배선과; A connection line connected to the common electrode and formed in the second direction; 상기 연결 배선을 통해 공통 전극과 연결되는 공통 배선과; A common wiring connected to the common electrode through the connection wiring; 상기 공통 전극과 대응되는 방향으로, 상기 공통 전극과 일정간격 이격되게 형성되며, 상기 박막트랜지스터와 연결되고, 상기 제 1 방향을 기준으로 상기 일방향과 경사지게 형성된 화소 전극과; A pixel electrode formed in a direction corresponding to the common electrode, spaced apart from the common electrode at a predetermined interval, connected to the thin film transistor, and formed to be inclined with the one direction with respect to the first direction; 상기 화소 전극과 연결되며, 상기 제 2 방향으로 연결 배선과 절연체가 개재된 상태에서 중첩되는 인출 배선과; A drawing line connected to the pixel electrode and overlapping in a state in which a connecting line and an insulator are interposed in the second direction; 제 1 기판과 대향되게 배치된 제 2 기판과; A second substrate disposed opposite the first substrate; 상기 제 1, 2 기판 사이에 개재된 액정층 Liquid crystal layer interposed between the first and second substrates 을 포함하며, 상기 공통 전극과 화소 전극 간의 이격 구간은 개구 영역으로 정의되고, 상기 개구 영역은 서로 다른 방향으로 액정분자가 배열되는 도메인 분할 구조로 이루어진 것을 특징으로 하는 횡전계형 액정표시장치. And a separation section between the common electrode and the pixel electrode is defined as an opening region, and the opening region has a domain division structure in which liquid crystal molecules are arranged in different directions. 제 13 항에 있어서, The method of claim 13, 상기 개구 영역의 단축 방향 양쪽 에지부에는, 상기 공통 전극 또는 화소 전극 중 적어도 어느 한 전극에서 연장형성된 돌출부가 위치하는 것을 특징으로 하는 횡전계형 액정표시장치. And a protruding portion extending from at least one of the common electrode and the pixel electrode is located at both edge portions of the opening region in the minor axis direction. 제 13 항에 있어서, The method of claim 13, 상기 개구 영역은 2 도메인 구조로 이루어진 횡전계형 액정표시장치. And the opening region has a two domain structure. 제 13 항에 있어서, The method of claim 13, 상기 도메인 간 분할 영역에는, 상기 화소 전극과 연결되는 제 1 캐패시터 전극, 상기 공통 전극과 연결되는 제 2 캐패시터 전극이 절연체가 개재된 상태에서 차례대로 중첩되어 있는 횡전계형 액정표시장치. And a first capacitor electrode connected to the pixel electrode and a second capacitor electrode connected to the common electrode are sequentially overlapped with each other in an insulator. 제 16 항에 있어서, The method of claim 16, 상기 도메인간 분할 영역내에는, 상기 도메인간 분할 영역과 인접한 각 도메인별 최외곽 제 1 횡전계 전극과 개구 영역을 형성하며, 제 1, 2 캐패시터 전극이 차례대로 형성되고, 상기 제 1, 2 캐패시터 전극 중에서, 상기 제 1 횡전계 전극과 횡전계를 형성하는 전극이 또 하나의 캐패시터 전극보다 큰 면적을 가지는 횡전계형 액정표시장치. In the interdomain division area, an outermost first transverse electric field electrode and an opening area for each domain adjacent to the interdomain division area are formed, and first and second capacitor electrodes are sequentially formed, and the first and second capacitors are sequentially formed. A transverse electric field liquid crystal display device, wherein an electrode forming the transverse electric field with the first transverse electric field electrode has an area larger than that of another capacitor electrode. 기판 상에, 제 1 방향으로 게이트 배선을 형성하는 단계와; Forming a gate wiring on the substrate in a first direction; 상기 제 1 방향쪽으로 공통 전극을 형성하고, 상기 제 1 방향과 교차되는 제 2 방향으로 상기 공통 전극과 연결되는 연결 배선을 형성하고, 상기 연결 배선을 통해 공통 전극과 연결되는 공통 배선을 형성하는 단계와; Forming a common electrode toward the first direction, forming a connection wire connected to the common electrode in a second direction crossing the first direction, and forming a common wire connected to the common electrode through the connection wire Wow; 상기 제 2 방향으로 데이터 배선을 형성하는 단계와; Forming a data line in the second direction; 상기 게이트 배선과 데이터 배선의 교차지점에 박막트랜지스터를 형성하는 단계와; Forming a thin film transistor at an intersection point of the gate line and the data line; 상기 제 1 방향쪽으로, 상기 공통 전극과 일정간격 이격되게 화소 전극을 형성하고, 상기 제 2 방향으로 연결 배선과 중첩되며, 상기 박막트랜지스터와 연결되는 인출 배선을 형성하는 단계Forming a pixel electrode toward the first direction to be spaced apart from the common electrode at a predetermined interval, and forming a drawing wiring overlapping the connection wiring in the second direction and connected to the thin film transistor; 를 포함하며, 상기 공통 전극과 화소 전극 간의 이격 영역은 개구 영역으로 정의되고, 상기 개구 영역의 단축 방향 에지부에는, 상기 공통 전극 또는 화소 전극 중 어느 한 전극에서 연장형성된 돌출부가 위치하는 것을 특징으로 하는 횡전계형 액정표시장치용 어레이 기판의 제조방법. And a separation area between the common electrode and the pixel electrode is defined as an opening area, and a protrusion extending from any one of the common electrode and the pixel electrode is positioned at an edge portion of the opening area. A method of manufacturing an array substrate for a transverse electric field liquid crystal display device. 제 18 항에 있어서, The method of claim 18, 상기 화소 전극 및 공통 전극은, 상기 제 1 방향을 기준으로 0°~ 90°범위에서 경사지게 형성하는 것을 특징으로 하는 횡전계형 액정표시장치용 어레이 기판의 제조방법. The pixel electrode and the common electrode may be formed to be inclined at a range of 0 ° to 90 ° with respect to the first direction. 제 19 항에 있어서, The method of claim 19, 상기 화소 전극 및 공통 전극은, 0°~ 45°범위에서 경사지게 형성하는 횡전계형 액정표시장치용 어레이 기판의 제조방법. The pixel electrode and the common electrode are inclined in the range of 0 ° ~ 45 ° manufacturing method of an array substrate for a transverse electric field type liquid crystal display device. 제 18 항에 있어서, The method of claim 18, 상기 돌출부의 돌출면은, 경사면 구조 또는 평행면 구조로 형성하는 횡전계형 액정표시장치용 어레이 기판의 제조방법. And a protruding surface of the protruding portion has an inclined surface structure or a parallel surface structure.
KR1020040013423A 2004-02-27 2004-02-27 In-plane switching mode liquid crystal display device and method for fabricating the same KR20050087552A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040013423A KR20050087552A (en) 2004-02-27 2004-02-27 In-plane switching mode liquid crystal display device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040013423A KR20050087552A (en) 2004-02-27 2004-02-27 In-plane switching mode liquid crystal display device and method for fabricating the same

Publications (1)

Publication Number Publication Date
KR20050087552A true KR20050087552A (en) 2005-08-31

Family

ID=37270809

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040013423A KR20050087552A (en) 2004-02-27 2004-02-27 In-plane switching mode liquid crystal display device and method for fabricating the same

Country Status (1)

Country Link
KR (1) KR20050087552A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7612854B2 (en) 2005-12-29 2009-11-03 Lg Display Co., Ltd. Array substrate for in-plane switching mode liquid crystal display device and method of manufacturing the same
US8130351B2 (en) 2005-12-29 2012-03-06 Lg Display Co., Ltd. Array substrate for in-plane switching mode liquid crystal display device including pixel and common electrodes on the same layer and method of manufacturing the same
KR101234420B1 (en) * 2006-05-24 2013-02-18 엘지디스플레이 주식회사 liquid crystal display device and fabricating method of the same
KR101255314B1 (en) * 2006-06-30 2013-04-23 엘지디스플레이 주식회사 In-Plane Switching mode Liquid Crystal Display Device and Method for Manufacturing the Same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7612854B2 (en) 2005-12-29 2009-11-03 Lg Display Co., Ltd. Array substrate for in-plane switching mode liquid crystal display device and method of manufacturing the same
US8130351B2 (en) 2005-12-29 2012-03-06 Lg Display Co., Ltd. Array substrate for in-plane switching mode liquid crystal display device including pixel and common electrodes on the same layer and method of manufacturing the same
US8253918B2 (en) 2005-12-29 2012-08-28 Lg Display Co., Ltd. Array substrate for in-plane switching mode liquid crystal display device including pixel and common electrodes on the same layer and method of manufacturing the same
KR101234420B1 (en) * 2006-05-24 2013-02-18 엘지디스플레이 주식회사 liquid crystal display device and fabricating method of the same
KR101255314B1 (en) * 2006-06-30 2013-04-23 엘지디스플레이 주식회사 In-Plane Switching mode Liquid Crystal Display Device and Method for Manufacturing the Same

Similar Documents

Publication Publication Date Title
JP4356750B2 (en) Liquid crystal display device and manufacturing method thereof
KR100510566B1 (en) In-plane switching mode liquid crystal display device
JP4566838B2 (en) Liquid crystal display device and manufacturing method thereof
KR100493869B1 (en) IPS mode Liquid crystal display device and method for fabricating the same
KR100966452B1 (en) In plane switching mode liquid crystal display device and fabrication method thereof
US7130010B2 (en) Array substrate for in-plane switching liquid crystal display device and method of fabricating the same with polycrystalline silicon pixel electrode
KR100955382B1 (en) Liquid crystal display device and method for fabricating the same
JP5460123B2 (en) Liquid crystal display
KR101799492B1 (en) Liquid crystal display device
KR20130015733A (en) In-plane switching mode liquid crystal display device
KR20030048489A (en) In-Plane Switching Mode Liquid Crystal Display Device
JP2009093176A (en) Liquid crystal display
KR100959367B1 (en) In-Plane Switching mode Liquid Crystal Display Device
KR20070052847A (en) Display panel
KR100920348B1 (en) liquid crystal display
KR101758834B1 (en) In-plane switching mode liquid crystal display device and the method of fabricating the same
US10890815B2 (en) Display apparatus
KR100565148B1 (en) Liquid Crystal Display Device and Method for Fabricating the same
KR20110132724A (en) In-plane switching mode liquid crystal display device and the method of fabricating the same
KR20050087552A (en) In-plane switching mode liquid crystal display device and method for fabricating the same
KR101350407B1 (en) In-plane switching mode liquid crystal display device
KR100630878B1 (en) Fringe Field Switching Mode Liquid Crystal Display Device and Method for Manufacturing the same
KR20080051366A (en) In-plane switching mode liquid crystal display device and the method for fabricating thereof
KR100614322B1 (en) Liquid crystal display device and manufacturing for using the same
KR20140084605A (en) Liquid Crystal Display Device And Method Of Fabricating The Same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application