KR20050086242A - Analog to digital converter - Google Patents
Analog to digital converter Download PDFInfo
- Publication number
- KR20050086242A KR20050086242A KR1020040012643A KR20040012643A KR20050086242A KR 20050086242 A KR20050086242 A KR 20050086242A KR 1020040012643 A KR1020040012643 A KR 1020040012643A KR 20040012643 A KR20040012643 A KR 20040012643A KR 20050086242 A KR20050086242 A KR 20050086242A
- Authority
- KR
- South Korea
- Prior art keywords
- analog
- digital
- code
- error
- output
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07F—COIN-FREED OR LIKE APPARATUS
- G07F11/00—Coin-freed apparatus for dispensing, or the like, discrete articles
- G07F11/02—Coin-freed apparatus for dispensing, or the like, discrete articles from non-movable magazines
- G07F11/38—Coin-freed apparatus for dispensing, or the like, discrete articles from non-movable magazines in which the magazines are horizontal
- G07F11/42—Coin-freed apparatus for dispensing, or the like, discrete articles from non-movable magazines in which the magazines are horizontal the articles being delivered by motor-driven means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/445—Program loading or initiating
- G06F9/44594—Unloading
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/60—Software deployment
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
- G06Q20/00—Payment architectures, schemes or protocols
- G06Q20/08—Payment architectures
- G06Q20/18—Payment architectures involving self-service terminals [SST], vending machines, kiosks or multimedia terminals
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07F—COIN-FREED OR LIKE APPARATUS
- G07F11/00—Coin-freed apparatus for dispensing, or the like, discrete articles
- G07F11/46—Coin-freed apparatus for dispensing, or the like, discrete articles from movable storage containers or supports
- G07F11/58—Coin-freed apparatus for dispensing, or the like, discrete articles from movable storage containers or supports the articles being supported on or by endless belts or like conveyors
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Business, Economics & Management (AREA)
- Accounting & Taxation (AREA)
- Finance (AREA)
- Strategic Management (AREA)
- General Business, Economics & Management (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
본 발명은 아날로그 디지털 컨버터에 관한 것으로서, 보다 상세하게는 보정부를 통해 디지털 코드의 에러를 로직적으로 보정하여, 외부 전원 노이즈 및 주위 환경 변화에 둔감하고 칩 사이즈 및 전력소모를 줄일 수 있는 기술이다.The present invention relates to an analog-to-digital converter, and more particularly, a technique capable of logically correcting an error of a digital code through a correction unit, thereby reducing the chip size and power consumption while being insensitive to external power supply noise and environmental changes.
이를 위해, 본 발명은 변환 동작 중에 아날로그 입력신호를 일정 레벨로 유지시켜 출력하는 샘플홀드부와, 상기 샘플홀드부의 아날로그 출력을 디지털 신호로 변환하여 디지털 코드를 출력하는 플래쉬 컨버터와, 상기 디지털 코드에 에러코드 발생 시, 상기 에러코드를 로직적으로 보정하는 보정부와, 상기 샘플홀드부의 출력에 응답하여, 상기 보정부를 통해 보정된 디지털 코드를 아날로그 신호로 변환하여 상기 샘플홀드부로 출력하는 멀티플라잉덱를 포함하여 구성함을 특징으로 한다.To this end, the present invention provides a sample holding unit for maintaining and outputting the analog input signal at a constant level during the conversion operation, a flash converter for converting the analog output of the sample holding unit into a digital signal and outputting a digital code; A correction unit for logically correcting the error code when the error code is generated, and a multiplying deck for converting the digital code corrected through the correction unit into an analog signal and outputting the analog code to the sample hold unit in response to an output of the sample hold unit. It is characterized by including the configuration.
Description
본 발명은 아날로그 디지털 컨버터에 관한 것으로서, 보다 상세하게는 보정부를 통해 디지털 코드의 에러를 로직적으로 보정하여, 외부 전원 노이즈 및 주위 환경 변화에 둔감하고 칩 사이즈 및 전력소모를 줄일 수 있는 기술이다.The present invention relates to an analog-to-digital converter, and more particularly, a technique capable of logically correcting an error of a digital code through a correction unit, thereby reducing the chip size and power consumption while being insensitive to external power supply noise and environmental changes.
일반적으로, 아날로그 디지털 컨버터는 아날로그 입력신호를 디지털신호로 변환하는 장치이다. 이러한 아날로그 디지털 컨버터에 외부의 잡음이 인가되면 디지털 변환값에 오류가 발생하는 경우가 있어 이를 해결하기 위해 보정부를 채용한다.In general, an analog to digital converter is a device for converting an analog input signal into a digital signal. When external noise is applied to the analog-to-digital converter, an error may occur in the digital conversion value. Therefore, a correction unit is employed to solve this problem.
도 1은 종래의 아날로그 디지털 컨버터의 회로도이다.1 is a circuit diagram of a conventional analog-to-digital converter.
종래의 아날로그 디지털 컨버터는 샘플홀드부(10), 플래쉬 컨버터(20), 멀티플라잉덱(multiplying digital analog converter;이하, MDAC; 30), 보정부(40), 및 디지털코드 레지스터(50)로 구성된다. Conventional analog-to-digital converter is composed of a sample holding unit 10, flash converter 20, multiplying digital analog converter (hereinafter referred to as MDAC; 30), correction unit 40, and digital code register 50 do.
샘플홀드부(10)는 아날로그 입력신호 Analog IN를 수신하여 아날로그 디지털 변환시부터 종료까지 입력전압을 변환 시의 레벨로 유지시킨다. 즉, 평상시에는 샘플(sample)상태로 유지하다가 변환이 시작되면 홀드(hold)하여 변환 시작시점의 입력전압 레벨을 유지시킨다. 이는 아날로그 디지털 변환중에 입력전압이 변동하게 되면 변환 데이터가 부정의 값으로 되어 버리는 것을 방지하기 위함이다.The sample holding unit 10 receives the analog input signal Analog IN and maintains the input voltage at the level at the time of conversion from analog to digital conversion to the end. That is, in a normal state, the sample state is maintained, and when the conversion is started, it is held to maintain the input voltage level at the start of the conversion. This is to prevent the conversion data from becoming a negative value when the input voltage changes during analog-to-digital conversion.
플래쉬 컨버터(20)는 샘플홀드부(10)의 아날로그 출력을 수신하여 디지털신호로 컨버팅한다. MDAC(30)은 샘플홀드부(10)의 출력에 응답하여, 플래쉬 컨버터(20)의 디지털 출력을 아날로그 신호로 변환하여 출력한다.The flash converter 20 receives the analog output of the sample holding unit 10 and converts it into a digital signal. In response to the output of the sample holding unit 10, the MDAC 30 converts the digital output of the flash converter 20 into an analog signal and outputs the analog signal.
보정부(40)는 MDAC(30)의 출력에 에러가 발생 시 보정한다. 이때, 보정부(40)는 캐패시터에 의한 오차를 이용하여 보정하거나, 기준전압을 보정하는 방식을 이용하여 보정한다.The correction unit 40 corrects when an error occurs in the output of the MDAC 30. At this time, the correction unit 40 corrects using an error caused by a capacitor, or corrects using a method of correcting a reference voltage.
디지털코드 레지스터(50)는 플래쉬 컨버터(20)의 디지털 출력을 순차적으로 저장하여 최상위 비트부터 최하위 비트까지 저장된 값을 최종 디지털값 Digital OUT으로 출력한다.The digital code register 50 sequentially stores the digital output of the flash converter 20 and outputs the value stored from the most significant bit to the least significant bit to the final digital value Digital OUT.
상기와 같은 구성을 갖는 종래의 아날로그 디지털 컨버터의 보정부(40)는 캐패시터에 의한 오차를 이용하여 보정하거나, 기준전압을 보정하는 방식을 이용한다. 그러나, 이러한 종래의 보정방식은 작은 에러의 보정은 가능하나, 외부의 큰 잡음에 의한 큰 에러는 보정할 수 없는 문제점이 있다. 따라서, 외부로부터 큰 잡음이 인가되면 디지털 코드가 급격히 변하게 되어 에러코드를 발생시킴으로써 최종 디지털 변환값에 오류가 발생하게 되는 문제점이 있다. The correction unit 40 of the conventional analog-to-digital converter having the above configuration uses a method of correcting using an error caused by a capacitor or correcting a reference voltage. However, this conventional correction method is capable of correcting small errors, but there is a problem in that large errors due to external large noise cannot be corrected. Therefore, when a large noise is applied from the outside, the digital code is rapidly changed to generate an error code, thereby causing an error in the final digital conversion value.
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은, 아날로그 디지털 컨버터의 디지털 코드의 급격한 에러를 보정 가능하게 하고, 로직적으로 보정함으로써 칩 사이즈 및 전력소모를 줄이는데 있다.An object of the present invention for solving the above problems is to reduce the chip size and power consumption by enabling to correct the sudden error of the digital code of the analog-to-digital converter, and logically correct.
상기 과제를 달성하기 위한 본 발명은 변환 동작 중에 아날로그 입력신호를 일정 레벨로 유지시켜 출력하는 샘플홀드부와, 상기 샘플홀드부의 아날로그 출력을 디지털 신호로 변환하여 디지털 코드를 출력하는 플래쉬 컨버터와, 상기 디지털 코드에 에러코드 발생 시, 상기 에러코드를 로직적으로 보정하는 보정부와, 상기 샘플홀드부의 출력에 응답하여, 상기 보정부를 통해 보정된 디지털 코드를 아날로그 신호로 변환하여 상기 샘플홀드부로 출력하는 멀티플라잉덱를 포함하여 구성함을 특징으로 한다.The present invention for achieving the above object is a sample holding unit for maintaining and outputting an analog input signal at a constant level during the conversion operation, a flash converter for converting the analog output of the sample holding unit into a digital signal to output a digital code; When an error code occurs in a digital code, a correction unit for logically correcting the error code, and in response to an output of the sample hold unit, converts the digital code corrected through the correction unit into an analog signal and outputs the analog code to the sample hold unit. Characterized by including a multi-flying deck.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해질 것이다.The above and other objects and features and advantages of the present invention will become more apparent from the following detailed description taken in conjunction with the accompanying drawings.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 2는 본 발명의 실시예에 따른 아날로그 디지털 컨버터의 회로도이다.2 is a circuit diagram of an analog to digital converter according to an embodiment of the present invention.
아날로그 디지털 컨버터는 샘플홀드부(100), 플래쉬 컨버터(200), 보정부(300), 멀티플라잉덱(multiplying digital analog converter; 이하, MDAC;400), 및 디지털코드 레지스터(500)로 구성된다. The analog-to-digital converter includes a sample holding part 100, a flash converter 200, a compensating part 300, a multiplying digital analog converter (hereinafter referred to as MDAC) 400, and a digital code register 500.
샘플홀드부(sample & hold)(100)는 아날로그 입력신호 Analog IN를 수신하여, 변환 개시부토 종료까지 입력전압을 일정레벨로 유지시킨다. 이는 A/D 변환 실행중에 입력전압이 변동하게 되면 A/D 변환 데이터가 부정의 값으로 되어 버리기 때문이다. 이러한 샘플홀드부(100)는 통상 샘플 상태에 있다가, A/D 변환이 개시됨과 동시에 그 시점의 아날로그 입력전압 레벨로 유지하다 A/D 변환이 종료하면 다시 샘플 상태로 되돌아간다.The sample < RTI ID = 0.0 > hold < / RTI > 100 receives the analog input signal Analog IN and maintains the input voltage at a constant level until the conversion start point ends. This is because A / D conversion data becomes a negative value if the input voltage changes during A / D conversion. The sample holding unit 100 is in a normal sample state, and then starts A / D conversion and maintains the analog input voltage level at that time. When the A / D conversion is completed, the sample holding unit 100 returns to the sample state again.
플래쉬 컨버터(200)는 샘플홀드부(100)의 아날로그 출력을 수신하여 디지털 신호로 변환하여 출력한다.The flash converter 200 receives an analog output of the sample holding unit 100 and converts the analog output into a digital signal.
보정부(300)는 플래쉬 컨버터(200)로부터 디지털 코드를 수신하여 외부의 큰 잡음에 의해 디지털 코드에 에러 발생 시, 에러를 로직적으로 보정한다.The correction unit 300 receives the digital code from the flash converter 200 and logically corrects the error when an error occurs in the digital code due to external large noise.
예를 들어, 플래쉬 컨버터(200)로부터 출력된 디지털 써머코드가 "00001111"인 경우, 외부로부터의 큰 잡음에 의해 디지털 써머코드가 "00001011"로 급격히 변하게 된다. 보정부(300)는 이러한 에러가 발생한 디지털 써머코드 "00001011"를 수신하여 "00001111"로 보정한다. 이때, 에러에 대한 정보는 외부의 테스트 장비(미도시)를 통해 알아내어 보정부(300)에 에러정보를 등록해둔다. 따라서, "00001111"이 입력되어야 하는데 에러코드 "00001011"가 입력되면 보정부(300)는 에러코드 "00001011"를 "00001111"로 보정한다.For example, when the digital summer code output from the flash converter 200 is "00001111", the digital summer code rapidly changes to "00001011" due to large noise from the outside. The correction unit 300 receives the digital thermal code "00001011" having such an error and corrects it to "00001111". At this time, the information on the error is found through an external test equipment (not shown) and registers the error information in the correction unit 300. Therefore, if "00001111" is to be input but the error code "00001011" is input, the correction unit 300 corrects the error code "00001011" to "00001111".
MDAC(400)은 보정부(300)를 통해 보정된 디지털 코드를 수신하여 샘플홀드부(100)의 출력을 비교하여 그 비교값에 따른 아날로그신호를 출력한다. 이때, MDAC(400)의 아날로그 신호는 샘플홀드부(100)로 피드백된다. 예를 들어, 2 비트씩 변환을 수행하는 경우, 총 5번 피드백해야 10비트의 디지털 값을 출력할 수 있다.The MDAC 400 receives the digital code corrected through the correction unit 300, compares the output of the sample holding unit 100, and outputs an analog signal according to the comparison value. In this case, the analog signal of the MDAC 400 is fed back to the sample holding unit 100. For example, when performing conversion by 2 bits, a total of 5 feedbacks are required to output a 10-bit digital value.
디지털코드 레지스터(500)는 플래쉬 컨버터(200)의 디지털 출력을 순차적으로 저장하여 최상위 비트부터 최하위 비트까지의 데이터를 최종 디지털값 Digital OUT으로 출력한다.The digital code register 500 sequentially stores the digital output of the flash converter 200 and outputs data from the most significant bit to the least significant bit to the final digital value Digital OUT.
이하, 아날로그 디지털 컨버터의 동작을 설명하기로 한다.Hereinafter, the operation of the analog to digital converter will be described.
먼저, 샘플홀드부(100)는 아날로그 입력신호 Analog IN를 A/D 변환 중 일정레레벨로 유지시켜 출력한다. 이러한 샘플홀드부(100)의 아날로그 출력을 플래쉬 컨버터(200)를 통해 디지털 신호로 변환하여 디지털 코드를 출력한다. 보정부(300)는 이 디지털코드를 수신하여 에러코드가 있으면 보정하여 MDAC(400)으로 출력한다. MDAC(400)은 플래쉬 컨버터(200)의 디지털 코드와 샘플홀드부(100)의 출력을 비교하여 그 비교값에 따른 아날로그신호를 출력하고, 그 아날로그 신호는 다시 샘플홀드부(100)의 입력이 된다. 상기와 같은 과정을 반복하여 디지털값을 디지털코드 레지스터(500)에 순차적으로 저장하여, 최상위 비트부터 최하위 비트까지 저장된 값을 최종 디지털 변환값으로서 출력한다.First, the sample holding unit 100 maintains and outputs the analog input signal Analog IN at a constant level during A / D conversion. The analog output of the sample holding unit 100 is converted into a digital signal through the flash converter 200 to output a digital code. The correction unit 300 receives the digital code, corrects any error code, and outputs the corrected code to the MDAC 400. The MDAC 400 compares the digital code of the flash converter 200 with the output of the sample holding unit 100 and outputs an analog signal according to the comparison value. The analog signal is again inputted by the sample holding unit 100. do. By repeating the above process, the digital value is sequentially stored in the digital code register 500, and the value stored from the most significant bit to the least significant bit is output as the final digital conversion value.
아래 표 1의 논리테이블은 보정부(300)의 에러코드를 보정하기 위한 한 예를 도시한다. The logical table of Table 1 below shows an example for correcting an error code of the correction unit 300.
[표 1] 보정부(300)의 논리 테이블Table 1 Logical Table of Correction Unit 300
보정부(300)는 외부 테스트 장비(미도시)에 의해 알아낸 상기와 같이 에러정보를 가지고, 플래쉬 컨버터(200)로부터 출력된 디지털 코드에 상기와 같은 에러 입력 코드가 발생하면 상기와 같이 출력코드로 보정한다.The correction unit 300 has the error information as described above by the external test equipment (not shown), and if the error input code as described above occurs in the digital code output from the flash converter 200, the output code as described above. Correct with
이와같이, 외부 잡음에 의해 급격히 변하는 디지털 코드를 보정하여 멀티플라잉덱(400)으로 전송함으로써, 멀티플랑덱(400)에서 정상적인 변환동작을 수행하여 올바른 최종 디지털 변환값을 출력할 수 있다.As such, by correcting a digital code that is rapidly changed by external noise and transmitting it to the multiplying deck 400, the normal final digital conversion value may be output by performing a normal conversion operation in the multiply deck 400.
이상에서 살펴본 바와 같이, 본 발명의 아날로그 디지털 컨버터의 디지털 코드의 급격한 에러의 보정을 가능하게 하고, 로직적으로 보정함으로써 칩 사이즈 및 전력소모를 줄일 수 있는 효과가 있다. As described above, it is possible to correct the sudden error of the digital code of the analog-to-digital converter of the present invention, thereby reducing the chip size and power consumption by performing a logical correction.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허 청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허 청구범위에 속하는 것으로 보아야 할 것이다.In addition, a preferred embodiment of the present invention is for the purpose of illustration, those skilled in the art will be able to various modifications, changes, replacements and additions through the spirit and scope of the appended claims, such modifications and changes are the following claims It should be seen as belonging to a range.
도 1은 종래의 아날로그 디지털 컨버터 회로도.1 is a circuit diagram of a conventional analog-to-digital converter.
도 2는 본 발명의 실시예에 따른 아날로그 디지털 컨버터 회로도.2 is an analog to digital converter circuit diagram according to an embodiment of the present invention.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040012643A KR101017047B1 (en) | 2004-02-25 | 2004-02-25 | Analog to digital converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040012643A KR101017047B1 (en) | 2004-02-25 | 2004-02-25 | Analog to digital converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050086242A true KR20050086242A (en) | 2005-08-30 |
| KR101017047B1 KR101017047B1 (en) | 2011-02-23 |
Family
ID=34858841
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040012643A KR101017047B1 (en) | 2004-02-25 | 2004-02-25 | Analog to digital converter |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101017047B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008119007A1 (en) * | 2007-03-27 | 2008-10-02 | Slicex, Inc. | Methods and systems for calibrating a pipelined analog-to-digital converter |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0163893B1 (en) * | 1995-05-11 | 1999-03-20 | 김광호 | Parallel a/d converter |
| KR0154784B1 (en) * | 1995-05-12 | 1998-12-15 | 김광호 | Recycling multi-step analog digital error correction method |
-
2004
- 2004-02-25 KR KR1020040012643A patent/KR101017047B1/en active IP Right Grant
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008119007A1 (en) * | 2007-03-27 | 2008-10-02 | Slicex, Inc. | Methods and systems for calibrating a pipelined analog-to-digital converter |
| US7688238B2 (en) | 2007-03-27 | 2010-03-30 | Slicex, Inc. | Methods and systems for calibrating a pipelined analog-to-digital converter |
| US7898452B2 (en) | 2007-03-27 | 2011-03-01 | Siflare, Inc. | Methods and systems for calibrating a pipelined analog-to-digital converter |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101017047B1 (en) | 2011-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7158066B2 (en) | Pipelined analog-to-digital converter having enhanced high frequency performance characteristics | |
| KR101182402B1 (en) | Successive Approximation Register Analog-Digital Converter | |
| US9537499B2 (en) | Circuit and method for comparator offset error detection and correction in an ADC | |
| US6384757B1 (en) | Method of calibrating an analog-to-digital converter, and a calibration equipment | |
| US9397679B1 (en) | Circuit and method for DAC mismatch error detection and correction in an ADC | |
| US7595744B2 (en) | Correcting offset errors associated with a sub-ADC in pipeline analog to digital converters | |
| US20060284750A1 (en) | Gain error correction in an analog-to-digital converter | |
| KR101381250B1 (en) | Analog digital converting device and reference voltage control method therof | |
| US7187317B2 (en) | A/D conversion apparatus | |
| US7859441B2 (en) | Data readout system having non-uniform ADC resolution and method thereof | |
| US8599058B1 (en) | Data converter with redundancy for error correction in polarity decision | |
| US6825783B2 (en) | Multi-stage analog-to-digital converter with pipeline structure and method for coding the same | |
| US6441765B1 (en) | Analog to digital converter with enhanced differential non-linearity | |
| US7522085B1 (en) | Pipelined analog to digital converter without input sample/hold | |
| KR101017047B1 (en) | Analog to digital converter | |
| US7541954B2 (en) | Touch control apparatus and analog-to-digital converting apparatus and method thereof | |
| US10623011B2 (en) | Successive approximation analog-to-digital converter and calibration method thereof | |
| US7746255B1 (en) | A/D converter, method for adjusting analog signal therein, and method for converting analog signal into digital signal | |
| KR101175230B1 (en) | Analog to digital converter | |
| US6320525B1 (en) | Analog-to-digital level error automatic calibration circuit | |
| US20230021819A1 (en) | Analog-to-digital converter and operating method thereof | |
| KR100204337B1 (en) | Error correction circuit for a/d converter | |
| KR100587969B1 (en) | Flash analog digital converter | |
| JP2001308705A (en) | Digital to analog converter and its conversion error reduction method | |
| US20200091924A1 (en) | Pipelined analog-to-digital converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20140116 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20150116 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20160119 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20170117 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20180116 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20190117 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20200116 Year of fee payment: 10 |