KR20050085807A - 개선된 컬러 코드 용량을 갖는 디지털 통신 시스템 - Google Patents

Abstract

시분할 다중 액세스 통신 시스템(10)은 공지된 직교 진폭 변조 기술들에 따라 다수의 서브채널들을 갖도록 제공된다. 각각의 서브채널은 미리 결정된 시간 기간을 갖고 미리 결정된 심볼 위치 시분할들에 의해 분할된다. 심볼 위치는 동기, 파일롯, 및 데이터 심볼들을 운반한다. 컬러 코드 정보는 동기 및 파일롯 심볼들에 포함된다. 동기 심볼의 QAM형 값은 컬러 코드 값에 맵핑된다. 게다가, 동기 심볼은 컬러 코드 공간을 확대하는 컬러 코드 확장을 운반한다.

Description

개선된 컬러 코드 용량을 갖는 디지털 통신 시스템{Digital communication system having improved color code capability}

본 발명은 디지털 통신 시스템에 관한 것으로, 특히 임베딩된 시간-도메인 파일롯들과 컬러 코드들을 사용하는 무선 디지털 통신 시스템들에 관한 것이다.

도 1은 본 발명의 바람직한 실시예에 따른 무선 통신 시스템의 개략도이다.

도 2는 도 1의 시스템에서 데이터 패킷에 대한 포맷을 도시한다.

도 3은 도 2의 데이터 패킷을 수신하기 위한 수신기를 포함하는 무선 전화 트랜시버의 블록도이다.

도 4는 도 2의 데이터 패킷의 일부를 도시한다.

도 5는 도 3의 복합 상관기의 8개의 절대값 신호들을 도시한다.

도 6은 호출 지정들의 개략도이다.

도 7은 풀(full) 외향 타임슬롯 포맷의 3차원 개략도이다.

도 8은 풀 외향 타임슬롯 포맷의 상면도이다.

도 9 및 도 10은 풀 외향 타임슬롯 포맷의 확대한 상면도를 도시한다.

도 11은 분리한 외향 타임슬롯 포맷을 도시한 3차원도이다.

도 12는 분리한 외향 타임슬롯 포맷의 상면도이다.

도 13 및 도 14는 확대한 그의 상면도를 도시한다.

도 15는 내향 예비 액세스 타임슬롯 포맷의 3차원 개략도이다.

도 16은 내향 예비 액세스 타임슬롯 포맷의 상면도이다.

도 17 및 도 18은 확대한 내향 예비 액세스 타임슬롯 포맷의 상면도를 도시한다.

도 19는 호출 지정의 개략도이다.

도 20은 내향 분리 예비 액세스 타임슬롯 포맷의 3차원 개략도이다.

도 21은 내향 분리 예비 액세스 타임슬롯 포맷의 상면도이다.

도 22는 트래이닝(training)을 갖는 내향 분리 예비 액세스 타임슬롯 포맷의 3차원 개략도이다.

도 23은 트래이닝을 갖는 내향 분리 예비 액세스 타임슬롯 포맷의 상면도이다.

도 24는 확대한 도 7의 일부를 도시한다.

도 25 및 도 26은 확대한 도 11의 일부들을 도시한다.

도 27은 확대한 도 15의 일부를 도시한다.

도 28은 확대한 도 20의 일부를 도시한다.

도 29는 확대한 도 22의 일부를 도시한다.

본 발명은 무선 통신 시스템에 관한 것으로, 특히 내향 및 외향 디지털 TDMA 통신 시스템들에 관한 것이다. 도면들을 참조하면, 도 1은 시분할 다중 액세스(TDMA) 디지털 무선전화 시스템과 같은 무선 통신 시스템(10)을 도시한다. 셀들이라 하는 기지국 트랜시버들(BTS)(16, 18, 20, 22, 24, 및 26)과 같은 고정 통신 유닛들은 영역(30) 내에서 동작하는, 이동 유닛이라 하는 이동국(40)과 통신한다. 영역들(28, 30, 32, 및 38)은 BTS들(16, 18, 20, 및 26) 각각에 의해 제공되는 한편, 영역들(34, 36)은 BTS들(22 및 24)에 의해 제공된다. BTS들((16, 18, 20, 및 26)은 다른 것들 중에서 트랜스코더(XCDR)(42), 프로세서(12), 및 메모리(14)를 포함하는 기지국 제어기(BSC)(46)에 결합되고 프로세서(12) 및 메모리(14)를 또한 포함하는 이동 교환 센터(MSC)(44)에 차례로 결합된다. 유사하게, BTS들(22 및 24)는 다른 것들 중에서 XCDR(42), 프로세서(12), 및 메모리(14)를 포함하는 BSC(48)에 결합되고, MSC(44)에 차례로 또한 결합된다. BSC들(46 및 48)은 기지국 서브시스템(BSS)라 할 수 있다. BSS는 또한 단일 BSC 및 그와 관련된 BTS들로서 정의될 수 있다. MSC(44)는 공중 교환 전환 네트워크(PSTN)(62)에 결합된다. PSTN, MSC, 및 BSS는 일반적으로 인프라구조라 한다.

BTS들(16, 18, 20, 22, 24, 및 26)과 이동 유닛(40) 간의 무선 통신은 음성 및 데이터와 같은 디지털 통신 신호들이 전송되는 물리적 경로들을 제공하는 무선 주파수(RF) 채널들을 통해 발생한다. 기지국-이동 유닛 통신들은 순방향 링크라고 하는 한편, 이동-기지국 유닛 통신들은 역방향 링크라 한다.

도 1에 도시된 바와 같이, 통신 신호(50)는 기지국(18)에 의해 트래픽 채널과 같은 순방향 링크 채널상에서 이동국(40)에 전송된다. 게다가, 통신 신호(56)는 기지국(18)으로부터의 통신 신호(50)에 응답하여, 트래픽 채널과 같은 역방향 링크 채널상에서 이동국(40)에 의해 전송된다.

무선 통신 시스템(10)은 두 개의 카테고리들, 트래픽 채널들, 및 시그널링 채널들로 분리되는 다양한 논리 채널들(미도시)을 제공한다. 시그널링 채널들은 방송 제어, 이동 유닛 액세스 제어, 동기화, 및 이동 관리에 대한 시그널링 정보를 운반하도록 의도된다. 트래픽 채널들은 인코드된 네트워크 데이터를 운반하도록 의도될 뿐만 아니라, 이동국 관리를 위한 시그널링을 지원한다. 트래픽 채널을 통한 이동국 관리 시그널링은 네트워크 데이터 프레임들을 획득하거나 트래픽 채널로 네트워크 데이터 프레임들의 출력을 감소시키므로, 이들 전송들의 주파수는 매우 낮다.

기본적으로, 컬러 코드 보호는 통신들이 서로 간섭하는 둘 이상의 사용자 사이를 구별하는데 사용된다. 전형적으로, 컬러 코드 시스템들은, 통신 주파수들이 무선 전화 셀들과 같이 다른 비교적 근접한 동작 영역들에서 재사용되는 시스템 동작을 보호하는데 의존된다. 본 발명은 일리노이주, 스챔버그의 모토로라사로부터 상업적으로 유용한 "iDEN" 시스템과 같이 시분할 다중 액세스(TDMA) 통신 시스템의 즉각적인 응용이다. 모토로라사의 "iDEN" 시스템은 디지털 디스패치의 용량들과 디지털 셀룰러 상호연결을 단일 시스템으로 조합한다. 시스템은 3 또는 6 통신 회로들을 단일 25kHz RF 채널로 운반하는 진보된 16 QAM 변조 기술을 사용한다. 각각의 주파수(또는 주파수들의 그룹)은 도 1에 도시된 것과 같은 셀룰러 패턴에서 구성된다. 예를 들면, 셀(28, 36, 및 38)은 각각 주파수 1, 주파수 2, 및 주파수 3에서 동작한다. 셀(34) 부근은 주파수 1, 연속하지 않는 셀(28)에 사용되는 것과 동일한 주파수로 지정될 수 있다. 도 1에 도시된 바와 같이, 번호(28 및 34)로 지정된 동작의 셀룰러 영역들은 셀(36)에 의해 분리된다. 일반적으로, 공간 분리는 동일-채널들(28 및 34) 간의 간섭을 방지하는데 충분하다. 그러나, 지역과 기온의 조건들로 인해, 셀들(28 및 34) 간의 간섭은 주요 도시 센터들과 같이 비교적 밀집한 통신 영역들에서 특히 발생할 수 있다. 간섭의 랜덤한 발생을 방지하기 위한 막대한 자본 투자를 피하기 위해, 컬러 코드 보호들의 시스템들은 잠재적인 동일-채널 간섭들을 구별하도록 고안된다. 적절한 컬러 코드 시스템들로, 동일한 주파수들상에서 동작하고 다른 구별할 수 없는 시스템들의 특성들을 갖는 셀들(28 및 34)에서 사용자들을 간섭하는 것은 그들 시스템들의 동작과 연관된 다른 컬러 코드 값들에 의해 차별화될 수 있다. 도 2 내지 5는 이러한 시스템들의 동작 예제를 도시한다.

도 2 내지 도 5를 참조하면, TDMA 시스템에서 컬러 코드 보호의 예제가 기재될 것이다. 도 2는 TDMA 시스템에서 데이터 패킷(101)용 포맷을 도시한다. 수신기(202)(도 3)는 원격 신호원(204)로부터 전송되는 디지털 정보를 선택적으로 수신한다. 디지털 정보는 복수의 심볼들을 포함한다. 미리 결정된 수의 심볼들은 수신기(202)에 의도된 정보를 갖는 데이터 패킷(101)을 형성한다.

TDMA 시스템에서, 데이터 패킷(101)은 하나의 코드워드 제공 동기화, 원하는 타임슬롯 워드(DSSW), 및 코드화 디지털 음성 컬러 코드(CDVCC)를 포함한다. 데이터 패킷(101)에 근접한 제2 데이터 패킷(102)은 또한 데이터 패킷(101)에 대한 그의 위치 때문에 인접한 타임슬롯 동기 워드(ASSW)로 지정된 동기화를 위한 코드워드를 갖는다.

데이터 패킷(101)은 심볼 복원을 위한 4개의 영역들(A, B, C, 및 D)로 분할되며, 각각의 영역(A, B, C, 및 D)은 3개의 코드워드들 중 하나에 인접한다. 각각의 영역(A, B, C, 및 D)에서의 심볼들은 인접한 코드워드로부터 결정된 샘플링 포인트를 사용하여 복원된다. 따라서, 데이터 패킷(101)에서의 심볼들의 복원은 단지 종래의 단일 샘플링 포인트 보다 다수의 샘플링 포인트들을 사용할 수 있다.

다수의 샘플링 포인트들을 사용한 심볼 복원은 수신된 비트 에러률을 최소화시키기 위해 시변 채널(time-varing channel)에서 전송되는 긴 데이터 패킷들을 수신하는데 유리하다. 일부 형태의 채널 왜곡, 예를 들면, 시간 분배 왜곡은 수신기의 타이밍에 비해 전송된 심볼들의 타이밍을 유발시켜 초기 상관 이후에 변할 수 있다. 수신기를 데이터 패킷에서 대응하는 영역들과 연관된 코드워드들에 상관시키는 것은 이들 영역들에서 심볼들을 복원하기 위한 수신기의 타이밍, 즉 샘플링 포인트를 결정한다.

다른 형태의 채널 왜곡, 예를 들면, 다중경로 왜곡은 하나 이상의 샘플링 포인트들에 열악한 상관을 유발시킬 수 있다. 그러나, 열악한 상관이 데이터 패킷(101)의 기간이 제공된 모든 코드워드들을 초래하는 경향은 없다. 다수의 샘플링 포인트들을 결정하는 다수의 코드워드들에 대한 상관은 수신기가 하나 이상의 샘플링 포인트들로 심볼들을 복원하게 할 수 있다. 본 발명을 사용하는 수신기(202)는 개선된 음성 품질, 수신기 제어 동작 또는 시변 채널에서 전송되는 수신된 데이터 패킷에 대한 데이터 수신을 초래할 수 있다.

데이터 패킷(101)은 14개의 심볼들을 갖는 DSSW, 6개의 심볼들을 갖는 느린 연관 제어 채널(SACCH), 데이터 65개의 심볼들, 6개의 심볼들을 갖는 CDVCC, 데이터의 다른 65개의 심볼들, 및 미래를 위한 6개의 심볼들 예비(RSV)를 순차적으로 포함한다. 순차적으로 RSV 심볼들에 이어지는 것은 인접한 데이터 패킷(102)에 존재하는 14개의 심볼들을 갖는 ASSW이다. 일반적으로, DSSW 및 ASSW는, 표준 .sctn.1.2.4.에 기재된 바와 같이, 동기화, 등화기 재트래이닝(retraining) 및 데이터 패킷(101)과 인접한 데이터 패킷(102)의 타임슬롯 검증하는데 각각 사용된다. DSSW 및 ASSW는 동기화 및 트래이닝을 용이하게 하기 위해 우수한 자동상관 특성들을 갖는다. 표준 .sctn.1.2.4.에 기재된 CDVCC는 수신기(202)에 채널 제어 정보를 제공한다.

영역 A는 6개의 SACCH 심볼들과 29개의 데이터 심볼들을 포함하고 DSSW에 인접하다. 영역 B는 CDVCC의 좌측에 인접한 36개의 데이터 심볼들을 포함한다. 영역 C는 CDVCC의 우측에 인접하는 36개의 데이터 심볼들을 포함한다. 영역 D는 6개의 RSV 심볼들과 29개의 데이터 심볼들을 포함하고 ASSW에 인접한다.

영역 A에서의 심볼들은 수신기(202)를 DSSW로 상관시킴으로써 결정된 제1 샘플링 포인트를 사용하는 시간에서 순방향으로 복원된다. 영역 B에서의 심볼들은 수신기(202)를 CDVCC로 상관시킴으로써 결정된 제2 샘플링 포인트를 사용하는 시간에서 역방향으로 복원된다. 영역 C에서의 심볼들은 수신기(202)를 CDVCC로 상관시킴으로써 결정된 제2 샘플링 포인트를 사용하는 시간에서 순방향으로 복원된다. 영역 D에서의 심볼들은 수신기(202)를 ASSW로 상관시킴으로써 결정된 제3 샘플링 포인트를 사용하는 시간에서 역방향으로 복원된다.

본 발명을 사용하는 셀룰러 무선전화(200)의 블록도가 도 3에 도시되어 있다. 무선 주파수 대역 내의 무선 주파수 신호들은 안테나(201)를 거쳐 듀플렉스 필터(203)에 결합된다. 듀플렉스 필터(203)는 수신기를 분리하고, 신호가 다른 신호가 전송되는 것과 동시에 수신될 수 있도록 주파수들의 대역을 전송한다.

IF 수신 스테이지(205)는 무선 주파수 신호들의 수신 대역 내에 특정 주파수를 갖는 라인(206)에서 IF 신호를 발생시키는데 더욱 선택적이다. 라인(206)에서의 IF 신호는 A/D 변환기(207)에서 아날로그 신호를 디지털 신호로 변환되어 데이터 패킷(101)을 발생시킨다. 데이터 패킷(101)은 블록(209)에서 데이터 버퍼 메모리 위치에 저장된다.

마이크로프로세서(217)로부터의 프레임 동기 신호(213)는 시간으로 동기하는 코드워드들을 대략적으로 위치시키기 위해 수신기(202)를 심볼들에 동기화시킨다.

샘플링 포인트 프로세서(245)는 데이터 패킷(101)에서 심볼들의 복원을 위해 샘플링 포인트를 결정한다. 라인(208)에 나타나는 샘플링된 데이터 패킷(101)은 데이터 패킷(101)에서 시간 분배 왜곡을 제거하기 위해 라인(210)에서 복원된 코히어런트 반송파 신호 및 블록(237)으로부터의 참조 벡터 신호와 함께 등화기(211)에 의해 처리된다. 등화 신호는 라인(212)에서 등화기(211)에 의해 발생된다. 전형적인 채널 등화기 구조(211)는 결정 피드백 등화기(DFE)이다. DFE는 데이터 패킷의 위상을 추적하고 데이터 패킷의 지연 버전에 의해 유발된 왜곡을 삭제한다. DFE는 1989년 존 프로아키스(John Proakis)에 의한 디지털 통신, 제6장에 기재되어 있다.

데이터 버퍼(209)에서 데이터 패킷(101)은 또한 복합 상관기(235)에 결합된다. 복합 상관기(235)는, 예를 들면, CDVCC의 복합 상관을 사용하여 동기 코드워드 및 블록 237에서 저장된 대응하는 참조 벡터를 검출한다. 참조 벡터는 CDVCC의 미리 결정된 값과 동일한 값을 갖는다. 복합 상관기는 절대값 버퍼(243)에서의 메모리 위치에 저장된 라인(241)에서 복수의 절대값 출력 신호들을 발생시킨다. 샘플링 포인트 프로세서(245)는 복수의 절대값 출력 신호들을 서로 비교하고 피크 절대값 출력 신호를 선택한다. 피크 절대값 출력 신호는 데이터 패킷(101)에서 CDVCC에 대한 상관 시 샘플링 포인트에 대응한다. 샘플링 포인트는 심볼 복원을 위해 데이터 버퍼(209)에서 데이터 패킷(101)에 결합된다. 다른 샘플링 포인트는 또한 데이터 패킷(101)의 영역들 A, B, C, 및 D에서 심볼 복원을 위해 DSSW 및 ASSW에 대해 결정된다. 따라서, 다수의 샘플링 포인트들은 시변 채널에서 데이터 패킷의 심볼 복원을 위해 사용될 수 있다.

일단 왜곡이 삭제되면, 라인(216)에서 복원된 심볼을 나타내는 8개의 포인트상의 포인트가 라인(212)에서 등화된 신호 및 복합 상관기(235)로부터 라인(218)에서 위상 참조 신호를 조합함으로써 코히어런트 검출기(215)에 의해 발생된다. 코히어런트 검출기들은 전형적으로 심볼 복원을 위한 디지털 통신에서 사용된다. 코히어런트 검출은 1988년, 버너드 스클라(Bernard Sklar)에 의한 디지털 통신, 기본, 및 응용의 제3장에 기재되어 있다.

마이크로컴퓨터(217)는 복원된 음성 및 제어 심볼들을 분리한다. 음성 심볼들은 라인(222)에서 음성 신호의 디지털 표현을 생성하기 위해 음성 심볼들을 디코드하는 보코더(219)에 결합된다. 라인(222)에서 디지털 음성 신호는 D/A 변환기(221)에서 라인(224)에서 아날로그 음성 신호로 변환된다. 라인 224에서의 아날로그 음성 신호는 청취가능한 음성을 제공하는 스피커(223)에 제공된다.

음성 및 제어 정보는 디지털 셀룰러 무선전화(200)에 의해 전송될 수 있다. IS-54 표준은 수신된 복수의 순차적 심볼들의 내용과 다르게 되도록 전송된 복수의 순차적 심볼들의 내용을 호출한다. 마이크로폰(227)에 결합된 청취가능한 음성 메시지는 라인(226)에서 아날로그 음성 신호를 생성하고 아날로그-디지털 변환기(229)에서 라인(228)에서 디지털 음성 신호로 변환된다. 라인(228)에서의 디지털 음성 신호는 보코더(219)에 의해 심볼 정보로 인코드된다. 인코드된 심볼 정보는 제어 유닛(225)으로부터의 임의의 제어 정보에 따라 데이터 패킷(101)으로 포맷된다. 제어 유닛(225)은 키패드 및 디스플레이(미도시)를 가질 수 있다. 제어 유닛 정보는 마이크로프로세서(217) 및 제어 유닛(225) 사이에 결합된다.

라인(230)에서 포맷된 데이터 패킷(101)은 디지털-아날로그 변환기(233)에 의해 라인(232)에서 아날로그 신호로 변환된다. 아날로그 신호(232)는 안테나(201)에 의해 다음의 복사를 위해 듀플렉스 필터(203)를 거쳐 전송기(231)에 의해 전송된다. 등화기(211), 코히어런트 검출기(215), 복합 상관기(235), 및 샘플링 포인트 프로세서(245)는 모토로라사에 의해 생산된 DSP56000/56001과 같은 디지털 신호 프로세서에서 사용된다. DSP56000/56001의 사용은 모토로라사에 의해 유용한 DSP56000/56001 디지털 신호 프로세서 사용자 매뉴얼, 개정 1에 기재되어 있다. 데이터 버퍼 및 절대값 버퍼는 종래의 판독 액세스 메모리(RAM)의 메모리 일부들이다. 블록(237)에서 참조 벡터들은 종래의 판독 전용 메모리(ROM)에 저장된다.

복합 상관기를 관리하는 원리들은 기술분야에 널리 공지되어 있다. 복합 상관기(235)는 복합 한정 임펄스 응답 필터(FIR) 형태일 수 있다. 즉, 4개의 실제 FIR를 포함할 수 있다. 실제 성분을 나타내는 I 채널의 절대값과 가상 성분으로 나타내는 Q 채널의 절대값과 함께 복합 수로서 심볼의 위상 내 및 직교-위상 성분들을 취급함으로써 상관이 행해진다.

DSSW, CDVCC, 또는 ASSW와 같은 동기 코드워드를 갖는 데이터 패킷(101)의 일부는 다음의 수학식 1로 표현된다.

여기서, T는 심볼시간이고 k는 합계의 변수 뿐만 아니라 시간 인덱스이다. 블록(237)으로부터의 참조 파형, n(kT)=c+jd와 함께 입력 파형, m(kT)의 복합 상관, C는 다음의 수학식 2에 의해 표현된다.

여기서, n*은 n(kT), c-jd의 복합 공액을 가리킨다.

a+jb로 표현된 입력 동기 코드워드 및 c-jd로 표현된 복합 공액을 갖는 복합 상관, C는 ac+bd의 실제 출력과 j(bc-ad)의 가상 출력을 초래한다. 복합 상관(235)의 라인(241)에서 발생된 절대값 출력 신호, M은 실제 출력의 좌승과 가상 출력의 좌승을 합산함으로써 다음의 수학식 3에 의해 계산된다.

복합 상관 과정의 예가 도 4 및 도 5에 도시되어 있다. 도 4는, 각 심볼이 8배로 샘플링(a-h)되는 CDVCC를 갖는 도 2의 데이터 패킷의 일부를 도시한다. 프레임 동기 과정을 사용하여, 수신기(202)는, 예를 들면, 동기 코드워드, CDVCC의 대략적인 위치를 결정할 수 있다. 데이터 패킷에서 코드워드의 대략적인 위치는 윈도우로서 기술분야에 공지되어 있다. 복합 상관은 상관 처리 시간을 최소화하는데 가능한 최소의 윈도우를 통해 수행된다. 본 발명에 따르면, 4개의 심볼 윈도우, 즉 CDVCC에서 심볼들의 수 이외에도 4개의 심볼들이 사용된다. 다른 시스템 환경들 하에서, 윈도우에서의 심볼들의 수는 변할 수 있다. 도 4에 도시된 4개의 심볼 윈도우는 6개의 심볼들(3-8), 심볼(3)의 좌측의 데이터 심볼들(1 및 2) 및 심볼(8)의 우측의 데이터 심볼(9 및 10)을 갖는 CDVCC를 포함한다. CDVCC는 윈도우 내에 어디든지 나타날 수 있다. 예를 들면, 하나의 심볼만이 CDVCC의 좌측에 나타날 수 있고 CDVCC의 우측에 나타나는 3개의 심볼들을 초래한다.

도 5는 도 3의 복합 상관기(235)에 의해 발생되는 라인(241)에서 8개의 절대값 출력 신호들(301-308)을 도시한다. 복합 상관은 블록(237)으로부터 대응하는 참조 벡터와 함께 도 4에 도시된 4개의 심볼 윈도우의 각 예제에 수행된다. 각각의 복합 상관은 복합 상관기(235)로부터 절대값 출력 신호를 생성한다. 4개의 심볼 윈도우를 통해 참조 벡터를 CDVCC에 상관시키는 것은 32개의 절대값 출력 신호들(8개의 샘플들/심볼 X 4개의 심볼 윈도우)을 생성한다. 32개의 상관들에서, 하나의 절대값 계산은 CDVCC에 대한 샘플링 포인트를 결정하기 위한 최상의 정보를 제공한다.

간략화를 위해, 단 8개의 절대값 출력 신호들이 도 5에 도시되어 있다. 절대값 출력 신호들(301-308)은 CDVCC의 각각의 심볼들(3-8)의 동일한 샘플로 참조 벡터의 각 심볼의 복합 상관에 대응한다. 예를 들면, 절대값 출력 신호(301)는 참조 벡터의 6개의 심볼들을 CDVCC의 6개의 심볼들(3-8) 중 샘플 "a"에 각각 상관시킴으로써 생성된다. 유사하게, 절대값 출력 신호(305)는 참조 벡터의 6개의 심볼들을 CDVCC의 6개의 심볼들(3-8) 중 샘플 "e"에 각각 상관시킴으로써 생성된다.

절대값 출력 신호들은, 참조 벡터가 CDVCC에 얼마나 근접해서 상관되는지에 따라 세기가 변한다. 최상의 상관은 도 5에서 포인트(305)로 표현된 피크 절대값 출력 신호에 의해 표시된다. 도 4 및 도 5로 기재된 복합 상관이 특정 매칭 과정을 포함하지만, 다른 알고리즘들은 최적의 샘플링 포인트를 결정하는 데 이용될 수 있다.

최적의 샘플링 포인트에 대응하는 피크 절대값 출력 신호는 DSSW, CDVCC, 및 ASSW에 대해 결정된다. 따라서, 다수의 샘플링 포인트들은 데이터 패킷(101)의 기간에 걸쳐 시간적으로 다른 포인트들에서 대응하는 개별 영역들 내의 모든 심볼들을 복원하는데 유용하다. 채널의 왜곡 형태 및 데이터 패킷(101)의 기간에 걸친 신호 세기에 따라 선택된 샘플링 포인트들 중 하나를 사용하여 데이터 패킷(101)의 영역이 복원하는지가 결정될 수 있다. 실제 통신 시스템들에 컬러 코드 보호를 제공하는 것이 효과적이지만, 도 2 내지 도 5의 구성은 특정량의 오버헤드를 필요로 하여, 타임슬롯 포맷의 심볼들을 소모시킨다. 이하에서 알 수 있듯이, 소위 "듀얼 목적"의 심볼들을 사용하는 시스템들은 컬러 코드 용량을 위한 오버헤드를 완화시킨다.

상술된 바와 같이, 본 발명은 모토로라사로부터 상업적으로 유용한 특정 시분할 다중 액세스(TDMA) 통신 시스템으로의 즉각적인 응용이다. 시스템은 집적 디스패치 증가된 네트워크("iDEN")이라 한다. 이 특정 TDMA 시스템은 집적 음성 및 데이터 서비스를 제공하는 고용량 디지털 트렁크된 무선 시스템이다. 시스템은 증가된 시스템 서비스들과 채널 용량을 제공하기 위해 시분할 다중 액세스(TDMA) 채널 액세스 방법과 함께 16 QAM 디지털 변조 및 벡터 합계 여기된 선형 예측기(VSELP) 스피치 코딩 기술들을 사용한다. 여기에서 알 수 있듯이, 본 발명은 채널 용량의 증가 이외에도 시스템들의 서비스 증가를 또한 제공한다.

iDEN 시스템에서, 단일 내향/외향 주파수 쌍은 각각의 사용자가 지정된 타임슬롯 간격 동안 전송하고 수신하면서 6개의 15ms 타임슬롯들을 거쳐 3명 또는 6명의 사용자들 사이에 공유된다. 그 결과, 내향 전송은 1/6 또는 1/3 듀티 사이클을 갖는 펄스형 RF 신호이다. 각각의 사용자는 타임슬롯 정의 및 내향/외향 주파수 쌍을 규정한 반송파 수의 함수로서 독특한 채널 지정에 할당된다. 상술된 바와 같이, 밀집한 사용자 영역들에서는, 하나의 사용자에게 지정된 주파수 쌍들이 다른 지리적 영역들에서 재사용된다. 그러나, 대기 및 다른 영향들로 인해, 재사용되는 내향/외향 주파수 쌍은 서로 간섭할 수 있다.

도 6을 참조하면, 사용자가 단일 주파수로 매 제3 15ms 타임슬롯 마다 할당되는 3:1 서비스의 예제가 주어진다. 도시된 바와 같이, 호출 1은 인터리브 1로 지정되고 호출 2는 인터리브 2로 지정된다. 타임슬롯들은 또한 제3 사용자, 호출 3에 유용하다. 이와 함께, 인터리브된 타임슬롯들은 주어진 주파수인 주어진 채널에 대해 일련의 타임슬롯들을 포함한다.

시스템에서 각각의 타임슬롯은 디지털 변조를 운반하는 4개의 서브반송파들 또는 서브채널들로 구성된다. 이 디지털 포맷에서, 크기 및 위상 변조 모두는 4개의 서브반송파에 대한 널리 공지된 16 QAM 변조에 따라 실행된다. iDEN 시스템들에 대한 주파수 계획은 채널 주파수들을 지정하기 위해 반송파 번호들을 사용한다. 내향 및 외향 주파수들에 대한 반송파 번호들의 관계들은 공지된 관계들에 따라 결정된다. 16 QAM 시스템에 관한 구체사항은 참조로서 여기에 포함된 미국 특허 제5,519,730호에 개시되어 있다. 시스템에서, 위상 및 진폭 직교 축들 Q,I는 4개의 변조값들 또는 심볼들의 배열을 각각 갖는 4개의 사분면을 정의한다. 심볼들 중에서 포함된 것은, 여기에서 알 수 있듯이, 동기 심볼들, 파일롯 심볼들, 데이터 심볼들, 컬러 코드 심볼들 및 ACP 심볼들이다.

4개의 서브채널들 각각에서, 진폭과 위상을 구체적으로 정의한 디지털 심볼들, 즉 파형은 전송된다. 각각의 심볼은 16 가능한 4비트 양들을 16 가능한 심볼들로 맵핑함으로써 4비트의 정보를 운반하는 16 가능한 진폭과 위상 조합들을 갖는다. 심볼들은 4kHz의 비율로 전송되어, 각각의 심볼은 250ms 기간을 갖는다. 따라서, 타임슬롯은 바람직하게 동일한 기간의 소위 "심볼 위치들"로 분할된다. 이론 상, 동기 심볼들, 파일롯 심볼들, 데이터 심볼들, 컬러 코드 심볼들 및 ACP 심볼들 중 임의의 것은 바라는 대로 가상으로 임의의 심볼 위치들에 위치될 수 있다. 실제로, 타임슬롯은 타임슬롯 "포맷"이라 하는 심볼 위치들의 사전 선택된 패턴을 특징으로 한다. 대기를 통한 심볼 파형의 실제 전송은 모든 다른 통신 링크들이 발생하는 원래의 전송 경로를 구성하는 "물리적 계층"이라 한다. 외향 경로는 일반적으로 인프라구조 또는 기지국에서 이동 또는 가입자 유닛으로의 통신들을 가리킨다. 반대로, 내향 통신 경로는 가입자에서 인프라구조로의 통신들을 가리킨다. 통신된 데이터는 종종 패이로드라 하고, 나머지 필요한 시스템들의 통신들은 오버헤드라 한다.

모토로라사로부터 유용한 iDEN 통신 시스템에 관한 다른 정보는 참조로서 여기에 포함된 미국특허공보 제5,519,730호 및 제5,548,631호에서 알 수 있다.

도 7를 참조하면, 풀 외향 타임슬롯이 3차원 개략도에 도시되어 있다. 도 7에서, 4개의 타임슬롯들(502-508)로 구성된 단일, 대표 타임슬롯(500)이 도시되어 있다. 도 7에 도시된 예제에서, 타임슬롯(500)은 60개의 부분으로 분할된다. 따라서, 타임슬롯(500)에서, 15ms 간격으로 전송되는 240 심볼 위치들이 있다. 종래에는, 4개의 서브채널들 또는 서브반송파들(502-508)은 좌측 외부(LO), 좌측 내부(LI), 우측 내부(RI) 및 우측 외부(RO)로 지정된다. 도 7에서, 60개의 심볼 위치들은 0 내지 59 번호로 된다. X 및 Y 축은 시간과 주파수이지만, Z 축은 진폭을 가리킨다. 좌측 외부 값(512)의 심볼 위치(18)에서, 위상 진폭(Q-I)도는 4개의 서브채널들에서 각각의 심볼 위치들이 도 7에 도시된 위상-진폭도(514)의 값들 중 임의의 것을 가정할 수 있는 상부 우측, 사분면의 변조값(512)을 가리킨다.

도 8 내지 도 10을 참조하면, 심볼 위치들에 대한 시스템 지정 또는 슬롯 포맷이 도시되어 있다. 도 8은 도 7의 3차원도의 상면도를 포함한다. 도 9 및 도 10은 확대한 도 8의 도면를 포함한다. 도 7의 구성에서, 4개의 서브-채널들(502-508)의 제1 3개의 심볼 위치들은 동기 심볼들(520)을 운반할 수 있고, ACP 심볼들(522)은 각각 서브채널들(506 및 504)에서 타임슬롯(500)의 선두와 종료 부근에서 위치된다. 컬러 코드 심볼들(524)은 서브-채널들(502, 504)의 선두에서 동기 심볼들의 블록 바로 다음에 위치된다. 컬러 코드 심볼들(524)은 또한 서브-채널들(506, 508)에서 타임슬롯(500)의 종료 시 위치된다. 복수의 파일롯 심볼들(526)이 서브-채널들(502-508)을 따라 주기적으로 배치된다. 각각의 서브-채널은 7개의 파일롯 심볼들(526)을 갖는다. 나머지 심볼 위치들은 데이터 심볼들(530)의 패이로드를 운반한다.

타임슬롯(500)의 선두에서, 각각의 서브-채널의 제1 3개의 심볼들은 동기 파형을 구성한다. 이 블록에서 각각의 심볼 위치는 동기 심볼(520)을 운반한다. 4개의 서브-채널들의 심볼 위치들(0-2)에서 동기 심볼 블록은 수신기가 타임슬롯에서 락(lock)하게 하고, 나머지 타임슬롯 심볼들을 디코드하기 위해 타이밍 정보를 제공하도록 제공된다. 타임슬롯을 통해 배치된 파일롯 심볼들(526)은 페이딩 효과들에 대응하는데 사용된다. 컬러 코드 심볼들(524)은 16개의 가능한 조합들을 갖고, 사용되는 가장 근접한 셀룰러 영역에서 주파수들이 다른 컬러 코드들로 지정되고 동일-채널 간섭을 발생시키는 크로스토크를 방지하는 측정이 있도록 지정된다. 컬러 코드 심볼들(524)은 높은 확률에 따라 다른 간섭 신호가 다른 컬러 코드 값을 가져 차별화될 수 있도록 타임슬롯에 삽입된다. 수신기는, 간섭 패이로드(예를 들면, 음성을 운반하는 데이터 심볼들)가 호출로 삽입되지 않도록 다른 컬러 코드 값을 갖는 타임슬롯을 폐기하거나 거부한다. ACP 심볼들은 제어 통신들의 2차 형태들에 전용화된 연관 제어 프로시져 심볼들이다.

도 7의 도면(514)에 도시된 바와 같이, 각각의 심볼은, 실제 축이 파형의 위상 내 부분을 나타내고 가상 축은 직교 성분을 나타내는 위상/진폭 플롯인 배열 상에 존재한다. 이들 조합들 또는 배열 값들은 모든 위치에서 16개의 가능한 심볼 값들을 정의한다.

도 11을 참조하면, 분리한 외향 타임슬롯(550)이 도시되어 있다. 이전의 포맷에서와 같이, 타임슬롯(550)은 4개의 서브-채널들(502-508) 및 6개의 시분할들 또는 0-59의 심볼 위치들로 분할된다. 도 12는 도 11의 3차원도의 상면도를 나타내고 도 13 및 도 14는 확대한 도 12의 도면을 포함한다. 이전의 타임슬롯 포맷에서와 같이, 타임슬롯(550)은 4개의 서브-채널들(502-508) 각각에서 3개의 심볼 위치들(0-2)로 시작한다. ACP 심볼들(522)은 좌측 내부 서브-채널(506)과 우측 내부 서브-채널(508) 그리고 동일한 서브-채널들(506, 508)에서의 심볼 위치(49)에 위치된다. 컬러 코드 심볼들은 동기 블록(554) 바로 다음에 좌측 외부 및 좌측 내부 서브-채널들(502, 504)에 위치되고 서브-채널들(504, 506)의 심볼 위치(57)에서 타임슬롯(550)의 종료 부근에 위치된다. 파일롯 심볼들(526)은 7개의 파일롯 심볼들이 외부 서브-채널들(502, 508)에 제공되고 5개의 파일롯 심볼들은 내부 서브-채널들(504, 506)에 제공되면서 각각의 서브-채널을 통해 배치된다. 도 11을 참조하면, 도면(560)은 서브-채널(502)의 하나의 심볼 위치에서의 데이터 값을 가리키는 한편, 도면(564)는 서브-채널(506)에서 ACP 심볼의 값(566)을 가리킨다. 나머지 심볼 위치들은 두 개의 다른 사용자들에게 전송되는 데이터 심볼들(530)의 패이로드를 포함한다.

도 15를 참조하여, 풀 예비 로향 타임슬롯은 600으로 표시된다. 타임슬롯(600)은 4개의 서브-채널들(502-508)로 구성되고 트래이닝 파형(604)과 53개의 심볼 위치들(0-52)을 갖는 15ms 기간을 갖는다. 도 16은 도 15의 3차원도의 상면도를 도시하고, 도 17 및 도 18은 확대한 도 16의 도면을 도시한다. 트래이닝 파형(604) 바로 다음에, 각각의 서브-채널(502-508)에서 심볼 위치들(0-2)은 동기 심볼(520)을 운반한다. 컬러 코드 심볼들(524)은 서브-채널들(502, 504)에서 동기 블록(608)을 바로 따르고 심볼 위치들(51)에서 타임슬롯의 종료 바로 부근에 있는 서브-채널들(506, 508)에 위치된다. 이전 포맷들에서와 같이, 각각의 서브-채널은 각각의 서브-채널(502-508)이 7개의 파일롯 심볼들을 갖는 배치된 일련의 파일롯 심볼들(526)을 포함한다.

도 19 및 도 21을 참조하면, 디지털 시분할 다중 액세스 통신 시스템의 내향 분리, 예비 액세스 타임슬롯이 도 20에서 650으로 표시되어 있다. 타임슬롯(650)은 이전 타임슬롯들의 15ms 기간의 절반인 7.5ms 기간을 갖는다. 도 19을 참조하면, 타임슬롯(650)은 표준 15ms 타임슬롯 간격의 제1 7.5ms 또는 제2 7.5ms를 점유한 분리 3:1 예비 액세스 타임슬롯을 포함한다. 타임슬롯(650)은 의사-트래이닝 파형(652) 및 27개의 심볼 위치들(0-26)을 포함한다. 이전의 포맷에서와 같이, 타임슬롯(650)은 의사-트래이닝 파형(652)과 각각의 서브-채널에서 심볼 위치(4-6)에 위치된 각각의 서브-채널(502-504)에서 3개의 연속하는 심볼 위치들로 구성된 동기 블록(656) 간에 위치된다. 일련의 파일롯 심볼들(526)은 내부 서브-채널들(504, 506)이 3개의 파일롯 심볼들을 각각 갖는 각각의 서브 채널을 통해 배치되는 한편, 외부 서브-채널들(502, 508)은 2개의 파일롯 심볼들을 각각 갖는다.

이전의 포맷들과는 달리, 타임슬롯 포맷(650)은 전용 컬러 코드 심볼들을 포함하지 않는다. 그러나, 타임슬롯은, 여기에 기재된 바와 같이, 컬러 코드 보호를 포함한다. 도 20을 참조하면, 도면(660)은 서브-채널(506)의 데이터 심볼의 값(662)을 도시한다. 이전의 타임슬롯 포맷들과는 달리, 타임슬롯 포맷(650) 동기 심볼들은 데이터/파일롯 심볼들이 동기 블록 이전 그리고 이후에 위치되는 것 보다는, 타임슬롯에서 제1 심볼들이 아니다. 타임슬롯 포맷(650)은 45ms의 패이로드(즉, 음성 정보)를 운반하지만, 시스템 용량에 효과적으로 두 배인 이전의 타임슬롯 포맷들의 시간의 절반이 된다.

도 22 및 도 23을 참조하면, 트래이닝을 갖는 내향, 분리 예비 액세스 타임슬롯에 대한 포맷(700)이 도시되어 있다. 이전의 포맷들에서와 같이, 타임슬롯 포맷(700)은 4개의 서브-채널들(502-508)을 포함한다. 포맷에 포함된 것은 22개의 심볼 위치들(0-21)이 수반되는 트래이닝 파형(704)이다. 동기 블록(708)은 각각의 서브-채널(502-508)의 심볼 위치들(0-2)에 위치된다. 파일롯 심볼들(526)은 각각의 서브-채널이 두 개의 파일롯 심볼을 갖는 각각의 서브-채널을 통해 배치된다. 도 22을 참조하면, 도면(712)은 서브-채널(506)에서 데이터 심볼의 값(714)을 가리킨다. 타임슬롯 포맷(700)에서, 트래이닝을 갖는 분리 3:1 예비 액세스 타임슬롯은 표준 15ms 타임슬롯 간격의 제1 7.5ms 또는 제2 7.5ms를 점유한다. 타임슬롯과 도 20의 분리 예비 액세스 타임슬롯 간의 차이는, 트래이닝 파형(704)이 심볼 위치(0)를 점유한 제1 동기 심볼로 확장된다. 다시, 타임슬롯 포맷(700)은 이하에 설명되는 바와 같이, 컬러 코드 보호가 신규한 방식으로 제공되는 전용 컬러 코드 심볼들이 없다.

본 발명은 대기를 통해 전달되는 전송신호로서 발생하는 페이딩의 문제점을 야기시키고, 수신기에 몇몇 경로들이 도달하게 하면서 다양한 물체들로부터 반사시킨다. 그 결과, 전송 신호는 페이딩의 변경 비율이 차량속도에 의해 결정되고, 보다 고속이 보다 빠른 페이딩을 생성하면서 진폭과 위상의 변경을 경험한다. 수신 신호의 진폭과 위상의 경로 의존 변경은 "채널 이득"이라 한다. 종래의 파일롯 내삽은 페이딩의 영향을 제거하는데 사용된다.

예상되는 페이딩 비율은 실제의 시스템들에서 설계된 파일롯 심볼 밀도를 결정한다. 감시된 서브-채널은 변경하는(즉, 나이키스트 비율) 최고의 주파수로 두 번 샘플링될 필요가 있다. 도 20 및 도 22에 도시된 타임슬롯 포맷들에서, 바람직한 샘플링은 도 20과 도 22에서 쉽게 알 수 있듯이, 파일롯 심볼이 지정되는 각각의 서브-채널에서 매 제8 심볼을 갖고 인접한 서브-채널들에서 파일롯 심볼 배치들을 스태거함으로써 달성된다.

전용 컬러 코드 심볼들을 이용하는 이전의 타임슬롯 포맷들 이외에도 타임슬롯 포맷들(20, 22) 각각에서, 파일롯 심볼들은 시간 및 주파수에서 각각의 타임슬롯 포맷을 통해 분포된다. 파일롯 심볼들은 원래의 정보 신호들과는 상관없이(즉, 독립적으로) 선택된다. 최소 비용 및 계산 부담으로 수신기들은 이미 결정되어 있기 때문에 파일롯 심볼들을 효율적으로 처리하고, 파일롯 심볼들의 공지된 값에 수신 파일롯 심볼들을 비교하는 것은 타임슬롯 포맷의 기간을 통해 채널 이득을 결정할 수 있다. 시간 및 주파수에서 파일롯 심볼들 사이에 내삽시킴으로써, 다양한 데이터 심볼 위치들에서 채널 이득의 추정치가 이뤄질 수 있다. 이들 추정치들로부터, 페이딩의 영향들은 제거될 수 있고 데이터 심볼은 "데이터 검출"이라 하는 과정에서 복원될 수 있다. 파일롯 내삽은 시간 및 주파수에서 가정한 상관 함수 및 잡음비에 대한 가정 신호를 취하고, 주변의 파일롯 심볼 값들에 기초하여 데이터 심볼 위치들에서 채널 이득의 최상의 추정치를 계산한다.

본 발명을 수행하는데 있어서, 수신기는 종래의 다이버시티(diversity) 수신을 사용하여 페이딩을 대응한다. 이 기술을 사용하여, 다수의 안테나들이 페이딩 존재 시 수신을 증가시키는데 사용된다. 페이딩 및 잡음이 저하하는 환경에서, 수신기들은 바람직하게 공지된 바와 같이 최대-비율 조합을 사용한다. 최대-비율 조합은 안테나 신호들 각각의 신호-대-잡음 비에 비례하여 각각의 수신기 안테나로부터 신호들의 가중 합계를 형성한다. 이는 모든 안테나들 또는 "브랜치들"로부터의 신호들로 구성된 복합 신호의 신호-대-잡음비(S/N)를 최대화시킨다. 그 결과, 이는, 이동 유닛을 향해 모든 안테나들에 의해 형성된 안테나 패턴의 주요 로브(lobe)를 조정하기 위해 각각의 안테나 신호의 페이징을 시뮬레이트한다.

간섭이 또한 존재하면, 최적의 조합(또는 스마트 안테나라 함)이 사용된다. 최적의 조합은 최대-비율 조합에 유사하지만, 신호-대-잡음 플러스 간섭 비(S/(N+I))를 최대화시킬려고 한다. 이는, 간섭 신호가 안테나 패턴의 널(null)에 도달하도록 약간 디튜닝(detuning)하면서 가입자 유닛을 향해 모든 안테나들에 의해 형성되는 안테나 패턴의 메인 로브를 조정하기 위해 각 안테나의 신호의 페이징으로 간주될 수 있다. 전체 영향은 최대-비율 방법이 행해지지 않는 간섭을 가상으로 제거하면서, 최대-비율 방법이 제공하는 것 보다 원하는 신호의 허용치 가능 수신 시 더욱 양호하지 않다. 순 결과는, 신호-대-잡음 플러스 간섭 비(S/(N+I))가 최소화되어 우수한 성능을 제공한다.

최적의 조합기가 참조계 시스템이므로, 즉, 간섭을 제거하기 위해 원하는 신호의 동기 및 파일롯 위상들의 지식을 사용하므로, 단점들은 종래의 시스템들에서 존재하게 된다. 모든 종래의 가입자들이 동일한 동기 및 파일롯 위상들을 사용하므로, 신호 동기와 파일롯 및 간섭기 동기와 파일롯들은 간섭기가 원하는 신호에 대해 시간상으로 상당히 지연된다는 가정을 제외하면(일반적으로 멀리 떨어져 있기 때문에), 차별화될 수 있다. 간섭기가 또한 동일한 주파수에 있으므로, 특정 형태의 간섭은 종종 "동일-채널" 간섭이라 한다. 이 가정의 상당한 시간차는 종래의 최적의 조합 기술들이 사용될 수 있는 원하는 신호로부터 충분히 간섭을 효과적으로 상관시키지 않는 것에 좌우된다. 시간차가 증가함에 따라, 최적의 조합의 실제적인 효과 또한 존재한다.

상술된 바와 같이, 종래의 통신 시스템들에서, 동일한 동기 및 파일롯 값들은 모든 사용자들에게 이용된다. 본 발명에서, 동기 및 파일롯 값들은 정의된 컬러 코드 값들의 함수들이고, 다른 사용자들이 동일한 주파수들과 대기 전송과 연관된 다른 특성들을 공유할 수 있다하더라도 다른 사용자들이 다른 동기 및 파일롯 값들을 가질 것이라는 높은 확률이 있다. 설명한 공간 컬러 코드 확장들을 포함한 동기 및 파일롯 세트들의 본 발명의 사용은, 간섭기 신호의 동기 및 파일롯 위상들이 원하는 신호의 파일롯과 동기 위상들과는 다르다는 것을 확신한다. 상술된 바와 같이, 본 발명은 모토로라 "iDEN" 시스템에서 즉각적인 상업 응용이다. 현재의 모토로라사의 "iDEN" 시스템의 상업적 응용들에서, 최적의 조합이 단지 내향 전송들과 연관된다. 그러나, 본 발명은 한정되지 않고 또한 외향 전송들에 적용될 수 있다.

에러 보정의 기술은, 수신 단에서 원래의 정보가 비트 에러들 존재 시 정확하게 수신될 수 있도록 제어하는 방식으로 정보의 잔여 비트들을 도입시킨다. 추가되는 잔여량(또는 코드 비율)은 코드가 유용한 보정량을 제어한다. 비율은 정보 비트 수에 의해 분할되는 코드화 비트들의 총 수이다. 예를 들면, 비율 1/2 코드는 1 정보 비트 및 출력 2 코드화 비트들을 취한다. 원래의 비트수가 두 번 전송되므로, 이는 절반 비율의 코드이다. 보다 낮은 비율 코드가 증가한 잔여를 가지므로 보다 높은 비율의 코드 보다 보호성을 갖는다.

패이로드에서 모든 음성 정보는 모두 동일하게 중요하지 않다. 가장 중요한 비트들은 다음으로 가장 중요한 것(클래스 2 비트)과 구별되므로, 최저 비율의 코드(클래스 1 비트)로 인코드된다. 일부 비트들은 매우 중요하지 않고 에러 코드화되지 않는다(클래스 3 또는 비코드화 비트). 가장 중요한 비트는 순환 잉여 코드(CRC)로 또한 인코드된다. 그 다음에, CRC 값 이외에도 원래의 클래스 1 비트는 에러 코드화된다. 수신기가 클래스 1 비트 및 CRC 비트 모두를 디코드할 때 디코드된 클래스 1 비트에 대해 새로운 CRC를 계산하고 이를 수신 CRC에 비교한다. 일치하면, 가장 중요한 비트는 보정되고 전체 수신 타임슬롯에서의 오디오 정보는 인프라구조에 전송된다. CRC가 실패하면, 타임슬롯에 대한 타임슬롯 데이터(오디오)는 폐기된다.

특정의 특징에서, 본 발명은 몇몇 개선점을 만든다. 이는 전용 컬러 코드 심볼을 제거하여 데이터 출력을 증가시키고, 가능한 다른 컬러 코드 수인 컬러 코드 "공간"을 확장하고 최적의 조합기가 원하는 신호 및 간섭 신호가 그들 간의 충분한 지연을 갖지 않는 조건들에서 수행하게 한다.

상술된 바와 같이, 본 발명은 전용 컬러 코드 심볼들의 사용을 피한다. 컬러 코드에 사용되는 심볼들은 증가한 데이터 패이로드에 현재 유용하다. iDEN 시스템의 현재의 실시예들인 경우, 이는 7.5ms 내향 분리 3:1 타임슬롯 당 4개의 심볼들을 저장하여 내향 및 외향 패이로드들을 보다 양호하게 균형을 맞춘다. 타임슬롯을 분리할 때 내향 타임슬롯의 전용 부분이 오버헤드이므로, 오버헤드 비율은 증가한다. 패이로드에 대한 전용 컬러 코드 심볼들의 복원은 외향 및 내향 전송 간의 불균형을 완화시키는데 도움이 된다. 본 발명은 바람직한 16 QAM 전송 포맷인 경우 16개의 동기 중 하나를 16개의 컬러 코드들, 즉, 컬러 코드 확장들을 동기 세트들에 지정함으로써 컬러 코드 확장을 동기 세트들에 맵핑시킨다. 그러나, 본 발명은 약간의 배열 포인트들을 운반하는 다른 구성들과 다른 오더들의 변조의 시스템들과 함께 이용될 수 있다. 효과적인 컬러 코드 공간을 더 확장하기 위해, 본 발명은 바람직한 실시예에서 6개의 다른 값들 중 하나에 대해 96개의 가능성을 제공하는 각각의 컬러 코드에 대한 6개의 가능성을 취할 수 있는 컬러 코드 확장이라 하는 매개변수를 추가한다. 따라서, 컬러 코드 확장과 조합된 동기 값은 96개의 가능한 값들 또는 세트들 중 하나를 정의한다. 본 발명은 바라는 대로 보다 크게 또는 보다 작은 정도로 컬러 코드 공간을 효과적으로 확장하고 6개의 가능성의 범위를 갖는 컬러 코드 확장들, 또는 16개의 가능성의 범위를 갖는 동기 값들에 한정되지 않는다.

종래의 시스템 구성에서, 시스템을 통한 모든 슬롯들은 동일한 파일롯 세트들을 사용하였다. 따라서, 하나의 가입자에서 다른 가입자 및 하나의 셀에서 다른 셀로의 파일롯 세트들에는 변화가 없다. 본 발명의 특정 원리들에 따르면, 다른 셀들은 다른 동기들과 다른 파일롯 세트들을 갖는다. 또한, 본 발명은 가입자 식별 가능성의 확장을 제공한다. 본 발명의 바람직한 실시예에서, 다른 셀들은 16개의 가능한 동기들 중 하나가 지정되고 16개의 동기들 각각에 대해 6개의 컬러 코드 확장들 중 하나가 가능하다. 따라서, 본 발명의 바람직한 실시예에 따르면, 96개의 다른 파일롯 세트들이 유용해진다. 본 발명에 따르면, 컬러 코드 정보는 현재 새로운 타임슬롯 포맷의 동기 심볼들과 연관된다. 동기 심볼의 배열 포인트의 값은 상술된 바와 같이 사전 정의된(predefine) 컬러 코드 값들와의 맵핑으로 인해 컬러 코드 정보를 운반한다. 상대적으로 복잡한 영역에서 부가적인 컬러 코드 정보는 실제 간섭없는 동작에 대해 바람직하다. 상술된 바와 같이, 바람직한 실시예에서, 각각의 동기가 6개의 가능한 컬러 코드 확장들을 가지는 16개의 다른 동기들은 유용하다. 그러나, 본 발명은 주어진 영역에 필요한 파일롯 세트들, 트래픽 레벨과 다른 시스템 조건들의 총 수에 따라 다른 수의 동기들과 컬러 코드 확장들에 용이하게 적응될 수 있다.

상술된 바와 같이, 도 20 및 도 22에서, 예을 들어, 동기 값들은 복수의, 바람직하게는 3개의 연속하는 심볼 위치들로 구성된 블록 형태로 각각의 서브-채널에서 전송된다. 따라서, 각각의 서브-채널의 동기 블록을 거쳐, 동기 패턴은 수립된다. 타임슬롯을 인코드하는데 사용되는 동기 패턴은 바람직하고 의도되거나 "신호" 타임슬롯의 정의한 컬러 코드 값을 포함한다. 컬러 코드 값들은 높은 확률로 잠재적인 동일-채널 간섭기들의 타임슬롯 정보가 다른 컬러 코드 값들과 계층화된 다른 동기 패턴들을 갖도록 확장된 컬러 코드 공간으로부터 취해진 값들로 지정된다. 따라서, 잠재적인 동일-채널 간섭기의 타임슬롯은 예상한 것 보다 다른 동기 패턴으로 인코드되고, 수신되지 않고 잠재적으로 간섭하는 타임슬롯은 디코드되지 않을 것이다.

패이로드의 데이터 유닛들을 인코드하는데 사용되는 파일롯 세트들은 다른 컬러 코드 값들에 대응한다. 동일한 동기가 예상대로 사용되지만 컬러 코드 확장이 기본적인 바램과는 다르더라도, 잘못된 파일롯 세트로 전송되는 타임슬롯을 초래할 것이다. 파일롯 내삽이, 타임슬롯이 다른("간섭기") 세트로 인코드되었을 때 내삽을 위해 예상("신호") 파일롯들을 사용할려고 할 때, 최종의 디코드된("간섭기") 타임슬롯은 완전히 스크램블될 것이다. 이는 CRC를 실패한 클래스 1 비트, 폐기되는 전체("간섭기") 타임슬롯(즉, 타임슬롯과 연관된 데이터가 시스템에 전송되지 않음)을 초래할 것이다. 이와 같이, 확장된 다중레벨 컬러 코드 기능은 컬러 코드 정보를 운반하기 위해 전용 심볼들을 피하면서 제공된다. 본 발명에 따르면, 간섭 신호들은 검출되고 간섭 오디오(또는 다른 데이터)는 적절하게 폐기된다. 따라서, 여기에서 알 수 있듯이, 컬러 코드 기능은 전송되는 데이터의 한정 부분, 즉 오디오 데이터의 클래스 1 비트의 디코딩 결과들과 관련된다. 컬러 코드 실패가 원한다면 타임슬롯에서 운반되는 가상의 임의의 정보의 실패한 디코딩에 따라 정의될 수 있다.

간섭 신호들이 높은 확률로 다른 동기 및 다른 세트들을 가질 것이기 때문에, 최적의 조합기(또한, "스마트 안테나"로 공지됨 - 참조계 알고리즘)는, 모든 가입자 유닛들이 현재 동일한 동기 및 파일롯 시퀀스들을 갖는 이전의 시스템들에서 보다 우수하게 수행할 수 있다. 간섭 신호가 다른 동기 및 파일롯 시퀀스들을 갖는 본 발명에 따르면, 신호들 간의 충분한 시간 지연은 참조계 알고리즘이 실제의 환경 하에서 성공적으로 동작하게 하기 위해 제공된다.

본 발명의 장점들은 도 11 내지 도 14에 도시된 분리 외향 슬롯 및 도 15 내지 도 18에 도시된 풀 예비 내향 슬롯 이외에도, 도 7 내지 도 10에 도시된 풀 외향 슬롯에 용이하게 적용될 수 있다. 예를 들면, 도 7 내지 도 10에 도시된 타임슬롯(500)에서 전용 컬러 코드 심볼들(524)은 데이터 심볼들로 대체될 수 있으므로 슬롯 출력을 증가시킨다. 동기 심볼들(520)은 인접한 셀들을 통해 다른 사용자들에 지정되는 새롭게 정의된 동기 심볼들과 함께 할 수 있다. 새롭게 정의된 심볼들은 컬러 코드 값들에 의해 정의되고, 룩업 테이블 또는 다른 종래의 기술들을 사용하여 바람직하게 컬러 코드 값들로 맵핑된다. 새로운 동기 심볼들은 각각의 동기 값에 대해 컬러 코드 확장들에 따라 더 정의된다. 가능한 동기 값들과 컬러 코드 확장 값들의 수는 인접한 셀들의 사용자들 중에서 충분한 다이버시티를 제공하는데 요구됨에 따라 선택될 수 있다. 슬롯에 운반된 데이터의 이전의 컬러 코드 검사들을 실행하는 것 보다는 종래의 데이터 에러 검출 기술들을 사용하여 자동으로 실행하는 것이다. 따라서, 컬러 코드 기능은 컬러 코드 정보를 운반하기 위해 전용 컬러 코드 심볼들을 사용하지 않으면서 유지된다. 따라서, 다른 동기 및 파일롯 세트들이 다중 셀 영역의 각 사용자에게 제공되므로, 동일한 동기 값이지만 다른 컬러 코드 확장 값의 사용 또는 예상된 컬러 코드 확장 값과 함께 다른 동기 값의 사용은 예상치 못한 파일롯 세트로 인코드된 슬롯의 데이터 심볼들을 초래하므로 종래의 데이터 에러 검사 기술들을 실패시키기 위해 스크램블되는 전용 슬롯을 초래한다. 유사한 기술들은 분리 외향 슬롯(도 11 내지 도 14) 및 풀 예비 내향 슬롯(도 15 내지 도 18)에 적용될 수 있다.

본 발명의 원리들이 특정 장치와 연관하여 상술되었지만, 이 설명은 예제일 뿐이고 본 발명의 범위에 한정되지 않음을 알아야 한다.

Claims (10)

1. 디지털 시분할 다중 액세스 통신 시스템으로서,

   사전 선택된(pre-selected) 시간 기간의 4개의 직교 진폭 변조 서브-채널들을 포함하는 타임슬롯으로서, 각각의 서브-채널은 복수의 심볼 위치들로 시분할되는, 상기 타임 슬롯;

   각각의 서브-채널의 개별(respective) 동기 심볼 위치들에 있는 복수의 동기 심볼들;

   각각의 서브-채널의 개별 파일롯 심볼 위치들에 있는 복수의 파일롯 심볼들로서, 하나의 서브-채널의 파일롯 심볼들은 인접한 서브-채널의 파일롯 심볼들에 대해 시간적으로 스태거(timewise staggered)된, 상기 복수의 파일롯 심볼들;

   상기 서브-채널의 상기 파일롯 심볼들 간에 위치되는, 각각의 서브-채널의 데이터 심볼 위치들에 있는 복수의 데이터 심볼들, 및

   상기 동기 심볼들로 맵핑된 컬러 코드 값을 포함하는, 상기 동기 심볼들의 값을 정의하는 컬러 코드를 포함하는, 디지털 시분할 다중 액세스 통신 시스템.
2. 제1항에 있어서,

   상기 파일롯 심볼들은, 다른 컬러 코드에 따라 정의된 파일롯 심볼들을 갖는 간섭하는 동일-채널 전송의 타임슬롯의 파일롯 내삽(interpolation)이 스크램블된 에러 디코드된 데이터(scrambled erroneous decoded data)를 초래하도록 상기 컬러 코드에 따라 정의되는, 디지털 시분할 다중 액세스 통신 시스템.
3. 제1항에 있어서,

   각각의 서브-채널의 상기 동기 심볼들은 연속하는 일련의 심볼 위치들을 포함하는, 디지털 시분할 다중 액세스 통신 시스템.
4. 제3항에 있어서,

   상기 동기 심볼들은 상기 타임슬롯의 선두에 위치되는, 디지털 시분할 다중 액세스 통신 시스템.
5. 제1항에 있어서,

   상기 4개의 서브-채널들은 한 쌍의 외부 서브-채널들 사이에 배치된 한 쌍의 내부 서브-채널들을 포함하며, 상기 내부 서브-채널들의 상기 파일롯 심볼들은 시간 동기되고 상기 외부 서브-채널의 상기 파일롯 심볼들로부터 스태거되며, 상기 내부 서브-채널들의 파일롯 심볼들의 수는 상기 외부 서브-채널들의 파일롯 심볼들의 수와 다른, 디지털 시분할 다중 액세스 통신 시스템.
6. 제1항에 있어서,

   서브-채널의 상기 파일롯 심볼들은 서로 균등하게 이격되고, 상기 4개의 서브-채널들은 한 쌍의 외부 서브-채널들 사이에 배치된 한 쌍의 내부 서브-채널들을 포함하며, 상기 내부 서브-채널들의 상기 파일롯 심볼들은 시간 동기되고 상기 외부 서브-채널의 상기 파일롯 심볼들로부터 스태거되는, 디지털 시분할 다중 액세스 통신 시스템.
7. 제1항에 있어서,

   상기 파일롯 심볼들을 더 정의하기 위한 컬러 코드 확장 매개변수를 더 포함하며, 상기 파일롯 심볼들은 상기 컬러 코드 및 상기 컬러 코드 확장들 매개변수에 따라 정의되고, 상기 시스템은, 다른 컬러 코드 또는 컬러 코드 확장 매개변수로 인코드되는 데이터 심볼들에 대해 수행되는 CRC 동작들이 상기 데이터 심볼들의 CRC 시험 통과의 실패를 초래하여, 이에 의해 상기 타임슬롯의 데이터가 다른 처리로부터 거부되어야 한다는 지시를 제공하도록 하는 CRC 에러 검출기를 더 포함하는, 디지털 시분할 다중 액세스 통신 시스템.
8. 디지털 시분할 다중 액세스 통신 시스템으로서,

   사전 선택된 시간 기간의 4개의 직교 진폭 변조 서브-채널들을 포함하는 타임슬롯으로서, 상기 각각의 서브-채널은 복수의 심볼 위치들로 분할되는, 상기 타임슬롯;

   각각의 서브-채널의 개별 심볼 위치들에 있는 복수의 동기 심볼들;

   각각의 서브-채널의 심볼 위치들에 있는 복수의 파일롯 심볼들로서, 하나의 서브-채널의 상기 파일롯 심볼들은 인접한 서브-채널의 상기 파일롯 심볼들에 대해 시간적으로 스태거되는, 상기 복수의 파일롯 심볼들;

   상기 서브-채널의 상기 파일롯 심볼들 사이에 위치되는, 각각의 서브-채널의 심볼 위치들에 있는 복수의 데이터 심볼들; 및

   컬러 코드 값과 조합된 부가적인 컬러 코드 확장 매개변수를 갖는 상기 동기 심볼들에 맵핑되는 상기 컬러 코드 값을 포함하는, 상기 동기 심볼들의 값들을 정의하는 컬러 코드를 포함하는, 디지털 시분할 다중 액세스 통신 시스템.
9. 디지털 시분할 다중 액세스 통신 시스템으로서,

   사전 선택된 기간의 4개의 직교 진폭 변조 서브-채널들을 포함하는 타임슬롯으로서, 상기 각각의 서브-채널은 복수의 심볼 위치들로 분할되는, 상기 타임슬롯;

   각각의 서브-채널의 개별 동기 심볼 위치들에 있는 복수의 동기 심볼들;

   각각의 서브-채널의 심볼 위치들에 있는 복수의 파일롯 심볼들로서, 하나의 서브-채널의 파일롯 심볼들은 인접한 서브-채널의 파일롯 심볼들에 대해 시간적으로 스태거되는, 상기 복수의 파일롯 심볼들;

   상기 서브-채널의 상기 파일롯 심볼들 사이에 위치되는, 각각의 서브-채널의 데이터 심볼 위치들에 있는 복수의 데이터 심볼들; 및

   상기 파일롯 심볼들에 맵핑되는 컬러 코드 값을 포함하는, 상기 파일롯 심볼들의 값들을 정의하는 컬러 코드를 포함하는, 디지털 시분할 다중 액세스 통신 시스템.
10. 제9항에 있어서,

    상기 파일롯 심볼들은 상기 컬러 코드 및 상기 컬러 코드 확장들 매개변수에 따라 정의되고, 상기 시스템은, 다른 컬러 코드 또는 컬러 코드 확장 매개변수로 인코드되는 데이터 심볼들에 대해 수행되는 CRC 동작들이 상기 데이터 심볼들의 CRC 시험 통과의 실패를 초래하여, 이에 의해 상기 타임슬롯의 데이터가 다른 처리로부터 거부되어야 한다는 지시를 제공하도록 하는 CRC 에러 검출기를 더 포함하는, 디지털 시분할 다중 액세스 통신 시스템.