KR20050085176A - 표면 발광 반도체 레이저의 매입된 터널 접합부 제조 방법 - Google Patents

Abstract

본 발명은 표면 발광 레이저 반도체 안에 매장된 터널 접합부 (1) 을 만들기 위한 방법과 이런 형태의 레이저에 관한 것이다. 상기 표면 발광 레이저 반도체가엔 (n) 도핑된 제 1 반도체 층 (6) 그리고 적어도 하나 이상의 피 (p) 도핑된 반도체 층 (3, 4) 로 둘러 싸여 있는 피엔 (pn) 접합부가 있는 활성구역 (5)와, 엔 (n) 도핑된 제 2 반도체 층 (2) 와 접하는 상기 활성구역 (5) 의 피 (p) 부분 위에 상기 터널 접합부 (1) 로 구성되어 있다. 상기 터널 접합부 (1)을 매장하기 위하여, 상기 터널 접합부 (1) 으로 예정된 층의 측면을 원하는 직경까지 특정 물질 엣칭을 이용하는 방법으로 제거하는 첫번째 단계와, 상기 터널 접합부 (1) 과 접하고 있는 상기 반도체 층들 (2, 3) 중 적어도 하나 이상의 층으로 부터의 물질 전달의 방법으로 상 기 엣칭된 영역 (1a) 가 봉인될때 까지 적당한 가스체에서 가열하는 두번째 단계가 있다. 측면 단일 모드 운영의 안정성과 후에 많은 성과로 인해, 간단한 기술에 의한 높은 생산효과와 함께 표면 발광 레이저 다이오드를 만들수 있게 된다.

Description

표면 발광 반도체 레이저의 매입된 터널 접합부 제조 방법{Method for Manufacturing a Buried Tunnel Junction in a Surface-emitting Semi-conductor Laser}

본 발명은 표면 발광 반도체 레이저의 매입된 터널 접합부 제조 방법에 관한 것이다.

표면 발광 레이저 다이오드(수직 공진형 표면 발광 레이저 다이오드 또는 VCSEL)란 반도체 칩의 표면과 수직으로 빛을 방출하는 반도체 레이저이다. 종래의 에지(edge) 발광 레이저 다이오드와 비교하여, 상기 표면 발광 레이저 다이오드는 낮은 소비 전력, 웨이퍼(wafer) 위에서 레이저 다이오드의 직접적인 점검 가능, 유리 섬유에 대한 간단한 연결 옵션들, 종적 단일 모드 분광 및 표면 발광 레이저 다이오드와 이차원적 주형(matrix)과의 상호 연결 가능과 같은 여러 가지 장점들을 가지고 있다.

섬유광학(fiberoptic) 통신 기술 분야에서 파장 의존적인 분산 또는 흡수때문에 VCSELs 에 있어서 파장의 범위가 약 1.3 ㎛ 내지 2 ㎛, 자세하게는 1.31 ㎛ 또는 1.55 ㎛ 파장 주변일 것이 요구된다. 특별히 1.3 ㎛ 이상의 파장 범위에서 적용 가능한 특성들을 가진 장 파장 레이저 다이오드들은 InP 에 기초한 연결 반도체들을 이용하여 현재까지 공급되어 왔다. GaAs에 기초한 VCSELs는 1.3 ㎛ 보다 짧은 파장 범위에 적당하다. 현재까지 이 문제를 해결하기 위한 하기와 같은 접근이 수행되어 왔다:

1.55 ㎛ 에서 1 ㎽ 의 전력을 방출하는 연속파 VCSEL은 예를 들어, 변형층들 또는 반사경(mirror)들을 가진 InP형 회로기판 (InP-substrate)으로 구성된다 (IEEE Photonics Technology Letters, Volume 11, Number 6, June 1999, pp. 629-631). 또 다른 제안은 InP/InGaAsP 활성 구역과 GaAs/AlGaAs 반사경들의 기판 연결을 이용하여 공급되는 1.526 ㎛ 에서 연속적으로 발광하는 VCSEL에 관한 것이다 (Physics Letters, Volume 78, Number 18, pp. 2632 -2633 of April 30, 2001). 에어-반도체 거울을 가지는 VCSEL (InP-air gap DBRs, for distributed Bragg reflectors)은 IEEE ISLC 2002의 페이지 145 내지 페이지 146에 제안되어 있다. 이 경우, 터널 접촉(즉, 터널 접합)은 활성 구역과 상층 DBR 거울 사이에 적용되며, 이를 통해 전류 제한이 터널 접촉층의 밑부분을 잘라냄으로써 얻어질 수 있다. 남아 있는 터널 접촉 구역을 둘러싸고 있는 공기 틈은 광학상 필드의 파장(wave) 유도에 이용된다.

더욱이 제26차 광통신에 관한 유럽 회의 ECOC 2000 행사에서 발표된 "88℃, 1.55 ㎛ 수직 공진형 표면 방출 레이저의 연속파 작용" 으로부터, 밑부분이 잘려나간 InGaAs 활성 구역이 두 개의 엔(n) 도핑된 InP층들로 둘러싸여 있고 AlGaAsSb DBR 반사경들이 접하는 안티몬이 기저된 (antimonide-based) 거울들을 가진 VCSEL 은 잘 알려져 있다.

출력, 작동 온도 범위 및 조절 대역폭과 관련한 최적의 특성들이 그러나 매입된 터널 접촉들(매장된 터널 접합부, BTJ)을 가진 VCSEL에 의해서 제시된다. 매장된 터널 접합부의 생산과 조립은 도면 1을 참조하여 이후에 소개될 것이다. 분자 빔 에피택시 (molecular beam epitaxy, MBE)를 이용하여 고도로 도핑된 p^＋/ n^＋층 쌍인 101, 102는 최소 밴드(band) 분리로 만들어진다. 실제적인 터널 접촉부인 103 은 이러한 층들 사이에 만들어진다. 반응적인 이온 에칭 (reactive ion etching, RIE) 을 이용하여 원형 또는 타원 구역이 형성되며, 이 구역은 실질적으로 n^＋ 도핑된 층 102, 터널 접합부 103 및 p^＋ 도핑된 층 101의 부분 또는 전체에에 의해서 형성된다. 이 구역 (zone) 은 터널 접합부 103 이 매장된것 처럼 엔(n) 도핑된 InP (층 104)를 가진 제2의 에피택시(epitaxy) 통로 안에 덮히게 되고 상기 터널 접합부는 매입되게 된다. 덮힌 층인 104와 p^＋ 도핑된 층 101 사이 접촉 구역 (즉, 접합부)은 전압이 공급될 때 경계 층으로서 작용한다. 전류는 일반적으로 3 X 10^-6 Ω㎠의 저항을 가지고 터널 접합부를 통하여 흐른다. 이러한 방식으로, 상기 전류 흐름은 활성 구역 108의 실제적인 구역으로 제한될 수 있다. 더욱이, 높은 저항의 피(p) 도핑된 층에서 낮은 저항의 엔(n) 도핑된 층으로 전류가 흐르기 때문에 열 발생이 적다.

접합부의 과성장은 약간의 두께 변화를 일으켜 측면의 파장 유도에 불리한 작용을 하여 특히 큰 장치의 경우에 높은 측면 모드의 발생이 촉진된다. 따라서, 오직 작은 장치들만이 유리 섬유광학 통신 기술 분야에서 특별히 요구되는 단일 모드 운용을 위한 적은 해당 레이저 전력으로도 사용될 수 있다. 이러한 구상의 또 다른 단점은 매장된 터널 접촉의 초과 성장에 요구되어지는 필수 이중 에피택시 (epitaxy)이다. GaAs가 기저된 단 파장의 VCSEL과 유사한, 오직 하나의 에피택시 (epitaxy) 를 가진 VCSEL의 생산 과정은 생산율과 비용 면에서 상당한 장점이 있다.

터널 접합부가 매입된 VCSEL의 실시예와 적용 사례들은 예를 들어 "높은 효율을 가진 낮은 임계값 인덱스가 유도된 1.5 ㎛ 장파장의 수직 공진형 표면 발광 레이저" (Applied Physics Letter, Volume 76, Number 16, pp. 2179-2181 of April 17, 2000), "장파장의 매입된 터널 접합부 수직 공진형 표면 발광 레이저" (Adv. in Solid State Phys. 41, 75-85, 2001), "1.55 ㎛에서 큰 방출 전력과 높은 작동 온도를 가진 수직 공진형 표면 발광 레이저 다이오드" (Electronics Letters, Volume 37, Number 21, pp. 1295-1296 of October 11, 2001), "1.83 ㎛ 수직 공진형 표면 발광 레이저의 90℃에서의 연속적 파장 작동" (IEEE Photonics Technology Letters, Volume 12, Number 11, pp. 1435-1437, November 2000) 및 "1.55 ㎛ 파장의 InGaAlAs VCSELs를 이용한 10 Gbit/s 까지의 고 속도 조절" (Electonics Letters, Volume 38, Number 20, September 26, 2002) 에서 찾을 수 있다.

이하에서, 도 1 에서 설명된 매입된 터널 접합부의 구조를 기초로하여, 상기 전술한 문헌에 제시된 InP형 VCSEL의 구조는 도 2 를 참조하여 간단히 설명할 것이다.

매장된 터널 접합부(BTJ)는 상기 구조와 반대로 배열되어 활성 구역 106이 상기 p⁺ 도핑된 층 101과 n⁺ 도핑된 층 102사이의 직경 D_BTJ 를 가진 상기 터널 접합부위에 위치한다. 상기 레이저 빔은 상기 표식 116이 지시하는 방향으로 방출된다. 상기 활성구역 106 은 피(p) 도핑된 층 105 (InAlAs)와 엔(n) 도핑된 층 108 (InAlAs)에 의해 둘러싸인다. 상기 활성구역 106 위의 안면 측 거울 109 는 약간의 35 InGaAlAs/InAlAs 층 쌍을 가진 에피택셜 (epitaxial) DBR 으로 구성되며, 이를 통해 반사율이 약 99.4％가 된다. 후면부 거울 112는 DBR 로써 다량의 유전체 층들로 이루어져 있고 골드(gold) 층으로 마무리되어 있어서, 이를 통해 약 99.75 ％ 정도의 반사력을 얻을 수 있다. 절연층 113 은 일반적으로 금 또는 은 으로 구성되며, n-InP 형 층 104 와 층 114의 p부분이 직접 접촉되는 것을 막아준다(DE 101 07 349 A1 참조).

상기 유전체의 거울 112와 상기 집적 접촉층 114 와 상기 열 강하기 115로 구성된 결합 장치는 에피택셜(epitaxial) 다중층 구조들에 비해 열 전도율이 두드러지게 증가하게 된다. 전류는 상기 접촉층 114 또는 상기 집적 열 강하기 115 와 엔(n) 부분 접촉점 110 을 통하여 유입된다. 도 2 에 나타낸 VCSEL 타입의 생산과 특성들과 관련하여 더 자세한 설명은 상기에서 언급된 문헌들을 참고로 한다.

본 발명에 의한 표면 발광 반도체 레이저가 청구항 11에 설명되어 있으며; 각 종속항에 유리한 실시예들이 설명되어 있다. 상기 표면 발광 반도체의 각각의 유리한 점은 본 발명에 의한 방법을 묘사적으로 특별히 설명 되어 있다. 본 발명의 다른 장점들과 실시예들은 이하의 도면에 대한 설명들로 더욱 명확하게 이해 될것이다. 이하:

도 1 은 선행 기술의 표면 발광 반도체 레이저의 매장된 터널 접합부를 도식적으로 나타낸 것이다;

도 2 는 매장된 터널 접합부가 있는 선행 기술의 표면 발광 반도체 레이저(BTJ-VCSEL)를 관통한 횡단면도를 도식적으로 나타낸 것이다;

도 3 은 본 발명에 따른 물질 전달 VCSEL (MT-VCSEL) 의 일반적인 에피택시 방식의 초기 구조의 횡단면도를 도식적으로 나타낸 것이다;

도 4 는 깊이 표시(stamp)된 도 3 의 구조를 나타낸다;

도 5 는 더욱더 깊이 표시(stamp)된 도 3의 구조를 나타낸다;

도 6 은 터널 접합부 층의 밑을 잘라낸 후의 도 4 에 따른 구조를 나타낸 것이다;

도 7 은 물질 전달 과정 후의 도 6 에 따른 구조를 나타낸다;

도 8 은 본 발명에 따른 MT-VCSEL 의 횡단면도를 도식적으로 나타낸 것이다;

도 9 는 에피택시 방식의 초기 구조의 개선된 실시예를 나타낸다; 그리고

도 10 은 본 발명의 다른 실시예의 횡단면도를 도식적으로 나타낸 것이다.

본 발명의 목적은, 터널 접합부가 매장된 특정 InP 형 표면 방출 레이저 다이오드(BTJ-VCSEL) 를 더욱 경제적이고 높은 생산율로 만들수 있는 방법을 제시하는 것이다. 더욱이, 측면 단일 모드(single-mode) 운영은 큰 방치들의 경우에 더욱 안정하여야 하며, 이를 통해 전체적으로 높은 단일 모드 출력물을 만드는 것이 가능하다. 제 2 의 엔(n) 도핑된 반도체층과 접하고 있는 활성구역의 피(p)부분 위의 터널 접합부, 적어도 하나 이상의 피(p) 도핑된 반도체층, 제 1 의 엔(n) 도핑된 반도체층, 상기 이들로 둘러쌓인 활성구역을 포함하는 피엔 전이부(pn-transition)를 가지고 있는, 표면 발광 반도체 레이저에 사용되는 매장된 터널 접합부를 만들기 위한 본 발명에 따른 방법은, 하기의 단계들로 제공된다: 터널 접합부를 만들기 위한 층의 제 1 의 단계는, 터널 접합부 주변을 엣칭된(etched) 갭(gap) 으로 만들기 위해, 터널 접합부의 원하는 직경까지 특정 물질의 엣칭(etching) 방법으로 측면부를 제거한다. 제 2 의 단계는, 터널 접합부와 접하고 있는 적어도 하나 이상의 반도체층으로 부터의 물질 전달로 인해 엣칭된 갭(gap)이 다 채워질 때까지 적절한 환경에서 터널 접합부를 가열한다. 상기 터널 접합부와 접하고 있는 반도체 층들은 터널 접합부의 활성구역과 멀리 떨어진 부분에 제 2 의 엔(n) 도핑된 반도체층과 터널 접합부의 활성구역과 가까운 부분에 피(p) 도핑된 반도체층이 있다.

전술한 물질 전달 기술(MTT)이 특히 이로운 점이 있는데, 상기 전술한 터널 접합부와 접하고 있는 반도체 층들중 적어도 하나가 인화 화합물 이라면, 특별히 InP 의 형태가 될것이다.

본 발명은 이중 에피택시(epitaxy)와 이중 에피택시(epitaxy) 고유의 측면 파장을 전술한 물질 전달 기술의 사용을 통하여 유도하는 양 문제점을 해결하고 있다. 따라서, 제 2 의 에피택시(epitaxy) 과정과 상기 발생한는 문제를 측면 두께 변경 이외의 피할수 있는 방법으로, 상기 물질 전달 기술(MTT)이 강한 측면 파장 유도에 대체된다. 터널 접합부를 매장하는 방법으로는, 더이상 초과 성장에만 의존하지 않고 터널 접합층의 밑부분을 잘라내고 인접한 층들로 부터의 물질 전달 방법에 의해 엣칭된 구역을 특정 물질로 채워주는 방법으로 가능하다. 이런 방법으로써, 표면 방출 레이저 다이오드가 더욱더 경제적이고 높은 생산효율로 만들어질수 있다. 더욱이, 측면 단일 모드 운용은 높은 단일 모드의 성취로 인해 비록 개구(apertures)가 더 커짐에도 불구하고 안전하게 이루어진다.

상기 물질 전달 기술이 InP의 영향을 받는 소위 매장된 헤테로 구조(BH)라 불리우는 레이저 다이오드들의 매장된 활성구역을 만들기 위해 80년대 초기의 다른 문헌을 이용했다(see "study and application of the mass transport phenomenon in InP", Journal of Applied Physics 54(5), May 1983, pp. 2407-2411 and "A novel technique for GaInAsP/InP buried heterosturcture laser fabrication" in Applied Physics Letters 40(7), April 1, 1982, pp. 568-570). 그러나, 상기 방법은 급격히 퇴화되는 문제로 인해 만족스럽지 못한 것이 있음을 알게 되었다. MTT의 방법으로 만들어진 레이저의 이런 퇴화는 MTT에 의해 만족스럽게 정성적으로 보호될수 없어, 측면 엣칭된(etched) 활성구역의 측면부분이 부식되기 때문이다. 명확한 참고자료는 물질 전달 기술의 이행과 세부항목에 대한 상기 전술된 문헌의 인용문들로 만들어졌다.

터널 접합부를 삽입하는 역할을 하지않고, 적당한 BH 레이저의 실현이 방해되는, 물질 전달 기술의 상기 전술한 퇴화 메카니즘(mechanism)을 밝혀 왔으며, 상기 레이저의 활성 구역인 전자 정공 플라즈마(electron-hole-plasm)가 얼마나 많이 여기될지 알수없기 때문에 그리고 결과적으로 표면 발광 결합 장치들은 퇴화 문제를 야기하며, 상기 전자 정공 플라즈마가 발생하지 않는다.

상기 물질 전달 VCSEL (MT-VCSEL)의 발명은 특별히 InP 형을 기초로 최대 단일 모드 이행의 조건 아래 기술적으로 더 간단하고 더 좋은 긴파장 VCSEL 제작이 가능하도록 만든다.

상기 물질 전달 과정은 H₂ 와 PH₃ 로 이루어진 인광을 내는 환경에서, 예를 들어, 상기 구성요소를 가열하는 동안 바람직하게 수행된다. 상기 바람직한 온도 범위는 500 ℃ 와 800 ℃ 사이 이며, 더 바람직하게는 500 ℃ 와 700 ℃ 사이의 온도 이다. 물질 전달 기술 과정에 있어서 선택사항은 670 ℃ 까지 가열하는 동안 순환하는 대기 상태에서 기판을 H₂ 와 PH₃ 로 처리한 후 당분간 이 온도를 유지시킨다 ( 총 처리 시간은 약 1시간 정도). 수소 환경내 InP 층의 실험 또한 InP 의 물질 전달로 끝난다.

상기 물질 전달 과정으로 인해 상기 엣칭된 갭(gap)은 막아지게 되고 그로인해 상기 터널 접합부는 매장된다. 상기 InP 의 높은 밴드 분리와 낮은 도핑 (doping) 으로 인해, 상기 구역들은 상기 터널 접합부와 인접하고 터널 접합부를 대표하지 않는 상기 물질 전달에 의해 막아지며 그로인해 상기 전류 흐름을 막는다. 이에 반해서, 이들의 구역들은 InP 의 높은 열 전도율 때문에 대체로 열적 분해를 제공한다.

본 발명에 따라 표면 발광 레이저 다이오드는 활성 구역의 P쪽에 연속적으로 피(p) 도핑된 반도체층에 에피택시 방식의 초기 구조를 시작하는 장점이 있으며, 상기 층은 상기 터널 접합부를 위해 제공된 다음 상기 제 2 의 엔(n) 도핑된 반도체층이 덮어지며, 사진 석판 및/또는 엣칭 장치들에 의해 형성되는 것을 특징으로 하는 초기 원형 또는 타원형의 표시(stamp), 이들의 측면을 상기 제 2 의 엔(n) 도핑된 반도체층을 둘러 쌓여있고 상기 층은 터널 접합부에 수직이고 상기 터널 접합부 층 밑으로 뻗어있으며, 그런 다음 상기 터널 접합부층을 본 발명의 방법에 의해 밑을 잘라내고 물질 전달 방법에 의해 상기 터널 접합부를 매장한다.

상기 방식이 가져다주는 상기 구조는 표면 발광 레이저 다이오드를 만드는데 이상적으로 이용된다.

본 발명의 다른 실시예에 있어서, 상기 터널 접합부의 상기 활성 구역으로 부터 멀리 떨어져있으면서 상기 제 2 의 엔(n) 도핑된 반도체층에 있는 상기 활성 구역의 상기 피(p) 와 인접한 부분 위에, 한층더 추가적인 반도체 층이 전달된다. 이 추가적인 반도체층은 제 3 의 엔 (n) 도핑된 반도체 층과 접하며, 특정 물질을 이용하여 원하는 직경까지 측면이 엣칭됨으로 인해 또한 초기에 제거되고 적당한 대기 조건에서 상기 추가적인 반도체 층과 인접한 상기 엔(n) 도핑된 반도체 층들중 적어도 하나 이상의 층으로 부터의 물질 전달에 의해 상기 엣칭된 갭(gap)이 채워질때 까지 가열된다.

이점에 대하여, 매장된 터널 접합부를 본 발명에 의한 제조와 관련하여 물질 전달 과정과 측면 특정 물질의 엣칭이 동시에 가능하다는 장점이 있다.

예를 들어 InGaAsP 와 같은 물질이 예를 들어 InGaAs 와 같은 터널 접합부의 물질과 다른 상기 추가적 반도체 층에 사용된다면 다른 측면 엣칭을 할수 있다는 장점이 있으며, 그에 따라 상기 추가적 반도체 층의 직경에 의해 정의되는 상기 측면 파장 유도가 상기 터널 접합부의 직경에 해당하는 상기 활성구역의 직경보다 더욱더 커질수 있다. 상기 실시예로 인해 상기 개구(aperture)로 부터 분리된 측면 파장 유도의 조심스런 조절을 가능하게 만든다. 이런 용도의 상기 추가적 반도체층은 종형 전기장의 노드(node)에 배열되지 않고 안티노드(antinode)에 배열된다.

광학적 흡수를 막기위해, 상기 추가적 반도체 층의 밴드 갭(gap)은 상기 활성 구역의 갭(gap)보다 더 클것이다.

상기 터널 접합부가 InGaAs, InGaAsP 또는 InGaAlAs 로 이루어졌다면, H₂SO₄:H₂O₂:H₂O 의 3:1:1 내지 3:1:20 의 비율로 구성된 엣칭 용액을 이용한 습식의 화학적 엣칭 과정이 특정 물질 엣칭에 유리한것을 보여왔다.

본 발명의 방법에 따라 만들어진 표면 발광 반도체의 매장된 터널 접합부는 하기와 같은 여러 장점들을 가지고 있다: 제 2 의 에피택시(epitaxy) 과정을 이용하는 터널 접합부의 초과 성장하는 기존의 방법에 비해, 단지 하나의 에피택시(epitaxy) 과정만이 필요하고 따라서 레이저 다이오드들이 더욱더 경제적이고 높은 생산 효과를 낼수가 있다. 물질 전달 과정에 InP 를 사용할때, 측면 구역들은 상기 터널 접합부로 부터 측면적으로 흐르는 전류를 막아주는 상기 터널 접합부로 둘러쌓여 있고 동시에 인접한 층들 사이에 상당한 열전도를 제공한다. 더욱이, 본 발명에 의한 표면 발광 반도체는 단지 아주 낮은 고유의 파장 유도를 가지며, 이로 인해 기존의 방법들 보다 더 큰 개구(aperture)와 이에 따른 전체적으로 더욱 높은 단일 모드를 만들수 있는 결과에도 불구하고 측면 단일 모드 운영을 안정하게 이용할수 있다.

본 명세서의 소개에 있어, 도 1 또는 도 2 의 형태를 가지는 터널 접합부가 매장되어 있는 표면 발광 레이저 다이오드의 제품과 구조는 도 3 내지 도 10 을 참고하여 더욱 자세히 설명될 것이다.

도 3 은 본 발명에 의한 MT-VCSEL 에 대하여 일반적인 에피택시 방식의 초기 구조를 도식적으로 나타낸 것이다. InP 기판 S를 시작으로 엔(n) 도핑된 에피택시 방식의 브레그 밀러 (Bragg mirror) 6, 활성 구역 5, 선택적 피(p) 도핑된 InAlAs 층 4, 피(p) 도핑된 밑부분의 InP 형 층, 고도의 피(p)나 엔(n)으로 도핑된 반도체 층들 중 적어도 하나 이 상으로 이루어진 터널 접합부 1, 이들이 종형 전기장의 노드(node)에 차례대로 쌓이고, InP층 2 위에 엔(n) 도핑되고 연결층 7 위에 n⁺ 도핑된 층이 더 쌓여있다.

그후 사진 석판 장치나 엣칭 장치들을 이용하여, 도 3 과 같은 초기 구조를 가지는 기판(wafer) 위에 원형 또는 타원형의 표시(stamp)를 만든다. 상기 표시는 도 4 와 도 5 와 같은 단면구조를 보여준다. 상기 표시는 두께 d (도 4) 를 가지는 터널 접합부 1 의 하부 또는 피(p)형 InP 층 3 의 바닥 보다 밑으로 팽창됐으며, 이로 인해 가장자리 3a 가 상기 층 3 의 바닥부분 속으로 엣칭된다. 상기 표시의 직경 (w+2h)는 일반적으로 3 ㎛ 내지 20 ㎛ 로 제공되는 상기 개구(aperture)의 직경 w 보다 더 큰 일반적으로 대략 5 ㎛ 내지 20 ㎛ 가 되며, h 는 대략 3 ㎛ 내지 10 ㎛ 가 된다. 이 연접 (connection) h (도 6)는 터널 접합부 1 에게 제공되는 층의 밑부분이 잘린 구역 B 의 폭을 나타낸다.

이제 도 6 에서 나타낸것 으로서, 엣칭하는 층들이-본 명세서 에서는 상부에 엔(n) 도핑된 InP 형 층 2 와 하부에 피(p) 도핑된 InP 형 층 3-둘러 싸지 않고, 특정 물질 엣칭 방법에 의해 측면이 제거된다. 일반적으로 h = 2 ㎛ 내지 10 ㎛ 의 터널 접합부 1 (또는 터널 접합부가 되는 층)의 측면의 밑부분을 잘라내는 것은 남아 있는 터널 연접(connection) 영역에 해당하는 개구(aperture) A 를 정하기 위해 사용된다. 특정 물질의 엣칭은, 예를 들어, 터널 접합부 1 이 InGaAs, InGaAlAsP 또는 InGaAlAs 로 구성되어 있다면, H₂SO₄:H₂O₂:H₂O가 3:1:1: 내지 3:1:20의 비율로 제작된 엣칭 용액인 습식의 화학제를 사용하는것이 가능하다.

도 6 의 구조를 가지는 매장된 터널 접합부 1 을 얻기 위해, 본 발명에 따라 엣칭된 상기 갭(gap)은, 물질 전달 과정의 방법으로 터널 접합부 1으로 측면이 둘러 쌓여서 매워져 있는 구역 B 가 된다. 이 경우, 도 6 에 나타난 구조를 가지는 기판(wafer)을, 바람직하게 500 ℃ 내지 600 ℃ 로 몇분동안 인을 함유하는 가스체 밑에서 가열한다. 여기서 일반적인 시간은 5분 내지 30분 이다. 이 과정을 진행하는 동안, 적은 양의 InP 는 상부 및/또는 하부의 InP 층 2 또는 3 으로 부터 각각이 이미 엣칭된 갭(gap) 속으로 이동되어 막아진다.

도 7 에 물질 전달 과정의 결과를 나타내었다. 상기 구역 1a 의 이동된 InP 이제 터널 접합부 1 의 측면을 막게된다 (매장). InP 의 높은 밴드의 분리와 낮은 도핑 때문에, 상기 구역 1a 터널 접합부들을 나타내지 않고 이에따라 전류의 흐름을 막는다. 따라서, 직경 w (도 6) 를 가지는 활성 구역 5 의 전류에 교차된 구역은 상기 터널 접합부 1 의 영역 (도 6 의 개구(aperture) A) 과 대체로 일치한다. 반면에, 폭 h 와 InP 가 포함된 도넛 모양의 구역 1a 는, InP 의 높은 열전도성 때문에, InP 층 2 의 상층부를 통해 열이 소산되는데 기여한다.

완성된 MT-VCSEL 을 만들어내기 위해 도 7 에 의한 구조의 나머지 진행과정은 우리가 잘알고 있는 형태의 상기 BTJ-VCSEL 의 기술과 일치하며, 이는 서두에 인용된 문헌을 통해 설명됐으며 여기선 더이상 자세히 설명하진 않을것이다. 도 8 은 본 발명에 의한 완성된 MT-VCSEL 을 나타낸다. 이경우, 9 를 이용하여 합금 열 싱크(sink), 엔(n) 도핑된 InP 층 2 의 상층부와 접하고 금 열 싱크(sink) 9 에 의해 둘려쌓여 있고 유전체 거울인 8, 도넛 모양의 엔(n) 부분과 접촉층인 7a 그리고 예를 들어 Si₃N₄ 또는 Al₂O₃ 로 구성된 절연체이며 패시베이션(passivation) 층인 10, 상기 10 은 InP 층 3 의 피(p) 도핑된 하부와 엔(n) 도핑된 상부 둘다 보호하며, 접촉부 11 의 p 부분 또는 금 열 싱크(sink) 9 와 접촉하는 2. 접촉부 11의 p 부분은 예를 들어 Ti/Pt/Au 를 사용하여 만든다. 12 는 예를 들어 Ti/Pt/Au 로 만들어진 n 부분 접촉부를 나타낸다.

상기 연결은 본 명세서에서 균등 층으로 설명되고 일반적으로 11개의 얇은 층들의 구조로 이루어진 활성구역 5 를 특징으로 한다 (5개의 양자 필름 층들과 6개의 울타리층들).

에피택시 방식의 초기 구조의 개선된 실시예가 도 9 에 나타나 있으며, 추가적 엔(n) 도핑된 InP 층 6a 가 활성구역 5 의 밑부분에 삽입된것을 특징으로 한다. 이 층은 활성구역 5 로 부터의 측면 열적 배수를 강화하고 따라서 이것의 온도를 감소시킨다.

본 발명의 또다른 실시예는 도 10 에 설명한다. 여기서 물질 전달 기술은 두개의 감싸주는 층들을 제공하며, 바람직한 단일 물질 전달 과정은 상기 터널 접합부 층과 상기 추가적 반도체 층 21 둘다를 수행하는데 기여한다. 도 10 의 상기 추가적 반도체 층 21 은 터널 접합부 21 위에 배열된다. 상기 추가적 반도체 층 21 은 두 엔(n) 도핑된 InP 층들, 2, 2' 와 접한다. 상기 추가적 반도체 층 21 의 측면을 둘러싸고 있는 구역 20 은 InP 로 구성되어 있으며, 상기 물질 전달의 도움으로 미리 구역 20 의 밑부분을 잘라내고 그 자리를 막는 성과를 이뤄 왔다.

상기 추가적 반도체 층 21 의 굴절률이 InP 를 둘러싸고있는 것과 달리 나타나는 한, 상기 층 21 은 억제된 측면적 파장 유도를 발생한다. 이런 목적을 위한 상기 층은 종형 전기장의 노드(node)에 배열되지 않고 안티노드(antinode-최대)에 배열된다. 예를 들어 상기 터널 접합부에 InGaAs 그리고 추가적 반도체 층 21 에 InGaAsP 와 같이 다른 반도체들을 사용할때, 상기 터널 접합부의 직경과 같고, 상기 활성구역 5 의 활성 영역 보다 더 넓은, 상기 층 21 의 직경에 의해 정해진 측면 파장유도로 인하여, 다른 측면 엣칭을 사용할수 있다. 상기 실시예로 인해 유동적인 개구(aperture)으로 부터 분리시키는 측면 파장 유도의 억제된 조절이 가능하게 된다.

Claims (22)

1. 제1 단계로서 재료 선택적(material-selective)인 에칭(etching)을 이용하여 터널(tunnel) 접합부(1)로 예정된 층을 터널(tunnel) 접합부(1)의 원하는 직경까지 측면을 제거하고, 제 2 단계로서 상기 에칭된 갭(gap)이 터널(tunnel) 접합부(1)와 접하는 적어도 하나의 반도체 층(2,3)으로부터의 물질 전달에 의해 막힐 때까지 적당한 대기(atmosphere)에서 가열하는 것을 특징으로 하는, 엔(n) 도핑된 제 1 반도체 층(6)과 적어도 하나의 피(p) 도핑된 반도체 층(3,4)으로 둘러 싸여있는 피엔 접합부(pn-junction)의 활성구역(5)과 상기 활성구역(5)의 피(p) 측면 위쪽에 엔(n) 도핑된 제 2 반도체 층(2)과 접하는 터널(tunnel) 접합부(1)를 가지는 표면 발광 레이저 반도체의 매입된 터널 접합부(1) 제조 방법.
2. 제1항에 따른 방법에 있어서, 상기 터널 접합부(1)와 접하고 있는 상기 반도체 층들(2,3) 중 적어도 하나가 포스파이드(phosphide) 화합물, 바람직하게는 InP로 이루어진 것을 특징으로 하는 방법.
3. 제1항 또는 제2항에 따른 방법에 있어서, 상기 제 2 단계의 대기로서 포스포릭(phosphoric) 화합물, 바람직하게는 PH₃ 와 수소(hydrogen)가 사용되는 것을 특징으로 하는 방법.
4. 제1항 내지 제3항들 중 어느 한 항에 따른 방법에 있어서, 상기 제 2 단계의 온도가 500 ℃ 와 800 ℃ 사이, 바람직하게는 500 ℃ 와 600 ℃ 사이가 되도록 선택되는 것을 특징으로 하는 방법.
5. 제1항 내지 제4항들 중 어느 한 항에 따른 방법에 있어서, 피(p) 도핑된 반도체 층 (3), 터널 접합부(1)로 예정된 층 및 제 2의 엔(n) 도핑된 반도체 층(2)들이 상기 활성 구역(5)의 피(p) 측면 위쪽에 순서대로 배열되어 있는 표면 발광 레이저 반도체의 에피택시얼(epitaxial) 초기 구조로 시작하고 사진 포토리소그래피(photolithography) 및/또는 에칭(etching)을 이용하여, 원형 또는 타원형의 스탬프(stamp)가 형성되는 것을 특징으로 하고, 상기 스탬프의 측면이 상기 엔(n) 도핑된 제 2 반도체 층(2)과 터널 접합부(1)로 예정된 층으로 둘러싸여 있고 적어도 터널 접합부(1)로 예정된 층의 아래로 뻗어나가 결과적으로 상기 제 1 단계와 제 2 단계가 매입된 터널 접합부(1)를 생성시키도록 실현되는 방법.
6. 제1항 내지 제5항들 중 어느 한 항에 따른 방법에 있어서, 상기 추가적인 반도체 층(21)을 재료 선택적인 에칭(etching)을 이용하여 원하는 직경까지 측면을 제거하고, 상기 에칭된 갭(gap)이 상기 추가적인 반도체 층(21)에 접하고 있는 적어도 하나의 상기 반도체 층들(2, 2')로부터의 물질 전달에 의해 막힐 때까지 적당한 대기(atmosphere)에서 가열함으로써, 추가적인 반도체 층(21)이 상기 활성구역(5)의 피(p) 측면의 상기 엔(n) 도핑된 제 2 반도체 층(2)와 인접하고, 상기 반도체층 (21)이 차례로 엔(n) 도핑된 제 3 반도체 층(2')과 접하는 것을 특징으로 하는 방법.
7. 제6항에 따른 방법에 있어서, 상기 추가적 반도체 층(21)과 상기 터널 접합부(1)에 서로 다른 반도체가 사용되는 것을 특징으로 하는 방법.
8. 제7항에 따른 방법에 있어서, 상기 추가적 반도체 층(21)에 InGaAsP가 사용되고 상기 터널 접합부(1)에 InGaAs가 사용되는 것을 특징으로 하는 방법.
9. 제6항 내지 제8항들 중 어느 한 항에 따른 방법에 있어서, 상기 터널 접합부(1)가 종형(longitudinal) 전기장의 최소값에 배열되고, 상기 추가적 반도체 층(21)이 종형(longitudinal) 전기장의 최대값에 배열되는 것을 특징으로 하는 방법.
10. 제1항 내지 제9항들 중 어느 한 항에 따른 방법에 있어서, 상기 터널 접합부(1)가 InGaAs, InGaAsP 또는 InGaAlAs로 이루어져 있는 경우, 상기 재료 선택적인 에칭(etching)에서 H₂SO₄ : H₂O₂ : H₂O 의 비율이 3:1:1 내지 3:1:20 인 에칭 용액을 사용하는 것을 특징으로 하는 방법.
11. 상기 터널 접합부(1)의 측면이, 엔(n) 도핑된 제 2 반도체 층(2)을 상기 피(p) 도핑된 반도체 층들(3, 4)의 하나와 연결시키며 물질 전달에 의해 상기 인접한 층들(2, 3)의 적어도 하나로부터 형성된, 구역(1a)에 의하여 둘러 싸이는 것을 특징으로 하는, 엔(n) 도핑된 제 1 반도체 층(6)과 적어도 하나의 피(p) 도핑된 반도체 층(3, 4)으로 둘러 싸인 피엔(pn) 접합부가 있는 활성구역(5)과 상기 활성구역(5)의 피(p) 측면 위쪽에 엔(n) 도핑된 제 2 반도체 층(2)과 접하는 터널 접합부(1)를 가지는 표면 발광 레이저 반도체.
12. 제11항에 따른 표면 발광 레이저 반도체에 있어서, 상기 터널 접합부 (1)와 접하는 상기 반도체 층들 중 적어도 하나의 층이 인화 화합물, 더욱 바람직하게는 InP로 이루어진 것을 특징으로 하는 표면 발광 레이저 반도체.
13. 제11항 또는 제12항에 따른 표면 발광 레이저 반도체에 있어서, 피(p) 도핑된 InP 층(3)의 다음에 오는 적어도 하나의 피(p) 도핑된 반도체 층인 피(p) 도핑된 InAlAs 층(4)가 상기 활성구역(5)과 접하는 것을 특징으로 하는 표면 발광 레이저 반도체.
14. 제11항 내지 제13항들 중 어느 한 항에 따른 표면 발광 레이저 반도체에 있어서, 상기 터널 접합부(1)가 상기 종형(longitudinal) 전기장의 최소값에 배열되는 것을 특징으로 하는 표면 발광 레이저 반도체.
15. 제11항 내지 제14항들 중 어느 한 항에 따른 표면 발광 레이저 반도체에 있어서, 추가적인 엔(n) 도핑된 반도체 층(6a)가 상기 활성구역(5)과 반도체 거울로서 배열된 상기 제1 반도체 층(6) 사이에 위치하는 것을 특징으로 하는 표면 발광 레이저 반도체.
16. 제11항 내지 제15항들 중 어느 한 항에 따른 표면 발광 레이저 반도체에 있어서, 상기 터널 접합부(1)와 접하는 상기 엔(n) 도핑된 제 2 반도체 층(2)과 상기 엔 (n)도핑된 제 3 반도체 층(2')과 접하는 추가적인 반도체 층(21)이 존재하며, 상기 반도체 층들(2, 2')에 의해서 상기 추가적인 반도체 층(21)의 측면이 엔(n) 도핑된 제 2 반도체 층(2)을 엔(n) 도핑된 제 3 반도체 층(2')과 연결시키며 상기 두개의 층들(2, 2')의 적어도 하나로부터의 물질 전달에 의해 형성되는, 구역(20)에 둘러싸이는 것을 특징으로 하는 표면 발광 레이저 반도체.
17. 제16항에 따른 표면 발광 레이저 반도체에 있어서, 상기 추가적 반도체 층 (21) 의 굴절율이 상기 두 개의 둘러싸는 층들(2, 2') 또는 이들의 어느 하나의 굴절률과 다른 것을 특징으로 하는 표면 발광 레이저 반도체.
18. 제16항 또는 제17항의 한 항에 따른 표면 발광 레이저 반도체에 있어서, 상기 추가적 반도체 층(21)이 상기 종형(longitudinal) 전기장의 최대값에 배열되는 것을 특징으로 하는 표면 발광 레이저 반도체.
19. 제16항 내지 제18항들 중 어느 한 항에 따른 표면 발광 레이저 반도체에 있어서, 상기 추가적 반도체 층(21)과 상기 터널 접합부(1)가 서로 다른 반도체 물질들로 이루어진 것을 특징으로 하는 표면 발광 레이저 반도체.
20. 제19항에 따른 표면 발광 레이저 반도체에 있어서, 상기 추가적 반도체 층 (21)이 InGaAsP 로 이루어지고 상기 터널 접합부(1)가 InGaAs 로 이루어진 것을 특징으로 하는 표면 발광 레이저 반도체.
21. 제16항 내지 제20항들 중 어느 한 항에 따른 표면 발광 레이저 반도체에 있어서, 상기 추가적 반도체 층(21)의 직경이 상기 터널 접합부(1)의 직경보다 더 큰 것을 특징으로 하는 표면 발광 레이저 반도체.
22. 제16항 내지 제21항들 중 어느 하나에 따른 표면 발광 레이저 반도체에 있어서, 상기 추가적 반도체 층(21)의 밴드(band) 갭(gap)이 상기 활성구역(5)의 밴드 (band) 갭(gap)보다 더 큰 것을 특징으로 하는 표면 발광 레이저 반도체.