KR20050081264A - Method of extraction for model parameter - Google Patents

Method of extraction for model parameter Download PDF

Info

Publication number
KR20050081264A
KR20050081264A KR1020040008952A KR20040008952A KR20050081264A KR 20050081264 A KR20050081264 A KR 20050081264A KR 1020040008952 A KR1020040008952 A KR 1020040008952A KR 20040008952 A KR20040008952 A KR 20040008952A KR 20050081264 A KR20050081264 A KR 20050081264A
Authority
KR
South Korea
Prior art keywords
dies
data
physical
current
mosfet
Prior art date
Application number
KR1020040008952A
Other languages
Korean (ko)
Inventor
장용운
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040008952A priority Critical patent/KR20050081264A/en
Publication of KR20050081264A publication Critical patent/KR20050081264A/en

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2601Apparatus or methods therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2607Circuits therefor
    • G01R31/2621Circuits therefor for testing field effect transistors, i.e. FET's

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 티피컬 MOSFET 모델 파라미터 집합 추출 방법에 관한 것으로, 1 또는 2 이상의 웨이퍼에 다이(die)들을 정의하고, 상기 다이 들에 집적회로의 기본 소자들을 제조하는 단계와 상기 다이 들에 제조된 기본 소자들의 전기적 특성들을 측정하는 단계와 상기 측정된 전기적인 특성 데이터 중에서 문턱전압(Vth), 포화전류(IDsat) 및 선형 전류(IDlin)의 데이터들을 통계적으로 분석하여 기본 소자의 종류 및 크기에 따른 산포 곡선을 마련하는 단계와 상기 마련된 산포 곡선에서 문턱전압(Vth), 포화전류(IDsat) 및 선형 전류(IDlin)의 데이터들의 티피컬(typical) 데이터들을 선정하는 단계와 상기 선정된 티피컬 데이터에 일치하는 다이들을 선정하는 단계와 상기 선정된 다이들에서 전류(I)-전압(V) 특성을 측정하여 I-V 특성 곡선을 마련하는 단계와 상기 마련된 I-V 특성 곡선을 목적함수로 하여 I-V 특성 곡선을 가장 잘 재현할 수 있는 모델 파라미터 집합을 추출하는 단계를 구비하는 것을 특징으로 하는 모델 파라미터 추출방법을 제공하는 것이다. 이로써, 이러한 방법으로 추출된 모델 파라미터는 MOSFET 소자의 고집적화에 따른 공정 특성 및 공정 산포의 변화를 정확히 반영하며, 향후 공정을 정확히 예측할 수 있다.The present invention relates to a method for extracting a physical MOSFET model parameter set, comprising: defining dies on one or more wafers, fabricating the basic elements of an integrated circuit on the dies, and the basic fabricated on the dies. Measuring the electrical characteristics of the device and statistically analyze the data of the threshold voltage (V th ), saturation current (I Dsat ) and linear current (I Dlin ) of the measured electrical characteristic data to the type and size of the basic device Preparing a scattering curve according to the step of selecting and selecting physical data of data of a threshold voltage (V th ), a saturation current (I Dsat ), and a linear current (I Dlin ) Selecting dies according to the collected physical data, measuring current (I) -voltage (V) characteristics at the selected dies, and preparing an IV characteristic curve; A by the IV characteristic curve of the objective function to provide a model parameter extraction method comprising the step of extracting model parameters set that can reproduce the IV characteristic curve of the well. In this way, the model parameters extracted in this way accurately reflect the change in process characteristics and process dispersion due to the high integration of MOSFET devices, and can accurately predict future processes.

Description

모델 파라미터 추출방법{METHOD OF EXTRACTION FOR MODEL PARAMETER}      Model Parameter Extraction Method {METHOD OF EXTRACTION FOR MODEL PARAMETER}

본 발명은 티피컬 MOSFET 모델 파라미터 집합 추출 방법에 관한 것으로, 보다 구체적으로, 제조된 모든 다이(die)에서 측정된 전기적인 특성 데이터를 통계적으로 분석한 결과에 따라 MOSFET 소자의 종류와 크기를 대변하는 다이들을 선정하여 I-V 특성을 측정하여 티피컬 MOSFET 모델 파라미터 집합을 추출하는 방법에 관한 것이다.The present invention relates to a method for extracting a physical MOSFET model parameter set, and more particularly, to represent a type and size of a MOSFET device based on a statistical analysis of electrical characteristic data measured on all manufactured dies. A method of selecting dies and measuring IV characteristics to extract a set of physical MOSFET model parameters.

반도체 집적회로를 개발하는 과정에서 설계된 회로가 제대로 동작할 것인지 또 그 성능은 어떻게 될 것인지, 나아가서 통계적으로 그 성능은 어떤 분포와 편차를 보이는지를 미리 시뮬레이션하여 알아보고 그 결과를 설계과정에 피드백하는 것은 현재 반도체 집적회로의 개발에 거의 필수적인 과정이 되고 있다. In the process of developing a semiconductor integrated circuit, whether the designed circuit will function properly and how its performance will be performed, and further, the distribution and deviation of the performance will be statistically simulated in advance, and feedback of the result to the design process is currently It is becoming an almost essential process for the development of semiconductor integrated circuits.

집적회로를 설계할 때, 대부분의 설계자들은 SPICE(Simulation Program with Integrated Circuit Emphasis)로 대표되는 회로 시뮬레이터를 이용하여 설계하려는 회로가, 동작을 할 수 있는지 및 원하는 설계 목표치에 도달하는 지를 SPICE 시뮬레이션을 통하여 쉽게 검증할 수 있다. 더욱이 상기 SPICE를 사용할 수 있는 장치들이 고속화되고 대형화되었기 때문에, 설계하고자 하는 회로들뿐만 아니라 상기 회로들을 모두 포함하는 전체 시스템도 시뮬레이션 하는 것이 그리 어렵지 않게 되었다. 따라서 최근에는 제품의 개발 단계에서부터, 설계하는 회로의 전기적 목표치(electric specification) 외에도 상기 집적회로가 제조되었을 때 나타날 수 있는 산포 특성(dispersion characteristics)을 예측하고, 이를 제어하려고 한다.When designing an integrated circuit, most designers use a circuit simulator represented by Simulation Program with Integrated Circuit Emphasis (SPICE) to determine whether the circuit they are designing is capable of operating and reaching their desired design goals. Easy to verify Moreover, because the devices that can use the SPICE have been speeded up and enlarged, it is not difficult to simulate not only the circuits to be designed, but also the entire system including the circuits. Therefore, in recent years, from the development stage of the product, in addition to the electrical specification (electrical specification) of the circuit to be designed to predict and control the dispersion characteristics (dispersion characteristics) that may appear when the integrated circuit is manufactured.

SPICE는, 단일 소자의 전기적 특성을 나타내는 등가방정식을, 사용되는 소자의 수 및 이들의 전기적 연결을 고려하여, 수학적으로 푸는 일종의 프로그램이다. SPICE 시뮬레이션의 결과에 대한 신뢰성은, 상기 등가방정식에 포함된 모델 파라미터(또는 공정 파라미터) 및 여러 가지 계수들의 데이터들(values)이 정확하게 제공되고 있는가에 의존한다. 따라서 정확하고 예측 가능한 시뮬레이션을 하려면, 반도체 웨이퍼에 집적될 단일 소자들에 대한 모델 파라미터의 집합들이 사전에 정확하게 추출되어 제공되어야 한다. SPICE is a program that mathematically solves an equivalent equation representing the electrical properties of a single device, taking into account the number of devices used and their electrical connections. The reliability of the results of the SPICE simulation depends on whether the model parameters (or process parameters) and the values of the various coefficients included in the equivalent equation are provided correctly. Therefore, for accurate and predictable simulation, a set of model parameters for single devices to be integrated in a semiconductor wafer must be accurately extracted and provided in advance.

그러면, 상기 모델 파라미터의 집합을 추출하는 과정을 MOSFET(Metal Oxide Semiconductor Field Effect Transistor) 소자를 예로 들어 설명하면 다음과 같다. The process of extracting the set of model parameters will now be described by taking a metal oxide semiconductor field effect transistor (MOSFET) device as an example.

도 1은 종래 기술을 이용한 MOSFET 모델 파라미터 집합 추출 방법을 나타내는 신호흐름도(flow-chart)이다.FIG. 1 is a flow chart illustrating a method of extracting a MOSFET model parameter set using a prior art.

도 2는 종래 기술에서 디자인 룰의 소정의 목표치를 만족하는 선택된 다이(die)를 설명하기 위한 개략적인 웨이퍼의 상면도이다.2 is a top view of a schematic wafer for illustrating a selected die that satisfies a predetermined target value of a design rule in the prior art.

도 1 및 도 2를 참조하면, 종래의 방법은,1 and 2, the conventional method,

S100: 웨이퍼(10)에 다이(20)들을 정의하고, 상기 다이(20)들에 MOSFET 소자들을 제조하는 단계; S100: defining dies 20 on a wafer 10, and fabricating MOSFET devices on the dies 20;

S101: 단계(S100)에서 제조된 다이(20)들 중에 임의의 1개의 다이(30)를 선정하는 단계;S101: selecting any one die 30 among the dies 20 manufactured in step S100;

S102: 단계(S101)에서 선정된 다이(30)에서 전기적 특성 데이터를 측정하는 단계;S102: measuring electrical characteristic data at the die 30 selected in step S101;

S103: 단계(S102)에서 측정된 전기적 특성 데이터 중에 문턱전압(Vth) 및 포화전류(IDsat)에 대한 디자인 룰(Design Rule)에서의 데이터들을 선택하는 단계;S103: selecting data in a design rule for a threshold voltage V th and a saturation current I Dsat among the electrical characteristic data measured in step S102;

S104: 단계(S103)에서 선택된 데이터가 상기 디자인 룰의 소정의 목표치를 만족하는 지를 판단하여, 상기 목표치를 만족하지 못한다고 판단한 경우 단계(S101)로 진행하는 단계;S104: Determine whether the data selected in step S103 satisfies a predetermined target value of the design rule, and if it is determined that the target value is not satisfied, proceed to step S101;

S105: 단계(S104)에서 상기 선택된 데이터가 상기 디자인 룰의 소정의 목표치에 도달한다고 판단한 경우, 선정된 다이에 대한 I-V 특성을 측정하여 I-V 특성 곡선을 마련하는 단계;S105: if it is determined in step S104 that the selected data reaches a predetermined target value of the design rule, measuring an I-V characteristic for a selected die to prepare an I-V characteristic curve;

S106: 단계(S105)에서 마련된 I-V 특성 곡선을 이용하여 MOSFET 모델 파라미터 집합을 추출하는 단계를 구비한다.S106: extracting the MOSFET model parameter set using the I-V characteristic curve provided in step S105.

이로써, MOSFET 모델 파라미터 집합을 추출을 완성하게 된다.This completes the extraction of the MOSFET model parameter set.

그리고, 상술한바와 같이, 수많은 다이 중에서 전기적인 특성 데이터가 디자인 룰의 소정의 목표치의 범위를 만족하는 임의의 1개의 다이를 선정하고, 선정된 다이에서 MOSFET 소자의 종류와 크기에 따른 I-V 특성을 측정하여 모델 파라미터를 추출하는 방법이 미국 특허 6,618,837에 개시되어 있다. As described above, any one die whose electrical characteristic data satisfies a predetermined target value range of the design rule is selected from a number of dies, and IV characteristics according to the type and size of the MOSFET element are selected from the selected die. A method of extracting model parameters by measurement is disclosed in US Pat. No. 6,618,837.

그러나, MOSFET 소자가 고집적화 되어 감에 따라서 공정 산포의 영향으로 인해 측정된 전기적인 특성의 산포가 심해지고 있는 시점에서, 수많은 다이 중에서 전기적인 특성 데이터가 디자인 룰의 소정의 목표치의 범위를 만족하는 임의의 1개의 다이를 선택하여 MOSFET 소자의 종류와 크기에 따른 MOSFET 모델 파라미터 집합을 추출하는 방법은 현재 반도체 소자의 특성을 만족하지 못한다.However, as the MOSFET devices become more integrated, the distribution of measured electrical characteristics due to the effect of process dispersion is increasing, and the electrical characteristic data among a large number of dies satisfying the predetermined target range of the design rule. The method of extracting the MOSFET model parameter set according to the type and size of the MOSFET device by selecting one die of does not satisfy the characteristics of the current semiconductor device.

그리고, 이러한 방법으로 추출된 모델 파라미터를 이용하여 설계자가 반도체 회로를 설계 할 경우에, SPICE 시뮬레이션 결과는 회로의 성능을 정확히 예측 할 수 없다. 또한 현재 반도체 소자 특성을 정확히 대변하지 못함으로써, 다음 공정 변화, 즉 도핑 농도 등의 변화를 파라미터로 예측하는 것은 불가능하다.And, when the designer designs the semiconductor circuit using the model parameters extracted in this way, the SPICE simulation results cannot accurately predict the performance of the circuit. In addition, since the current semiconductor device characteristics are not accurately represented, it is impossible to predict a next process change, that is, a change in doping concentration or the like as a parameter.

이를 반영하듯이, "2002 Proceedings of the Fourth IEEE international Caracas Conference"에서 "The influence and modeling of process variation and device mismatch for analog/rf circuit design"의 제목으로 공지된 내용에서 같은 종류 및 크기의 MOSFET 소자라도 채널 길이가 감소함에 따라 같은 die, 같은 길이의 소자라도 미세한 공정 변동에 의한 전기적인 특성의 차이가 크게 발생하고 있음을 시사했다.As a reflection of this, a MOSFET device of the same type and size can be found in the 2002 Proceedings of the Fourth IEEE international Caracas Conference under the heading "The influence and modeling of process variation and device mismatch for analog / rf circuit design." As the channel length decreases, it is suggested that even the same die and the same length device have a large difference in electrical characteristics due to minute process variations.

또한, 기존의 경우, 상기 전기적인 특성을 분석할 때, 문턱전압(Vth) 및 포화전류(Idsat) 특성 만을 사용하였지만, 이러한 특성만으로는 소자의 저항 및 모빌리티(mobility)와 같은 공정 특성을 정확히 대변하지 못하는 단점을 가지고 있다.In addition, in the conventional case, only the threshold voltage (Vth) and saturation current (Idsat) characteristics were used when analyzing the electrical characteristics, but these characteristics alone do not accurately represent process characteristics such as resistance and mobility of the device. It has a disadvantage.

따라서 본 발명의 목적은 공정 특성과 공정 변화를 정확히 대변하는 MOSFET 소자의 종류와 크기에 따른 MOSFET 모델 파라미터 집합을 추출하는 방법을 제공하는 것이다. Accordingly, an object of the present invention is to provide a method for extracting a MOSFET model parameter set according to the type and size of a MOSFET device that accurately represents process characteristics and process changes.

상기 목적을 달성하기 위하여, 본 발명은 1 또는 2 이상의 웨이퍼에 다이(die)들을 정의하고, 상기 다이 들에 집적회로의 기본 소자들을 제조하는 단계와 상기 다이 들에 제조된 기본 소자들의 전기적 특성들을 측정하는 단계와 상기 측정된 전기적인 특성 데이터 중에서 문턱전압(Vth), 포화전류(IDsat) 및 선형 전류(IDlin)의 데이터들을 통계적으로 분석하여 기본 소자의 종류 및 크기에 따른 산포 곡선을 마련하는 단계와 상기 마련된 산포 곡선에서 문턱전압(Vth), 포화전류(IDsat) 및 선형 전류(IDlin)의 데이터들의 티피컬(typical) 데이터들을 선정하는 단계와 상기 선정된 티피컬 데이터에 일치하는 다이들을 선정하는 단계와 상기 선정된 다이들에서 전류(I)-전압(V) 특성을 측정하여 I-V 특성 곡선을 마련하는 단계와 상기 마련된 I-V 특성 곡선을 목적함수로 하여 I-V 특성 곡선을 가장 잘 재현할 수 있는 모델 파라미터 집합을 추출하는 단계를 구비하는 것을 특징으로 하는 모델 파라미터 추출방법을 제공하는 것이다.In order to achieve the above object, the present invention defines dies on one or more wafers, fabricating the basic elements of the integrated circuit in the dies and the electrical characteristics of the basic elements manufactured on the die From the measuring step and the measured electrical characteristic data, data of threshold voltage (V th ), saturation current (I Dsat ), and linear current (I Dlin ) are statistically analyzed to calculate a dispersion curve according to the type and size of the basic device. And selecting the physical data of the data of the threshold voltage V th , the saturation current I Dsat , and the linear current I Dlin in the prepared distribution curve, and selecting the selected physical data. Selecting matching dies, measuring current (I) -voltage (V) characteristics at the selected dies, preparing an IV characteristic curve, and using the prepared IV characteristic curve. And to provide a model parameter extraction method comprising the step of extracting model parameters set that can reproduce the IV characteristic curve of the well.

여기서, 상기 티피컬 MOSFET 모델 파라미터 집합을 추출하는 단계후에 상기 추출된 티피컬 MOSFET 모델 파라미터 집합을 이용하여 디자인 룰의 소정의 목표치를 보정하는 단계를 더 포함하는 것을 특징으로 하는 모델 파라미터 추출방법.And after the extracting the set of physical MOSFET model parameters, correcting a predetermined target value of a design rule by using the extracted set of physical MOSFET model parameters.

이하, 본 발명의 바람직한 실시예를 첨부하는 도면을 참조하여 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings, preferred embodiments of the present invention will be described in detail.

도 3은 본 발명에 따른 티피컬 MOSFET 모델 파라미터 집합 추출 방법을 나타내는 신호흐름도(flow-chart)이다. 3 is a signal flow diagram illustrating a method for extracting a physical MOSFET model parameter set according to the present invention.

도 4는 본 발명에 따른 MOSFET 소자의 종류와 크기에 따라 선택된 다이들을 설명하기 위한 개략적인 웨이퍼의 상면도이다.4 is a top view of a schematic wafer for illustrating dies selected according to the type and size of a MOSFET device in accordance with the present invention.

도 3 및 도 4를 참조하면, 본 발명에 따른 개선된 티피컬 MOSFET 모델 파라미터 집합 추출 방법은, 3 and 4, an improved method of extracting a physical MOSFET model parameter set according to the present invention,

S200: 1 또는 2 이상의 웨이퍼(100)에 다이(110)들을 정의하고, 상기 다이(110)들에 집적회로의 기본 소자들을 제조하는 단계; S200: defining dies 110 on one or more wafers 100, and manufacturing basic elements of an integrated circuit on the dies 110;

S201: 단계(S200)에서 제조된 모든 다이(110)들에 대한 전기적 특성 데이터를 측정하는 단계;S201: measuring electrical property data for all dies 110 manufactured in step S200;

S203: 단계(S201)에서 측정된 전기적 특성 데이터로부터 문턱전압(Vth), 포화전류(IDsat) 및 선형전류(IDlin)에 대한 데이터들을 통계적으로 분석하여 MOSFET의 종류 및 크기에 따른 산포 곡선을 마련하는 단계;S203: Statistically analyze data about threshold voltage (V th ), saturation current (I Dsat ), and linear current (I Dlin ) from the electrical characteristic data measured in step S201, and scatter curve according to MOSFET type and size Providing a step;

S204: 단계(S203)에서 마련된 산포 곡선에서 MOSFET의 종류 및 크기에 따른 티피컬 데이터에 대응하는 다이들(120a, 120b....)을 선정하는 단계; S204: selecting dies 120a, 120b,... Corresponding to the physical data according to the type and size of the MOSFET in the dispersion curve provided in step S203;

S205: 단계(S204)에서, 상기 선정된 다이들(120a, 120b....)에 대한 I-V 특성을 측정하여 I-V 특성 곡선을 마련하는 단계;S205: In step S204, measuring an I-V characteristic for the selected dies 120a, 120b .... to prepare an I-V characteristic curve;

S206: 단계(S205)에서 마련된 I-V 특성 곡선을 이용하여 티피컬 MOSFET 모델 파라미터 집합을 추출하는 단계;S206: extracting a set of physical MOSFET model parameters using the I-V characteristic curve provided in step S205;

S207: 단계(S206)에서 추출된 티피컬 MOSFET 모델 파라미터 집합을 이용하여 디자인 룰의 소정의 목표치를 보정하는 단계를 구비한다. S207: correcting a predetermined target value of the design rule using the set of physical MOSFET model parameters extracted in step S206.

좀더 구체적으로, 측정된 전기적 특성 데이터로부터 문턱전압(Vth)에 대한 데이터들을 통계적으로 분석하여 산포 곡선을 나타내고, 상기 산포 곡선을 통하여 MOSFET의 종류 및 크기에 따른 티피컬 데이터에 대응하는 다이들을 선정하는 것에 대하여 아래에 설명한다.More specifically, the data on the threshold voltage (V th ) is statistically analyzed from the measured electrical characteristic data to display a scatter curve, and the dies corresponding to the physical data according to the type and size of the MOSFET are selected through the scatter curve. This is described below.

도 5는 측정된 전기적 특성 데이터로부터 문턱전압(Vth)에 대한 데이터들을 통계적으로 분석하여 MOSFET 소자의 게이트 길이(Length)/게이트 폭(Width)에 따른 산포 곡선을 나타내는 다이어그램이다.FIG. 5 is a diagram illustrating a dispersion curve according to gate length / gate width of a MOSFET device by statistically analyzing data about a threshold voltage V th from measured electrical characteristic data.

도 5를 참조하면, 모든 다이에서 게이트 길이(Length)가 0.36㎛, 게이트 폭(Width)이 0.18㎛인 MOSFET 소자들의 문턱전압(Vth)을 측정한 데이터들을 통계적인 프로그램을 이용하여 나타낸 산포 곡선이다. 여기서, x축은 문턱전압(Vth)의 데이터를 나타나고 있으며, y축은 다이 개수를 나타내고 있다. 그리고, 상기 산포 곡선의 중심에 표시된 원(circle)은 다수의 문턱전압의 데이터 중에 티피컬 데이터를 표시한 것이다. 그리고, 상기 표시된 티피컬 데이터에서 상기 티피컬 데이터에 해당하는 다이 번호는 후속 단계인 I-V 특성을 측정을 위하여 선정된다.Referring to FIG. 5, a scatter curve showing data of measuring threshold voltages V th of MOSFET devices having a gate length of 0.36 μm and a gate width of 0.18 μm in all dies using a statistical program. to be. Here, the x-axis represents data of the threshold voltage V th , and the y-axis represents the number of dies. In addition, a circle displayed at the center of the scatter curve indicates the physical data among a plurality of threshold voltage data. The die number corresponding to the physical data in the displayed physical data is selected to measure the IV characteristic which is a subsequent step.

도 6은 본 발명에 따른 방법으로 추출한 티피컬 MOSFET 모델 파라미터 집합을 나타낸다. 6 shows a set of physical MOSFET model parameters extracted by the method according to the invention.

도 6을 참조하면, 도 5에서 선정된 다이, 예컨대, 120a 번호의 다이가 선정된다면, 선정된 다이(120a)에서 I-V 특성을 측정하고, I-V 특성 곡선을 마련하여 티피컬 MOSFET 모델 파라미터 집합을 추출한 것을 나타내고 있다. 추출된 티피컬 MOSFET 모델 파라미터의 집합(200)은 물리적인 의미를 가지는 부분(210)과 스파이스 모델식의 계수 부분(220)을 나타내고 있다. Referring to FIG. 6, if a die selected in FIG. 5, for example, a die of 120a number is selected, IV characteristics are measured at the selected die 120a, and an IV characteristic curve is prepared to extract a set of physical MOSFET model parameters. It is shown. The extracted set of physical MOSFET model parameters 200 shows a part 210 having a physical meaning and a coefficient part 220 of a spice model.

상술한 바와 같이, 본 발명에 따른 개선된 티피컬 MOSFET 모델 파라미터 집합 추출 방법은, 종래에 사용된 문턱전압(Vth) 및 포화전류(IDsat) 외에 선형전류(IDlin)를 분석에 사용함으로 공정특성을 정확히 대변할 수 있도록 하였다.As described above, the improved method for extracting a physical MOSFET model parameter set according to the present invention uses the linear current (I Dlin ) in addition to the threshold voltage (V th ) and the saturation current (I Dsat ). The process characteristics can be accurately represented.

그리고, 집적회로의 기본 소자들이 제조된 모든 다이들에 대한 전기적 특성 데이터를 측정하여 통계적으로 분석한 후에, MOSFET 소자의 종류와 크기를 대변하는 다이들을 선정하여 I-V 특성을 측정하여 티피컬 MOSFET 모델 파라미터 집합을 추출하기 때문에 종래의 선정된 임의의 1개의 다이에서 측정된 전기적 특성 데이터가 디자인 룰의 소정의 목표치를 만족하는 지를 판단하는 단계가 필요 없다. 또한, 모든 다이들에 대한 전기적 특성 데이터를 측정하여 통계적으로 분석함으로 인하여 공정 변동을 정확히 대변한다. After measuring and statistically analyzing the electrical characteristic data of all dies manufactured by the basic elements of the integrated circuit, the dies representing the type and size of the MOSFET element were selected to measure IV characteristics by measuring IV characteristics. Since the set is extracted, it is not necessary to determine whether the electrical characteristic data measured at any one conventional die selected satisfies a predetermined target value of the design rule. In addition, the electrical characteristic data for all dies are measured and statistically analyzed to accurately represent process variations.

또한, 디자인 룰의 소정의 목표치를 만족하는 티피컬 MOSFET 모델 파라미터 집합은 향후 공정 개선을 고려하여 물리적인 파라미터를 조정함으로 얻을 수 있다.In addition, a set of physical MOSFET model parameter that satisfies a predetermined target value of the design rule can be obtained by adjusting physical parameters in consideration of future process improvement.

본 발명에 따른 티피컬 MOSFET 모델 파라미터 추출방법은 MOSFET 소자의 고집적화에 따른 공정 특성 및 공정 산포의 변화를 정확히 반영하며, 향후 공정을 정확히 예측할 수 있다.The method of extracting the physical MOSFET model parameter according to the present invention accurately reflects the change in process characteristics and process dispersion due to the high integration of the MOSFET device, and can accurately predict future processes.

상기에서는 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the above has been described with reference to a preferred embodiment of the present invention, those skilled in the art will be variously modified and changed within the scope of the invention without departing from the spirit and scope of the invention described in the claims below. I can understand that you can.

도 1은 종래 기술을 이용한 MOSFET 모델 파라미터 집합 추출 방법을 나타내는 신호흐름도(flow-chart)이다.FIG. 1 is a flow chart illustrating a method of extracting a MOSFET model parameter set using a prior art.

도 2는 종래 기술에서 디자인 룰의 소정의 목표치를 만족하는 선택된 다이(die)를 설명하기 위한 개략적인 웨이퍼의 상면도이다.2 is a top view of a schematic wafer for illustrating a selected die that satisfies a predetermined target value of a design rule in the prior art.

도 3은 본 발명에 따른 티피컬 MOSFET 모델 파라미터 집합 추출 방법을 나타내는 신호흐름도(flow-chart)이다.3 is a signal flow diagram illustrating a method for extracting a physical MOSFET model parameter set according to the present invention.

도 4는 본 발명에 따른 MOSFET 소자의 종류와 크기에 따라 선택된 다이들을 설명하기 위한 개략적인 웨이퍼의 상면도이다.4 is a top view of a schematic wafer for illustrating dies selected according to the type and size of a MOSFET device in accordance with the present invention.

도 5는 측정된 전기적 특성 데이터로부터 문턱전압(Vth)에 대한 데이터들을 통계적으로 분석하여 MOSFET 소자의 게이트 길이(Length)/게이트 폭(Width)에 따른 산포 곡선을 나타내는 다이어그램이다.FIG. 5 is a diagram illustrating a dispersion curve according to gate length / gate width of a MOSFET device by statistically analyzing data about a threshold voltage V th from measured electrical characteristic data.

도 6은 본 발명에 따른 방법으로 추출한 티피컬 MOSFET 모델 파라미터 집합을 나타낸다. 6 shows a set of physical MOSFET model parameters extracted by the method according to the invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

10, 100 : 웨이퍼 20, 110 : 다이 10, 100: wafer 20, 110: die

30, 120a, 120b.... : 선정된 다이 30, 120a, 120b ....: selected dies

Claims (2)

1 또는 2 이상의 웨이퍼에 다이(die)들을 정의하고, 상기 다이 들에 집적회로의 기본 소자들을 제조하는 단계;Defining dies on one or more wafers and fabricating the basic elements of an integrated circuit on the dies; 상기 다이 들에 제조된 기본 소자들의 전기적 특성들을 측정하는 단계;Measuring electrical characteristics of the basic devices fabricated in the dies; 상기 측정된 전기적인 특성 데이터 중에서 문턱전압(Vth), 포화전류(IDsat) 및 선형 전류(IDlin)의 데이터들을 통계적으로 분석하여 기본 소자의 종류 및 크기에 따른 산포 곡선을 마련하는 단계;Statistically analyzing data of a threshold voltage (V th ), a saturation current (I Dsat ), and a linear current (I Dlin ) among the measured electrical characteristic data to prepare a scatter curve according to the type and size of a basic device; 상기 마련된 산포 곡선에서 문턱전압(Vth), 포화전류(IDsat) 및 선형 전류(IDlin)의 데이터들의 티피컬(typical) 데이터들을 선정하는 단계;Selecting physical data of data of a threshold voltage (V th ), a saturation current (I Dsat ), and a linear current (I Dlin ) from the prepared distribution curve; 상기 선정된 티피컬 데이터에 일치하는 다이들을 선정하는 단계;Selecting dies that match the selected medical data; 상기 선정된 다이들에서 전류(I)-전압(V) 특성을 측정하여 I-V 특성 곡선을 마련하는 단계; 및Preparing an I-V characteristic curve by measuring a current (I) -voltage (V) characteristic at the selected dies; And 상기 마련된 I-V 특성 곡선을 목적함수로 하여 I-V 특성 곡선을 가장 잘 재현할 수 있는 모델 파라미터 집합을 추출하는 단계를 구비하는 것을 특징으로 하는 모델 파라미터 추출방법.And extracting a set of model parameters that can best reproduce the I-V characteristic curve by using the prepared I-V characteristic curve as an objective function. 제1항에 있어서, 상기 티피컬 MOSFET 모델 파라미터 집합을 추출하는 단계후에 상기 추출된 티피컬 MOSFET 모델 파라미터 집합을 이용하여 디자인 룰의 소정의 목표치를 보정하는 단계를 더 포함하는 것을 특징으로 하는 모델 파라미터 추출방법.The method of claim 1, further comprising correcting a predetermined target value of a design rule by using the extracted physical MOSFET model parameter set after extracting the physical MOSFET model parameter set. Extraction method.
KR1020040008952A 2004-02-11 2004-02-11 Method of extraction for model parameter KR20050081264A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040008952A KR20050081264A (en) 2004-02-11 2004-02-11 Method of extraction for model parameter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040008952A KR20050081264A (en) 2004-02-11 2004-02-11 Method of extraction for model parameter

Publications (1)

Publication Number Publication Date
KR20050081264A true KR20050081264A (en) 2005-08-19

Family

ID=37267909

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040008952A KR20050081264A (en) 2004-02-11 2004-02-11 Method of extraction for model parameter

Country Status (1)

Country Link
KR (1) KR20050081264A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7617065B2 (en) * 2006-02-10 2009-11-10 Samsung Electronics Co., Ltd. Methodology for estimating statistical distribution characteristics of physical parameters of semiconductor device
CN103177982A (en) * 2011-12-23 2013-06-26 台湾积体电路制造股份有限公司 Monitor test key of epi profile
WO2024059064A1 (en) * 2022-09-14 2024-03-21 Applied Materials, Inc. Generation and utilization of virtual features for process modeling

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7617065B2 (en) * 2006-02-10 2009-11-10 Samsung Electronics Co., Ltd. Methodology for estimating statistical distribution characteristics of physical parameters of semiconductor device
CN103177982A (en) * 2011-12-23 2013-06-26 台湾积体电路制造股份有限公司 Monitor test key of epi profile
KR101348018B1 (en) * 2011-12-23 2014-01-07 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Monitor test key of epi profile
US8906710B2 (en) 2011-12-23 2014-12-09 Taiwan Semiconductor Manufacturing Company, Ltd. Monitor test key of epi profile
US9269641B2 (en) 2011-12-23 2016-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Monitor test key of epi profile
WO2024059064A1 (en) * 2022-09-14 2024-03-21 Applied Materials, Inc. Generation and utilization of virtual features for process modeling

Similar Documents

Publication Publication Date Title
JP4335862B2 (en) Characteristic extraction method and characteristic extraction apparatus for semiconductor integrated circuit
JP4882902B2 (en) Simulation method and program
CN102081686B (en) The modeling method of MOS transistor process corner SPICE model
US10740525B2 (en) Semiconductor device simulation
JP2008027940A (en) Design method for semiconductor integrated circuit and circuit simulation method
KR20010038591A (en) Simplified method for extraction of model parameter set and statistical integrated circuit simulation method using the same
US8204721B2 (en) Apparatus and method for emulation of process variation induced in split process semiconductor wafers
US10713405B2 (en) Parameter generation for semiconductor device trapped-charge modeling
JP2006178907A (en) Circuit simulation method and device
JP2001035930A (en) Characteristic extractor, characteristic evaluator and semiconductor device
US10068038B2 (en) Semiconductor process simulation device and simulation method thereof
CN101957883A (en) Method for establishing field-effect transistor noise model
WO2012081158A1 (en) Circuit simulation method and semiconductor integrated circuit
KR20080020417A (en) Spice model extraction for cmos devices
US8275596B2 (en) Method for robust statistical semiconductor device modeling
KR20050081264A (en) Method of extraction for model parameter
CN105226054A (en) A kind of general mismatch model and extracting method thereof
CN108763830B (en) Flicker noise model of semiconductor device and extraction method thereof
CN107292026A (en) A kind of technological parameter fluctuation causes the method for estimation of MOSFET performance changes
JP3420102B2 (en) Model parameter extraction method
KR20040080915A (en) Circuit simulation for a circuit including transistors
US20060190863A1 (en) Method for improving accuracy of MOSFET models used in circuit simulation integrated circuits
CN113408231B (en) Degradation simulation model building method
CN108875200B (en) General WPE optimization model and extraction method thereof
KR100403624B1 (en) A proved extraction method for model parameter of SPICE

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination