KR20050076702A - 멀티프로세서 시스템에서의 데이터 전송 방법과, 그방법을 수행하는 멀티프로세서 및 프로세서 - Google Patents

멀티프로세서 시스템에서의 데이터 전송 방법과, 그방법을 수행하는 멀티프로세서 및 프로세서 Download PDF

Info

Publication number
KR20050076702A
KR20050076702A KR1020050005397A KR20050005397A KR20050076702A KR 20050076702 A KR20050076702 A KR 20050076702A KR 1020050005397 A KR1020050005397 A KR 1020050005397A KR 20050005397 A KR20050005397 A KR 20050005397A KR 20050076702 A KR20050076702 A KR 20050076702A
Authority
KR
South Korea
Prior art keywords
processor
function
delegating
delegate
execution
Prior art date
Application number
KR1020050005397A
Other languages
English (en)
Inventor
드레스뀌르브노아
쁠리쏘노프레데릭
꼴라이띠스마리-쟝
Original Assignee
톰슨 라이센싱 에스.에이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 톰슨 라이센싱 에스.에이. filed Critical 톰슨 라이센싱 에스.에이.
Publication of KR20050076702A publication Critical patent/KR20050076702A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/3012—Organisation of register space, e.g. banked or distributed register file
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/3012—Organisation of register space, e.g. banked or distributed register file
    • G06F9/30123—Organisation of register space, e.g. banked or distributed register file according to context, e.g. thread buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3877—Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor
    • G06F9/3879—Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor for non-native instruction execution, e.g. executing a command; for Java instruction set

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)
  • Advance Control (AREA)

Abstract

본 발명은 함수 식별자와 이 함수와 관련된 실행 매개변수에 기초하여 이들 함수를 실행하는 델리게이트 프로세서(202)에 함수의 실행을 요구하는 델리게이팅 프로세서(200)의 데이터 전송 방법에 관한 것이고, 상기 식별자와 상기 매개변수들은 델리게이팅 프로세서(200)에 의해 제공되고, 델리게이팅 프로세서(200)가 델리게이트 프로세서(202)의 내부 레지스터 뱅크(216)를 엑시스하여 이들 레지스터에 다른 함수의 델리게이트 프로세서에 의한 실행과 동시에 실행되는 함수와 관련된 매개변수를 저장하는 특징을 갖는다.

Description

멀티프로세서 시스템에서의 데이터 전송 방법과, 그 방법을 수행하는 멀티프로세서 및 프로세서{METHOD FOR TRANSFERRING DATA IN A MULTIPROCESSOR SYSTEM, MULTIPROCESSOR SYSTEM AND PROCESSOR CARRYING OUT THIS METHOD}
본 발명은 멀티프로세서 시스템에서의 데이터 전송 방법, 및 이 방법을 구현하는 멀티프로세서 시스템과 프로세서에 관한 것이고, 특히 멀티미디어 데이터의 프로세싱에 관한 것이다.
멀티프로세서 시스템은 복수의 프로세서와 이 프로세서들 간의 데이터 전송 수단을 포함한다. 멀티프로세서 시스템의 알려진 예에 따르면, 델리게이팅 프로세서로 알려진, 첨부된 도 1에 도시된 바와 같은, 프로세서(100)는 예를 들어, 전체 프로그램의 실행을 가속화하도록 델리게이트 프로세서로 알려진 제2 프로세서(102)에 의해 실행되는 함수를 이용하여 프로그램을 실행한다.
이 멀티프로세서 시스템에서, 각각의 프로세서는 각각의 함수를 형성하는 명령을 실행하기 위한 필수 내부 레지스터를 포함한다. 일반적으로, 이 레지스터의 세트는 데이터 프로세싱을 위한 프로그램 카운터, 스택 포인터, 상태 레지스터, 및 워크(work) 레지스터를 포함한다.
게다가, 델리게이팅 프로세서(100)는 함수의 실행을 위한 필수 데이터의 베이스(110)를 구축하여 델리게이트 프로세서(102)로 함수의 실행에 대한 절차를 구현하고, 상기 베이스(110)는 베이스가 통신 버스(104)를 통해 연결되는 델리게이팅 프로세서(100)와 델리게이트 프로세서(102) 사이에 위치한다.
다른 변형에 따르면, 버스(104)는 델리게이팅 프로세서(100)의 내부에 있고, 그리고/또는 버스는 복수의 델리게이팅 프로세서(도시되지 않음)를 베이스(110)와 델리게이트 프로세서(102)에 연결한다.
게다가, 베이스(110)는 다음과 같은 다른 전자 컴포넌트를 이용해 생성될 수 있다:
- 델리게이팅 프로세서(100)와 델리게이트 프로세서(102) 사이에 공유된, SRAM(static random access memory 유형), 디스크, 또는 플래시 메모리의 버퍼 메모리.
- 도착한 순서에 따라 데이터를 프로세싱하는 통신 디바이스 또는 FIFO(first in first out).
- 시리얼 통신 디바이스 등의 다른 통신 수단
그후 델리게이트 프로세서(102)는 데이터베이스(110)에 엑세싱하여, 예를 들어, 실행될 함수를 식별하기 위해 델리게이트 프로세서(102)의 내부 함수 디코더(106)에 의해 프로세싱되는 심볼 또는 어드레스를 추출한다. 내부 함수 디코더(106)는 델리게이트 프로세서(102)가 실행할 수 있는 모든 함수들을 포함하는 외부 메모리(108)에 호출되는 함수를 식별할 수 있다.
이어서, 델리게이트 프로세서(102)는 그후 베이스(110)를 참조하여, 호출된 함수의 실행에 필요한 매개변수를 획득하고, 상기 매개변수는 그후 내부 메모리(112)에 저장된다.
최종적으로, 호출된 함수는 그후 이 메모리(112)에서 그 자체로 실행되고, 그 결과를 제공할 수 있다.
종래 기술을 따르는 멀티프로세서 시스템은 표준 전자 컴포넌트-프로세서, 버스, 데이터베이스-를 이용하는 장점, 즉, 멀티프로세서 시스템에서 이용되는데 수정을 요구하지 않는 장점을 가지는 것으로 나타난다. 즉, 멀티프로세서 시스템은 시스템에 포함된 프로세서에 특정적인 프로세싱 능력을 조합할 수 있다.
그러나, 본 발명은 알려진 멀티프로세서 시스템이 상당한 양의 데이터 엑세스 동작을 요구하는 단점을 가짐에 주목한 결과이다. 예를 들어, 델리게이팅 프로세서(100)와 델리게이트 프로세서(102) 사이의 데이터 전송은 명시적으로 다음의 단계들을 포함한다:
- 델리게이트 프로세서(102)에 의한 함수의 실행에 필요한 매개변수를 델리게이팅 프로세서(100)에 의해 베이스(110)로 전송.
- 델리게이트 프로세서(102)에 의한 함수의 실행에 요구를 델리게이팅 프로세서(100)에 의해 베이스(110)로 전송.
- 함수의 실행을 구현하는 요구가 있는지를 결정하기 위해 델리게이트 프로세서(100)에 의한 베이스(110)로의 엑세싱.
이어서, 델리게이트 프로세서(102)는, 예를 들어, 메모리(108)에 저장된 함수중 하나의 어드레스 또는 이 함수에 특정한 심볼 형태로, 베이스(110) 내에서 이런 실행 요구를 찾으면, 이 함수를 실행한다.
이 목적을 위해, 이 함수의 실행이 시작될 때, 델리게이트 프로세서(102)는 베이스(110)를 다시 참조하여, 델리게이팅 프로세서(100)에 의해 이미 전송된 매개변수를 엑세싱해야 한다.
이 단점은 실행 프로그램이 데이터를 델리게이팅 프로세서(100)와 델리게이트 프로세서(102) 사이에 전달하도록 하는 수많은 엑세스 명령(판독 또는 기록)을 포함하기 때문에 복잡하고 길이가 길어지는 것이다.
예를 들어, 멀티프로세서 시스템에 의한 멀티미디어 데이터(이미지, 오디오, 비디오)의 프로세싱은 그것이 종종 실시간으로 구현될 때, 매우 빠른 실행을 요구하는 어플리케이션이다.
이 경우에, 델리게이팅 프로세서(100)는 다른 구성요소들 중에서 프로세싱될 픽셀과 이 픽셀에 관련된 값의 프로세싱 매개변수(예를 들어, 밝기 및 색)에 대응하는 메모리 어드레스를 포함하는 데이터 베이스(110)를 구축하여 델리케이트 프로세서(102)가 함수를 실행하게 한다.
따라서, 비디오 사용에 대해, 함수 실행 시간의 대략 10% 내지 15%가 데이터 검색에 요구되는 것으로 나타나며, 이 검색 시간은 따라서 연산의 관점에서 "비효율적 시간" 또는 "오버헤드"라 불린다.
본 발명은 델리게이트 프로세서가 델리게이트 프로세서에 의해 명령된 함수의 실행에 필요한 데이터를 엑세싱하기 위한 시간을 감소시켜 상술된 단점중 적어도 하나를 극복하는 것이 목표이다.
이 이유로, 본 발명은 함수 식별자와 이 함수와 관련된 실행 매개변수에 기초하여 함수의 실행을 요구하는 델리게이팅 프로세서로부터 이 함수들을 실행하는 델리게이트 프로세서로 데이터를 전송하는 방법에 관한 것이고, 상기 식별자와 상기 매개변수들은 델리게이팅 프로세서에 의해 제공되며, 델리게이팅 프로세서가 델리게이트 프로세서의 내부 레지스터 뱅크를 엑세싱하여 다른 함수의 델리게이트 프로세서에 의한 실행과 동시적에 실행되는 함수와 관련된 매개변수를 레지스터에 저장하는 것을 특징으로 한다.
따라서, 본 발명에 따르면, 멀티프로세서 시스템에 의한 프로그램 실행 속도가 증가한다. 사실, 델리게이트 프로세서가 델리게이팅 프로세서에 의해 요구된 함수의 실행을 시작할 때, 델리게이트 프로세서는 내부 레지스터 뱅크에 이미 위치되 있는 함수와 관련된 매개변수를 즉시 엑세싱한다.
즉, 함수 실행에 대한 외부 매개변수 판독과 관련된 "오버헤드"가 더이상 없게된다.
따라서, 델리게이팅 프로세서와 델리게이트 프로세서를 호출하는 함수와 프로그램은 델리게이트 프로세서에 의해 실행되는 함수와 관련된 매개변수의 참조에 관한 명령의 부재로 인해 빨리 구축되고 짧아진다.
일 실시예에서, 델리게이팅 프로세서는 데이터 저장을 위해 이 델리게이팅 프로세서에 배타적으로 할당된 내부 레지스터를 엑세싱한다.
일 실시예에 따르면, 델리게이트 프로세서의 내부 제어기는 델리게이팅 프로세서에 레지스터 뱅크의 레지스터 또는 메모리 공간의 할당을 명한다.
일 실시예에서는, 메모리 공간의 할당 이전에, 델리게이팅 프로세서는 델리게이트 프로세서에 의한 메모리 공간의 할당을 요구하여 함수를 실행하는데 필요한 매개변수를 저장한다.
일 실시예에 따르면, 제어기가 메모리 공간을 델리게이팅 프로세서에 할당할 때, 이 제어기는 델리게이팅 프로세서에 할당된 메모리 공간 식별자를 송신하고, 그후 이 프로세서는 함수의 실행에 대한 매개변수를 할당된 메모리 공간에 전송한다.
일 실시예에서, 델리게이팅 프로세서는 요구된 함수를 식별하는 데이터를 델리게이트 프로세서와 델리게이팅 프로세서 사이의 FIFO 램 등의 매개 수단에 전송한다.
일 실시예에 따르면, 델리게이트 프로세서의 내부 레지스터 뱅크는 적어도 하나의 다음 특징을 갖는 레지스터 서브-세트를 포함하는 메모리이다:
- 각각의 레지스터 서브-세트는 자신의 판독 및 기록 포트를 갖는다.
- 각각의 레지스터 세브-세트는 같은 양의 레지스터를 갖고, 델리게이트 프로세서가 실행할 수 있는 모든 함수를 실행하는기 위한 델리게이트 프로세서의 동작에 필요한 모든 레지스터를 포함한다.
- 각각의 서브-세트는 델리게이팅 프로세서 또는 델리게이트 프로세서와 통신할 수 있다.
일 실시예에서, 매개변수는 델리게이트 프로세서 또는 델리게이팅 프로세서에 의해 실행되는 상이한 데이터 프로세싱 동작에 필요한 워크 레지스터를 포함하는 레지스터에 저장된다.
본 발명은 또한 함수 식별자와 함수 및 그 관련된 실행 매개변수에 기초하여 함수를 실행하는 델리게이트 프로세서에 의한 함수의 실행을 요구할 수 있는 최소한 하나의 델리게이팅 프로세서를 포함하는 멀티프로세서 시스템에 관한 것이며, 상기 식별자와 매개변수들은 델리게이팅 프로세서에 의해 제공되고, 델리게이팅 프로세서는 델리게이팅 프로세서가 적어도 하나의 상술된 실시예에 순응하는 방법에 따라 다른 함수의 델리게이트 프로세서에 의한 실행과 동시에 실행되는 함수와 관련된 매개변수를 이 내부 레지스터에 저장하도록 델리게이트 프로세서의 내부 레지스터 뱅크를 엑세싱하는 수단을 포함하는 특징을 가진다.
일 실시예에서, 멀티프로세서 시스템은 같은 델리게이트 마이크로프로세서에 연결된 복수의 델리게이팅 마이크로프로세서를 포함한다.
본 발명은 또한 함수 식별자 및 이 함수와 관련된 실행 매개변수에 기초하여 함수를 실행할 수 있는 델리게이트 프로세서에 관한 것이며, 상기 식별자와 매개변수들은 델리게이팅 프로세서에 의해 제공되고, 델리게이팅 프로세서는 델리게이팅 프로세서가 상술된 실시예중 적어도 하나에 순응하는 방법에 따라 다른 함수의 델리게이트 프로세서에 의한 실행과 동시에 함수와 관련된 매개변수를 저장하도록 상기 델리게이트 프로세서의 내부 레지스터 뱅크를 엑세싱하는 수단을 포함하는 특징을 갖는다.
본 발명의 특징과 이점은 도면을 참조하여 후술된 설명적이고 비한정적인 설명으로 나타난다.
본 발명의 바람직한 실시예에서, 델리게이트 프로세서(202)(도 2)는 기록 모드에서 기록 포트(220)를 통해 그리고 판독 모드에서 판독 포트(218)를 통해 델리게이트 프로세서(202)의 명령에 의해 엑세싱될 수 있는 내부 레지스터 뱅크(216)를 포함한다.
이 레지스터 뱅크(216)는 또한 기록 모드에서 기록 포트(212)를 통해 그리고 판독 모드에서 다음과 같은 포트(214)를 통해 델리게이팅 프로세서(200)에 의해 엑세싱될 수 있다:
- 델리게이팅 프로세서(200)에 내장 또는 외장될 수 있고, 또한 다른 프로세서(도시되지 않음)와 연결될 수 있는 통신 버스(204), 및
- 버스(204) 상에서 데이터를 송수신하는, 델리게이트 프로세서(202)에 내장된 인터페이스(210)
뱅크(216)는 제어기(222)에 의해 제어되고, 델리게이트 프로세서(202)에 내장된다. 이 제어기는 뱅크(216) 내의 명확히 식별된 메모리 공간을 델리게이트 프로세서(202)와 델리게이팅 프로세서(200)에 할당하여, 이 2개의 프로세서는 뱅크(216)에서 병렬로 동작될 수 있다.
이 바람직한 실시예에서, 레지스터 뱅크(216)는 메모리 공간 EM0(310)(도 3), EM1(311),..., EMj(300), EM(j+1)(301),...,EMi(302),..., EMn(304)를 포함하고, 각각의 메모리 공간은 델리게이트 프로세서가 각각의 메모리 공간에서 모든 함수를 실행하도록 하는 독립적인 레지스터의 세트이다.
따라서 각각의 메모리 공간은 델리게이트 프로세서(202) 또는 델리게이팅 프로세서(200)에 의해 실행되는 상이한 데이터 프로세싱 동작에 필요한 워크 레지스터를 포함한다. 게다가, 각각의 메모리 공간은 자신의 판독 및 기록 포트를 가진다.
이용된 프로세서의 현재 전송 레이트 능력에 적응된 구현 예에서, 특히 화상 프로세싱 도메인에서, 뱅크(216)는 각각 16개의 레지스터를 포함하는 4개의 부를 포함하여, 64개의 레지스터를 구성한다.
따라서, 델리게이트 프로세서와 델리게이팅 프로세서는 항상 제어기(222)를 이용하여 상이한 메모리 공간에서 동작하고, 토큰 링 버퍼 메모리 순서로 메모리 공간을 할당함으로써 할당 충돌을 예방한다.
도 3에 도시된 바와 같이, 델리게이트 프로세서(202)는 메모리 공간(300) EMj에서 기록 및 판독 포트(306)를 통해 함수를 실행하고, 델리게이팅 프로세서(200)는 기록 및 판독 포트(308)를 통해 메모리 공간(302) EMi에서 다른 함수의 실행에 필요한 매개변수를 기록한다.
따라서 본 발명의 이점중 하나는 즉, 함수의 실행에 필요한 매개변수가 레지스터 뱅크(216) 내에 델리게이팅 프로세서(200)에 의해 이미 저장됐을 때, 델리게이트 프로세서(202)가 함수의 실행에 필요한 매개변수로의 직접적인 엑세싱을 갖는 것이다.
즉, 델리게이트 프로세서(202)는 외부 베이스에서 이 매개변수를 엑세싱할 필요가 없어, 데이터 참조 기간을 상당히 감소시키다.
FIFO 베이스(217)는 델리게이트 프로세서에 실행되는 함수를 나타내는 데이터가 전송되도록 델리게이팅 프로세서(200)에 의해 이용된다.
사실, 델리게이팅 프로세서(200)와 델리게이트 프로세서(202)는 예를 들어, 실행될 함수의 심볼 표시의 수단 또는 델리게이트 프로세서(200)의 외부에 있는 메모리(208) 내에 함수의 명시적 어드레스로 실행될 함수를 나타내는 데이터를 해석할 수 있다. 이 경우에, 상기 데이터는 델리게이트 프로세서(202)의 디코딩 수단(206)을 이용해 디코딩된다.
따라서, 델리게이트 프로세서(202)는 새로운 함수를 구현할 가능성을 가질 때 함수를 실행한다. 이 경우에, 프로세서(202)는 FIFO 베이스(217)를 엑세싱하고, 실행될 함수를 결정하며, 동시에 레지스터 뱅크(216) 내의 메모리 공간 할당을 수정하여, 이 함수에 할당된 새로운 메모리 공간이 새로운 함수를 실행하는데 필요한 매개변수가 저장된 메모리 공간에 대응하게 한다.
본 발명의 이런 바람직한 실시예에서, 델리게이팅 프로세서(200)가 델리게이트 프로세서(202)에 의해 실행되는 함수를 요구할 때, 데이터 전송 방법은 다음의 2개의 단계로 구현된다(도 2 및 도 3):
- 제1 단계에 따르면, 델리게이팅 프로세서(200)는 델리게이트 프로세서(202)에 의해 실행되길 원하고 이 함수가 델리게이트 프로세서(202)의 임의의 연산 활동을 간섭하지 않고 실행되도록 요구하는 함수의 실시예에 필요한 매개변수를 전송한다.
그렇게 하기 위해 델리게이팅 프로세서(200)는 메모리 공간이 그 레지스터 뱅크(216) 내의 델리게이트 프로세서(202)의 인터페이스(210)로부터 할당되도록 요구하고 데이터 버스(204)로 부터의 응답을 기다린다.
인터페이스(210)는 뱅크(216) 내의 메모리 공간의 할당을 요구하는 제어기(222)에 메시지(224)를 전송된다.
이러한 할당이 가능할 때, 제어기는 델리게이팅 프로세서(200)에 할당된 메모리 공간 식별자(226), 예를 들어, EMi(302)를 전송한다.
이 식별자를 이용하여, 델리게이팅 프로세서(200)는 인터페이스(210)와 기록 및 판독 포트(212/214)를 통해 할당된 메모리 공간 EMi(302)으로 이 함수의 실행에 필요한 매개변수를 기록한다.
그후 프로세서(200)는 실행될 함수를 나타내는 데이터, 예를 들어, 상기 함수의 심볼 표시 또는 메모리(208)로부터의 어드레스중 하나를 FIFO 베이스(217)에 전송한다.
- 제2 단계에 따르면, 델리게이트 프로세서(200)가 델리게이트 프로세서(200)에 의해 요구되는 새로운 함수를 실행하도록 준비됐을 때, 델리게이트 프로세서(202)는 자신을 이 새로운 함수에 대한 할당된 메모리 공간, 즉, EMi(302)에 기록된 매개변수를 이용하여 델리게이팅 프로세서(200)에 의해 요구되는 함수를 형성하는 명령 시리즈의 시작 부분에 위치시킴으로써, 델리게이팅 프로세서는 즉시 함수의 실행을 시작할 수 있다.
본 발명의 이런 바람직한 실시예에서, 메모리 공간은 다음의 방식으로 제어기(222)에 의해 할당된다:
델리게이트 프로세서(202)가 인에이블링될 때, 어느 메모리 공간도 델리게이팅 프로세서(200)나 델리게이트 프로세서(202)에 할당되지 않는다.
델리게이팅 프로세서(200)가 메모리 공간의 초기 할당을 요구할 때, 제1 메모리 공간 EM0(310)이 할당된다. 그후 EMi(302) 메모리 공간이 할당된 후에, 델리게이팅 프로세서(200)가 새로운 메모리 공간 할당을 요구할 때, 제어기는 그것에게 메모리 공간(303){EM(i+1) 내지 n}을 할당하는데, 여기서 n은 이 새로운 메모리 공간{EM(i+1) 또는 EM0}이 델리게이트 프로세서(202)에 의해 이미 이용된 곳을 제외한 전체 수이다.
이 후자의 경우에, 델리게이팅 프로세서(200)는 이 새로운 메모리 공간{EM(i+1), 또는 i=n+1일 때 EM0}이 사용가능해 질 때까지 기다린다.
본 발명은 일부 변형을 구현한다. 특히, 일 변형에서, 일부 델리게이팅 프로세서는 동시에 프로세서(202)의 내부 레지스터를 엑세싱한다.
본 발명은 멀티프로세서 시스템의 데이터 전송 방법, 및 이 방법을 구현하는 멀티프로세서 시스템과 프로세서, 특히 멀티미디어 데이터의 프로세싱 방법을 제공한다.
도 1은 후술되는 바와 같이 종래 기술에 따른 멀티프로세서 시스템에서의 데이터 전송을 개요적으로 나타낸다.
도 2는 본 발명에 따른 멀티프로세서 시스템에서의 데이터 전송을 개요적으로 나타낸다.
도 3은 본 발명에 따른 델리게이트 프로세서의 레지스터 뱅크 구조를 나타낸다.
*도면의 주요부분에 대한 부호의 설명*
100: 프로세서
102: 델리게이트 프로세서
104: 버스
110: 베이스
112: 메모리

Claims (11)

  1. 함수의 실행을 요구하는 델리게이팅 프로세서(200)로부터 함수 식별자와 상기 함수와 관련된 실행 매개변수에 기초하여 상기 함수를 실행하는 델리게이트 프로세서(202)로 데이터를 전송하며, 상기 식별자와 상기 매개변수들이 상기 델리게이팅 프로세서에 의해 제공되는 방법에 있어서,
    상기 델리게이팅 프로세서(200)가 다른 함수의 상기 델리게이트 프로세서에 의한 실행과 동시에 실행될 함수와 관련된 상기 매개변수를 상기 레지스터(EM0(310), EM1(311),.., EMj(300), EM(j+1)(301),.., EMi(302),..,EMn(304))에 저장하도록 상기 델리게이트 프로세서(202)의 내부 레지스터 뱅크(216)(EM0(310), EM1(311),.., EMj(300), EM(j+1)(301),.., EMi(302),..,EMn(304))를 엑세싱하는 것을 특징으로 하는 방법.
  2. 제1항에 있어서, 상기 델리게이팅 프로세서(200)는 데이터 저장을 위해 상기 델리게이팅 프로세서에 배타적으로 할당된 내부 레지스터(EM0(310), EM1(311),.., EMj(300), EM(j+1)(301),.., EMi(302),..,EMn(304))를 엑세싱하는 것을 특징으로 하는 방법.
  3. 제1항에 있어서, 상기 델리게이트 프로세서(202)의 내부 제어기(222)는 상기 델리게이팅 프로세서(200)에 상기 레지스터 뱅크의 상기 레지스터(EM0(310), EM1(311),.., EMj(300), EM(j+1)(301),.., EMi(302),..,EMn(304))의 할당을 명령하는 것을 특징으로 하는 방법.
  4. 제3항에 있어서, 메모리 공간의 상기 할당 이전에, 상기 델리게이팅 프로세서(200)는 함수의 실행에 필요한 매개변수를 저장하도록 상기 델리게이트 프로세서(202)의 상기 제어기(222)로부터의 메모리 공간(EM0(310), EM1(311),.., EMj(300), EM(j+1)(301),.., EMi(302),..,EMn(304))의 할당을 요구하는 것을 특징으로 하는 방법.
  5. 제4항에 있어서, 상기 제어기(222)가 메모리 공간(EM0(310), EM1(311),.., EMj(300), EM(j+1)(301),.., EMi(302),..,EMn(304))을 상기 델리게이팅 프로세서(200)에 할당할 때, 상기 제어기(222)는 상기 델리게이팅 프로세서(200)에 할당된 메모리 공간 식별자(226)를 송신한 후에 상기 할당된 메모리 공간에 함수의 실행을 위한 상기 매개변수를 전송하는 것을 특징으로 하는 방법.
  6. 제1항에 있어서, 상기 델리게이팅 프로세서(200)는 FIFO 램 등의 상기 델리게이트 프로세서(202)와 상기 델리게이팅 프로세서(200) 사이에 놓여진 수단(217)에 요구된 상기 함수를 식별하는 데이터를 전송하는 것을 특징으로 하는 방법.
  7. 제1항에 있어서, 상기 델리게이트 프로세서(202)의 상기 내부 레지스터 뱅크(216)(EM0(310), EM1(311),.., EMj(300), EM(j+1)(301),.., EMi(302),..,EMn(304))는 레지스터 서브-세트를 포함하는 메모리이고,
    상기 레지스터 서브-세트는,
    자신의 기록 및 판독 포트를 갖고,
    같은 양의 레지스터를 갖고 상기 델리게이트 프로세서가 실행할 수 있는 모든 함수의 실행을 위한 상기 델리게이트 프로세서의 상기 동작에 필요한 모든 상기 레지스터를 포함하고,
    상기 델리게이팅 프로세서 또는 상기 델리게이트 프로세서와 통신할 수 있다는
    특징중 적어도 하나를 포함하는 것을 특징으로 하는 방법.
  8. 제1항에 있어서, 상기 매개변수는 상기 델리게이트 프로세서 또는 상기 델리게이팅 프로세서에 의해 실행되는 상기 상이한 데이터 프로세싱 동작에 필요한 워크(work) 레지스터를 포함하는 상기 레지스터(EM0(310), EM1(311),.., EMj(300), EM(j+1)(301),.., EMi(302),..,EMn(304))에 저장되는 것을 특징으로 하는 방법.
  9. 함수 식별자 및 상기 함수와 관련된 실행 매개변수에 기초하여 상기 함수를 실행하는 델리게이트 프로세서(202)로 상기 함수의 실행을 요구할 수 있는 적어도 하나의 델리게이팅 프로세서(200)를 포함하며, 상기 식별자와 상기 매개변수가 상기 델리게이팅 프로세서(200)에 의해 제공되는 멀티프로세서 시스템에 있어서,
    상기 델리게이팅 프로세서(200)가 제1항 내지 제8항중 적어도 하나를 따르는 방법에 따라 다른 함수의 상기 델리게이트 프로세서(200)에 의한 실행과 동시에 실행되는 함수와 관련된 상기 매개변수를 상기 내부 레지스터(EM0(310), EM1(311),.., EMj(300), EM(j+1)(301),.., EMi(302),..,EMn(304))에 저장하도록 상기 델리게이트 프로세서(202)의 내부 레지스터 뱅크(216)(EM0(310), EM1(311),.., EMj(300), EM(j+1)(301),.., EMi(302),..,EMn(304))를 엑세싱하기 위한 수단을 포함하는 것을 특징으로 하는 멀티프로세서 시스템
  10. 제9항에 있어서, 다수의 델리게이팅 마이크로프로세서들은 상기 동일한 델리게이트 마이크로프로세서와 접속하는 것을 특징으로 하는 멀티프로세서 시스템.
  11. 함수 식별자와 상기 함수와 관련된 실행 매개변수에 기초하여 상기 함수를 실행할 수 있으며, 상기 식별자와 상기 매개변수들이 델리게이팅 프로세서(200)에 의해 제공되는 델리게이트 프로세서(202)에 있어서,
    상기 델리게이팅 프로세서(200)는 델리게이팅 프로세서가 청구항 제1항 내지 제8항중 하나에 순응하는 방법에 따라 다른 함수의, 델리게이트 프로세서에 의한, 실행과 동시에 함수와 관련된 매개변수들을 저장하도록 상기 델리게이트 프로세서의 내부 레지스터 뱅크(216)를 엑세싱하도록 하는 수단을 포함하는 것을 특징으로 하는 델리게이트 프로세서(202).
KR1020050005397A 2004-01-21 2005-01-20 멀티프로세서 시스템에서의 데이터 전송 방법과, 그방법을 수행하는 멀티프로세서 및 프로세서 KR20050076702A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0400528A FR2865291A1 (fr) 2004-01-21 2004-01-21 Procede de transfert de donnees dans un systeme multiprocesseur, systeme multiprocesseur et processeur mettant en oeuvre ce procede
FR0400528 2004-01-21

Publications (1)

Publication Number Publication Date
KR20050076702A true KR20050076702A (ko) 2005-07-26

Family

ID=34630653

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050005397A KR20050076702A (ko) 2004-01-21 2005-01-20 멀티프로세서 시스템에서의 데이터 전송 방법과, 그방법을 수행하는 멀티프로세서 및 프로세서

Country Status (7)

Country Link
US (1) US20050172104A1 (ko)
EP (1) EP1557755A1 (ko)
JP (1) JP2005209206A (ko)
KR (1) KR20050076702A (ko)
CN (1) CN1645351A (ko)
FR (1) FR2865291A1 (ko)
MX (1) MXPA05000788A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100759110B1 (ko) * 2006-10-26 2007-09-19 이상만 플로워용 방진장치

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7865697B2 (en) * 2008-02-27 2011-01-04 International Business Machines Corporation Apparatus for and method of processor to processor communication for coprocessor functionality activation
US8803897B2 (en) * 2009-09-03 2014-08-12 Advanced Micro Devices, Inc. Internal, processing-unit memory for general-purpose use
CN102539864B (zh) * 2010-12-31 2016-01-20 北京普源精电科技有限公司 数字示波器及信号测量方法
CN102693210B (zh) * 2011-03-21 2017-03-01 中兴通讯股份有限公司 一种处理器间传递参数的方法及装置
US8880811B2 (en) * 2011-06-27 2014-11-04 Intel Mobile Communications GmbH Data processing device and data processing arrangement for accelerating buffer synchronization
EP3803745B1 (fr) * 2018-06-06 2022-11-16 Enrico Maim Système transactionnel sécurisé dans une architecture p2p

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4648034A (en) * 1984-08-27 1987-03-03 Zilog, Inc. Busy signal interface between master and slave processors in a computer system
US5038282A (en) * 1988-05-11 1991-08-06 Massachusetts Institute Of Technology Synchronous processor with simultaneous instruction processing and data transfer
US5388841A (en) * 1992-01-30 1995-02-14 A/N Inc. External memory system having programmable graphics processor for use in a video game system or the like
US6134653A (en) * 1998-04-22 2000-10-17 Transwitch Corp. RISC processor architecture with high performance context switching in which one context can be loaded by a co-processor while another context is being accessed by an arithmetic logic unit
US6397240B1 (en) * 1999-02-18 2002-05-28 Agere Systems Guardian Corp. Programmable accelerator for a programmable processor system
JP3327283B2 (ja) * 2000-03-10 2002-09-24 ヤマハ株式会社 ディジタルシグナルプロセッサ
US6822959B2 (en) * 2000-07-31 2004-11-23 Mindspeed Technologies, Inc. Enhancing performance by pre-fetching and caching data directly in a communication processor's register set
US6957326B1 (en) * 2001-06-28 2005-10-18 Turin Networks Methods and apparatuses for executing threads

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100759110B1 (ko) * 2006-10-26 2007-09-19 이상만 플로워용 방진장치

Also Published As

Publication number Publication date
FR2865291A1 (fr) 2005-07-22
JP2005209206A (ja) 2005-08-04
CN1645351A (zh) 2005-07-27
MXPA05000788A (es) 2005-08-29
EP1557755A1 (en) 2005-07-27
US20050172104A1 (en) 2005-08-04

Similar Documents

Publication Publication Date Title
CN107729159B (zh) 一种共享内存的地址映射方法及装置
US8151275B2 (en) Accessing copy information of MMIO register by guest OS in both active and inactive state of a designated logical processor corresponding to the guest OS
US7478390B2 (en) Task queue management of virtual devices using a plurality of processors
US8423717B2 (en) Multi-core processing cache image management
US7287101B2 (en) Direct memory access using memory descriptor list
US8549521B2 (en) Virtual devices using a plurality of processors
US7606995B2 (en) Allocating resources to partitions in a partitionable computer
US20050081201A1 (en) System and method for grouping processors
US9086920B2 (en) Device for managing data buffers in a memory space divided into a plurality of memory elements
US7849214B2 (en) Packet receiving hardware apparatus for TCP offload engine and receiving system and method using the same
JPH11505653A (ja) 単一アドレス空間で保護ドメインと共に用いるためのオペレーティングシステム
KR20050076702A (ko) 멀티프로세서 시스템에서의 데이터 전송 방법과, 그방법을 수행하는 멀티프로세서 및 프로세서
CN109977037B (zh) 一种dma数据传输方法及系统
JP2006513493A5 (ko)
CN115629882A (zh) 多进程中的内存的管理方法
CN114302040A (zh) 多应用共享单一摄像头的方法及相关产品
CN115576716A (zh) 一种基于多进程的内存管理方法
US7913059B2 (en) Information processing device, data transfer method, and information storage medium
US20140289739A1 (en) Allocating and sharing a data object among program instances
US20220138027A1 (en) Method for transmitting a message in a computing system, and computing system
US10481951B2 (en) Multi-queue device assignment for application groups
US20170249173A1 (en) Guest protection from application code execution in kernel mode
CN110096355B (zh) 一种共享资源分配方法、装置和设备
CN108228496B (zh) 一种直接内存访问内存管理方法、装置和主控设备
JP2008276322A (ja) 情報処理装置、情報処理システムおよび情報処理方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid