KR20050073154A - Apparatus for manufacturing a substrate - Google Patents

Apparatus for manufacturing a substrate Download PDF

Info

Publication number
KR20050073154A
KR20050073154A KR1020040001370A KR20040001370A KR20050073154A KR 20050073154 A KR20050073154 A KR 20050073154A KR 1020040001370 A KR1020040001370 A KR 1020040001370A KR 20040001370 A KR20040001370 A KR 20040001370A KR 20050073154 A KR20050073154 A KR 20050073154A
Authority
KR
South Korea
Prior art keywords
shadow ring
semiconductor substrate
lifter
sensor
chuck
Prior art date
Application number
KR1020040001370A
Other languages
Korean (ko)
Inventor
정규찬
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040001370A priority Critical patent/KR20050073154A/en
Publication of KR20050073154A publication Critical patent/KR20050073154A/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32623Mechanical discharge control means
    • H01J37/32651Shields, e.g. dark space shields, Faraday shields
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching
    • H01L21/67069Apparatus for fluid treatment for etching for drying etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67259Position monitoring, e.g. misposition detection or presence detection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins

Abstract

챔버 내벽과 척 사이에는 등간격으로 리프터가 배치되고, 리프터 상단부에는 쉐도우 링이 수평방향으로 배치된다. 쉐도우 링의 하부에는 척이 위치하고, 척의 상부에는 반도체 기판이 안착된다. 반도체 기판과 마주보는 쉐도우 링의 하부에는 센서가 내장되어 반도체 기판과 쉐도우 링 사이의 간격을 측정한다. 프로세스 부재는 센서로부터 측정된 간격에 따라 리프터를 작동시켜 쉐도우 링과 반도체 기판 사이의 간격을 조절한다. 프로세스 부재에는 각각의 단위 공정에 바람직한 반도체 기판과 쉐도우 링 사이의 간격이 기 설정되어 있어 반도체 기판과 쉐도우 링 사이의 간격이 최적으로 조성된다. 쉐도우 링에 센서를 부착하여 반도체 기판과 쉐도우 링 사이의 간격을 정확히 측정하고, 측정 결과에 따라 리프터를 제어함으로써 반도체 기판과 쉐도우 링 사이의 간격을 최적으로 조성할 수 있다. 따라서 공정 효율을 증대시킬 수 있고, 후속 공정의 에러율을 감소시킬 수 있다. Lifters are disposed at equal intervals between the chamber inner wall and the chuck, and a shadow ring is disposed in the horizontal direction at the upper end of the lifter. A chuck is positioned below the shadow ring, and a semiconductor substrate is seated above the chuck. A sensor is built in the lower portion of the shadow ring facing the semiconductor substrate to measure the distance between the semiconductor substrate and the shadow ring. The process member operates the lifter in accordance with the distance measured from the sensor to adjust the distance between the shadow ring and the semiconductor substrate. The gap between the semiconductor substrate and the shadow ring, which is preferable for each unit process, is set in the process member so that the gap between the semiconductor substrate and the shadow ring is optimally formed. By attaching a sensor to the shadow ring to accurately measure the gap between the semiconductor substrate and the shadow ring, and controlling the lifter according to the measurement result, the gap between the semiconductor substrate and the shadow ring can be optimally formed. Therefore, process efficiency can be increased and the error rate of a subsequent process can be reduced.

Description

반도체 기판 가공 장치{APPARATUS FOR MANUFACTURING A SUBSTRATE}Semiconductor Substrate Processing Equipment {APPARATUS FOR MANUFACTURING A SUBSTRATE}

본 발명은 반도체 기판 가공 장치에 대한 것으로서, 보다 자세하게는 플라스마 가스에 의하여 웨이퍼의 주변부(edge)가 손상되는 것을 방지하기 위한 쉐도우 링(shadow ring)을 포함하는 건식 식각 설비에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor substrate processing apparatus, and more particularly, to a dry etching apparatus including a shadow ring for preventing the edge of a wafer from being damaged by plasma gas.

현재의 반도체 장치에 대한 연구는 보다 많은 데이터를 단시간 내에 처리하기 위하여 고집적 및 고성능을 추구하는 방향으로 진행되고 있다. 반도체 장치의 고집적화 및 고성능화를 이루기 위해서는 웨이퍼 상에 박막 패턴을 정확하게 식각하는 기술이 무엇보다 중요하다.Current research on semiconductor devices is progressing toward high integration and high performance in order to process more data in a short time. In order to achieve high integration and high performance of a semiconductor device, a technique of accurately etching a thin film pattern on a wafer is important.

반도체 장치를 생산하기 위해서는 소정의 박막이 형성된 웨이퍼 상에 회로 패턴을 노광한 후, 식각 공정을 거쳐 상기 회로 패턴을 형성한다. 이 경우, 노광 공정에 못지않게 정밀한 식각 공정이 필요하다. In order to produce a semiconductor device, a circuit pattern is exposed on a wafer on which a predetermined thin film is formed, and then the circuit pattern is formed through an etching process. In this case, a precise etching process is required as well as the exposure process.

식각 공정의 경우, 집적도 및 처리 속도가 낮은 반도체 제품에서는 습식 식각(wet etching) 방법으로도 원하는 성능을 갖는 반도체 제품의 생산이 가능하였지만, 처리 속도 및 집적도가 높아짐에 따라 박막 형성 정밀도가 낮은 습식 식각 대신 정밀도가 높은 건식 식각 방법이 사용되고 있다.In the etching process, the semiconductor product having the desired performance could be produced by the wet etching method in the semiconductor product with low integration and processing speed, but the wet etching with low precision of thin film formation was increased as the processing speed and integration degree increased. Instead, high precision dry etching is used.

건식 식각은 반응 가스를 전기장에 노출시켜 최외각 전자가 이탈되도록 함으로써 반응성이 매우 강한 플라스마 가스를 생성시고, 상기 플라스마 가스를 이용하여 웨이퍼 또는 웨이퍼에 이미 형성된 박막을 회로 패턴에 맞게 식각한다. Dry etching generates a highly reactive plasma gas by exposing the reaction gas to an electric field to allow the outermost electrons to escape, and using the plasma gas, the wafer or the thin film already formed on the wafer is etched to fit the circuit pattern.

플라스마에 대하여 보다 자세하게 설명하면, 플라스마는 저온에 있는 고체 물질에 열을 가하면 녹아 약체로 변하고, 증발하여 가스로 변화되며, 열을 더 가하면 각 원자들은 전자들과 양이온들로 깨져 물질의 제4 상태가 된다. 상기 제4 상태가 플라스마 상태이다. More specifically about plasma, plasma melts when heated to a solid material at low temperature, turns into a weak substance, evaporates and turns into a gas, and when further heat is applied, each atom breaks into electrons and cations, causing the fourth state of the material. Becomes The fourth state is a plasma state.

플라스마란 자유 하전입자인 전자, 이온 및 중성 입자들고 구성되어 있으며, 전기적으로는 중성적인 성질을 갖고 있는 상태이다. Plasma is composed of electrons, ions, and neutral particles, which are free charged particles, and is electrically neutral.

1980년도 중반부터 반도체의 집적도가 급속히 높아짐에 따라 고단차(aspect ratio)에서 선폭 미세화에 대한 기술이 절실히 요구되었다. 종래의 습식 식각기술은 등방성 식각 특성 때문에 상기 공정 조건을 만족시킬 수 없어, 비등방성 식각이 가능한 플라스마 기술이 개발되게 되었다. Since the integration of semiconductors has increased rapidly in the mid-1980s, a technique for miniaturizing line widths at high aspect ratios is urgently needed. Conventional wet etching techniques cannot satisfy the above process conditions due to isotropic etching characteristics, and thus, plasma technologies capable of anisotropic etching have been developed.

플라스마를 이용한 식각은 스퍼터링 식각과 화학적 식각, 이온의 도움에 의한 식각 및 이온 충돌과 측면 보호막에 의한 식각으로 크게 구분할 수 있다. Plasma etching can be largely divided into sputtering etching, chemical etching, etching with the help of ions, and etching with ion bombardment and side protective film.

스퍼터링 식각은 플라스마 쉬스에 의해 가속된 고 에너지 이온들을 박막에 충돌시켜 수행된다. 이온의 에너지가 표면원자 결합 에너지보다 클 때 표면 원자는 표면에서 이탈되며, 식각이 진행된다. 이 반응은 순수한 물리적 반응이므로 역 산란(back scattering)이 일어나지 않도록 가스 압력이 낮아야한다. Sputtering etching is performed by bombarding the thin film with high energy ions accelerated by the plasma sheath. When the energy of ions is greater than the surface atom binding energy, the surface atoms are released from the surface and etching proceeds. This reaction is a purely physical reaction, so the gas pressure must be low to prevent back scattering.

화학적 식각은 플라스마 내에서 발생된 라디칼을 박막 표면에 도달시켜 막과 화학반응을 유도한다. 화학반응에 의하여 휘발성 있는 반응 생성물이 생성되고, 식각이 계속 진행되기 위하여 많은 반응 생성물을 생성한다. 휘발성이 낮으면 반응 생성물이 표면에 남아 라디칼과 기판 물질과의 화학적 반응을 막게 된다. 이 경우, 플라스마는 라디칼을 공급하여 식각의 방향성 없이 등방성으로 식각을 할 수 있으며, 선택비가 높아진다. Chemical etching causes radicals generated in the plasma to reach the surface of the thin film to induce chemical reaction with the film. Chemical reactions produce volatile reaction products and produce many reaction products in order to continue etching. Low volatility leaves the reaction product on the surface, preventing the chemical reaction of radicals with the substrate material. In this case, the plasma can be etched isotropically without the direction of etching by supplying radicals, and the selectivity is high.

이온의 도움(ion assist)에 의한 식각은 이온 충돌을 동반한 상태에서 막과 화학적 반응을 일으키는 중성 라티컬을 이용한다. 이 경우, 중성 라디칼은 이온에 충돌하여 식각 상승효과를 증대시킨다. 이온의 도움에 의한 식각에서도 반응가스의 종류, 박막의 표면상태 도달하는 라디칼의 유량 등에 의하여 식각 속도가 변화된다. Etching by ion assist uses neutral radicals that cause chemical reactions with the membrane in the presence of ion bombardment. In this case, the neutral radicals collide with the ions to increase the etching synergy. Even in etching with the aid of ions, the etching rate is changed depending on the type of reaction gas, the flow rate of radicals reaching the surface state of the thin film, and the like.

상기와 같은 건식 식각을 수행하여 박막 패터닝 시, 플라스마 가스는 접촉할 수 있고 식각 가능한 물질은 모두 식각한다. 따라서 반드시 식각을 원하지 않는 부위는 플라스마에 노출되지 않도록 차단할 필요가 있다. When the thin etching is performed by performing the dry etching as described above, the plasma gas may be contacted and all the etchable materials are etched. Therefore, it is necessary to block the area that is not necessarily etched to be exposed to the plasma.

실제로 박막 패턴이 형성되는 부분과 함께 박막 패턴이 형성되지 않는 웨이퍼의 주변부위가 식각되거나, 웨이퍼의 주변부위에 인접한 막질의 단부가 식각되어 많은 결함이 유발된다. 웨이퍼의 주변부위가 식각될 경우, 파티클이 발생되고 상기 파티클이 후속 공정에서 공정 에러를 유발할 수 있다. 또한, 웨이퍼의 주변부위에 인접한 막질의 단부가 식각될 경우, 전체 막질이 리프팅되어 반도체 장치의 자체 특성을 저하시키는 문제를 유발할 수 있다. In fact, the peripheral portion of the wafer where the thin film pattern is not formed together with the portion where the thin film pattern is formed is etched, or the end of the film quality adjacent to the peripheral portion of the wafer is etched, causing many defects. When the periphery of the wafer is etched, particles are generated which can cause process errors in subsequent processing. In addition, when the end of the film quality adjacent to the peripheral portion of the wafer is etched, the entire film quality may be lifted, which may cause a problem of deteriorating its own characteristics.

상기와 같은 문제점을 해소하고자, 식각 공정 시 쉐도우 링을 이용하여 웨이퍼 주변부위가 플라스마 가스에 노출되지 않도록 방지하는 기술이 개시되어있다. 하지만 종래에는 쉐도우 링이 프로세스 챔버 내부에 고정되어 식각 공정 시 쉐도우 링과 웨이퍼와의 간격을 조절하기 어려웠다. In order to solve the above problems, there is disclosed a technique for preventing the peripheral portion of the wafer from being exposed to the plasma gas by using the shadow ring during the etching process. However, in the related art, the shadow ring is fixed inside the process chamber, and thus it is difficult to control the distance between the shadow ring and the wafer during the etching process.

쉐도우 링의 효과를 최대한 발휘하기 위해서는 쉐도우 링과 웨이퍼와의 간격을 최대한 좁게 유지해야 한다. 하지만, 소정의 단위 공정들을 진행할 때마다 웨이퍼에 형성되는 막의 두께가 달라지고, 웨이퍼의 주변부에도 막이 잔존하는 경우와 잔존하지 않는 경우가 있기 때문에 쉐도우 링과 웨이퍼와의 간격이 변화된다. 상기 변화에 대응하게 쉐도우 링과 웨이퍼와의 간격을 조절하지 못하면 쉐도우 링을 사용한 효과가 저하된다. To get the most out of the shadow ring, keep the shadow ring as close to the wafer as possible. However, the thickness of the film formed on the wafer is changed each time a predetermined unit process is performed, and the gap between the shadow ring and the wafer is changed because the film may or may not remain on the periphery of the wafer. If the distance between the shadow ring and the wafer is not adjusted in response to the change, the effect of using the shadow ring is reduced.

종래에는 쉐도우 링과 웨이퍼와의 간격을 대충 예상하여 식각 장치를 세팅한 후에 식각 공정을 진행하였다. 만약 상기 식각 장치에서 식각 공정이 수행된 웨이퍼의 식각 결과가 불량할 경우, 다시 쉐도우 링과 웨이퍼와의 간격을 예상하여 식각 장치를 세팅하는 트라이 앤 에러(try and error) 방법을 이용하였다. 하지만 상기 트라이 앤 에러(try and error) 방법은 시간적으로나 경제적으로 막대한 손실을 초래한다. 더욱이, 쉐도우 링과 웨이퍼와의 간격을 조절하기 위해서는 반도체 기판 가공 장치를 분해하여 수작업으로 쉐도우 링의 장착위치를 변경해야하는데, 작업자의 숙련도에 따라 쉐도우 링이 부정확하게 장착될 수 있다. Conventionally, the etching process is performed after setting the etching apparatus by roughly predicting the distance between the shadow ring and the wafer. If the etching result of the wafer in which the etching process is performed in the etching apparatus is poor, a try and error method of setting the etching apparatus in anticipation of the distance between the shadow ring and the wafer is used again. However, the try and error method incurs enormous losses both in time and in economics. Furthermore, in order to adjust the distance between the shadow ring and the wafer, the semiconductor substrate processing apparatus needs to be disassembled to manually change the mounting position of the shadow ring. The shadow ring may be incorrectly mounted according to the skill of the operator.

전술한 바와 같이 식각 공정 시 쉐도우 링과 웨이퍼와의 간격을 정확하게 유지할 수 없으면 공정의 정밀도가 떨어지고 후속공정의 에러 및 반도체 장치의 자체 특성이 저하되는 문제점이 발생한다. As described above, if the gap between the shadow ring and the wafer cannot be accurately maintained during the etching process, the precision of the process may be degraded, and the error of the subsequent process and the characteristics of the semiconductor device may be degraded.

본 발명은 전술한 종래 기술의 문제점을 해결하고자 안출된 것으로서, 본 발명의 일 목적은 쉐도우 링에 근접 센서를 부착하여 쉐도우 링과 반도체 기판 사이의 간격을 측정하고, 센서로부터 측정된 간격에 따라 쉐도우 링이 설치된 리프터를 제어함으로써 쉐도우 링과 반도체 기판 사이의 간격을 정확히 조절할 수 있는 반도체 기판 가공 장치를 제공하는 것이다. The present invention has been made to solve the above-described problems of the prior art, an object of the present invention is to attach a proximity sensor to the shadow ring to measure the distance between the shadow ring and the semiconductor substrate, the shadow according to the distance measured from the sensor The present invention provides a semiconductor substrate processing apparatus capable of precisely adjusting a gap between a shadow ring and a semiconductor substrate by controlling a lifter provided with a ring.

상술한 본 발명의 목적을 달성하기 위하여, 본 발명의 바람직한 실시예에 따른 반도체 가공 장치는, 프로세스 챔버, 척, 척과 프로세스 챔버 내측벽 사이에서 수직방향으로 신장 및 수축되는 리프터, 리프터의 상단부에 설치된 쉐도우 링, 쉐도우 링의 단부에 설치되어 쉐도우 링과 반도체 기판의 간격을 측정하는 센서, 및 센서로부터 정보를 제공받아 리프터의 신장 및 수축을 제어하는 프로세스 부재를 포함한다. 이 경우, 상기 센서는 광을 이용한 비 접촉 센서이다. In order to achieve the object of the present invention described above, a semiconductor processing apparatus according to a preferred embodiment of the present invention is installed in the upper end of the lifter, the lifter is extended and contracted in the vertical direction between the process chamber, the chuck, the chuck and the inner wall of the process chamber. A shadow ring, a sensor installed at an end of the shadow ring to measure a distance between the shadow ring and the semiconductor substrate, and a process member receiving information from the sensor to control the stretching and contraction of the lifter. In this case, the sensor is a non-contact sensor using light.

본 발명에 따르면, 쉐도우 링의 단부에 센서를 설치하여 반도체 기판과의 간격을 측정하고, 측정된 간격에 따라 쉐도우 링을 지지 및 승강시키는 리프터를 제어함으로써 쉐도우 링과 반도체 기판의 간격을 정확히 조절할 수 있다. 따라서 파티클 발생 및 반도체 특성 저하는 방지되고, 공정 효율 및 반도체 특성은 향상된다. According to the present invention, it is possible to accurately adjust the distance between the shadow ring and the semiconductor substrate by installing a sensor at the end of the shadow ring to measure the gap with the semiconductor substrate, and control the lifter to support and lift the shadow ring according to the measured interval. have. Therefore, particle generation and deterioration of semiconductor characteristics are prevented, and process efficiency and semiconductor characteristics are improved.

이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예들에 따른 반도체 기판 가공 장치에 대하여 상세하게 설명하지만, 본 발명이 하기 실시예들에 의해 제한되거나 한정되는 것은 아니다.Hereinafter, a semiconductor substrate processing apparatus according to exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings, but the present invention is not limited or limited to the following embodiments.

도 1은 본 발명의 바람직한 일 실시예에 따른 반도체 기판 가공 장치를 설명하기 위한 개략적인 단면도이고, 도 2는 도 1에 도시한 센서를 설명하기 위한 확대 단면도이며, 도 3은 도1 에 도시한 리프터를 변형한 다른 실시예에 따른 반도체 기판 가공 장치를 설명하기 위한 개략적인 단면도이다. 1 is a schematic cross-sectional view for describing a semiconductor substrate processing apparatus according to an exemplary embodiment of the present invention, FIG. 2 is an enlarged cross-sectional view for explaining the sensor shown in FIG. 1, and FIG. 3 is shown in FIG. 1. It is a schematic sectional drawing for demonstrating the semiconductor substrate processing apparatus which concerns on another embodiment which modified the lifter.

도 1 및 도 2를 참조하면, 반도체 기판 가공 장치는 프로세스 챔버(100), 리프터(110), 쉐도우 링(120), 센서(130), 척(140), 히터 부재(150), 가스 공급 부재(160), 및 전원 공급 부재(170)를 포함한다. 1 and 2, the semiconductor substrate processing apparatus includes a process chamber 100, a lifter 110, a shadow ring 120, a sensor 130, a chuck 140, a heater member 150, and a gas supply member. 160, and a power supply member 170.

프로세스 챔버(100)는 외부로부터 밀폐된 공간을 포함한다. 프로세스 챔버(100) 내부에서는 반도체 기판(W)에 대한 소정의 공정이 수행된다. 반도체 기판(W) 상에 소정의 막을 증착하는 공정이나, 증착된 막을 식각하는 공정 등이 프로세스 챔버(100) 내부에서 수행될 수 있다. 한편, 프로세스 챔버(100)의 하부에는 막 형성 공정의 진행 도중에 발생하는 반응 부산물 및 미반응 가스를 배출하기 위한 배기구(101)가 형성된다. The process chamber 100 includes a space enclosed from the outside. In the process chamber 100, a predetermined process for the semiconductor substrate W is performed. A process of depositing a predetermined film on the semiconductor substrate W, a process of etching the deposited film, or the like may be performed in the process chamber 100. Meanwhile, an exhaust port 101 for discharging the reaction by-products and the unreacted gas generated during the progress of the film forming process is formed below the process chamber 100.

프로세스 챔버(100) 내부 중앙에는 반도체 기판(W)을 지지하기 위한 척(140)이 설치된다. 척(140)에는 반도체 기판(W)을 선택적으로 고정하기 위하여 정전기 발생 부재 또는 진공 부재가 부가 또는 설치될 수 있다. In the center of the process chamber 100, a chuck 140 for supporting the semiconductor substrate W is installed. An electrostatic generating member or a vacuum member may be added or installed in the chuck 140 to selectively fix the semiconductor substrate W.

척(140)의 내부에는 히터 부재(150)가 설치된다. 히터 부재(150)는 상부에 배치된 반도체 기판(W)을 가열한다. 히터 부재(150)는 제1 히터(151)와 제2 히터(152)를 포함한다. 제1 히터(151)는 척(140)의 중심부에 인접하게 배치되고, 제2 히터(152)는 척(140)의 주변부에 인접하게 배치된다. 반도체 기판(W)은 제1 히터(151)와 제2 히터(152)에서 발생되어 전달된 복사열에 의해서 가열된다. The heater member 150 is installed inside the chuck 140. The heater member 150 heats the semiconductor substrate W disposed thereon. The heater member 150 includes a first heater 151 and a second heater 152. The first heater 151 is disposed adjacent to the center of the chuck 140, and the second heater 152 is disposed adjacent to the peripheral portion of the chuck 140. The semiconductor substrate W is heated by radiant heat generated and transmitted by the first heater 151 and the second heater 152.

척(140) 상부의 프로세스 챔버(100) 내부에는 가스 공급 부재(160)가 설치된다. 가스 공급 부재(160)는 샤워 헤드와 같은 형상을 갖는다. 가스 공급 부재(160)는 프로세스 챔버(100) 내부로 반도체 기판(W)을 가공하기 위한 반응 가스를 공급한다. The gas supply member 160 is installed in the process chamber 100 above the chuck 140. The gas supply member 160 has a shape such as a shower head. The gas supply member 160 supplies a reaction gas for processing the semiconductor substrate W into the process chamber 100.

가스 공급 부재(160)에는 프로세스 챔버(100) 내부에 고주파 전력을 제공하기 위한 전원 공급 부재(170)가 연결된다. 전원 공급 부재(170)는 프로세스 챔버(100) 내부에 전계를 조성하여, 반응 가스를 플라스마 상태로 변화시킨다. The gas supply member 160 is connected to a power supply member 170 for providing high frequency power to the process chamber 100. The power supply member 170 forms an electric field in the process chamber 100 to change the reaction gas into a plasma state.

반응 가스를 플라스마 상태로 보다 활성적으로 변화시키기 위해서는 프로세스 챔버(100) 내부에 고전위차의 전계를 조성해야 한다. 고전위차의 전계를 조성하기 위한 방법으로, 척(140)을 접지시키는 방법이 있다. 척(140)이 접지되면, 척(140)은 음극이 되고, 가스 공급 부재(160)는 양극이 된다. In order to change the reaction gas into a plasma state more actively, an electric field of a high potential difference must be formed in the process chamber 100. As a method for forming an electric field of a high potential difference, there is a method of grounding the chuck 140. When the chuck 140 is grounded, the chuck 140 becomes a cathode and the gas supply member 160 becomes an anode.

플라스마 상태로 변화된 반응 가스(이하, 플라스마 가스라고 함)는 척(140) 상부에 안착된 반도체 기판(W)을 가공한다. 플라스마 가스가 반도체 기판(W)을 가공하는 공정의 예로서 식각 공정이나 증착 공정이 있다. 식각 및 증착 공정에서 플라스마 가스를 이용하는 기술은 많은 공개 공보에 개시되어 있는바, 본 실시예에서 이에 대한 설명은 생략한다. The reaction gas changed into a plasma state (hereinafter referred to as plasma gas) processes the semiconductor substrate W seated on the chuck 140. An example of a process in which the plasma gas processes the semiconductor substrate W includes an etching process and a deposition process. Techniques for using plasma gases in etching and deposition processes are disclosed in many publications, and descriptions thereof are omitted in this embodiment.

플라스마 가스를 이용한 반도체 기판 가공 공정에서, 반도체 기판(W)의 주변부가 플라스마 가스에 노출되는 것을 방지하기 위하여 쉐도우 링(120)이 이용된다. In the semiconductor substrate processing process using the plasma gas, the shadow ring 120 is used to prevent the peripheral portion of the semiconductor substrate W from being exposed to the plasma gas.

쉐도우 링(120)은 이름과 같이 전체적으로 링 형상을 갖는다. 쉐도우 링(120)의 외경은 반도체 기판(W)의 직경보다 크고, 쉐도우 링(120)의 내경은 반도체 기판(W)의 직경보다 작다. 쉐도우 링(120)은 흑연(graphite) 또는 세라믹과 같이 열안정성이 우수한 재료로 제작되는 것이 바람직하다. 쉐도우 링(120)은 리프터(110)에 지지되어 상하로 승강한다. 이하, 쉐도우 링(120), 리프터(110) 그리고 센서(130)에 대하여 상세하게 설명한다. The shadow ring 120 has a ring shape as a whole. The outer diameter of the shadow ring 120 is larger than the diameter of the semiconductor substrate W, and the inner diameter of the shadow ring 120 is smaller than the diameter of the semiconductor substrate W. The shadow ring 120 is preferably made of a material having excellent thermal stability such as graphite or ceramic. The shadow ring 120 is supported by the lifter 110 to move up and down. Hereinafter, the shadow ring 120, the lifter 110, and the sensor 130 will be described in detail.

프로세스 챔버(100) 내벽과 척(140) 사이에는 적어도 두 개 이상의 리프터(110)가 등 간격으로 설치된다. 즉, 척(140)의 주변부를 따라서 리프터(110)들이 설치된 배치 형상을 갖는다. 리프터(110)는 챔버(100) 내부에서 수직 방향으로 신장 또는 수축된다. 이 경우, 각각의 리프터(140)들은 프로세스 부재(180)에 연결되어 승강이 제어된다. 본 실시예에서는 프로세스 챔버(100) 내벽과 척(140) 사이에 설치된 리프터(110)에 대해서만 설명하지만, 챔버(100)의 상부에 리프터(110)를 설치할 수도 있다. 중요한 것은 쉐도우 링(120)과 반도체 기판(W)의 간격이 리프터(110)에 의하여 조절되는 것이다. At least two or more lifters 110 are disposed at equal intervals between the inner wall of the process chamber 100 and the chuck 140. That is, the lifter 110 is disposed along the periphery of the chuck 140. The lifter 110 is extended or contracted in the vertical direction inside the chamber 100. In this case, each lifter 140 is connected to the process member 180 to control the lift. In this embodiment, only the lifter 110 provided between the inner wall of the process chamber 100 and the chuck 140 will be described. However, the lifter 110 may be installed on the upper portion of the chamber 100. The important thing is that the distance between the shadow ring 120 and the semiconductor substrate W is adjusted by the lifter 110.

리프터(110)들의 상단부에는 쉐도우 링(120)이 수평방향으로 배치되어 고정된다. 쉐도우 링(120)은 리프터(110)들에 의하여 지지되고, 리프터(140)가 신장 또는 수축됨에 따라서 승강된다. 리프터(110)에 지지된 쉐도우 링(120)은 척(140)의 상부에 위치한다. 쉐도우 링(120)이 반도체 기판(W)의 형상과 유사한 형상을 갖기 때문에, 리프터(110) 상에 배치된 쉐도우 링(120)은 반도체 기판(W)의 주변부에 인접한다. The shadow ring 120 is disposed in the horizontal direction and fixed to the upper end of the lifters 110. The shadow ring 120 is supported by the lifters 110 and is lifted as the lifter 140 is extended or contracted. The shadow ring 120 supported by the lifter 110 is located above the chuck 140. Since the shadow ring 120 has a shape similar to that of the semiconductor substrate W, the shadow ring 120 disposed on the lifter 110 is adjacent to the peripheral portion of the semiconductor substrate W. As shown in FIG.

도 2는 도 1 에 도시한 센서를 설명하기 위한 확대 단면도이다. 도 2를 참조하면, 반도체 기판(W)과 마주보는 쉐도우 링(120)의 하부에는 센서(130)가 설치된다. 보다 정확하게는 센서(130)는 쉐도우 링(120)에 부분 내장된다. FIG. 2 is an enlarged cross-sectional view for explaining the sensor illustrated in FIG. 1. Referring to FIG. 2, a sensor 130 is installed at a lower portion of the shadow ring 120 facing the semiconductor substrate W. Referring to FIG. More precisely, sensor 130 is partially embedded in shadow ring 120.

일반적으로 쉐도우 링(120)의 두께가 약 10 ~ 20 ㎜ 의 정도로 제작되기 때문에, 쉐도우 링(120)에 센서(130)를 내장시키는 것이 어려울 수 있다. 하지만, 반도체 장치의 발전에 힘입어 초소형 센서가 많이 개발되어 있고, 쉐도우 링(120)에 센서(130)를 일부 내장 방식으로 일체형으로 제작하거나, 쉐도우 링(120)의 외부에 부착식으로도 제작할 수 있는 바, 당업자가 구현하는데 있어서 큰 어려움이 없을 것이다. In general, since the thickness of the shadow ring 120 is about 10 to 20 mm, it may be difficult to embed the sensor 130 in the shadow ring 120. However, thanks to the development of semiconductor devices, many miniature sensors have been developed, and the sensor 130 may be integrally manufactured by the built-in method of the shadow ring 120 or may be manufactured by attaching to the outside of the shadow ring 120. As will be appreciated, there will be no great difficulty in the implementation by those skilled in the art.

본 실시예에 이용되는 센서(130)는 광을 이용한 비 접촉 근접 센서이다. 센서(130)는 하방으로 광을 조사함과 동시에, 상기 광이 반도체 기판(W)에 반사되어 생성된 반사광을 수집하여 센서(130)와 반도체 기판(W)의 간격을 측정한다. 본 실시예에서는 레이저를 이용한 변위 측정용 마이크로 센서를 이용하였지만, 화이버 센서나 자계를 이용한 센서나 또는 초음파를 이용한 센서도 이용할 수 있다. The sensor 130 used in this embodiment is a non-contact proximity sensor using light. The sensor 130 irradiates the light downward and collects the reflected light generated by the light reflected on the semiconductor substrate W to measure the distance between the sensor 130 and the semiconductor substrate W. In this embodiment, a displacement measuring micro sensor using a laser is used, but a fiber sensor, a sensor using a magnetic field, or a sensor using ultrasonic waves can also be used.

센서(130)는 척(140)에 안착된 반도체 기판(W)의 주변부에 광을 조사하여, 쉐도우 링(120)과 반도체 기판(W)의 간격(t)(이하, 측정 간격이라고 함)을 측정한다. 센서(130)로부터 측정된 간격(t)은 프로세스 부재(180)로 제공된다. The sensor 130 irradiates light to the periphery of the semiconductor substrate W seated on the chuck 140 to determine a distance t (hereinafter, referred to as a measurement interval) between the shadow ring 120 and the semiconductor substrate W. FIG. Measure The interval t measured from the sensor 130 is provided to the process member 180.

프로세스 부재(180)는 기 설정된 쉐도우 링(120)과 반도체 기판(W)의 간격(이하, 목표 간격이라고 함)과 측정된 간격(t)을 비교한다. 만약 목표 간격이 측정 간격(t)보다 작거나 클 경우, 리프터(110)를 신장 또는 수축시켜 목표 간격과 측정 간격(t)을 일시시킨다. The process member 180 compares the interval between the predetermined shadow ring 120 and the semiconductor substrate W (hereinafter, referred to as a target interval) and the measured interval t. If the target interval is smaller or larger than the measurement interval t, the lifter 110 is stretched or contracted to pause the target interval and the measurement interval t.

쉐도우 링(120)의 효과를 최대한 발휘하기 위해서는 쉐도우 링(120)과 반도체 기판(W)과의 간격을 최대한 좁게 유지해야 한다. 잡 프로파일(job profile)에는 각각의 단위 공정마다 쉐도우 링(120)과 반도체 기판(W)과의 최적의 간격 즉, 목표 간격이 정의되어있으며, 이는 프로세스 부재(180)에 저장된다. In order to maximize the effect of the shadow ring 120, the distance between the shadow ring 120 and the semiconductor substrate W should be kept as narrow as possible. In the job profile, an optimum distance, ie, a target distance, between the shadow ring 120 and the semiconductor substrate W is defined for each unit process, which is stored in the process member 180.

프로세스 챔버(100)에서 수행되는 공정 조건 및 시퀀스(sequence) 등은 레시피(recipe)에 정의되어 있으며, 상기 레시피는 프로세스 부재(180)를 통하여 반도체 기판 가공 장치에 입력된다. 이 경우, 레시피(recipe)에 각각의 목표 간격을 포함시켜 다른 반도체 기판(W)이 프로세스 챔버(100)에 제공될 때마다 목표 간격을 재설정해야하는 번거러움을 감소시킬 수 있다. 뿐만 아니라, 종래에 쉐도우 링과 웨이퍼와의 간격을 대충 예상하여 식각 공정하였을 때 발생하던 공정 에러들을 크게 감소시킬 수 있다. Process conditions and sequences performed in the process chamber 100 are defined in recipes, and the recipes are input to the semiconductor substrate processing apparatus through the process member 180. In this case, each target interval may be included in a recipe to reduce the trouble of having to reset the target interval every time the other semiconductor substrate W is provided to the process chamber 100. In addition, the gap between the shadow ring and the wafer may be roughly anticipated, thus reducing process errors occurring during the etching process.

리프터(110) 쉐도우 링(120)을 수평되게 유지하면서 승강시키는 것이 바람직하다. 하지만 보다 발전적으로는 쉐도우 링(120)이 수평되게 승강하는 것이 바람직하지 않을 수도 있다. 일예를 들어 설명하면, 척(140) 상에 반도체 기판(W)이 수평으로 배치되지 않았을 경우이다. 이 경우, 쉐도우 링(120)은 약간 기울어지게 배치되어야 반도체 기판(W)과의 간격을 최적으로 유지할 수 있다. 본 실시예에 따른 리프터(110)는 각각 독립적으로 승강할 수 있어, 반도체 기판(W) 상에 쉐도우 링(120)을 약간 기울어지게 배치할 수 있다. 이는 프로세스 부재(180)가 센서(130)로부터 측정된 쉐도우 링(120)과 반도체 기판(W)의 간격에 따라 각각의 리프터(110)를 제어하여 구현 가능하다. 본 실시예에 따른 반도체 기판 가공 장치는 리프터(110)를 독립적으로 제하할 수도 있음으로써 쉐도우 링(120)과 반도체 기판(W)의 간격을 최적으로 유지할 수도 있다. 따라서 종래에 쉐도우 링과 웨이퍼와의 간격을 대충 예상하여 식각 공정하였을 때 발생하던 공정 에러들을 더욱 크게 감소시킬 수 있다. It is preferable to lift the lifter 110 while keeping the shadow ring 120 horizontal. However, in further development, it may not be desirable to raise and lower the shadow ring 120 horizontally. As an example, the semiconductor substrate W is not disposed horizontally on the chuck 140. In this case, the shadow ring 120 may be disposed to be slightly inclined to optimally maintain the distance from the semiconductor substrate W. FIG. The lifters 110 according to the present exemplary embodiment may be independently lifted, so that the shadow ring 120 may be slightly inclined on the semiconductor substrate W. FIG. This may be implemented by the process member 180 controlling the respective lifters 110 according to the distance between the shadow ring 120 and the semiconductor substrate W measured by the sensor 130. In the semiconductor substrate processing apparatus according to the present exemplary embodiment, the lifter 110 may be independently removed, and thus the gap between the shadow ring 120 and the semiconductor substrate W may be optimally maintained. Therefore, the gap between the shadow ring and the wafer can be roughly anticipated, so that process errors occurring during the etching process can be further reduced.

쉐도우 링(120)의 높이를 조절하는 리프터(110)는 다양하게 구현될 수 있다. 이하, 도 3을 참조하여 리프터를 변형한 다른 실시예에 따른 반도체 기판 가공 장치를 상세하게 설명한다. 이 경우, 상술한 설명과 중복되는 반도체 기판 가공 장치에 대한 설명은 생략한다. Lifter 110 for adjusting the height of the shadow ring 120 may be implemented in various ways. Hereinafter, a semiconductor substrate processing apparatus according to another exemplary embodiment in which the lifter is modified will be described in detail with reference to FIG. 3. In this case, description of the semiconductor substrate processing apparatus overlapping with the above description is omitted.

도 3을 참조하면, 프로세스 챔버(200) 내벽과 척(240) 사이에는 적어도 두 개 이상의 리프터 축(211)이 배치된다. 리프터 축(211)은 척(240)의 주변부를 따라서 등 간격으로 배치된다. 모든 리프터 축(211)은 프로세스 챔버(200)의 저면 중심부를 관통하여 승강하는 리프터 구동기(210)에 연결된다. 리프터 축(211)들은 리프터 구동기(210)에 지지되고 동일한 높이로 승강된다. Referring to FIG. 3, at least two lifter shafts 211 are disposed between the inner wall of the process chamber 200 and the chuck 240. The lifter shafts 211 are arranged at equal intervals along the periphery of the chuck 240. All the lifter shafts 211 are connected to the lifter driver 210 which moves up and down through the bottom center of the process chamber 200. The lifter shafts 211 are supported by the lifter driver 210 and are elevated to the same height.

리프터 축(211)의 단부에는 상술한 바와 같이 쉐도우 링(220)이 고정된다. 리프터 구동기(210)가 승강함에 따라서 리프터 축(211)도 승강되고, 리프터 축(211)이 승강함에 따라서 쉐도우 링(220)도 승강된다. The shadow ring 220 is fixed to the end of the lifter shaft 211 as described above. As the lifter driver 210 moves up and down, the lifter shaft 211 also moves up and down, and as the lifter shaft 211 moves up and down, the shadow ring 220 also moves up and down.

쉐도우 링(220)은 프로세스 챔버(200)에서 수평을 유지하며 승강되어야 하기 때문에, 모든 리프터 축(211)은 동일한 높이로 승강되는 것이 바람직하다. 따라서 구지 리프터 축(211)을 개별적으로 승강시킬 필요가 없다. 본 실시예에서와 같이 리프터 축(211)들이 동일한 높이를 갖도록 리프터 구동기(210)에 설치한 후,리프터 구동기(210)만을 승강시킬 경우, 모든 리프터 축(211)을 동일한 높이로 승강시킬 수 있다. 또한, 반도체 기판 가공 장치의 구조의 간단화 및 제어의 편리성 또한 얻을 수 있다. 하지만, 전술한 바와 같이 리프터 축(211)의 높낮이를 개별적으로 제어할 수 없는 것은 아니며, 이는 당업자가 충분히 변형하여 선택할 수 있는 사항이다. Since the shadow ring 220 must be raised and leveled in the process chamber 200, all lifter shafts 211 are preferably elevated to the same height. Therefore, there is no need to lift and lift the ball lifter shaft 211 individually. After installing the lifter driver 210 so that the lifter shafts 211 have the same height as in the present embodiment, when only the lifter driver 210 is lifted, all the lifter shafts 211 can be lifted to the same height. . Further, the structure of the semiconductor substrate processing apparatus can be simplified and the convenience of control can be obtained. However, as described above, the height of the lifter shaft 211 cannot be individually controlled, which is a matter that those skilled in the art can sufficiently select and deform.

쉐도우 링(220)에 대한 센서(230)의 설치 위치 및 프로세스 부재(280)와 센서(230)의 연동 원리는 상술한 바와 거의 동일하여 중복된 설명은 생략한다. The installation position of the sensor 230 with respect to the shadow ring 220 and the interlocking principle of the process member 280 and the sensor 230 are almost the same as described above, and thus redundant description thereof will be omitted.

본 발명에 따르면, 쉐도우 링에 센서를 설치하고, 상기 센서로부터 측정된 쉐도우 링과 반도체 기판 사이의 간격에 따라 쉐도우 링의 높낮이를 조절하는 리프터를 제어함으로써, 쉐도우 링과 반도체 기판 사이의 간격을 최적으로 조절할 수 있다. 따라서 식각 공정과 같은 반도체 기판 가공 공정의 효율을 향상시킬 수 있으며, 공정 에러율도 크게 낮출 수 있다. According to the present invention, by installing a sensor in the shadow ring, and by controlling the lifter for adjusting the height of the shadow ring in accordance with the distance between the shadow ring and the semiconductor substrate measured from the sensor, the distance between the shadow ring and the semiconductor substrate is optimized Can be adjusted. Therefore, the efficiency of the semiconductor substrate processing process such as the etching process can be improved, and the process error rate can be greatly reduced.

상술한 바와 같이, 본 발명의 바람직한 실시예들을 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.As described above, the present invention has been described with reference to the preferred embodiments, but those skilled in the art can variously modify the present invention without departing from the spirit and scope of the present invention as set forth in the claims below. It will be appreciated that it can be changed.

도 1은 본 발명의 바람직한 일 실시예에 따른 반도체 기판 가공 장치를 설명하기 위한 개략적인 단면도이다.1 is a schematic cross-sectional view for describing a semiconductor substrate processing apparatus according to a preferred embodiment of the present invention.

도 2는 도 1에 도시한 센서를 설명하기 위한 확대 단면도이다. FIG. 2 is an enlarged cross-sectional view for explaining the sensor illustrated in FIG. 1.

도 3은 도1 에 도시한 리프터를 변형한 다른 실시예에 따른 반도체 기판 가공 장치를 설명하기 위한 개략적인 단면도이다. 3 is a schematic cross-sectional view for describing a semiconductor substrate processing apparatus according to another exemplary embodiment in which the lifter illustrated in FIG. 1 is modified.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

100, 200:챔버 101:배기구100, 200: Chamber 101: Exhaust vent

110:리프터 120, 220:쉐도우 링110: Lifter 120, 220: Shadow ring

130, 230:센서 140, 240:척130, 230: sensor 140, 240: chuck

150:히터 부재 151:제1 히터150: heater member 151: first heater

152:제2 히터 160:가스 공급 부재152: Second heater 160: Gas supply member

170:전원 공급 부재 180, 280:프로세스 부재170: power supply member 180, 280: process member

211:리프터 축 210:리프터 구동기211 : lifter shaft 210 : lifter driver

W : 반도체 기판W: semiconductor substrate

Claims (5)

반도체 기판에 대한 소정의 공정을 수행하기 위한 프로세스 챔버;A process chamber for performing a predetermined process on the semiconductor substrate; 상기 프로세스 챔버 내부에 배치되어 상기 반도체 기판을 지지하는 척;A chuck disposed within the process chamber to support the semiconductor substrate; 상기 척 상에 지지된 반도체 기판의 주변부에 인접하도록 상기 챔버 내부에 수평 방향으로 배치된 쉐도우(shadow) 링;A shadow ring disposed in the chamber in a horizontal direction so as to be adjacent to a periphery of the semiconductor substrate supported on the chuck; 상기 쉐도우 링을 지지하고, 상기 쉐도우 링을 수직 방향으로 이동시키기 위한 리프터;A lifter for supporting the shadow ring and for moving the shadow ring in a vertical direction; 상기 쉐도우 링의 단부에 설치되어 상기 쉐도우 링과 상기 반도체 기판의 간격을 측정하는 센서; 및 A sensor installed at an end of the shadow ring to measure a distance between the shadow ring and the semiconductor substrate; And 상기 센서로부터 상기 간격에 대한 정보를 제공받아 상기 리프터의 승강을 제어하는 프로세스 부재를 구비하는 것을 특징으로 하는 반도체 기판 가공 장치.And a process member for receiving the information on the gap from the sensor to control the lifting of the lifter. 제 1 항에 있어서, 상기 리프터는 상기 척의 둘레를 따라 등 간격으로 배치되고, 상기 쉐도우 링을 지지하는 적어도 두개의 리프터 축; 및The lifter of claim 1, wherein the lifter comprises: at least two lifter shafts disposed at equal intervals along the circumference of the chuck and supporting the shadow ring; And 상기 리프터 축들에 연결되어 리프터 축을 수직방향으로 승강시키는 구동기를 포함하는 것을 특징으로 하는 반도체 기판 가공 장치. And a driver connected to the lifter shafts to lift and lift the lifter shaft in a vertical direction. 제 1 항에 있어서, 상기 센서는 척에 지지된 반도체 기판과 마주보는 상기 쉐도우 링의 하부에 하부에 내장된 것을 특징으로 하는 반도체 기판 가공 장치. The semiconductor substrate processing apparatus of claim 1, wherein the sensor is embedded at a lower portion of the shadow ring facing the semiconductor substrate supported by the chuck. 제 1 항에 있어서, 상기 센서는 광을 이용한 비 접촉 센서인 것을 특징으로 하는 반도체 기판 가공 장치.The semiconductor substrate processing apparatus of claim 1, wherein the sensor is a non-contact sensor using light. 제 1 항에 있어서, 상기 프로세스 챔버 내부와 연통되어 상기 챔버 내부로 반응 가스를 공급하는 가스 공급 부재; 및 The gas supply apparatus of claim 1, further comprising: a gas supply member communicating with an inside of the process chamber to supply a reaction gas into the chamber; And 상기 반응 가스를 플라스마 상태로 변환하기 위하여 상기 프로세스 챔버 내부에 전계를 형성하기 위한 전원 공급 부재를 더 포함하는 것을 특징으로 하는 반도체 기판 가공 장치. And a power supply member for forming an electric field inside the process chamber to convert the reaction gas into a plasma state.
KR1020040001370A 2004-01-09 2004-01-09 Apparatus for manufacturing a substrate KR20050073154A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040001370A KR20050073154A (en) 2004-01-09 2004-01-09 Apparatus for manufacturing a substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040001370A KR20050073154A (en) 2004-01-09 2004-01-09 Apparatus for manufacturing a substrate

Publications (1)

Publication Number Publication Date
KR20050073154A true KR20050073154A (en) 2005-07-13

Family

ID=37262314

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040001370A KR20050073154A (en) 2004-01-09 2004-01-09 Apparatus for manufacturing a substrate

Country Status (1)

Country Link
KR (1) KR20050073154A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100840897B1 (en) * 2007-02-26 2008-06-24 주식회사 테스 Assembly for supporting substrate and apparatus for treating substrate and method for treating substrate
KR100903014B1 (en) * 2007-11-12 2009-06-17 주식회사 테스 Substrate support apparatus
KR20110069208A (en) * 2009-12-17 2011-06-23 엘지디스플레이 주식회사 Chemical vapor deposition apparatus
CN112470262A (en) * 2018-09-04 2021-03-09 应用材料公司 Method and apparatus for measuring process kit centers
KR20220075613A (en) * 2020-11-30 2022-06-08 세메스 주식회사 Apparatus and method for measuring the gap

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100840897B1 (en) * 2007-02-26 2008-06-24 주식회사 테스 Assembly for supporting substrate and apparatus for treating substrate and method for treating substrate
KR100903014B1 (en) * 2007-11-12 2009-06-17 주식회사 테스 Substrate support apparatus
KR20110069208A (en) * 2009-12-17 2011-06-23 엘지디스플레이 주식회사 Chemical vapor deposition apparatus
CN112470262A (en) * 2018-09-04 2021-03-09 应用材料公司 Method and apparatus for measuring process kit centers
KR20220075613A (en) * 2020-11-30 2022-06-08 세메스 주식회사 Apparatus and method for measuring the gap

Similar Documents

Publication Publication Date Title
US11133210B2 (en) Dual temperature heater
CN108369922B (en) Wafer edge ring lifting solution
US7482550B2 (en) Quartz guard ring
EP1599891B1 (en) Critical dimension variation compensation across a wafer by means of local wafer temperature control
JP4499567B2 (en) Plasma apparatus with device for reducing polymer deposition on a substrate and method for reducing polymer deposition
JP2019186400A (en) Plasma processing apparatus, plasma control method, and plasma control program
KR101654868B1 (en) Plasma processing apparatus, plasma processing method and storage medium storing program
TWI375990B (en) Mask etch plasma reactor with cathode providing a uniform distribution of etch rate
KR101365129B1 (en) Apparatus and method for centering a substrate in a process chamber
KR101075048B1 (en) A method and apparatus for the compensation of edge ring wear in a plasma processing chamber
JP6966286B2 (en) Plasma processing device, focus ring elevation control method and focus ring elevation control program
JP7185725B2 (en) Wafer Edge Ring Lifting Solution
KR20170014384A (en) Dry etching apparatus
TW201405700A (en) Substrate support providing gap height and planarization adjustment in plasma processing chamber
KR20140114817A (en) Plasma processing apparatus and heater temperature control method
KR101895637B1 (en) Methods for controlling plasma constituent flux and deposition during semiconductor fabrication and apparatus for implementing the same
JP2001230239A (en) Apparatus and method for treating
TWI788356B (en) Detection system for tunable/replaceable edge coupling ring
KR20050073154A (en) Apparatus for manufacturing a substrate
JP5411098B2 (en) Dividable electrode, plasma processing apparatus using the electrode, and electrode exchange method
JP2011096894A (en) Method and apparatus for manufacturing semiconductor device
WO2021055768A1 (en) Apparatus and methods for motor shaft and heater leveling
KR20050077165A (en) Dry etcher
KR20070089533A (en) Plasma process equipment
KR20070034701A (en) Chemical vapor deposition apparatus with adjustable height of electrostatic chuck

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination