KR20050070904A - Method for fabricating metal interconnection of semiconductor device - Google Patents

Method for fabricating metal interconnection of semiconductor device Download PDF

Info

Publication number
KR20050070904A
KR20050070904A KR1020030101481A KR20030101481A KR20050070904A KR 20050070904 A KR20050070904 A KR 20050070904A KR 1020030101481 A KR1020030101481 A KR 1020030101481A KR 20030101481 A KR20030101481 A KR 20030101481A KR 20050070904 A KR20050070904 A KR 20050070904A
Authority
KR
South Korea
Prior art keywords
layer
metal wiring
forming
semiconductor device
tial
Prior art date
Application number
KR1020030101481A
Other languages
Korean (ko)
Other versions
KR100546724B1 (en
Inventor
김경록
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR1020030101481A priority Critical patent/KR100546724B1/en
Publication of KR20050070904A publication Critical patent/KR20050070904A/en
Application granted granted Critical
Publication of KR100546724B1 publication Critical patent/KR100546724B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 금속배선 형성방법에 관한 것으로, 보다 자세하게는 금속배선 형성 공정에서 균일한 두께의 TiAlx층을 형성하고 TiAlx층 내의 조성비를 조절할 수 있는 반도체 소자의 금속배선 형성방법에 관한 것이다.The present invention relates to a method of forming a metal wiring of a semiconductor device, and more particularly, to a method of forming a metal wiring of a semiconductor device capable of forming a TiAl x layer having a uniform thickness and controlling a composition ratio in the TiAl x layer in a metal wiring forming process. will be.

본 발명의 상기 목적은 반도체 소자의 금속배선 형성공정에 있어서, 소정의 구조물이 형성된 기판에 하부 Al층을 형성하는 단계; 상기 하부 Al층 상부에 확산 방지막을 형성하는 단계; 상기 확산 방지막 상부에 상부 Al층, Ti층 및 TiN층을 형성하는 단계 및 상기 기판을 열처리하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 형성공정에 의해 달성된다.The object of the present invention is to form a lower Al layer on a substrate on which a predetermined structure is formed in the metallization process of the semiconductor device; Forming a diffusion barrier over the lower Al layer; And forming a top Al layer, a Ti layer, and a TiN layer on the diffusion barrier layer, and heat-treating the substrate.

따라서, 본 발명의 반도체 소자의 금속배선 형성방법은 TiAlx층 형성 공정중에 Ti과 Al층 사이에 반응을 제어하는 확산 방지막을 추가하여 TiAlx층의 두께 균일도를 개선시키며, 이로 인하여 비아홀의 저항개선 및 금속 배선의 전기적인 특성을 개선시킬 수 있는 효과가 있다.Therefore, the metallization method of the semiconductor device of the present invention improves the thickness uniformity of the TiAl x layer by adding a diffusion barrier to control the reaction between the Ti and Al layers during the TiAl x layer forming process, thereby improving the resistance of the via hole. And it is effective to improve the electrical characteristics of the metal wiring.

Description

반도체 소자의 금속배선 형성방법{Method for fabricating metal interconnection of semiconductor device} Method for fabricating metal interconnection of semiconductor device

본 발명은 반도체 소자의 금속배선 형성방법에 관한 것으로, 보다 자세하게는 금속배선 형성 공정에서 균일한 두께의 TiAlx층을 형성하고 TiAlx층 내의 조성비를 조절할 수 있는 반도체 소자의 금속배선 형성방법에 관한 것이다.The present invention relates to a method of forming a metal wiring of a semiconductor device, and more particularly, to a method of forming a metal wiring of a semiconductor device capable of forming a TiAl x layer having a uniform thickness and controlling a composition ratio in the TiAl x layer in a metal wiring forming process. will be.

이하 도 1a 내지 도 1e는 종래 기술에 따른 반도체 소자의 금속배선 형성방법을 설명하기 위한 공정단면도이다.1A through 1E are cross-sectional views illustrating a method of forming metal wirings of a semiconductor device according to the prior art.

먼저, 도 1a에 도시된 바와 같이, 소정의 하부 구조물이 형성된 기판에 금속층을 증착하고 공지의 포토리소그라피 공정으로 식각해서 원하는 패턴의 금속층(11)을 형성한다. 상기 금속층은 Al, Al 합금, Ti 및 TiN의 단일층 또는 그들의 복합층을 사용하며, 일반적으로 Ti, TiN, Al, Ti 및 TiN의 순서로 이루어진 복합층을 사용한다.First, as shown in FIG. 1A, a metal layer is deposited on a substrate on which a predetermined lower structure is formed, and is etched by a known photolithography process to form a metal layer 11 having a desired pattern. The metal layer uses a single layer of Al, Al alloy, Ti, and TiN or a composite layer thereof, and generally uses a composite layer consisting of Ti, TiN, Al, Ti, and TiN.

다음, 도 1b에 도시된 바와 같이, 상기 금속층(11)의 갭을 갭필(gap fill)용 절연막(12)을 증착하여 메운다. 상기 갭필용 절연막(12)은 HDP IMD(High Density Plasma Inter Metal Dielectric)이다.Next, as shown in FIG. 1B, the gap of the metal layer 11 is filled by depositing an insulating film 12 for gap fill. The gap fill insulating layer 12 is HDP IMD (High Density Plasma Inter Metal Dielectric).

다음, 도 1c에 도시된 바와 같이, 상기 갭필용 절연막을 덮도록 두껍게 절연막(13)을 증착한다. 이어서 상기 절연막(13)을 평탄화하고 클리닝한다. 상기 절연막(13)은 PECVD(plasma-enhanced chemical vapor deposition)방법으로 증착된 TEOS(Tetra Ethyl Ortho Silicate)이다.Next, as shown in FIG. 1C, an insulating film 13 is deposited to cover the gap fill insulating film. Subsequently, the insulating film 13 is planarized and cleaned. The insulating layer 13 is TEOS (Tetra Ethyl Ortho Silicate) deposited by plasma-enhanced chemical vapor deposition (PECVD).

다음, 도 1d에 도시된 바와 같이. 상기 절연막의 일부분을 공지의 포토리소그라피 공정으로 식각해서, 상기 실리콘 기판의 소정 부분을 노출시키는 콘택홀(또는 비아홀)을 형성한다. 이어 스퍼터링 공정을 통해서 콘택홀의 내면 및 절연막 상에 배리어막(14), 예컨대, Ti/TiN막(Ti와 TiN이 순차적으로 증착된 막)을 균일한 두께로 증착한다. 그 다음 상기 콘택홀이 완전히 매립되도록 텅스텐막을 증착한다. 다음으로 배리어막(14)이 노출될 때까지, 상기 텅스텐막을 에치백 또는 연마해서 콘택 플러그(15)를 형성한다. Next, as shown in FIG. 1D. A portion of the insulating film is etched by a known photolithography process to form a contact hole (or via hole) exposing a predetermined portion of the silicon substrate. Subsequently, a barrier film 14, for example, a Ti / TiN film (a film in which Ti and TiN are sequentially deposited) is deposited on the inner surface of the contact hole and the insulating film through a sputtering process. Then, a tungsten film is deposited to completely fill the contact hole. Next, the tungsten film is etched back or polished until the barrier film 14 is exposed to form the contact plug 15.

다음, 도 1e에 도시된 바와 같이 스퍼터링 공정으로 상기 콘택 플러그(15) 및 배리어막(14) 상에 알루미늄막과 반사방지막, 예컨대, Ti/TiN막을 차례로 증착하고 공지된 포토리소그라피 공정을 이용하여 반사방지막, 알루미늄막 및 배리어막을 패터닝함으로써, 콘택 플러그를 갖는 금속 배선(16)을 완성한다.Next, as shown in FIG. 1E, an aluminum film and an antireflection film, such as a Ti / TiN film, are sequentially deposited on the contact plug 15 and the barrier film 14 by a sputtering process and then reflected using a known photolithography process. By patterning the protective film, the aluminum film and the barrier film, the metal wiring 16 having the contact plug is completed.

그러나 이와 같은 종래 기술은 갭필용 절연막 또는 그 위에 증착된 절연막이 평탄화공정 및 클리닝 공정에서, 그리고 콘택홀(또는 비아홀) 에치 후 클리닝 공정에서, 텅스텐 평탄화공정 및 텅스텐 평탄화 후 클리닝 공정에서 화학물질 또는 습기를 흡습한다.However, such a conventional technique is known that the gap fill insulating film or the insulating film deposited thereon is chemical or moisture in the planarization and cleaning processes, in the cleaning process after the contact hole (or via hole) etching, in the tungsten planarization process and the tungsten planarization and cleaning process. Absorb it.

상기 금속 배선 공정 중 상기 금속층으로 금속 배선의 전기적인 특성을 개선하기 위하여 보통 Al층의 아래 위에 Ti층을 증착한 후 후속 열처리를 실시하여 TiAlx층을 형성시킨다. 이러한 TiAlx층은 Al 보다 더 강한 물리적 특성을 가지고 있기 때문에 금속배선의 신뢰성 향상에 중요한 역할을 한다. 또한 금속배선 상부의 TiAlx 층은 콘택홀 또는 비아홀 형성 과정 중 식각 정지층으로 작용하고 후속 배리어막 증착중에 발생하는 열적 스트레스에 의해 하부 Al이 상부로 이동하는 것을 방지한다.In order to improve the electrical characteristics of the metal wiring with the metal layer during the metal wiring process, a Ti layer is usually deposited on the bottom of the Al layer, followed by subsequent heat treatment to form a TiAl x layer. Since the TiAl x layer has stronger physical properties than Al, it plays an important role in improving the reliability of the metallization. In addition, the TiAl x layer on the upper metal wiring serves as an etch stop layer during the formation of contact holes or via holes, and prevents the lower Al from moving upward due to thermal stress generated during subsequent barrier film deposition.

그러나 일반적인 방법으로 증착하고 열처리한 TiAlx 층은 도 2와 같이 매우 불균일 두께로 형성되어 금속 배선의 전기적 특성을 나쁘게 할 뿐만 아니라 아주 미세한 비아홀 또는 콘택홀이 이러한 TiAlx층 상부에 형성되면 Al이 상부로 이동하는 것에 의해 비아홀의 저항이 증가하는 문제점 등이 있다.However, when deposited in the normal way, and the heat treatment a TiAl x layer has a very fine via holes or contact holes, as well as deterioration of electrical properties of the metal wire is formed of a highly non-uniform thickness as shown in Figure 2 is formed in such a TiAl x layer upper Al upper There is a problem that the resistance of the via hole increases by moving to.

따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, TiAlx층 형성 공정중에 Ti과 Al층 사이에 반응을 제어하는 확산 방지막을 추가하여 TiAlx층의 두께 균일도를 개선시키며, 이로 인하여 비아홀의 저항개선 및 금속 배선의 전기적인 특성을 개선 시킬 수 있는 반도체 소자의 금속배선 형성방법을 제공함에 본 발명의 목적이 있다.Accordingly, the present invention is to solve the problems of the prior art as described above, to improve the thickness uniformity of the TiAl x layer by adding a diffusion barrier to control the reaction between the Ti and Al layer during the TiAl x layer forming process. Accordingly, an object of the present invention is to provide a method for forming a metal wiring of a semiconductor device capable of improving resistance of via holes and improving electrical characteristics of a metal wiring.

본 발명의 상기 목적은 반도체 소자의 금속배선 형성공정에 있어서, 소정의 구조물이 형성된 기판에 하부 Al층을 형성하는 단계; 상기 하부 Al층 상부에 확산 방지막을 형성하는 단계; 상기 확산 방지막 상부에 상부 Al층, Ti층 및 TiN층을 형성하는 단계 및 상기 기판을 열처리하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 형성공정에 의해 달성된다.The object of the present invention is to form a lower Al layer on a substrate on which a predetermined structure is formed in the metallization process of the semiconductor device; Forming a diffusion barrier over the lower Al layer; And forming a top Al layer, a Ti layer, and a TiN layer on the diffusion barrier layer, and heat-treating the substrate.

본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.Details of the above object and technical configuration of the present invention and the effects thereof according to the present invention will be more clearly understood by the following detailed description with reference to the drawings showing preferred embodiments of the present invention.

소정의 구조물이 형성된 기판의 상부에 금속층을 형성한다. 트랜지스터를 형성하는 공정(기판공정 또는 FEOL; Front End Of the Line)이 완료된 기판의 상부에 하부소자와의 절연을 위한 층간절연막을 형성하고 상기 층간절연막을 패터닝하여 콘택홀을 형성하고 상기 콘택홀에 금속을 매립하여 콘택을 형성 후 상기 소자들을 연결하는 금속배선을 위한 금속층을 형성한다.A metal layer is formed on the substrate on which the predetermined structure is formed. An interlayer insulating film is formed on the substrate on which the transistor forming process (substrate process or FEOL; front end of the line) is completed, and an interlayer insulating film is patterned to form a contact hole and to form a contact hole in the contact hole. After filling the metal to form a contact to form a metal layer for metal wiring connecting the devices.

또는 하부 금속배선이 형성된 기판에 층간절연막을 형성하고 상기 층간절연막을 패터닝하여 비아홀을 형성하고 상기 비아홀에 금속을 매립하여 콘택을 형성후 하부 금속배선들을 연결하는 금속배선을 위한 금속층을 형성한다. 상기 금속층은 Al, Al 합금, Ti 및 TiN의 단일층 또는 그들의 복합층을 사용하며, 주로 Ti, TiN, Al, Ti 및 TiN의 순서로 이루어진 복합층을 사용한다.Alternatively, an interlayer insulating film is formed on the substrate on which the lower metal wiring is formed, and the interlayer insulating film is patterned to form a via hole, a metal is filled in the via hole to form a contact, and then a metal layer for metal wiring connecting the lower metal wires is formed. The metal layer uses a single layer of Al, Al alloy, Ti, and TiN or a composite layer thereof, and uses a composite layer mainly consisting of Ti, TiN, Al, Ti, and TiN.

Al을 증착할 때 기판의 온도를 280℃ 이상으로 하면 Al이 증착되면서 Ti와 반응하여 TiAlx가 만들어진다. 이 TiAlx는 후속 열처리 공정에서 TiAl3 가 되며 이 TiAl3는 Al 보다 더 강한 물리적 특성을 가지고 있기 때문에 금속배선의 신뢰성 향상에 중요한 역할을 한다. 또한 금속배선 상부의 TiAlx 층은 콘택홀 또는 비아홀 형성 과정 중 식각 정지층으로 작용하고 후속 배리어막 증착중에 발생하는 열적 스트레스에 의해 하부 Al이 상부로 이동하는 것을 방지한다.When Al is deposited, if the temperature of the substrate is 280 ° C. or more, Al is deposited and TiAl x is formed by reacting with Ti. This TiAl x becomes TiAl 3 in the subsequent heat treatment process, and since TiAl 3 has stronger physical properties than Al, it plays an important role in improving the reliability of metal wiring. In addition, the TiAl x layer on the upper metal wiring serves as an etch stop layer during the formation of contact holes or via holes, and prevents the lower Al from moving upward due to thermal stress generated during subsequent barrier film deposition.

본 발명에 의한 금속배선 형성방법은 도 3과 같이 우선 Al층을 형상하고 Al층 표면에 반응을 제어하는 확산 방지막을 형성시킨다. 이후 상기 산화물층 상부에 다시 Al층을 얇게 증착한다. 이후 상기 Al층의 상부에 Ti층과 TiN층을 형성하여 금속배선을 형성한다. 상기 확산 방지막은 산소를 접촉하여 생성된 산화물층 또는 질소를 접촉하여 생성된 질화물층이 가능하나, 바람직하게는 산화물층이 적당하다. 질화물층일 경우 후속 열처리 공정에 의하여 질소가 Al과 반응하여 AlN을 형성하여 물질의 특성을 저하시킬 수 있다. 상기 TiN층은 반사 방지막 역할과 후속의 금속층간절연막 식각 공정시 식각 정지층의 역할을 한다. In the metal wiring forming method according to the present invention, as shown in FIG. After that, a thin Al layer is again deposited on the oxide layer. After that, a Ti layer and a TiN layer are formed on the Al layer to form a metal wiring. The diffusion barrier layer may be an oxide layer formed by contacting oxygen or a nitride layer formed by contacting nitrogen, but an oxide layer is preferable. In the case of the nitride layer, nitrogen may react with Al to form AlN by a subsequent heat treatment process, thereby reducing the properties of the material. The TiN layer serves as an anti-reflection film and an etch stop layer in a subsequent inter-metal insulating layer etching process.

도 4는 열처리를 통해 TiAlx층이 형성된 도면이다. 상기 금속배선이 형성되면 열처리를 통해 Al층과 Ti층을 반응시켜 TiAlx층을 형성시킨다. 상기 열처리시 Al층 사이에 존재하는 확산 방지막이 하부에 있는 Al 원자의 확산을 제어하며, 상기 확산 방지막 상부에 있는 Al층과 Ti층만 제한적으로 반응하여 원하는 만큼의 균일한 두께의 TiAlx층을 형성시킬 수 있다. 상기 열처리 온도는 350 내지 550℃의 온도범위가 바람직하다.4 is a diagram in which a TiAl x layer is formed through heat treatment. When the metal wire is formed by the reaction of the Al layer and the Ti layer by a heat treatment to form a TiAl x layer. During the heat treatment, the diffusion barrier layer between the Al layers controls diffusion of Al atoms in the lower portion, and only the Ti layer and Ti layer on the diffusion barrier layer react with a limited amount to form a TiAl x layer having a uniform thickness as desired. You can. The heat treatment temperature is preferably a temperature range of 350 to 550 ℃.

상기 확산 방지막의 상부에 형성되는 Al의 두께와 Ti의 두께를 조절함으로써 후속 열처리 공정에 의해 생성되는 TiAlx층의 두께와 Ti와 Al의 조성비를 조절할 수 있다. 또한 열처리 온도와 시간 등을 조절하여 확산 방지막으로 작용하던 산화막의 산소 또는 질화막의 질소를 금속배선으로 고르게 확산시켜 금속배선과 비아홀의 저항을 증가시키는 원인을 제거할 수 있다.By controlling the thickness of the Al and the thickness of Ti formed on the diffusion barrier layer, it is possible to control the thickness of the TiAl x layer and the composition ratio of Ti and Al generated by the subsequent heat treatment process. In addition, it is possible to eliminate the cause of increasing the resistance of the metal wiring and the via hole by controlling the heat treatment temperature and time to evenly diffuse the oxygen of the oxide film or the nitrogen of the nitride film to the metal wiring by controlling the heat treatment temperature and time.

상세히 설명된 본 발명에 의하여 본 발명의 특징부를 포함하는 변화들 및 변형들이 당해 기술 분야에서 숙련된 보통의 사람들에게 명백히 쉬워질 것임이 자명하다. 본 발명의 그러한 변형들의 범위는 본 발명의 특징부를 포함하는 당해 기술 분야에 숙련된 통상의 지식을 가진 자들의 범위 내에 있으며, 그러한 변형들은 본 발명의 청구항의 범위 내에 있는 것으로 간주된다.It will be apparent that changes and modifications incorporating features of the invention will be readily apparent to those skilled in the art by the invention described in detail. It is intended that the scope of such modifications of the invention be within the scope of those of ordinary skill in the art including the features of the invention, and such modifications are considered to be within the scope of the claims of the invention.

따라서, 본 발명의 반도체 소자의 금속배선 형성방법은 TiAlx층 형성 공정중에 Ti과 Al층 사이에 반응을 제어하는 확산 방지막을 추가하여 TiAlx층의 두께 균일도를 개선시키며, 이로 인하여 비아홀의 저항개선 및 금속 배선의 전기적인 특성을 개선 시킬 수 있는 효과가 있다.Therefore, the metallization method of the semiconductor device of the present invention improves the thickness uniformity of the TiAl x layer by adding a diffusion barrier to control the reaction between the Ti and Al layers during the TiAl x layer forming process, thereby improving the resistance of the via hole. And it is effective to improve the electrical properties of the metal wiring.

도 1a 내지 도 1e는 종래기술에 의한 금속배선 형성방법을 나타낸 공정단면도.1A to 1E are cross-sectional views illustrating a method of forming metal wirings according to the prior art.

도 2는 종래기술에 의한 TiAlx를 나타낸 도면.Figure 2 shows a TiAl x according to the prior art.

도 3은 본 발명에 따른 금속배선 형성방법을 나타낸 공정단면도.Figure 3 is a process cross-sectional view showing a metal wiring forming method according to the present invention.

도 4는 열처리 후 TiAlx가 형성된 도면.4 is a diagram in which TiAl x is formed after heat treatment.

Claims (6)

반도체 소자의 금속배선 형성공정에 있어서,In the metallization formation process of a semiconductor element, 소정의 구조물이 형성된 기판에 하부 Al층을 형성하는 단계;Forming a lower Al layer on a substrate on which a predetermined structure is formed; 상기 하부 Al층 상부에 확산 방지막을 형성하는 단계;Forming a diffusion barrier over the lower Al layer; 상기 확산 방지막 상부에 상부 Al층, Ti층 및 TiN층을 형성하는 단계; 및Forming an upper Al layer, a Ti layer, and a TiN layer on the diffusion barrier layer; And 상기 기판을 열처리하는 단계Heat-treating the substrate 를 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 형성공정.Metal wiring forming process of a semiconductor device comprising a. 제 1항에 있어서,The method of claim 1, 상기 확산 방지막은 하부 Al층과 반응하여 형성되는 산화물 또는 질화물임을 특징으로 하는 반도체 소자의 금속배선 형성공정.The diffusion barrier is a metal wiring forming process of the semiconductor device, characterized in that the oxide or nitride formed by reacting with the lower Al layer. 제 1항에 있어서,The method of claim 1, 상기 열처리는 350 내지 550℃의 온도범위에서 진행하는 것을 특징으로 하는 반도체 소자의 금속배선 형성공정.The heat treatment is a metal wiring forming process of the semiconductor device, characterized in that proceeding in a temperature range of 350 to 550 ℃. 제 1항에 있어서,The method of claim 1, 상기 상부 Al층과 Ti층의 두께를 조절하여 TiAlx층의 두께와 Ti와 Al의 조성비를 조절하는 것을 특징으로 하는 반도체 소자의 금속배선 형성공정.And controlling the thickness of the TiAl x layer and the composition ratio of Ti and Al by adjusting the thicknesses of the upper Al layer and the Ti layer. 제 1항에 있어서,The method of claim 1, 상기 확산 방지막은 하부 Al층의 Al원자의 확산을 방지하는 것을 특징으로 하는 반도체 소자의 금속배선 형성공정.The diffusion barrier layer is a metal wiring forming process of the semiconductor element, characterized in that to prevent the diffusion of Al atoms in the lower Al layer. 제 1항에 있어서,The method of claim 1, 상기 열처리를 제어하여 상기 확산 방지막으로 작용하던 물질을 금속배선으로 고르게 확산시키는 것을 특징으로 하는 반도체 소자의 금속배선 형성공정.And controlling the heat treatment to evenly spread the material acting as the diffusion barrier layer through the metal wiring.
KR1020030101481A 2003-12-31 2003-12-31 Method for fabricating metal interconnection of semiconductor device KR100546724B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030101481A KR100546724B1 (en) 2003-12-31 2003-12-31 Method for fabricating metal interconnection of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030101481A KR100546724B1 (en) 2003-12-31 2003-12-31 Method for fabricating metal interconnection of semiconductor device

Publications (2)

Publication Number Publication Date
KR20050070904A true KR20050070904A (en) 2005-07-07
KR100546724B1 KR100546724B1 (en) 2006-01-26

Family

ID=37260924

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030101481A KR100546724B1 (en) 2003-12-31 2003-12-31 Method for fabricating metal interconnection of semiconductor device

Country Status (1)

Country Link
KR (1) KR100546724B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1906631A2 (en) 2006-09-26 2008-04-02 Samsung Electronics Co.,Ltd. Semi-automatic sliding device for a portable terminal and portable terminal having the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102422421B1 (en) 2015-06-01 2022-07-20 삼성전자주식회사 Wiring structure and electric device employing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1906631A2 (en) 2006-09-26 2008-04-02 Samsung Electronics Co.,Ltd. Semi-automatic sliding device for a portable terminal and portable terminal having the same

Also Published As

Publication number Publication date
KR100546724B1 (en) 2006-01-26

Similar Documents

Publication Publication Date Title
KR20000041424A (en) Method for forming capacitor of ferroelectric random access memory device
US20070152334A1 (en) Semiconductor device and manufacturing method
KR100476710B1 (en) Method of forming metal line of semiconductor device
KR100546724B1 (en) Method for fabricating metal interconnection of semiconductor device
KR100289515B1 (en) Barrier emtal layer and method of forming the same
KR100376873B1 (en) Conductive line and interconnection thereof in semiconductor devices and fabricating method thereof
US20020000661A1 (en) Method for fabricating metal wiring and the metal wiring
CN101471312A (en) Semiconductor device and method of fabricating the same
KR100652317B1 (en) Method for manufacturing metal pad of the semiconductor device
KR100664339B1 (en) Method for forming metal line of semiconductor device
US20090098727A1 (en) Method of Forming Metal Line of Semiconductor Device
KR100945500B1 (en) Method of manufacturing semiconductor device
KR100499401B1 (en) Method for forming metal interconnection layer of semiconductor device
KR100324020B1 (en) Metal wiring formation method of semiconductor device
KR100315453B1 (en) Method for forming metal line dielectric layer of semiconductor devices
KR100645930B1 (en) Method for Forming of Copper Line of Semiconductor Device
KR20020047523A (en) Method of forming a dielectric layer in a semiconductor device
KR20070048820A (en) Wiring structure in a semiconductor device and method of manufacturing the same
KR100367499B1 (en) Method for manufacturing semiconductor device
KR100325597B1 (en) Method for forming contact hole in semiconductor device
KR100356476B1 (en) Method of forming a inter-metal dielectric layer in a damascene process
KR100661220B1 (en) Method for forming metal interconnect with dual dielectric layer
KR100315026B1 (en) Metal wiring formation method of semiconductor device
KR100618783B1 (en) Metal interconnection of semiconductor device and fabrication method thereof
KR100763675B1 (en) Method for polishing inter-metal dielectric layer of the semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111220

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee