KR20050069023A - 정전기 방지회로를 포함하는 액정표시소자 - Google Patents

정전기 방지회로를 포함하는 액정표시소자 Download PDF

Info

Publication number
KR20050069023A
KR20050069023A KR1020030100842A KR20030100842A KR20050069023A KR 20050069023 A KR20050069023 A KR 20050069023A KR 1020030100842 A KR1020030100842 A KR 1020030100842A KR 20030100842 A KR20030100842 A KR 20030100842A KR 20050069023 A KR20050069023 A KR 20050069023A
Authority
KR
South Korea
Prior art keywords
line
liquid crystal
crystal display
antistatic
gate
Prior art date
Application number
KR1020030100842A
Other languages
English (en)
Other versions
KR101025057B1 (ko
Inventor
최승규
우철민
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020030100842A priority Critical patent/KR101025057B1/ko
Publication of KR20050069023A publication Critical patent/KR20050069023A/ko
Application granted granted Critical
Publication of KR101025057B1 publication Critical patent/KR101025057B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 정전기 방지를 구비하는 액정표시소자에 관한 것으로 특히 공통전압 인가 라인과 단락 배선 사이에 정전기 방지 더미 라인을 구비하는 액정표시소자에 관한 것이다. 본 발명의 액정표시소자는 공통전압 인가 라인과 상기 게이트 단락 배선 사이 및 상기 공통전압 인가 라인과 상기 데이터 단락 배선 사이에 형성되는 정전기 방지 더미 라인과; 상기 정전기 방지 더미 라인 상에 형성되는 다수의 정전기 방지회로부를 구비하는 것을 특징으로 하며 스크라이브 및 폴리싱 공정에서 발생할 수 있는 정전기로 인해 게이트 라인 및 공통전압 인가 라인 및 데이터 라인 및 공통전압인가 라인 사이의 절연파괴를 방지할 수 있다.

Description

정전기 방지회로를 포함하는 액정표시소자{LIQUID CRYSTAL DISPLAY DEVICE INCLUDING CIRCUIT FOR PREVENTING ELECTROSTATIC CHARGE}
본 발명은 액정표시장치에 관한 것으로, 보다 상세하게는 구동 집적회로 칩들이 기판 상에 직접 부착되는 칩-온-글래스(chip-on-glass : COG)형 액정표시장치에서 외부에서 유입되는 정전기를 차단하는 정전기 방지 회로를 포함하는 액정표시장치에 관한 것이다.
일반적으로, 화상 정보를 화면에 나타내는 화면 표시 장치들 중에서, 액정표시장치는 가볍고 얇아 휴대하기에 간편하고 고화질의 영상 표현이 가능한 특성으로 인하여 오늘날 널리 사용되고 있으며, 특히, 해상도가 높고, 동화상을 실현하기에 충분할 만큼 반응 속도가 빠르기 때문에, 가장 활발한 연구가 이루어지고 있는 제품이다.
상기 액정표시장치의 원리는 액정의 광학적 이방성과 분극 성질을 이용한 것이다. 즉, 방향성을 갖고 있는 액정 분자의 분극성을 이용하여 그 배열방향을 인위적으로 조절하면, 액정의 배향 방향에 따른 광학적 이방성에 의해 빛을 투과 및 차단시킬 수 있게 되며, 이 원리를 응용하여 표시장치로 사용한다.
상기 액정표시장치는 화소들이 매트릭스 형태로 배열되는 액정표시패널과, 상기 화소들을 개별적으로 구동시키기 위한 게이트 구동부 및 데이터 구동부를 구비한다.
상기 액정표시패널은 일정한 셀-갭(cell-gap)이 유지되도록 합착된 박막트랜지스터 어레이(thin film transistor array) 기판 및 컬러필터(color filter) 기판과, 그 박막트랜지스터 어레이 기판 및 컬러필터 기판의 셀-갭에 형성된 액정층으로 구성된다.
상기 컬러필터 기판 상에는 화소들의 위치에 빨강, 초록 및 파랑의 컬러필터가 반복적으로 배치되어 있다. 그 컬러필터 사이에는 블랙 매트릭스가 매트릭스배열을 하며 형성되어 있다. 그리고, 상기 컬러필터 위에 공통전극이 형성되어 있다.
상기 박막트랜지스터 어레이 기판 상에는 행렬 방식으로 설계된 화소들의 위치에 화소전극들이 배열된 구조로 이루어져 있다. 그 화소전극의 수평방향을 따라서 게이트 라인들이 형성되어 있고, 수직방향을 따라서 데이터 라인들이 형성되어 있다. 상기 화소들의 한쪽 구석에는 화소전극을 구동하기 위한 박막트랜지스터가 형성되어 있다. 그 박막트랜지스터의 게이트 전극은 게이트 라인에 연결되고, 박막트랜지스터의 소스 전극은 데이터 라인에 연결되며, 박막트랜지스터의 드레인 전극은 화소전극에 연결된다.
상기 게이트 라인들과 데이터 라인들의 일측 끝단에는 게이트 패드부와 데이터 패드부가 형성되어 있다.
상기 게이트 구동부와 데이터 구동부는 상기 액정표시패널의 게이트 패드부 및 데이터 패드부와 다양한 형태로 결합되어 상기 게이트 라인들 및 데이터 라인들에 주사신호와 화상정보를 공급함으로써, 액정표시패널을 구동시키게 된다.
상기 게이트 구동부와 데이터 구동부에는 복수개의 구동 집적회로칩(driver integrated circuit chip : 이하, 구동 IC 칩)들이 구비되며, 이와 같은 구동 IC 칩들을 액정표시패널과 결합시키는 방식으로는 테이프 캐리어 패키지(tape carrier package : TCP)에 구동 IC 칩들을 실장하여 상기 박막트랜지스터 어레이 기판의 게이트 패드부 및 데이터 패드부와 연결하는 탭(tape automated bonding : TAB) 방식과 구동 IC 칩들을 박막트랜지스터 어레이 기판 상에 직접 부착시켜 상기 박막트랜지스터 어레이 기판의 게이트 패드부 및 데이터 패드부와 연결하는 칩-온-글래스(chip-on-glass : COG) 방식 등이 있다.
상기 구동 IC 칩들을 액정표시패널과 결합시키는 방식 중에 칩-온-글래스 방식은 상기 탭 방식에 비해 구조가 단순하여 공정이 용이하고, 제조비용을 절감할 수 있는 장점이 있다. 이와 같은 칩-온-글래스 방식의 액정표시장치를 첨부한 도면을 참조하여 보다 상세히 설명하면 다음과 같다.
도1은 종래 칩-온-글래스 방식의 액정표시장치를 보인 예시도이다.
도1을 참조하면, 액정표시패널(110)은 박막트랜지스터 어레이 기판(111)과 컬러필터 기판(112)이 일정한 셀-갭이 유지되도록 합착되고, 그 셀-갭에 액정층이 형성되어 구성된다.
상기 박막트랜지스터 어레이 기판(111)의 일측 단변 및 일측 장변은 상기 컬러필터 기판(112)에 비해 돌출되며, 그 박막트랜지스터 어레이 기판(111)의 돌출된 영역에는 게이트 패드부와 데이터 패드부가 구비된다. 또한, 상기 박막트랜지스터 어레이 기판(111)과 컬러필터 기판(112)이 합착된 영역 내에는 화상이 표시되는 화상 표시부(113)가 구비된다.
상기 박막트랜지스터 어레이 기판(111) 상에는 복수의 게이트 라인(120)들이 수평방향으로 배열되어 상기 게이트 패드부에 접속되고, 복수의 데이터 라인(130)들이 수직방향으로 배열되어 상기 데이터 패드부에 접속된다. 따라서, 게이트 라인(120)들과 데이터 라인(130)들은 서로 교차하며, 그 교차부에 박막트랜지스터 및 화소전극을 구비하는 화소들이 형성된다.
상기 컬러필터 기판(112) 상에는 블랙 매트릭스에 의해 화소별로 분리되어 도포된 적, 녹, 청 색상의 컬러필터와; 상기 박막트랜지스터 어레이 기판(111)에 구비된 화소전극과 함께 액정층에 전계를 형성하는 공통전극이 구비된다.
상기 컬러필터 기판(112)에 비해 돌출된 박막트랜지스터 어레이 기판(111)의 일측 단변에는 게이트 구동 IC 칩(123)들이 실장되어 상기 게이트 패드부와 연결되고, 일측 장변에는 데이터 구동 IC 칩(133)들이 실장되어 상기 데이터 패드부와 연결된다. 또한, 상기 액정표시패널의 일측 장변에는 컬러필터 기판 상에 형성되는 공통전극에 전압을 인가하기 위한 공통전압 인가 라인(150)이 형성되어 있다. 상기 공통 전압인가 라인(150)의 일측에서 공통전압을 인가하기 위한 패드부(151)가 형성되어 있다.
한편, COG형의 액정표시장치 중 일부 모델에 있어서, 액정표시패널을 형성하는 과정에서 발생할 수 있는 정전기를 방지하기 위하여 구동 IC칩이 형성되는 액정표시패널의 일변에 대향하는 반대편의 일변에 단락 배선(shorting bar)(140)을 형성한다. 상기 단락 배선은 액정표시패널의 일변에 구동 IC칩이 형성되므로 이를 피하여 반대편에 형성한다.
그러므로 상기 단락 배선은 게이트 구동 IC칩이 형성되는 일변과 데이터 구동 IC칩이 형성되는 일변의 반대편에 각각 형성될 수 있는데, 도 2를 통하여 액정표시패널 중 데이터 구동 IC칩이 형성되는 반대편의 일변에 형성되는 단락 배선과 그 주변의 구조를 살펴본다.
도 2 에 도시된 바와 같이, 단락 배선(shorting bar)(140)이 형성되는 액정표시패널의 일변에는 다수의 평행하게 배열되는 데이터 라인(130)이 형성되고 각각의 데이터 라인(130)은 상기 단락 배선(140)과 연결되어 있다. 상기 각각의 데이터 라인들은 단락 배선과 연결되어 서로 등 전위가 되므로 액정표시패널을 제조하는 과정에서 발생할 수 있는 정전기로부터 데이터 라인들을 보호하다.
또한 상기 데이터 라인(210)의 끝단에는 액정표시패널이 동작 중에 발생할 수 있는 정전기로 부터 소자를 보호하기 위한 정전기 방지회로(210)가 각각 형성되어 있다.
한편, 상기 정전기 방지회로(210)의 외곽으로는 컬러필터 기판에 형성되는 공통전극에 전압을 인가하기 위한 공통전압 인가 라인(150)이 형성되어 있다. 또한 상기 데이터 라인(130)은 각각 공통전압 인가 라인(150)과 연결되어 있다.
데이터 라인(130)과 공통전압 인가 라인(150) 서로 연결되어 있음으로서 데이터 라인에서 발생하는 정전기를 정전기 방지회로(210)를 통해 상기 공통전압 인가 라인(150)에 연결하여 정전기를 접지 시킨다.
그런데, 상기 단락 배선(140)은 액정표시패널을 단위 액정표시패널로 절단하는 공정에서 잘려져 제거되는 데, 이때 정전기 발생이 심하며 상기 정전기에 의해 데이터 라인(130)과 단락 배선(140)을 서로 연결하는 연장선(160)과 공통전압 인가 라인(150)이 교차하는 영역에서 단락이 발생할 수 있다.
상기 공통전압 인가 라인(150)과 상기 연장선(160)에 단락이 발생하면 공통전압이 데이터 라인(130)에 직접 공급되므로 화면에 불량이 발생한다.
공통전압 인가 라인(150)과 상기 연장선(150)의 단락은 액정표시패널의 절단 공정 뿐 아니라 절단후, 액정표시패널의 가장자리를 글라인딩하는 과정에서도 발생하여 액정표시패널에 불량을 초래한다.
본 발명은 상기와 같이, 액정표시패널의 절단 및 마모 과정에서 발생할 수 있는 정전기로부터 액정표시패널을 보호하는 것을 목적으로 한다.
또한 정전기로 인해 공통전압 인가 라인과 게이트 및 데이터 라인간에 절연파괴를 방지하는 것을 목적으로 한다.
상기 목적을 이루기 위하여 본 발명의 정전기 방지 회로를 포함하는 액정표시소자는 액정표시패널의 화면표시부 외곽에 형성되는 공통전압 인가 라인과; 상기 화면표시부에 형성되는 복수의 게이트 라인과; 상기 게이트 라인과 수직 교차하는 복수의 데이터 라인과; 상기 복수의 게이트 라인이 각각 연결되는 게이트 단락 배선과; 상기 복수의 데이터 라인이 각각 연결되는 데이터 단락 배선과; 상기 공통전압 인가 라인과 상기 게이트 단락 배선 사이 및 상기 공통전압 인가 라인과 상기 데이터 단락 배선 사이에 형성되는 정전기 방지 더미 라인과; 상기 정전기 방지 더미 라인 상에 형성되는 다수의 정전기 방지회로부를 구비하는 것을 특징으로 한다.
액정표시패널의 상부기판으로서 컬러필터 기판과 하부기판으로서 TFT어레이 기판과 상기 컬러필터 기판과 TFT어레이 기판 사이에 충진되는 액정으로 포함하여 형성된다.
특히, 상기 TFT어레이 기판에는 화면을 표시하는 화면표시부와 구동회로부 등이 형성되는 외곽영역으로 구분될 수 있으며 상기 화면표시부에는 다수의 게이트 라인과 상기 게이트 라인과 수직 교차하는 데이트 라인을 가진다. 또한, 상기 게이트 라인 및 데이터 라인은 연장되어 각각 게이트 패드부 및 데이터 패드부와 연결되는데, 통상 상기 게이트 패드부 및 데이터 패드부는 TFT어레이 기판의 외곽 영역에 형성된다. 특히, 구동회로가 칩 형태로 TFT어레이 기판 상에 실장되는 COG타입의 액정표시소자에서는 상기 게이트 패드 및 데이터 패드부에 구동회로 IC칩이 연결된다.
한편, 상기 TFT어레이 기판의 외곽 영역에는 상기 컬러필터 기판 상에 형성되는 공통전극에 공통전압을 인가하기 위한 공통전압 인가 라인이 형성되어 있다.
통상, COG 형의 액정표시소자에서는 사각형의 사면중 수직하는 두 면에 게이트 구동회로 IC칩 및 데이터 구동회로 IC칩이 각각 실장되고 그 반대편에 공통전압 인가 라인이 형성되며 상기 화면표시부에 형성되는 게이트 라인 및 데이터 라인이 각각 상기 공통전압 인가 라인에 연결되게 된다.
TFT어레이 기판은 제조과정 중 발생할 수 있는 정전기로부터 상기 기판을 보호하기 위하여 각각의 게이트 라인 및 데이터 라인을 등전위로 만들어 제조공정을 진행한다. 그러므로 상기 게이트 라인 및 데이터 라인을 등전위로 만들기 위하여 TFT어레이 기판의 화면표시부 외곽에 단락 배선(shorting bar)을 형성하여 각각의 게이트 라인 및 데이터 라인을 연결한다.
또한 상기 단락 배선은 데이터 라인 또는 게이트 라인을 등전위로 만드는 외에 TFT어레이 기판이 형성된 후, 형성된 화소들의 단락 여부 또는 단선 검사를 위하여 사용되기도 한다.
상기 단락 배선은 액정표시패널의 제조공정 중 절단 공정에서 절단되어 제거된다.
상기 절단과정에서 정전기가 많이 발생하는데, 액정표시소자는 정전기에 의해 불량발생이 많다. 그러므로 본 발명은 절단공정등에서 발생하는 정전기를 방지하기 위하여 정전기 방지 회로를 구비하는 정전기 방지 더미 라인을 더 형성한다.
이하, 데이터 라인과 상기 데이터 라인이 각각 연결되는 데이터 단락 배선 및 정전기 방지 더미 라인이 구성되는 상기 TFT어레이 기판의 일부를 도 3을 참조하여 상세히 살펴본다.
도 3에 도시된 바와 같이, TFT어레이 기판에는 세로 방향으로 다수의 데이터 라인(130)이 형성되며 상기 데이터 라인(130)은 각각 연장선(330)에 의해 상기 데이터 라인과 수직 방향, 즉, TFT어레이 기판의 가로 방향으로 형성되는 데이터 단락 배선(140)과 연결된다.
또한, 상기 데이터 단락 배선(140)과 평행하게 공통전압 인가 라인(150)이 형성되어 있는데, 상기 공통전극 인가 라인(150)은 상기 데이터 라인(130)의 끝단과 각각 컨택홀을 통하여 연결되어 있다. 또한, 상기 공통전극 인가 라인(150)과 상기 데이터 라인(130) 사이에는 데이터 라인(130)에 발생하는 정전기를 방지하기 위한 정전기 방지회로(210)가 각각의 데이터 라인과 일대일 대응되게 형성되어 있다. 상기 정전기 방지회로(210)는 평소에는 오프(off)상태이다가 정전기와 같이 비정상적인 전류가 인가되면 온(on)되어 정전기를 공통전압 인가 라인(150)을 통해 접지 시킴으로서 액정표시소자내의 소자들을 보호한다.
상기 공통전압 인가 라인(150), 연장선(330) 및 데이터 단락 배선(140)은 서로 동일한 층상에 형성되며 상기 공통전압 인가 라인(150)과 절연층에 의해 서로 절연되어 있는데, 데이터 단락 배선(140)이 절단공정에서 절단될 때 정전기가 발생하면 상기 공통전압 인가 라인(150)과 상기 연장선(330)사이에 절연층이 파괴되어 상기 연장선(330)과 공통전압 인가 라인(150)에 단락(short)이 발생한다. 단락이 발생하면 공통전압이 데이터 라인에 인가될 수 있어 화면표시부에 불량화면을 형성한다.
본 발명은 상기 공통전압 인가 라인(150)과 데이터 단락 배선(140)사이에 복수의 정전기 방지회로를 구비하는 정전기 방지 더미 라인(310)을 형성하여 외부로부터 TFT어레이 기판에 인가되는 정전기를 차단할 수 있게 한다.
상기 정전기 방지 더미(dummy) 라인(310)사이에 형성되는 복수의 더미 방지회로(320)는 각각의 데이터 라인(130)에 일대일 대응되도록 다수 형성된다.
그러므로 상기 정전기 방지 더미 라인(310)사이에 형성되는 복수의 정전기 방지회로(32)는 연장선(330)들 사이에 각각 하나씩 형성될 수 있다.
또한, 상기 정전기 방지 더미 라인(310)은 상기 공통전압 인가 라인(150)과 동일한 층상에 형성되며 게이트 라인(미도시)이 형성될 때 함께 형성될 수 있다.
그러므로 상기 정전기 방지 더미 라인(310)은 상기 연장선(330)과 절연층에 의해 서로 절연되며 상기 연장선(330)이 정전기 방지 더미 라인(310)상에 형성되면서 서로 교차하면서 형성된다.
다음으로 더미 정전기 방지 회로(310)를 구비하는 정전기 방지 더미 라인(310)이 정전기가 인가될 경우 동작을 살펴본다.
정전기는 상기 데이터 단락 배선(140)이 절단공정에서 절단되어 제거될 때 나 단위 셀 별로 절단된 액정표시패널을 연마할 때 주로 발생할 수 있는데, 상기 공정을 통해 정전기가 TFT어레이 기판으로 유입되면, 공통전압 인가 라인(150)과 연장선(330)이 교차하는 영역 또는 정전기 방지 더미 라인(310)과 연장선(330)이 교차하는 영역 사이에 절연파괴가 일어나지 않고 정전기가 연장선(330)을 타고 데이터 라인(130)이 이르면 데이터 라인(130)과 공통전압 인가 라인(150)사이에 형성된 정전기 방지 회로(210)가 온(on)되어 정전기를 공통전압 인가 라인(150)을 통해 기판 전체로 분산시키거나 접지시켜 화소를 보호한다.
만약, TFT어레이 기판으로 유입되는 정전기로 인해 절연파괴가 일어나면, 절연파괴는 정전기 방지 더미 라인(310)과 연장선(330)이 교차하는 영역에서 일어난다. 왜냐하면 공통전압 인가 라인(150)과 상기 연장선(330)의 교차 영역과 정전기 방지 더미 라인(310)과 상기 연장선(330)의 교차 영역은 동일한 절연층에 의해 절연되어 있어 절연파괴에 있어서는 동일한 조건이므로 정전기가 먼저 도달하게 되는 정전기 방지 더미 라인(310)과 상기 연장선(330)의 교차영역(B)에서 절연파괴가 일어난다.
절연파괴에 의해 상기 연장선(330)과 정전기 방지 더미 라인(310)이 서로 단락 되면, 정전기는 정전기 방지 더미 라인(310)을 통해 외부로 접지 된다.
상기 정전기 방지 더미 라인(310)에 형성되는 다수의 정전기 방지회로(320)는 평소에는 오프상태이다가 정전기 등과 같이 비정상적인 과전류가 인가되면 온(on)되어 정전기가 접지 시킬 수 있게 된다.
다음으로 도 4를 참조하여 상기 연장선(330)과 정전기 방지 더미 라인(140)이 서로 단락되는 영역(B)의 단면도를 살펴보면, 기판 상에 게이트 라인과 동시에 형성되는 정전기 방지 더미 라인(310)이 형성되고 상기 정전기 방지 더미 라인(310)상에는 게이트 절연층으로서 절연층(401)이 형성되며 상기 절연층(401)상에 연장선(330)이 형성되어 있다. 그러므로 상기 연장선(330)에 정전기가 인가되면 상기 연장선(330)아래에 형성되는 절연층(401)이 파괴되고 정전기 방지 더미 라인(310)과 서로 단락이 발생한다.
상기 정전기 방지 더미 라인(310)과 상기 연장선(330)사이에 절연파괴가 일어나고 정전기가 방전되면 정전기는 급격히 약화되어 공통전압 인가 라인(150)과 상기 연장선(330)사이에서는 절연파괴가 방지되어 액정표시소자를 보호할 수 있다.
상기에서는 데이터 라인과 데이터 단락 배선 사이에 형성되는 정전기 방지회로에 대해서 살펴보았는데, 다음으로 도 5를 참조하여 게이트 라인과 게이트 단락 배선 사이에 형성되는 정전기 방지 회로에 대해서 살펴본다.
도 5에 도시된 바와 같이, TFT어레이 기판에는 다수의 게이트 라인(501)이 기판의 가로 방향으로 형성되어 있고 상기 게이트 라인(501)은 게이트 단락 배선(506)에 의해 서로 등전위를 유지할 수 있게 연결되어 있다.
상기 게이트 단락 배선(506)은 모델에 따라 홀수번째 게이트 라인만 연결되는 제 1 게이트 단락 배선(odd shorting bar)과 짝수 번째 게이트 라인만 연결되는 제 2 게이트 단락 배선( even shorting bar)으로 구성할 수 있다.
또한 상기 게이트 단락 배선(506)과 평행하게 배열되는 공통전압 인가 라인(503)이 게이트 라인(501)과 게이트 단락 배선(506)사이에 형성되며 상기 게이트 라인(501)이 형성될 때 함께 형성된다.
한편, 상기 게이트 라인(501)과 상기 공통전압 인가 라인(503)사이에는 정전기 방지 회로(502)가 형성되어 있어 공통전압 인가 라인(503)과 게이트 라인(501)을 서로 절연시키고 있다.
상기 정전기 방지 회로(502)는 평소에는 오프 상태를 유지하지만 정전기와 같은 비정상적인 과전류가 인가되면 온(on)되어 정전기를 상기 공통전압 인가 라인(503)을 통하여 접지시킨다.
상기 게이트 단락 배선(506)과 공통전압 인가 라인(503)사이에는 정전기 방지를 위한 더미 라인(504)이 형성되며 상기 정전기 방지 더미 라인(504)에는 다수의 정전기 방지회로(510)가 형성되어 외부로부터 인가되는 정전기가 화면표시부로 인가되는 것을 방지한다.
상기 정전기 방지 더미 라인(504)은 상기 공통전압 인가 라인(503)과 동일 층상에 형성되며 게이트 라인을 형성할 때 함께 형성될 수 있다.
상기 게이트 라인(501)과 게이트 단락 배선(506)은 소스 및 드레인 라인이 형성될 때 형성될 수 있는 연장선에 의해 서로 연결되면 상기 연장선과 게이트 라인(501)및 게이트 단락 배선(506)은 서로 컨택홀을 통해 연결된다.
다음으로 상기 게이트 단락 배선(506)이 절단되거나 TFT어레이 기판의 연마 과정에서 발생하는 정전기가 차단되는 동작을 살펴본다.
외부로부터 유입되는 정전기가 게이트 라인(501)에 인가되면 게이트 라인(501)과 공통전압 인가 라인(503)사이에 형성되는 정전기 방지회로(502)가 온(on)되어 인가되는 정전기를 공통전압 인가 라인(503)을 통해 접지시키거나 기판 전체로 분산시켜 내부회로를 보호한다. 한편, 외부로부터 인가되는 정전기에 의해 절연파괴가 일어나는 경우를 가정하면, 정전기에 의해 상기 정전기 방지 더미 라인(504)과 상기 게이트 단락 배선(506)과 게이트 라인(501)을 서로 연결하는 선인 연장선 사이에서 절연파괴가 일어난다.
상기 연장선과 정전기 방지 더미 라인(504)사이에서 절연파괴가 일어나면 정전기 방지 더미 라인(504)에 형성되는 정전기 방지회로(510)는 온(on)되고 정전기를 외부로 접지시켜 TFT어레이 기판 내부의 회로를 보호한다.
상기 정전기 방지 더미 라인(504)과 연장선 사이에서 절연파괴가 일어나고 정전기가 접지되면 정전기는 급격히 약화되어 공통전압 인가 라인(503)과 연장선 사이에서 발생할 수 있는 절연파괴를 방지할 수 있다.
상기 정전기 방지 더미 라인(504)은 상기 공통전압 인가 라인(503)과 서로 연결될 수 있으나 자체로 플로팅(floating)되어 형성될 수도 있다.
상기 정전기 방지 회로를 포함하는 정전기 방지 더미라인은 구동회로 칩이 기판 상에 형성되는 COG형의 액정표시소자에만 국한되지 않으며 단락 배선을 포함하고 상기 단락 배선을 절단하는 과정에서 발생할 수 있는 임의의 액정표시소자에 적용될 수 있다.
본 발명은 상기와 같이, 공통전압 인가 라인과 게이트 단락 배선 및 공통전극인가 라인과 데이터 단락 배선 사이에 정전기 방지 회로를 구비하는 정전기 방지 더미 라인을 형성함으로서 외부로부터 유입되는 정전기를 차단하여 액정표시장치 내부의 회로를 보호하고 외부로부터 유입되는 정전기로 인해 공통전압 인가 라인과 데이터 라인 사이에 발생할 수 있는 절연파괴를 방지하여 액정표시소자를 보호하는 효과를 얻을 수 있다.
도 1은 COG형의 액정표시소자의 개략적 평면도.
도 2는 도 1의 A영역을 확대한 평면도.
도 3은 본 발명의 데이터 라인과 정전기 방지 더미 라인을 포함하는 액정표시패널의 일부를 나타내는 평면도.
도 4는 본 발명의 정전기 방지 더미 라인과 데이터 라인 연장선 사이를 나타내는 단면도.
도 5는 본 발명의 게이트 라인과 정전기 방지 더미 라인을 포함하는 액정표시패널의 일부를 나타내는 평면도.
************도면의 중요부분에 대한 부호의 설명**************
130:데이터 라인 210:정전기 방지회로부
150, 503:공통전압 인가 라인 140:데이터 단락 배선
310:정전기 방지 더미 라인 320:정전기 방지회로부
330:데이터 라인 연장선 501:게이트 라인
502,510:정전기 방지 회로 506:게이트 단락 배선

Claims (9)

  1. 액정표시패널의 화면표시부 외곽에 형성되는 공통전압 인가 라인과;
    상기 화면표시부에 형성되는 복수의 게이트 라인과;
    상기 게이트 라인과 수직 교차하는 복수의 데이터 라인과;
    상기 복수의 게이트 라인이 각각 연결되는 게이트 단락 배선과;
    상기 복수의 데이터 라인이 각각 연결되는 데이터 단락 배선과;
    상기 공통전압 인가 라인과 상기 게이트 단락 배선 사이 및 상기 공통전압 인가 라인과 상기 데이터 단락 배선 사이에 형성되는 정전기 방지 더미 라인과;
    상기 정전기 방지 더미 라인 상에 형성되는 다수의 정전기 방지회로부를 구비하는 것을 특징으로 하는 액정표시소자.
  2. 제 1 항에 있어서, 상기 공통전압 인가 라인은 상기 액정표시패널의 적어도 두변에 걸쳐 형성되는 것을 특징으로 하는 액정표시소자.
  3. 제 1 항에 있어서, 상기 공통전압 인가 라인은 상기 데이터 라인과 컨택홀을 통해 연결되는 것을 특징으로 하는 액정표시소자.
  4. 제 1 항에 있어서, 상기 공통전압 인가 라인과 상기 게이트 라인 및 데이터 라인 사이에는 정전기 방지회로가 형성되는 것을 특징으로 하는 액정표시소자.
  5. 제 1 항에 있어서, 상기 정전기 방지 더미 라인 상에 형성되는 정전기 방지 회로는 상기 게이트 라인 및 데이터 라인과 각각 일대일 대응되게 복수개 형성되는 것을 특징으로 하는 액정표시소자.
  6. 제 1 항에 있어서, 상기 데이터 라인과 상기 정전기 방지 더미 라인은 절연층을 개재한 채 상기 데이터 라인이 상기 정전기 방지 더미 라인 상에 형성되는 것을 특징으로 하는 액정표시소자.
  7. 제 6항에 있어서, 상기 절연층은 게이트 절연층인 것을 특징으로 하는 액정표시소자.
  8. 제 1 항에 있어서, 상기 게이트 라인 및 게이트 단락 배선은 일체로 형성되며 동일층상에 형성되는 것을 특징으로 하는 액정표시소자.
  9. 제 1항에 있어서, 상기 데이터 라인 및 데이터 단락 배선은 동일 층상에 형성되면서 일체로 구성되는 것을 특징으로 하는 액정표시소자.
KR1020030100842A 2003-12-30 2003-12-30 정전기 방지회로를 포함하는 액정표시소자 KR101025057B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030100842A KR101025057B1 (ko) 2003-12-30 2003-12-30 정전기 방지회로를 포함하는 액정표시소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030100842A KR101025057B1 (ko) 2003-12-30 2003-12-30 정전기 방지회로를 포함하는 액정표시소자

Publications (2)

Publication Number Publication Date
KR20050069023A true KR20050069023A (ko) 2005-07-05
KR101025057B1 KR101025057B1 (ko) 2011-03-25

Family

ID=37259489

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030100842A KR101025057B1 (ko) 2003-12-30 2003-12-30 정전기 방지회로를 포함하는 액정표시소자

Country Status (1)

Country Link
KR (1) KR101025057B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100884463B1 (ko) * 2007-07-31 2009-02-20 삼성모바일디스플레이주식회사 발광 표시 장치 및 그의 제조 방법
US7642553B2 (en) 2007-01-24 2010-01-05 Samsung Electronics Co., Ltd. Thin film transistor array panel
US8531617B2 (en) 2006-11-07 2013-09-10 Samsung Display Co., Ltd. Display device and method of manufacturing the same
WO2019017597A1 (ko) * 2017-07-21 2019-01-24 주식회사 토비스 보호회로가 형성된 절단 패널 및 그 제조방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100603853B1 (ko) * 1998-12-02 2006-10-24 엘지.필립스 엘시디 주식회사 정전기 방지회로를 구비한 액정 표시 장치
KR100576629B1 (ko) * 1999-04-08 2006-05-04 엘지.필립스 엘시디 주식회사 액정표시장치의 ｔｆｔ어레이 기판 및 그 검사방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8531617B2 (en) 2006-11-07 2013-09-10 Samsung Display Co., Ltd. Display device and method of manufacturing the same
US7642553B2 (en) 2007-01-24 2010-01-05 Samsung Electronics Co., Ltd. Thin film transistor array panel
KR100884463B1 (ko) * 2007-07-31 2009-02-20 삼성모바일디스플레이주식회사 발광 표시 장치 및 그의 제조 방법
US8129722B2 (en) 2007-07-31 2012-03-06 Samsung Mobile Display Co., Ltd. Light emitting display and method of manufacturing the same
WO2019017597A1 (ko) * 2017-07-21 2019-01-24 주식회사 토비스 보호회로가 형성된 절단 패널 및 그 제조방법

Also Published As

Publication number Publication date
KR101025057B1 (ko) 2011-03-25

Similar Documents

Publication Publication Date Title
US5657139A (en) Array substrate for a flat-display device including surge protection circuits and short circuit line or lines
US8125605B2 (en) Liquid crystal display panel and liquid crystal display apparatus having the same
TWI385453B (zh) 液晶顯示裝置
US6791632B2 (en) Protection circuit and method from electrostatic discharge of TFT-LCD
US8816343B2 (en) Display panel
US6587160B2 (en) Liquid crystal displays
US8780309B2 (en) Mother panel of liquid crystal display and method of manufacturing liquid crystal display using the same
KR20060134263A (ko) 박막 트랜지스터 기판 및 이를 포함하는 액정 표시 장치
KR20070119344A (ko) 액정표시장치용 어레이 기판
US6384878B1 (en) Liquid crystal display having an electrostatic protection circuit
US6388719B1 (en) Liquid crystal display device
US20040218108A1 (en) Liquid crystal display panel
US8164699B2 (en) Display panel and method thereof
KR101842537B1 (ko) 액정 표시 장치 및 액정 표시 장치의 어레이 기판
KR20010030494A (ko) 액정표시장치 및 그 회로단선 보수방법
KR100610994B1 (ko) 액정 표시 장치
KR101025057B1 (ko) 정전기 방지회로를 포함하는 액정표시소자
KR101308445B1 (ko) 액정 표시 장치
KR100603853B1 (ko) 정전기 방지회로를 구비한 액정 표시 장치
JPH11282386A (ja) アクティブマトリクス基板装置の製造方法及び該アクティブマトリクス基板装置並びにこれを備えた電気光学パネル
JPH08152652A (ja) フラットパネル表示装置用アレイ基板
KR20070077989A (ko) 박막 트랜지스터 기판 및 이를 포함한 액정 표시 패널
KR100928492B1 (ko) 액정 표시 장치
KR100529572B1 (ko) 박막 트랜지스터 액정 표시 장치
JP2558847B2 (ja) 断線欠陥の補修の可能なマトリクス型画像表示装置及び断線の救済方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180213

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200219

Year of fee payment: 10