KR20050068865A

KR20050068865A - Manufacturing method of array substrate for liquid crystal display device

Info

Publication number: KR20050068865A
Application number: KR1020030100681A
Authority: KR
Inventors: 김현태; 김은홍
Original assignee: 엘지.필립스 엘시디 주식회사
Priority date: 2003-12-30
Filing date: 2003-12-30
Publication date: 2005-07-05
Also published as: KR101031760B1

Abstract

본 발명은 액정표시장치용 어레이 기판의 제조 방법에 관한 것이다.The present invention relates to a method of manufacturing an array substrate for a liquid crystal display device.

어레이 기판의 표시 영역에는 다수의 금속 배선이 형성되어 있으므로, 건식 식각 공정시 식각 가스의 이온들이 기판의 외곽쪽으로 휘게 되어, 식각 균일도가 떨어지게 된다.Since a plurality of metal wires are formed in the display area of the array substrate, ions of the etching gas are bent toward the outer side of the substrate during the dry etching process, resulting in poor etching uniformity.

본 발명에서는 표시 영역 상의 화소와 동일한 구조를 가지는 더미 패턴을 어레이 기판의 외곽에 형성하여 건식 식각시 박막을 균일하게 식각하고, 더미 패턴 상부의 보호막을 제거하여 홀을 형성함으로써 보호막의 식각을 용이하게 할 수 있다. 또한, 보호 패턴으로 보호막의 홀을 덮어주어 보호막의 홀을 통해 이물질이 어레이 기판의 표시 영역으로 들어가는 것을 막을 수 있다. In the present invention, a dummy pattern having the same structure as the pixel on the display area is formed outside the array substrate to uniformly etch the thin film during dry etching, and the protective layer on the dummy pattern is removed to form a hole, thereby easily etching the protective layer. can do. In addition, the protective pattern may cover the holes of the protective layer to prevent foreign substances from entering the display area of the array substrate through the holes of the protective layer.

Description

Manufacturing method of array substrate for liquid crystal display device

본 발명은 액정표시장치에 관한 것으로서, 더욱 상세하게는 액정표시장치용 어레이 기판의 제조 방법에 관한 것이다.The present invention relates to a liquid crystal display device, and more particularly, to a method of manufacturing an array substrate for a liquid crystal display device.

일반적으로 액정표시장치는 일면에 전극이 각각 형성되어 있는 두 기판을 두 전극이 형성되어 있는 면이 마주 대하도록 배치하고 두 기판 사이에 액정 물질을 주입한 다음, 두 전극에 전압을 인가하여 생성되는 전기장에 의해 액정 분자를 움직이게 함으로써, 이에 따라 달라지는 빛의 투과율에 의해 화상을 표현하는 장치이다.In general, a liquid crystal display device is formed by arranging two substrates having electrodes formed on one surface thereof so that the surfaces on which the two electrodes are formed face each other, injecting a liquid crystal material between the two substrates, and then applying a voltage to the two electrodes. By moving the liquid crystal molecules by an electric field, the device expresses an image by the transmittance of light that varies accordingly.

액정표시장치는 다양한 형태를 가질 수 있는데, 현재 박막 트랜지스터와 박막 트랜지스터에 연결된 화소 전극이 행렬 방식으로 배열된 능동 행렬 액정표시장치(Active Matrix LCD : AM-LCD)가 해상도 및 동영상 구현 능력이 우수하여 가장 주목받고 있다.A liquid crystal display may have various forms. Currently, an active matrix liquid crystal display (AM-LCD) having a thin film transistor and pixel electrodes connected to the thin film transistors arranged in a matrix manner has excellent resolution and video performance. It is most noticed.

이러한 액정표시장치는 하부의 어레이 기판에 화소 전극이 형성되어 있고 상부 기판인 컬러 필터 기판에 공통 전극이 형성되어 있는 구조로, 상하로 걸리는 기판에 수직한 방향의 전기장에 의해 액정 분자를 구동하는 방식이다. 이는, 투과율과 개구율 등의 특성이 우수하며, 상판의 공통 전극이 접지 역할을 하게 되어 정전기로 인한 액정셀의 파괴를 방지할 수 있다.The liquid crystal display device has a structure in which pixel electrodes are formed on a lower array substrate, and a common electrode is formed on a color filter substrate, which is an upper substrate, and drives liquid crystal molecules by an electric field perpendicular to a substrate that is vertically stretched. to be. This is excellent in characteristics such as transmittance and aperture ratio, and the common electrode of the upper plate serves as a ground, thereby preventing the destruction of the liquid crystal cell due to static electricity.

액정표시장치의 어레이 기판은 다수의 박막 트랜지스터와 화소 전극을 포함하며, 박막을 증착하고 마스크를 이용하여 사진 식각하는 공정을 여러 번 반복함으로써 형성된다. An array substrate of a liquid crystal display device includes a plurality of thin film transistors and pixel electrodes, and is formed by repeatedly repeating a process of depositing a thin film and etching a photo using a mask.

이하, 첨부한 도면을 참조하여 종래의 액정표시장치용 어레이 기판에 대하여 설명한다.Hereinafter, a conventional array substrate for a liquid crystal display device will be described with reference to the accompanying drawings.

도 1은 종래의 액정표시장치용 어레이 기판을 도시한 도면이다. 도시한 바와 같이, 어레이 기판(1) 상에 화상이 구현되는 표시 영역(A)이 정의되고, 표시 영역(A)에는 다수의 게이트 배선(2)과 데이터 배선(4)이 형성되어 있다. 게이트 배선(2)과 데이터 배선(4)은 교차하여 화소 영역을 정의하고, 게이트 배선(2)과 데이터 배선(4)이 교차하는 부분에는 스위칭 소자인 박막 트랜지스터(6)가 형성되어 있으며, 화소 영역에는 박막 트랜지스터(6)와 연결되어 있는 화소 전극(8)이 형성되어 있다. 1 is a view showing a conventional array substrate for a liquid crystal display device. As shown, a display area A in which an image is implemented is defined on the array substrate 1, and a plurality of gate wires 2 and data wires 4 are formed in the display area A. FIG. The gate wiring 2 and the data wiring 4 intersect to define a pixel region, and a thin film transistor 6 serving as a switching element is formed at a portion where the gate wiring 2 and the data wiring 4 cross each other. The pixel electrode 8 connected to the thin film transistor 6 is formed in the region.

이러한 액정표시장치의 어레이 기판은 박막을 증착하고 마스크를 이용하여 사진 식각하는 공정을 여러 번 반복함으로써 형성된다. 그런데, 앞서 언급한 바와 같이, 어레이 기판의 표시 영역에는 금속 물질로 이루어진 게이트 배선과 데이터 배선 및 박막 트랜지스터의 전극이 다수 개 형성되어 있다. 따라서, 플라즈마를 이용한 건식 식각 공정시, 박막을 식각하는 데 사용되는 식각 가스의 이온들이 금속 물질이 많은 표시 영역보다 금속 물질이 적은 기판의 외곽쪽으로 휘게 된다. 이로 인해, 기판 내에서 식각 균일도가 떨어지게 되고, 박막 트랜지스터의 특성이 저하된다. The array substrate of the liquid crystal display is formed by repeatedly depositing a thin film and etching the photo using a mask. As described above, in the display area of the array substrate, a plurality of gate wirings, data wirings, and electrodes of a thin film transistor are formed of a metal material. Therefore, in the dry etching process using plasma, the ions of the etching gas used to etch the thin film are bent toward the outer side of the substrate having less metal material than the display area having more metal material. For this reason, the etching uniformity in a board | substrate falls, and the characteristic of a thin film transistor falls.

본 발명은 상기한 종래의 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 박막의 식각 균일도를 높이고, 불량 발생을 방지할 수 있는 액정표시장치용 어레이 기판의 제조 방법을 제공하는 것이다. SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned conventional problems, and an object of the present invention is to provide a method of manufacturing an array substrate for a liquid crystal display device which can increase the etching uniformity of a thin film and prevent the occurrence of defects.

상기한 목적을 달성하기 위한 본 발명에 따른 액정표시장치용 어레이 기판의 제조 방법은 표시 영역과 비표시 영역으로 정의되는 기판을 구비하는 단계와, 상기 기판의 표시 영역 상에 게이트 배선을 형성하는 단계, 상기 게이트 배선과 교차하여 화소 영역을 정의하는 데이터 배선을 형성하는 단계, 상기 게이트 배선 및 데이터 배선과 연결되어 있는 박막 트랜지스터를 형성하는 단계, 상기 비표시 영역에 더미 패턴을 형성하는 단계, 상기 게이트 배선과 데이터 배선 및 박막 트랜지스터를 덮고 있으며, 상기 더미 패턴을 드러내는 홀을 가지는 보호막을 형성하는 단계, 상기 보호막 상부의 화소 영역에 상기 박막 트랜지스터와 연결되는 화소 전극을 형성하는 단계, 그리고 상기 보호막 상부에 상기 더미 패턴을 덮는 보호 패턴을 형성하는 단계를 포함한다.According to another aspect of the present invention, there is provided a method of manufacturing an array substrate for a liquid crystal display device, the method including: providing a substrate defined by a display area and a non-display area; Forming a data line crossing the gate line to define a pixel area; forming a thin film transistor connected to the gate line and the data line; forming a dummy pattern in the non-display area; Forming a passivation layer covering a wiring, a data line, and a thin film transistor and having a hole exposing the dummy pattern; forming a pixel electrode connected to the thin film transistor in a pixel area above the passivation layer; Forming a protective pattern covering the dummy pattern; The.

상기 더미 패턴은 교차하는 제 1 및 제 2 배선과 상기 제 1 및 제 2 배선과 연결된 박막 트랜지스터를 포함한다.The dummy pattern includes first and second interconnections and a thin film transistor connected to the first and second interconnections.

상기 게이트 배선을 형성하는 단계는 상기 제 1 배선을 형성하는 단계를 포함할 수 있으며, 상기 데이터 배선을 형성하는 단계는 상기 제 2 배선을 형성하는 단계를 포함할 수 있다.The forming of the gate wiring may include forming the first wiring, and the forming of the data wiring may include forming the second wiring.

상기 보호 패턴을 형성하는 단계는 상기 화소 전극을 형성하는 단계와 같은 공정에서 수행될 수 있다.The forming of the protective pattern may be performed in the same process as forming the pixel electrode.

또한, 상기 더미 패턴은 상기 홀보다 넓은 면적을 가질 수 있으며, 상기 더미 패턴은 상기 표시영역의 상하좌우에 위치할 수 있다.In addition, the dummy pattern may have a larger area than the hole, and the dummy pattern may be positioned on the top, bottom, left, and right sides of the display area.

한편, 상기 보호막을 형성하는 단계는 건식 식각 방법을 이용할 수 있다.Meanwhile, the forming of the passivation layer may use a dry etching method.

이와 같이, 본 발명에서는 비표시 영역의 더미 패턴을 노출하는 보호막의 홀을 덮는 보호 패턴을 형성하여 보호막의 홀을 통해 이물질이 어레이 기판의 표시 영역으로 들어가는 것을 막을 수 있다.As described above, in the present invention, a protective pattern covering the hole of the protective film exposing the dummy pattern of the non-display area may be formed to prevent foreign matter from entering the display area of the array substrate through the hole of the protective film.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 따른 액정표시장치용 어레이 기판에 대하여 상세히 설명한다.Hereinafter, an array substrate for a liquid crystal display device according to an exemplary embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명의 실시예에 따른 액정표시장치용 어레이 기판을 개략적으로 도시한 도면이다. 도시한 바와 같이, 본 발명에 따른 어레이 기판(100)은 화상이 구현되는 표시 영역(B)과 표시 영역(B) 가장자리의 비표시 영역(C)으로 이루어진다.2 is a diagram schematically illustrating an array substrate for a liquid crystal display according to an exemplary embodiment of the present invention. As shown, the array substrate 100 according to the present invention includes a display area B in which an image is implemented and a non-display area C at the edge of the display area B.

표시 영역(B)에는 가로 방향으로 다수의 게이트 배선(112)이 형성되어 있고, 세로 방향으로 다수의 데이터 배선(132)이 형성되어 있다. 게이트 배선(112)과 데이터 배선(132)은 교차하여 화소 영역을 정의한다. 게이트 배선(112)과 데이터 배선(132)이 교차하는 부분에는 스위칭 소자인 박막 트랜지스터(116)가 형성되어 있으며, 화소 영역에는 박막 트랜지스터(116)와 연결되어 있는 화소 전극(152)이 형성되어 있다. In the display area B, a plurality of gate lines 112 are formed in the horizontal direction, and a plurality of data lines 132 are formed in the vertical direction. The gate line 112 and the data line 132 intersect to define a pixel area. A thin film transistor 116, which is a switching element, is formed at a portion where the gate line 112 and the data line 132 intersect, and a pixel electrode 152 connected to the thin film transistor 116 is formed in the pixel area. .

한편, 비표시 영역(C)에는 더미 패턴(170)이 형성되어 있다. 더미 패턴(170)은 표시 영역(B)의 상하좌우에 모두 형성되어 있으나, 비표시 영역(C)의 넓이에 따라 일부에만 형성될 수도 있다. 더미 패턴(170)은 표시 영역(B)의 화소와 유사한 구조를 가진다. In the non-display area C, a dummy pattern 170 is formed. The dummy pattern 170 is formed on the top, bottom, left, and right sides of the display area B, but may be formed only on a portion of the dummy pattern 170 depending on the width of the non-display area C. FIG. The dummy pattern 170 has a structure similar to that of the pixel of the display area B. FIG.

본 발명의 어레이 기판에서 한 화소에 대한 단면 구조를 도 3에 도시하였다. 도 3에 도시한 바와 같이, 기판(110) 위에 게이트 전극(114)이 형성되어 있는데, 게이트 전극(114)은 게이트 배선(도 2의 112)과 연결되어 있다. 게이트 전극(114) 상부에는 게이트 절연막(120)이 형성되어 게이트 전극(114)을 덮고 있으며, 게이트 전극(112) 상부의 게이트 절연막(120) 위에는 액티브층(122)과 오믹 콘택층(124)이 차례로 형성되어 있다. 오믹 콘택층(124) 상부에는 소스 및 드레인 전극(134, 136)이 형성되어 있는데, 소스 전극(134)은 데이터 배선(도 2의 132)과 연결되어 있으며, 드레인 전극(136)은 게이트 전극(114) 상부에서 소스 전극(134)과 이격되어 있다. 소스 및 드레인 전극(134, 136) 상부에는 보호막(140)이 형성되어 있으며, 보호막(140)은 드레인 전극(136)을 드러내는 드레인 콘택홀(142)을 가진다. 보호막(140) 상부에는 화소 전극(152)이 형성되어 있고, 화소 전극(152)은 드레인 콘택홀(142)을 통해 드레인 전극(134)과 연결된다. The cross-sectional structure of one pixel in the array substrate of the present invention is shown in FIG. As illustrated in FIG. 3, a gate electrode 114 is formed on the substrate 110, and the gate electrode 114 is connected to the gate wiring 112 (FIG. 2). A gate insulating layer 120 is formed on the gate electrode 114 to cover the gate electrode 114. An active layer 122 and an ohmic contact layer 124 are formed on the gate insulating layer 120 on the gate electrode 112. It is formed in turn. Source and drain electrodes 134 and 136 are formed on the ohmic contact layer 124. The source electrode 134 is connected to the data line 132 of FIG. 2, and the drain electrode 136 is a gate electrode ( 114 is spaced apart from the source electrode 134 at the top. A passivation layer 140 is formed on the source and drain electrodes 134 and 136, and the passivation layer 140 has a drain contact hole 142 exposing the drain electrode 136. The pixel electrode 152 is formed on the passivation layer 140, and the pixel electrode 152 is connected to the drain electrode 134 through the drain contact hole 142.

도 4는 본 발명 실시예에 따른 더미 패턴 형성부를 도시한 도면이다. 도시한 바와 같이, 더미 패턴(170)은 가로 방향으로 연장되어 있는 다수의 제 1 배선(172)과 세로 방향으로 연장되어 있는 다수의 제 2 배선(174)을 포함한다. 또한, 더미 패턴(170)은 제 1 및 제 2 배선(172, 174)이 교차하는 부분에 형성되고 제 1 및 제 2 배선(172, 174)과 연결되어 있는 박막 트랜지스터(176)를 포함한다. 제 1 배선(172)은 게이트 배선(도 2의 112)과 동일 물질 및 동일 공정으로 형성되고, 제 2 배선(174)은 데이터 배선(도 2의 132)과 동일 물질 및 동일 공정으로 형성된다. 이러한 더미 패턴(170)은 보호막(140)에 형성된 홀(144)에 의해 노출되어 있다.4 is a diagram illustrating a dummy pattern forming unit according to an exemplary embodiment of the present invention. As illustrated, the dummy pattern 170 includes a plurality of first wires 172 extending in the horizontal direction and a plurality of second wires 174 extending in the vertical direction. In addition, the dummy pattern 170 includes a thin film transistor 176 formed at a portion where the first and second wirings 172 and 174 intersect and connected to the first and second wirings 172 and 174. The first wire 172 is formed of the same material and the same process as the gate wire 112 of FIG. 2, and the second wire 174 is formed of the same material and the same process as the data wire 132 of FIG. 2. The dummy pattern 170 is exposed by the hole 144 formed in the passivation layer 140.

여기서, 보호막(140)을 식각하여 드레인 콘택홀(도 3의 142)을 형성할 때 건식 식각 방법이 사용되는데, 제거되어 나온 물질을 검출함으로써 보호막(140)의 식각 정도를 측정한다. 그러나, 표시 영역(도 2의 B)에서는 드레인 콘택홀(142) 부분의 보호막(140) 만이 제거되므로 검출되는 양이 매우 적기 때문에, 보호막(140)의 식각 정도를 파악하기 어렵다. 따라서, 도 4에서와 같이 더미 패턴(170) 부분의 보호막(140)을 모두 제거하여 검출함으로써, 보호막(140)의 식각 정도를 용이하게 측정할 수 있다.Here, a dry etching method is used when etching the passivation layer 140 to form the drain contact hole (142 of FIG. 3), and the etching degree of the passivation layer 140 is measured by detecting the removed substance. However, since only the protective layer 140 of the drain contact hole 142 is removed in the display area (B of FIG. 2), the amount of detection is very small, and thus the degree of etching of the protective layer 140 is difficult to determine. Therefore, as shown in FIG. 4, by removing and detecting all of the passivation layer 140 of the dummy pattern 170, the etching degree of the passivation layer 140 may be easily measured.

이와 같이, 본 발명에서는 표시 영역(B)의 화소와 동일한 구조를 가지는 더미 패턴(170)을 기판의 외곽에 형성하여, 건식 식각을 이용한 박막의 사진 식각 공정시 박막이 균일하게 식각될 수 있다. As described above, in the present invention, a dummy pattern 170 having the same structure as that of the pixel of the display area B is formed on the outer side of the substrate so that the thin film may be uniformly etched during the photolithography process of the thin film using dry etching.

그런데, 도 4에서처럼 더미 패턴에 대응하는 보호막을 제거하여 홀을 형성할 경우, 이후 공정에서 보호막의 홀을 통해 표시 영역 쪽으로 이물질이 들어가 불량을 유발하는 문제가 있다. 이러한 문제를 해결하기 위해, 본 발명의 다른 실시예에서는 보호막의 홀을 덮는 보호 패턴을 더 형성한다. However, as shown in FIG. 4, when the protection layer corresponding to the dummy pattern is removed to form a hole, a foreign material enters the display area through the hole of the protection layer in a subsequent process, causing a problem. In order to solve this problem, another embodiment of the present invention further forms a protective pattern covering the hole of the protective film.

도 5는 본 발명의 다른 실시예에 따른 더미 패턴 형성부를 도시한 도면이다. 도시한 바와 같이, 기판의 외곽, 즉 비표시 영역 상에 교차하는 제 1 및 제 2 배선(212, 214)과 제 1 및 제 2 배선(212, 214)에 연결되어 있는 박막 트랜지스터(216)를 포함하는 더미 패턴(210)이 형성되어 있다. 더미 패턴(210)은 보호막(220)에 형성된 홀(222)을 통해 노출되어 있으며, 보호막(220)의 홀(222)은 보호 패턴(232)으로 덮여 있다. 보호 패턴(232)은 보호막(220)의 홀(222)보다 넓은 면적을 가지고 홀(222)을 덮고 있으므로, 이물질이 보호막(220)의 홀(222)을 통해 표시 영역으로 들어가는 것을 막을 수 있다. 또한, 보호 패턴(232)은 보호막(220)의 홀(222)에 의한 단차를 어느 정도 보상해 준다. 따라서, 이후 배향막을 인쇄하고 러빙하는 공정에서 단차에 의해 발생할 수 있는 불량을 감소시킬 수 있다. 보호 패턴(232)은 화소 전극과 동일 물질 및 동일 공정으로 형성될 수 있다.5 is a diagram illustrating a dummy pattern forming unit according to another exemplary embodiment of the present invention. As shown, the thin film transistors 216 connected to the first and second wirings 212 and 214 and the first and second wirings 212 and 214 that cross the outer portion of the substrate, that is, the non-display area, may be disposed. A dummy pattern 210 is formed. The dummy pattern 210 is exposed through the hole 222 formed in the passivation layer 220, and the hole 222 of the passivation layer 220 is covered with the passivation pattern 232. Since the protective pattern 232 has a larger area than the hole 222 of the protective layer 220 and covers the hole 222, foreign matter may be prevented from entering the display area through the hole 222 of the protective layer 220. In addition, the protection pattern 232 compensates the level difference caused by the hole 222 of the protection layer 220 to some extent. Therefore, it is possible to reduce the defect that may be caused by the step in the process of printing and rubbing the alignment film afterwards. The protection pattern 232 may be formed of the same material and the same process as the pixel electrode.

이러한 어레이 기판은 이후 셀(cell) 제작 공정을 거치게 된다. 즉, 어레이 기판 및 컬러필터 기판 상부에 액정 분자의 초기 배열 방향을 결정하기 위한 배향막을 각각 형성한 후, 두 기판 중 어느 하나의 기판에는 액정 주입을 위한 갭을 형성하며 주입된 액정의 누설을 방지하기 위한 씰 패턴(seal pattern)을 형성하고, 다른 기판에는 어레이 기판과 컬러필터 기판 사이의 간격을 정밀하게 유지하기 위한 스페이서(spacer)를 산포한다. 이어, 어레이 기판과 컬러필터 기판을 배치하고 씰 패턴을 가압경화하여 합착한다. The array substrate is then subjected to a cell manufacturing process. That is, after forming an alignment layer for determining the initial alignment direction of the liquid crystal molecules on the array substrate and the color filter substrate, each of the two substrates to form a gap for the liquid crystal injection to prevent leakage of the injected liquid crystal A seal pattern is formed, and other substrates are provided with spacers for precisely maintaining a gap between the array substrate and the color filter substrate. Subsequently, the array substrate and the color filter substrate are disposed, and the seal pattern is pressed and bonded.

일반적으로 제조 효율을 향상시키고 제조 비용을 감소시키기 위해, 한 장의 기판 상에 하나의 액정표시장치가 될 액정 셀을 다수 개 형성하므로, 어레이 기판과 컬러필터 기판을 합착한 후, 각각의 셀로 절단하여 분리하는 공정이 수행된다. 이러한 셀 분리 공정시, 상기한 더미 패턴이 형성된 부분도 절단되어 제거된다. 이후, 두 기판 사이에 액정을 주입하고 봉지한 다음, 편광판 및 구동회로를 부착하여 액정표시장치를 완성하게 된다.In general, in order to improve manufacturing efficiency and reduce manufacturing cost, since a plurality of liquid crystal cells to be one liquid crystal display device are formed on one substrate, the array substrate and the color filter substrate are bonded together, and then cut into individual cells. Separation process is performed. In the cell separation process, the portion where the dummy pattern is formed is also cut and removed. Thereafter, liquid crystal is injected and encapsulated between the two substrates, and then a polarizing plate and a driving circuit are attached to complete the liquid crystal display.

본 발명은 상기한 실시예에 한정되지 아니하며, 본 발명의 정신을 벗어나지 않는 이상 다양한 변화와 변형이 가능하다. The present invention is not limited to the above embodiments, and various changes and modifications can be made without departing from the spirit of the present invention.

본 발명에서는 어레이 기판의 외곽에 표시 영역 상의 화소와 동일한 구조를 가지는 더미 패턴을 형성하여 건식 식각시 박막을 균일하게 식각할 수 있다. 또한, 더미 패턴 상부의 보호막을 제거하여 홀을 형성함으로써 보호막의 식각을 용이하게 할 수 있으며, 보호 패턴이 보호막의 홀을 덮도록 형성하여 이물질이 보호막의 홀을 통해 표시 영역으로 주입됨에 따라 발생할 수 있는 불량을 막을 수 있다. In the present invention, the thin film may be uniformly etched during the dry etching by forming a dummy pattern having the same structure as the pixel on the display area outside the array substrate. In addition, the protection layer on the dummy pattern may be removed to form a hole to facilitate etching of the protection layer, and the protection pattern may be formed to cover the hole of the protection layer, and may be generated as a foreign material is injected into the display area through the hole of the protection layer. It can prevent the defective.

도 1은 종래의 액정표시장치용 어레이 기판을 도시한 도면.1 is a view showing a conventional array substrate for a liquid crystal display device.

도 2는 본 발명의 실시예에 따른 액정표시장치용 어레이 기판을 개략적으로 도시한 도면.2 is a schematic view of an array substrate for a liquid crystal display according to an embodiment of the present invention.

도 3은 본 발명의 어레이 기판에서 한 화소에 대한 단면 구조를 도시한 도면.3 illustrates a cross-sectional structure for one pixel in the array substrate of the present invention.

도 4는 본 발명 실시예에 따른 더미 패턴 형성부를 도시한 도면.4 is a view illustrating a dummy pattern forming unit according to an exemplary embodiment of the present invention.

도 5는 본 발명의 다른 실시예에 따른 더미 패턴 형성부를 도시한 도면. 5 is a view illustrating a dummy pattern forming unit according to another exemplary embodiment of the present invention.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

210 : 더미 패턴 212 : 제 1 배선210: dummy pattern 212: first wiring

214 : 제 2 배선 216 : 박막 트랜지스터214: second wiring 216: thin film transistor

220 : 보호막 222 : 홀220: shield 222: hole

232 : 보호 패턴 232: Protective Pattern

Claims

Providing a substrate defined by a display area and a non-display area;

Forming a gate wiring on the display area of the substrate;

Forming a data line crossing the gate line to define a pixel area;

Forming a thin film transistor connected to the gate line and the data line;

Forming a dummy pattern in the non-display area;

Forming a passivation layer covering the gate line, the data line, and the thin film transistor and having a hole exposing the dummy pattern;

Forming a pixel electrode connected to the thin film transistor in a pixel area above the passivation layer; And

Forming a protective pattern covering the dummy pattern on the protective layer;

Method of manufacturing an array substrate for a liquid crystal display device comprising a.

The method of claim 1,

And the dummy pattern includes a thin film transistor connected to the first and second wires crossing the first and second wires.

The method of claim 2,

And forming the gate wiring comprises forming the first wiring.

The method of claim 3, wherein

And the forming of the data line comprises forming the second line.

The method of claim 1,

The forming of the protective pattern is performed in the same process as forming the pixel electrode.

The method of claim 1,

And the dummy pattern has a larger area than the hole.

The method of claim 1,

And the dummy pattern is positioned on top, bottom, left and right of the display area.

The method of claim 1,

The forming of the passivation layer is a method of manufacturing an array substrate for a liquid crystal display device using a dry etching method.