KR20050067650A - Differential hetero-junction phototransistor - Google Patents
Differential hetero-junction phototransistor Download PDFInfo
- Publication number
- KR20050067650A KR20050067650A KR1020030098648A KR20030098648A KR20050067650A KR 20050067650 A KR20050067650 A KR 20050067650A KR 1020030098648 A KR1020030098648 A KR 1020030098648A KR 20030098648 A KR20030098648 A KR 20030098648A KR 20050067650 A KR20050067650 A KR 20050067650A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- heterojunction
- emitter
- npin
- differential
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 claims description 27
- 239000000463 material Substances 0.000 claims description 24
- 238000002161 passivation Methods 0.000 claims description 24
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 10
- 125000006850 spacer group Chemical group 0.000 claims description 7
- 230000000903 blocking effect Effects 0.000 claims description 6
- 230000005283 ground state Effects 0.000 claims description 6
- 239000006096 absorbing agent Substances 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- 229920001721 polyimide Polymers 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 238000000034 method Methods 0.000 claims 4
- 230000035945 sensitivity Effects 0.000 abstract description 10
- 230000003287 optical effect Effects 0.000 abstract description 6
- 230000000694 effects Effects 0.000 abstract description 4
- 230000007613 environmental effect Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 14
- 238000010521 absorption reaction Methods 0.000 description 6
- 230000005684 electric field Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000004497 NIR spectroscopy Methods 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/112—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor
- H01L31/1127—Devices with PN heterojunction gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
- H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
- H01L31/0264—Inorganic materials
- H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L31/03046—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds including ternary or quaternary compounds, e.g. GaAlAs, InGaAs, InGaAsP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
- H01L31/1868—Passivation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Light Receiving Elements (AREA)
Abstract
본 발명은 차동형 이종접합 포토트랜지스터에 관한 것으로, NPIN형 이종접합 포토트랜지스터를 적어도 둘 이상 어레이하고 일부의 이종접합 포토트랜지스터에 차광막을 형성하여 차동형 이종접합 포토트랜지스터를 제작함으로써, 암전류가 낮은 값을 가지는 이상적인 수광소자를 구현할 수 있는 효과가 있다.The present invention relates to a differential heterojunction phototransistor, and by arranging at least two or more NPIN heterojunction phototransistors and forming a light shielding film on some heterojunction phototransistors to fabricate a differential heterojunction phototransistor, having a low dark current. There is an effect that can implement an ideal light receiving element.
또한, NPIN형 이종접합 포토트랜지스터를 고용하여, 종래의 PIN 광검출기에 비하여, 높은 감도와 넓은 동적 범위(Dynamic range) 특성을 가지므로, 매우 미약한 근적외 광신호를 감지할 수 있어 인체 감지와 같은 의료용, 환경용, 군사용 등에 응용할 수 있는 효과가 있다.In addition, it employs NPIN type heterojunction phototransistor, and has high sensitivity and wide dynamic range characteristics compared to the conventional PIN photodetector, so it can detect very weak near-infrared optical signal and detect human body. The same effect can be applied to medical, environmental, military use.
Description
본 발명은 차동형 이종접합 포토트랜지스터에 관한 것으로, 보다 상세하게는 NPIN형 이종접합 포토트랜지스터를 적어도 둘 이상 어레이하고 일부의 이종접합 포토트랜지스터에 차광막을 형성하여 차동형 이종접합 포토트랜지스터를 제작함으로써, 암전류가 낮은 값을 가지는 이상적인 수광소자를 구현할 수 있는 차동형 이종접합 포토트랜지스터에 관한 것이다.The present invention relates to a differential heterojunction phototransistor, and more particularly, by arranging at least two or more NPIN heterojunction phototransistors and forming a light shielding film on some heterojunction phototransistors to produce a differential heterojunction phototransistor, a dark current The present invention relates to a differential heterojunction phototransistor capable of implementing an ideal light receiving device having a low value.
일반적으로, 광검출기(Photo detector)는 광신호를 입력받아 전기적인 신호로 변환시키는 소자이다.In general, a photo detector is a device that receives an optical signal and converts it into an electrical signal.
최근, 광통신 분야의 발전으로, 광검출기의 수요가 증대되고 있다.In recent years, with the development of the optical communication field, the demand for photodetectors is increasing.
도 1은 종래 기술에 따른 PIN 접합형 광검출기(Photodetector)의 개략적인 구성도로서, P+ 반도체(11), 진성 반도체(12)와 N+ 반도체(13)를 일렬로 접합시켜 PIN 접합형 광검출기(10)를 제조한다.1 is a schematic configuration diagram of a PIN-junction type photodetector according to the prior art, in which a P + semiconductor 11, an intrinsic semiconductor 12, and an N + semiconductor 13 are bonded in a row to form a PIN junction type optical detector. The detector 10 is manufactured.
이러한 PIN 접합형 광검출기(10)에 역바이어스를 인가하는데, 즉, P+ 반도체(11)에 -전압을 인가하고, 상기 N+ 반도체(13)에 +전압을 인가한다.The reverse bias is applied to the PIN-junction photodetector 10, that is,-voltage is applied to the P + semiconductor 11, and + voltage is applied to the N + semiconductor 13.
상기 역바이어스가 인가된 PIN 접합형 광검출기(10)로 광이 입사되면, 광검출기(10)의 공핍 영역에서 EHP(Electron-Hole Pair)들이 생성되고, 바이어스에 따라 전자는 N+영역으로 홀은 P 영역으로 이동하게 된다. When light is incident on the PIN-junction type photodetector 10 to which the reverse bias is applied, EHP (Electron-Hole Pairs) are generated in the depletion region of the photodetector 10, and electrons are moved to the N + region according to the bias. Move to P area.
이러한 원리에 의해 출력되는 광전류는 PN 접합면의 면적에 비례하게 된다. The photocurrent output by this principle is proportional to the area of the PN junction surface.
그리고, 출력 광전류는 입사광에 의해 생성된 EHP수 및 이들이 재결합될 때까지의 평균 수명(Lifetime)에 의존하고, 추가적인 증폭기능이 없기 때문에 이론적인 수광 감도는 최대 1A/W이하의 값을 가진다.And, the output photocurrent depends on the number of EHPs generated by the incident light and the average lifetime until they are recombined, and since there is no additional amplifier capability, the theoretical light receiving sensitivity has a value of up to 1A / W or less.
도 2는 종래 기술에 따른 애벌런치(Avalanche) 광 다이오드의 개략적인 구성도로서, P+ 반도체(21), 애벌런치 영역(22), 흡수(Absorbtion) 영역(23)과 N+ 반도체(24)를 일렬로 접합시켜 애벌런치 광 다이오드(20)를 구성한다.FIG. 2 is a schematic configuration diagram of an avalanche photodiode according to the prior art, and includes a P + semiconductor 21, an avalanche region 22, an absorption region 23, and an N + semiconductor 24. Are bonded in a line to construct the avalanche photodiode 20.
여기서, 통상, P+ 반도체(21)는 하이 도핑된 P타입 InP로 형성하고, 상기 애벌런치 영역(22)은 N타입 InP로 형성하고, 상기 흡수(Absorbtion) 영역(23)은 N타입 InGaAs로 형성하며, 상기 N+ 반도체(24)는 하이 도핑된 N타입 InGaAs로 형성한다.Here, in general, the P + semiconductor 21 is formed of a high-doped P-type InP, the avalanche region 22 is formed of an N-type InP, and the absorption region 23 is an N-type InGaAs. The N + semiconductor 24 is formed of a high doped N type InGaAs.
그리고, 상기 P+ 반도체(21)에 -전압을 인가하고, 상기 N+ 반도체(24)에 +전압을 인가하는데, 애벌런치 광 다이오드(20)의 양단에는 수십V 이상의 높은 바이어스를 인가한다.A negative voltage is applied to the P + semiconductor 21 and a positive voltage is applied to the N + semiconductor 24. A high bias of several tens of V or more is applied to both ends of the avalanche photodiode 20.
이 상태에서 근적외광이 입사되면, InGaAs 흡수층(23)에서 흡수되어 EHP가 발생하고, 강한 전계에 의해 홀들이 애벌런치 영역(22)으로 이동하게 된다. When near-infrared light is incident in this state, it is absorbed by the InGaAs absorption layer 23 to generate EHP, and the holes move to the avalanche region 22 by a strong electric field.
상기 애벌런치 영역(22)에 존재하는 높은 전계에 의해 애벌런치 현상이 발생하게 되어 초기에 이동한 홀의 수보다 훨씬 더 많은 EHP가 발생하게 되어 수십 A/W 이상의 높은 감도의 수광 구조를 가지고 있다. The avalanche phenomenon is generated by the high electric field present in the avalanche region 22, and much more EHP is generated than the number of initially moved holes, thus having a light receiving structure having a high sensitivity of several tens of A / W or more.
하지만, 애벌런치 현상이 발생하기 위해서는 높은 바이어스 전압을 요구하므로 실용상 문제를 가지고 있다. However, the avalanche phenomenon requires a high bias voltage and thus has a practical problem.
이러한, 종래 기술에 따른 수광 소자들은 동작 원리상 출력 광전류가 입사광에 의해 생성된 EHP수 및 이들이 재결합 될 때까지의 평균 수명에 밀접하게 관계되므로, 접합면적이 클수록 광전류가 커지는 특징이 있다. The light receiving devices according to the related art have a feature in that the output current is closely related to the number of EHPs generated by the incident light and the average lifespan until they are recombined. Therefore, the larger the junction area, the greater the photocurrent.
그러므로, 충분한 광전류를 얻기 위해서는 큰 접합면적을 요구하거나 큰 바이어스 전압을 요구하는 단점이 있다.Therefore, there is a disadvantage that a large junction area or a large bias voltage is required to obtain a sufficient photocurrent.
또한, 추가적인 증폭 기능이 없기 때문에 이론적인 감도가 상대적으로 낮으며, 상당한 레벨의 암전류를 가진다. In addition, since there is no additional amplification function, the theoretical sensitivity is relatively low and has a significant level of dark current.
따라서, 종래의 파장대 1.1~1.7um의 근적외 영역 광검출기(Photodetector)는 대부분 InGaAs/InP 계열의 PIN 구조를 채택하여, 상대적으로 낮은(1 A/W 이하) 수광 감도를 가지며, 원리적으로 광전류의 크기가 접합면의 면적에 비례하기 때문에, 일정 레벨 이상의 광전류를 얻기 위해서는 매우 큰 수광 면적을 가질 수밖에 없었다. Therefore, the near-infrared photodetector with a wavelength range of 1.1 to 1.7 μm adopts an InGaAs / InP series PIN structure, and has a relatively low light receiving sensitivity of 1 A / W or less. Since the size of is proportional to the area of the bonding surface, it is inevitable to have a very large light receiving area in order to obtain a photocurrent of a predetermined level or more.
또한, 상당한 암전류가 흘러 제한된 동적 범위(Dynamic range)를 가질 수밖에 없었다.In addition, significant dark currents were forced to have a limited dynamic range.
따라서, 종래 기술에서는 단위 소자 또는 1차원, 2차원으로 어레이하여 이미지 센서 등으로 응용할 경우에도 상대적으로 큰 수광면적을 요구하므로 소자 및 시스템의 소형화, 고해상도화에 장애가 되어 왔다.Therefore, the prior art requires a relatively large light receiving area even when the unit device or an array of one-dimensional, two-dimensional array to be applied as an image sensor, etc., which has been an obstacle to miniaturization and high resolution of the device and system.
이에 본 발명은 상기한 바와 같은 문제점을 해결하기 위하여 안출된 것으로, PIN형 이종접합 포토트랜지스터를 적어도 둘 이상 어레이하고 일부의 이종접합 포토트랜지스터에 차광막을 형성하여 차동형 이종접합 포토트랜지스터를 제작함으로써, 암전류가 낮은 값을 가지는 이상적인 수광소자를 구현할 수 있는 차동형 이종접합 포토트랜지스터를 제공하는 데 그 목적이 있다.Accordingly, the present invention has been made to solve the above problems, by arranging at least two or more PIN-type heterojunction phototransistors and forming a light shielding film on some heterojunction phototransistors to produce a differential heterojunction phototransistor, a dark current The purpose of the present invention is to provide a differential heterojunction phototransistor capable of implementing an ideal light receiving device having a low value.
상기한 본 발명의 목적들을 달성하기 위한 바람직한 양태(樣態)는, 컬렉터, 베이스, 흡수층과 에미터를 각각 갖는 NPIN형 이종접합 포토트랜지스터가 m행과 n열로 어레이 되어 있고, In order to achieve the objects of the present invention described above, a NPIN heterojunction phototransistor having a collector, a base, an absorbing layer and an emitter, respectively, is arranged in m rows and n columns,
상기 NPIN형 이종접합 포토트랜지스터 각각의 컬렉터로 +전압이 인가되도록 연결되고, A positive voltage is applied to each collector of the NPIN heterojunction phototransistor,
상기 각각의 베이스는 동일 전위 상태 또는 플로팅(Floating) 상태로 연결되고, Each base is connected in the same potential state or in a floating state,
상기 각각의 에미터는 그라운드 상태 또는 - 전압이 인가되도록 연결되며, Each emitter is connected to a ground state or a voltage applied thereto;
상기 어레이된 NPIN형 이종접합 포토트랜지스터의 일부에는 차광층이 형성되어 있는 것을 특징으로 하는 차동형 이종접합 포토트랜지스터가 제공된다.A portion of the arrayed NPIN heterojunction phototransistor is provided with a differential heterojunction phototransistor, wherein a light shielding layer is formed.
상기한 본 발명의 목적들을 달성하기 위한 바람직한 다른 양태(樣態)는, InP 기판 상부에 제 1과 2 NPIN형 이종접합 포토트랜지스터가 상호 이격되어 형성되어 있고;Another preferred aspect for achieving the above objects of the present invention is that the first and second NPIN heterojunction phototransistors are formed spaced apart from each other on an InP substrate;
상기 제 1과 2 NPIN형 이종접합 포토트랜지스터 각각은 InP 기판 상부에 서브 컬렉터(Sub collector)층이 형성되어 있고;Each of the first and second NPIN heterojunction phototransistors has a sub collector layer formed on an InP substrate;
상기 서브 컬렉터층 일부 상부에 식각 방지층, 흡수층과 베이스 컨택층이 순차적으로 적층되어 있고;An etch stop layer, an absorber layer and a base contact layer are sequentially stacked on a portion of the sub-collector layer;
상기 베이스 컨택층 일부 상부에 스페이서층, 제 1 에미터층, 제 2 에미터층과 에미터 컨택층이 순차적으로 적층되어 있고;A spacer layer, a first emitter layer, a second emitter layer, and an emitter contact layer are sequentially stacked on a portion of the base contact layer;
상기 서브 컬렉터층 일부 상부, 상기 베이스 컨택층 일부 상부와 상기 에미터 컨택층 상부 각각에 전극패드가 형성되어 있고;Electrode pads are formed on a portion of the sub-collector layer, a portion of the base contact layer, and an upper portion of the emitter contact layer;
상기 InP 기판 상면에서 에미터 컨택층 상부에 있는 전극패드 상부까지 패시베이션 물질막이 덮혀져 있고;A passivation material film is covered from an upper surface of the InP substrate to an upper portion of an electrode pad over an emitter contact layer;
상기 각각의 전극패드는 상기 패시베이션 물질막 내부에 형성된 도전성 물질이 충진된 비아홀들과 인터커넥션(Interconnection) 라인을 통하여 상기 패시베이션 물질막 상부의 전극패드들과 전기적으로 연결되어 있으며;Each of the electrode pads is electrically connected to the electrode pads on the passivation material layer through interconnection lines and via holes filled with a conductive material formed in the passivation material layer;
상기 패시베이션 물질막 상부에는 상기 제 2 NPIN형 이종접합 포토트랜지스터를 차광시키는 차광층이 형성되도록 구성하며,A light blocking layer for shielding the second NPIN heterojunction phototransistor is formed on the passivation material layer;
상기 서브 컬렉터층 상부의 전극패드는 +전압이 인가되도록 연결되도록, 상기 패시베이션 물질막 상부의 전극패드와 연결되고;An electrode pad on the sub-collector layer is connected to an electrode pad on the passivation material layer so as to be connected so that a + voltage is applied;
상기 베이스 컨택층 상부에 형성된 전극패드는 동일 전위 상태 또는 플로팅(Floating) 상태가 되도록, 상기 패시베이션 물질막 상부의 전극패드와 연결되고;An electrode pad formed on the base contact layer is connected to an electrode pad on the passivation material layer such that the electrode pad is in the same potential state or in a floating state;
상기 에미터 컨택층 상부에 형성된 전극패드는 그라운드 상태 또는 - 전압이 인가되도록, 상기 패시베이션 물질막 상부의 전극패드와 연결되는 것을 특징으로 하는 차동형 이종접합 포토트랜지스터가 제공된다.The electrode pad formed on the emitter contact layer is connected to the electrode pad on the passivation material layer so that a ground state or a voltage is applied to the electrode pad. The differential heterojunction phototransistor is provided.
이하, 첨부된 도면을 참조하여 람직한 실시예를 설명하면 다음과 같다.본 발명의 바Hereinafter, exemplary embodiments will be described with reference to the accompanying drawings.
도 3은 본 발명에 따른 차동형 이종접합 포토트랜지스터의 개략적인 구성도로서, N+ 반도체층(101), P+ 반도체층(102), 진성반도체층(103)과 N+ 반도체층(104)을 순차적으로 접합시켜 NPIN형 이종접합 포토트랜지스터를 형성한다.3 is a schematic configuration diagram of a differential heterojunction phototransistor according to the present invention, wherein the N + semiconductor layer 101, the P + semiconductor layer 102, the intrinsic semiconductor layer 103, and the N + semiconductor layer 104 are formed. Junction is performed sequentially to form a NPIN heterojunction phototransistor.
여기서, 상기 이종접합 포토트랜지스터의 N+ 반도체층(101)은 에미터(Emitter)에 해당되고, 상기 P+ 반도체층(102)은 베이스(Base)에 해당되며, 상기 진성반도체층(103)은 광 흡수층이고, 상기 N+ 반도체층(104)은 컬렉터(Collector)에 해당된다.Here, the N + semiconductor layer 101 of the heterojunction phototransistor corresponds to an emitter, the P + semiconductor layer 102 corresponds to a base, and the intrinsic semiconductor layer 103 It is a light absorbing layer, and the N + semiconductor layer 104 corresponds to a collector.
이런, 이종접합 포토트랜지스터의 에미터, 즉, N+ 반도체층(101)에 0 또는 -전압을 인가하고, 상기 컬렉터, 즉, N+ 반도체층(104)에 +전압을 인가한 후, 광이 흡수층즉, 진성반도체층(103)으로 입사되면, 상기 흡수층에는 입사된 광량에 비례하게 전자-홀 쌍(Electron-Hole Pair, EHP)이 생성된다.After applying a zero or − voltage to an emitter of this heterojunction phototransistor, i.e., N + semiconductor layer 101, and applying a + voltage to the collector, i.e., N + semiconductor layer 104, light When incident on the absorbing layer, that is, the intrinsic semiconductor layer 103, an electron-hole pair (EHP) is generated in the absorbing layer in proportion to the amount of incident light.
이 때, 상기 흡수층에서 생성된 EHP에서 전자와 홀은 전계에 의해 각각 컬렉터 방향과 베이스 방향으로 이동하게 된다. At this time, the electrons and holes in the EHP generated in the absorption layer are moved in the collector direction and the base direction by the electric field, respectively.
베이스로 이동된 홀은 베이스 전위를 상대적으로 낮추게 되며, 에미터와 컬렉터 단자 양단에 걸린 전계에 의해 에미터에 존재하는 전자들은 낮아진 베이스 접합 장벽을 쉽게 넘어서서 베이스로 공급되며, 다시 전계에 의해 컬렉터쪽으로 이동하게 된다. The hole moved to the base lowers the base potential relatively, and the electrons in the emitter are easily fed over the lowered base junction barrier to the base by the electric field across the emitter and collector terminals, and then back to the collector by the electric field. Will move.
이 때, 베이스의 두께는 상당히 얇으므로 에미터에서 컬렉터 방향으로 이동하는 전자의 수는 광에 의해 흡수층에서 베이스 방향으로 이동하는 홀의 수에 비해 상당히 크다.At this time, since the thickness of the base is quite thin, the number of electrons moving from the emitter to the collector direction is considerably larger than the number of holes moving from the absorbing layer to the base direction by light.
따라서, 광 이득(Optical gain)이 발생하게 되어 종래의 PIN 광검출기(Photo detector) 대비 높은 감도(수십~수천A/W 이상)를 가지게 된다.Therefore, an optical gain is generated to have higher sensitivity (several tens to thousands of A / W or more) compared to a conventional PIN photo detector.
도 4는 본 발명에 따른 차동형 이종접합 포토트랜지스터의 회로도로서, 컬렉터, 베이스, 흡수층과 에미터를 각각 갖는 제 1과 2 NPIN형 이종접합 포토트랜지스터(H1,H2)가 형성되어 있고, 제 1과 2 NPIN형 이종접합 포토트랜지스터(H1,H2)의 컬렉터로 +전압이 인가되도록 연결되고, 베이스는 동일 전위 상태 또는 플로팅(Floating) 상태이며, 상기 에미터는 그라운드 상태 또는 - 전압이 인가되도록 연결되며, 상기 제 2 NPIN형 이종접합 포토트랜지스터(H2)에는 차광층(110)이 형성되어 있어, 상기 제 1 NPIN형 이종접합 포토트랜지스터(H1)의 흡수층에만 광이 조사되도록 구성된 차동형 이종접합 포토트랜지스터를 도 4는 도시하고 있다.4 is a circuit diagram of a differential heterojunction phototransistor according to the present invention, in which first and second NPIN heterojunction phototransistors H1 and H2 each having a collector, a base, an absorbing layer, and an emitter are formed. 2 is connected to the collector of NPIN heterojunction phototransistor (H1, H2) + voltage is applied, the base is the same potential or floating state, the emitter is connected to the ground state or-voltage, A light blocking layer 110 is formed on the second NPIN heterojunction phototransistor H2, and illustrates a differential heterojunction phototransistor configured to irradiate light only to the absorption layer of the first NPIN heterojunction phototransistor H1. 4 is showing.
그러므로, 제 1 NPIN형 이종접합 포토트랜지스터(H1)는 암전류(Dark current)와 광 전류(Photo current)가 흐르고, 제 2 NPIN형 이종접합 포토트랜지스터(H2)에는 항상 암전류만 흐르므로, 두 소자의 컬렉터 전류를 차감하면(IH1C-IH2C), 암전류가 거의 0에 가까운 낮은 값을 가지는 이상적인 수광소자의 특성을 얻을 수 있다.Therefore, since the dark current and the photo current flow through the first NPIN heterojunction phototransistor H1, only the dark current flows through the second NPIN heterojunction phototransistor H2, By subtracting the collector current (I H1C- I H2C ), it is possible to obtain the characteristics of an ideal light-receiving element having a low value in which the dark current is almost zero.
도 5는 본 발명에 따른 차동형 이종접합 포토트랜지스터의 구조도로서, InP 기판(200) 상부에 제 1과 2 NPIN형 이종접합 포토트랜지스터(250,251)가 상호 이격되어 형성되어 있고; 상기 제 1과 2 NPIN형 이종접합 포토트랜지스터(250,251) 각각은 InP 기판(200) 상부에 서브 컬렉터(Sub collector)층(210)이 형성되어 있고; 상기 서브 컬렉터층(210) 일부 상부에 식각 방지층(211), 흡수층(212)과 베이스 컨택층(213)이 순차적으로 적층되어 있고; 상기 베이스 컨택층(213) 일부 상부에 스페이서층(214), 제 1 에미터층(215), 제 2 에미터층(216)과 에미터 컨택층(217)이 순차적으로 적층되어 있고; 상기 서브 컬렉터층(210) 일부 상부, 상기 베이스 컨택층(213) 일부 상부와 상기 에미터 컨택층(217) 상부 각각에 전극패드(210a, 213a, 217a)가 형성되어 있고; 상기 InP 기판(200) 상면에서 에미터 컨택층(217) 상부에 있는 전극패드(217a) 상부까지 패시베이션 물질막(280)이 덮혀져 있고; 상기 각각의 전극패드(210a, 213a, 217a)는 상기 패시베이션 물질막(280) 내부에 형성된 도전성 물질이 충진된 비아홀들(230,232)과 인터커넥션(Interconnection) 라인(231)을 통하여 상기 패시베이션 물질막(280) 상부의 전극패드들(260)과 전기적으로 연결되어 있다.5 is a structural diagram of a differential heterojunction phototransistor according to the present invention, in which first and second NPIN heterojunction phototransistors 250 and 251 are formed on an InP substrate 200 spaced apart from each other; Each of the first and second NPIN heterojunction phototransistors 250 and 251 has a sub collector layer 210 formed on the InP substrate 200; An etch stop layer 211, an absorbing layer 212, and a base contact layer 213 are sequentially stacked on a portion of the sub-collector layer 210; A spacer layer 214, a first emitter layer 215, a second emitter layer 216 and an emitter contact layer 217 are sequentially stacked on a portion of the base contact layer 213; Electrode pads (210a, 213a, 217a) are formed on a portion of the sub-collector layer (210), on a portion of the base contact layer (213), and on the emitter contact layer (217); A passivation material film 280 is covered from an upper surface of the InP substrate 200 to an upper portion of the electrode pad 217a on the emitter contact layer 217; Each of the electrode pads 210a, 213a, and 217a may be formed through the interconnection line 231 and the via holes 230 and 232 filled with the conductive material formed in the passivation material layer 280. 280 is electrically connected to the electrode pads 260 thereon.
상기 인터커넥션 라인(231)에는 1차 비아홀(230)에 의해 상기 서브 컬렉터층(210) 일부 상부, 상기 베이스 컨택층(213) 일부 상부와 상기 에미터 컨택층(217) 상부 각각의 전극패드(210a, 213a, 217a)와 연결되고, 2차 비아홀(232)에 의해 상기 패시베이션 물질막(280) 상부의 전극패드들(260)과 연결된다.The interconnection line 231 includes electrode pads on the upper portion of the sub-collector layer 210, the upper portion of the base contact layer 213, and the upper portion of the emitter contact layer 217 by primary via holes 230. 210a, 213a, and 217a are connected to the electrode pads 260 on the passivation material layer 280 by the second via hole 232.
여기서, 상기 서브 컬렉터층(210) 상부의 전극패드(210a)는 +전압이 인가되도록 연결되도록, 상기 패시베이션 물질막(280) 상부의 전극패드와 연결되고; 상기 베이스 컨택층(213) 상부에 형성된 전극패드(213a)는 동일 전위 상태 또는 플로팅(Floating) 상태가 되도록, 상기 패시베이션 물질막(280) 상부의 전극패드와 연결되고; 상기 에미터 컨택층(217) 상부에 형성된 전극패드(217a)는 그라운드 상태 또는 - 전압이 인가되도록, 상기 패시베이션 물질막(280) 상부의 전극패드와 연결된다.Here, the electrode pad 210a on the sub-collector layer 210 is connected to the electrode pad on the passivation material film 280 to be connected such that a positive voltage is applied thereto; An electrode pad 213a formed on the base contact layer 213 is connected to an electrode pad on the passivation material layer 280 to be in the same potential state or a floating state; The electrode pad 217a formed on the emitter contact layer 217 is connected to the electrode pad on the passivation material layer 280 to apply a ground state or a voltage.
그리고, 상기 패시베이션 물질막(280) 상부에는 상기 제 2 NPIN형 이종접합 포토트랜지스터(251)를 차광시키는 차광층(270)이 형성되어 있다.A light blocking layer 270 that shields the second NPIN type heterojunction phototransistor 251 is formed on the passivation material layer 280.
상기 패시베이션 물질막(280)은 폴리이미드막 또는 실리콘 질화막인 것이 바람직하다.The passivation material film 280 is preferably a polyimide film or a silicon nitride film.
또한, 상기 서브 컬렉터(Sub collector)층(210)은 N+ InGaAs층이고, 식각 방지층(211)은 InP층이고, 흡수층(212)은 진성반도체 InGaAs층이고, 베이스 컨택층(213)은 P+ InGaAs층이고, 스페이서층(214)은 도핑되지 않은 InGaAs층이고, 상기 제 1 에미터층(215)은 N+ InP층이고, 상기 제 2 에미터층(216)은 상기 제 1 에미터층(215)보다 하이도핑된 N+ InP층이고, 상기 에미터 컨택층(217)은 N+ InGaAs층인 것이 바람직하다.In addition, the sub collector layer 210 is an N + InGaAs layer, the etch stop layer 211 is an InP layer, the absorption layer 212 is an intrinsic semiconductor InGaAs layer, and the base contact layer 213 is P +. An InGaAs layer, the spacer layer 214 is an undoped InGaAs layer, the first emitter layer 215 is an N + InP layer, and the second emitter layer 216 is less than the first emitter layer 215. The doped N + InP layer and the emitter contact layer 217 is preferably an N + InGaAs layer.
여기서, 상기 식각 방지층(211)은 제조 공정에서 상기 서브 컬렉터층(210)의 식각을 방지하기 위해서 형성한 층이고, 상기 스페이서층은 상기 베이스 컨택층(213)에 에미터층들을 성장시키기 위한 버퍼층 역할을 수행하기 위해 형성한 층이고, 상기 제 2 에미터층(216)이 제 1 에미터층(215)보다 하이도핑된 것은 에너지 밴드를 완만하게 하여 캐리어의 이동을 원활하게 하기 위함이다.Here, the etch stop layer 211 is a layer formed to prevent etching of the sub-collector layer 210 in a manufacturing process, and the spacer layer serves as a buffer layer for growing emitter layers on the base contact layer 213. The second emitter layer 216 is more doped than the first emitter layer 215 in order to smooth the energy band and smooth the movement of the carrier.
이 때, 상기 제 1 에미터층(215)의 캐리어 농도는 6 x 1017/㎤ 정도이고, 상기 제 2 에미터층(216)의 캐리어 농도는 2 x 1019/㎤ 정도이다.At this time, the carrier concentration of the first emitter layer 215 is about 6 × 10 17 / cm 3, and the carrier concentration of the second emitter layer 216 is about 2 × 10 19 / cm 3.
그리고, 서브 컬렉터층(210), 베이스 컨택층(213)과 에미터 컨택층(217a)은 1 x 1019 /㎤ 로 고농도로 도핑함으로써, 옴 저항을 최소화하는 것이 바람직하다.In addition, the sub-collector layer 210, the base contact layer 213 and the emitter contact layer 217a may be doped at a high concentration of 1 × 10 19 / cm 3, thereby minimizing ohmic resistance.
따라서, 차동형 이종접합 포토트랜지스터는 고감도와 매우 넓은 동적 범위(Dynamic range) 특성을 동시에 가지므로, 매우 미약한 근적외 광신호를 감지할 수 있어 인체 감지와 같은 의료용, 환경용, 군사용 등에 응용이 가능하다.Therefore, the differential heterojunction phototransistor has both high sensitivity and very wide dynamic range, so it can detect very weak near-infrared light signals and can be applied to medical, environmental and military applications such as human body detection. Do.
도 6은 본 발명에 따른 차동형 이종접합 포토트랜지스터가 1차원으로 어레이된 상태를 도시한 회로도로서, 이종접합 포토트랜지스터들(H1,H2,H3,...,HN)을 1차원으로 어레이하고, 마지막 번째 이종접합 포토트랜지스터(HN)에 차광층(110)을 형성한다.FIG. 6 is a circuit diagram illustrating a state where the differential heterojunction phototransistors are arrayed in one dimension, and the heterojunction phototransistors H1, H2, H3, ..., HN are arrayed in one dimension. The light blocking layer 110 is formed on the last heterojunction phototransistor HN.
이러한, 1차원으로 어레이되는 차동형 이종접합 포토트랜지스터는 고감도 근적외 분광센서에 응용할 수 있다.The differential heterojunction phototransistor, which is arrayed in one dimension, can be applied to a high sensitivity near infrared spectroscopy sensor.
도 7은 본 발명에 따른 차동형 이종접합 포토트랜지스터가 2차원으로 어레이된 상태를 도시한 회로도로서, 이종접합 포토트랜지스터들을 행과 열로 배열되는 2차원으로 어레이(H11 ~ HNN)하고, 각 행의 마지막 번째 이종접합 포토트랜지스터(H1N,H2N,H3N,...,HNN)에 차광층(110)을 형성한다.FIG. 7 is a circuit diagram illustrating a state in which differential heterojunction phototransistors are arrayed in two dimensions. The heterojunction phototransistors are arrayed in two dimensions (H11 to HNN) arranged in rows and columns, and each row ends. The light blocking layer 110 is formed on the first heterojunction phototransistor H1N, H2N, H3N, ..., HNN.
도 7의 2차원으로 어레이되는 차동형 이종접합 포토트랜지스터는 고감도 근적외 이미지 센서에 응용할 수 있다.The two-dimensional differential heterojunction phototransistor of FIG. 7 can be applied to a high sensitivity near infrared image sensor.
이상 상술한 바와 같이, 본 발명은 NPIN형 이종접합 포토트랜지스터를 적어도 둘 이상 어레이하고 일부의 이종접합 포토트랜지스터에 차광막을 형성하여 차동형 이종접합 포토트랜지스터를 제작함으로써, 암전류가 낮은 값을 가지는 이상적인 수광소자를 구현할 수 있는 효과가 있다. As described above, the present invention is an ideal light-receiving device having a low dark current by arraying at least two NPIN type heterojunction phototransistors and forming a light shielding film on some heterojunction phototransistors to produce differential heterojunction phototransistors. There is an effect that can be implemented.
또한, NPIN형 이종접합 포토트랜지스터를 고용하여, 종래의 PIN 광검출기에 비하여, 높은 감도와 넓은 동적 범위(Dynamic range) 특성을 가지므로, 매우 미약한 근적외 광신호를 감지할 수 있어 인체 감지와 같은 의료용, 환경용, 군사용 등에 응용할 수 있는 효과가 있다.In addition, it employs NPIN type heterojunction phototransistor, and has high sensitivity and wide dynamic range characteristics compared to the conventional PIN photodetector, so it can detect very weak near-infrared optical signal and detect human body. The same effect can be applied to medical, environmental, military use.
본 발명은 구체적인 예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.Although the invention has been described in detail only with respect to specific examples, it will be apparent to those skilled in the art that various modifications and variations are possible within the spirit of the invention, and such modifications and variations belong to the appended claims.
도 1은 종래 기술에 따른 PIN 접합형 광검출기(Photodetector)의 개략적인 구성도1 is a schematic block diagram of a PIN-junction photodetector according to the prior art
도 2는 종래 기술에 따른 애벌런치(Avalanche) 광 다이오드의 개략적인 구성도2 is a schematic configuration diagram of an avalanche photodiode according to the prior art
도 3은 본 발명에 따른 차동형 이종접합 포토트랜지스터의 개략적인 구성도3 is a schematic configuration diagram of a differential heterojunction phototransistor according to the present invention;
도 4는 본 발명에 따른 차동형 이종접합 포토트랜지스터의 회로도4 is a circuit diagram of a differential heterojunction phototransistor according to the present invention.
도 5는 본 발명에 따른 차동형 이종접합 포토트랜지스터의 구조도5 is a structural diagram of a differential heterojunction phototransistor according to the present invention
도 6은 본 발명에 따른 차동형 이종접합 포토트랜지스터가 1차원으로 어레이된 상태를 도시한 회로도6 is a circuit diagram showing a state in which the differential heterojunction phototransistor according to the present invention is arrayed in one dimension;
도 7은 본 발명에 따른 차동형 이종접합 포토트랜지스터가 2차원으로 어레이된 상태를 도시한 회로도7 is a circuit diagram showing a state in which a differential heterojunction phototransistor according to the present invention is arrayed in two dimensions;
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
101,104 : N+ 반도체층 102 : P+ 반도체층101,104: N + semiconductor layer 102: P + semiconductor layer
103 : 진성반도체층 110,270 : 차광층103: intrinsic semiconductor layer 110,270: shading layer
200 : InP 기판 200: InP substrate
210a,213a,217a,260 : 전극패드210a, 213a, 217a, 260: electrode pad
210 : 서브 컬렉터층 211 : 식각방지층210: sub collector layer 211: etch stop layer
212 : 흡수층 213 : 베이스 컨택층212: absorber layer 213: base contact layer
214 : 스페이서층 215,216 : 에미터층214: spacer layer 215, 216: emitter layer
217 : 에미터 컨택층 217 emitter contact layer
231 : 인터커넥션(Interconnection) 라인231: interconnection line
280 : 패시베이션 물질막280: passivation material film
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030098648A KR100567786B1 (en) | 2003-12-29 | 2003-12-29 | Differential hetero-junction Phototransistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030098648A KR100567786B1 (en) | 2003-12-29 | 2003-12-29 | Differential hetero-junction Phototransistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050067650A true KR20050067650A (en) | 2005-07-05 |
| KR100567786B1 KR100567786B1 (en) | 2006-04-05 |
Family
ID=37258283
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030098648A KR100567786B1 (en) | 2003-12-29 | 2003-12-29 | Differential hetero-junction Phototransistor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100567786B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7550700B2 (en) | 2006-04-11 | 2009-06-23 | Nec Electronics Corporation | Light-receiving semiconductor device and optical pickup device |
| US8749537B2 (en) | 2008-02-13 | 2014-06-10 | Samsung Display Co., Ltd. | Photo sensor and flat panel display device using thereof |
-
2003
- 2003-12-29 KR KR1020030098648A patent/KR100567786B1/en not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7550700B2 (en) | 2006-04-11 | 2009-06-23 | Nec Electronics Corporation | Light-receiving semiconductor device and optical pickup device |
| US8749537B2 (en) | 2008-02-13 | 2014-06-10 | Samsung Display Co., Ltd. | Photo sensor and flat panel display device using thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100567786B1 (en) | 2006-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10205036B2 (en) | Array of Geiger-mode avalanche photodiodes for detecting infrared radiation | |
| KR100723137B1 (en) | Photodiode device and photodiode array for photosensor using the same | |
| US5113076A (en) | Two terminal multi-band infrared radiation detector | |
| US11888003B2 (en) | Photodetector | |
| US6815790B2 (en) | Position sensing detector for the detection of light within two dimensions | |
| JPH0728049B2 (en) | Graded Gap Inversion Layer Photodiode Array | |
| JPH04111479A (en) | Light-receiving element | |
| KR100617724B1 (en) | Method for manufacturing avalanche photo diode | |
| US5187380A (en) | Low capacitance X-ray radiation detector | |
| CN108538865B (en) | Silicon-based three-photoelectric detector | |
| JP3912024B2 (en) | PIN type lateral type semiconductor photo detector | |
| KR950003950B1 (en) | Photo-sensing device | |
| CN114520243B (en) | Infrared focal plane detector and preparation method thereof | |
| CN217214719U (en) | Multiband super-pixel infrared focal plane detector | |
| KR100567786B1 (en) | Differential hetero-junction Phototransistor | |
| US4282541A (en) | Planar P-I-N photodetectors | |
| US9728577B2 (en) | Infrared image sensor | |
| CN112271229B (en) | Silicon-based back-illuminated PIN device structure | |
| US20030087466A1 (en) | Phototransistor device | |
| CN211957666U (en) | Photoelectric avalanche diode applied to sensing front end of high-sensitivity optical coupling isolation chip | |
| JP2002314116A (en) | Lateral semiconductor photodetector of pin structure | |
| US10090426B2 (en) | Dark current mitigation with diffusion control | |
| CN115295646A (en) | High-performance light detector chip epitaxial wafer | |
| EP0538878B1 (en) | Light detecting device | |
| CN114530468A (en) | Infrared focal plane detector and preparation method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080716 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |